JP2006060094A - 基板及び半導体装置 - Google Patents

基板及び半導体装置 Download PDF

Info

Publication number
JP2006060094A
JP2006060094A JP2004241594A JP2004241594A JP2006060094A JP 2006060094 A JP2006060094 A JP 2006060094A JP 2004241594 A JP2004241594 A JP 2004241594A JP 2004241594 A JP2004241594 A JP 2004241594A JP 2006060094 A JP2006060094 A JP 2006060094A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
bonded
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004241594A
Other languages
English (en)
Inventor
Hiroshi Miyagawa
弘志 宮川
Emi Yamazaki
恵美 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004241594A priority Critical patent/JP2006060094A/ja
Publication of JP2006060094A publication Critical patent/JP2006060094A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 本発明は、半導体素子の外部接続端子と接続されるボンディングワイヤを通過させるための貫通部を有した基板及び半導体装置に関し、半導体素子と基板との間の接着性を向上できると共に、製造コストを低減することのできる基板及び半導体装置を提供することを課題とする。
【解決手段】 基板５１の半導体素子６５が接着される側の基材５２の面５２Ｂの貫通部５３の近傍に、貫通部５３を挟むよう一対のダム６２を設け、一対のダム６２と半導体素子本体６６とが接触するように、基板５１と半導体素子６５とをペースト状接着剤６９で接着した。
【選択図】 図４

Description

本発明は、基板及び半導体装置に係り、特に外部接続端子を備えた半導体素子と接着され、導電体を配設するための貫通部を有しており、貫通部に配設した導電体により外部接続端子と電気的に接続される基板及び半導体装置に関する。
近年、半導体装置を用いる各種機器、特に携帯機器や移動体機器では、サイズの小型化が進められており、このような機器に使用される半導体装置についても小型化が要望されている。このような要望に対して、半導体素子と略同一の大きさである基板（インターポーザ）を備えた半導体装置の製品化が実施されている。このような半導体装置には、基板の中央付近に貫通部を設け、貫通部を通過するようにボンディングワイヤにより基板と半導体素子とを電気的に接続したボード・オン・チップ（以下、ＢＯＣとする）がある。
図１を参照して、従来のＢＯＣ型の半導体装置１０について説明する。図１は、従来のＢＯＣ型の半導体装置の断面図である。半導体装置１０は、大略すると基板１１と、半導体素子２５と、ボンディングワイヤ２７と、モールド樹脂２８と、接着部材２９とを有した構成とされている。
基板１１は、大略すると基材１２と、銅箔用接着剤１３と、配線１５と、接続パッド１６と、絶縁膜１７と、ボンディングパッド１９とを有した構成とされている。基材１２は、樹脂テープ基材である。基材１２の中央付近には、基材１２を貫通する貫通部１４が形成されている。貫通部１４は、半導体素子２５に設けられた電極パッド２６とボンディングパッド１９とを接続するボンディングワイヤ２７を配設するためのものである。
基材１２の面１２Ａには、配線用接着剤１３により接着された配線１５、接続パッド１６、及びボンディングパッド１９が設けられている。また、絶縁膜１７は、配線１５を覆うと共に、接続パッド１６及びボンディングパッド１９を露出するように形成されている。接続パッド１６は、はんだボール２１を接続するためのものである。ボンディングパッド１９は、貫通部１４の近傍に対向するよう複数設けられている。ボンディングパッド１９には、ボンディングワイヤ２７を接続するためのものである。
半導体素子２５は、電極パッド２６を有した構成とされている。電極パッド２６は、ボンディングワイヤ２７を接続するためのものである。
このような構成とされた半導体素子２５は、基材１２の面１２Ｂに設けられた接着部材２９により、電極パッド２６が貫通部１４に露出されるよう基板１１に接着される。その後、ボンディングワイヤ２７によりボンディングパッド１９と電極パッド２６とが接続され、貫通部１４はモールド樹脂２８により封止される（例えば、特許文献１参照。）。なお、基材１２にプリント基板（ガラスエポキシ基板やＢＴレジン基板等）を用いる場合には、基材１２に直接銅箔が接着され、配線１５、接続パッド１６、及びボンディングパッド１９が形成される。
また、接着部材２９には、安価なペースト状接着剤や、ペースト状接着剤よりも高価なテープ状接着部材等がある。テープ状接着部材は、接着剤を半硬化させた接着部材である。
図２は、ペースト状接着剤により基板と半導体素子とが接着された半導体装置の断面図であり、図３は、テープ状接着部材により基板と半導体素子とが接着された半導体装置の断面図である。なお、図２及び図３において、図１に示した半導体装置と同一構成部分には同一の符号を付す。また、図２に示した方向Ｆは、ペースト状接着剤３１が流れ出る方向を示している。
しかしながら、図２に示すように、ペースト状接着剤３１を用いて、基板１１と半導体素子２５とを接着した場合には、ペースト状接着剤３１が貫通部１４側に流れ出て、電極パッド２６の接続面２６Ａ（ボンディングワイヤ２７が接続される電極パッド２６の面）がペースト状接着剤３１で覆われてしまい、電極パッド２６とボンディングパッド１９との間をボンディングワイヤ２７により電気的に接続することができないという問題があった。
そのため、図３に示すように、基板１１に半導体素子２５を接着する際には、基材１２の面１２Ｂにテープ状接着部材３６を貼り付けて、半導体素子２５と基板１１とを接着させていた。
特開２００１−３５８２５３号公報
しかしながら、テープ状接着部材３６は、ペースト状接着剤３１と比較して、接着性が低いという問題があった。また、テープ状接着部材３６は、使用可能な接着剤の種類が限定され、ペースト状接着剤３１と比較して高価であり、テープ状接着部材３６を用いることで半導体装置の製造コストが増加するという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体素子と基板との間の接着性を向上できると共に、製造コストを低減することのできる基板及び半導体装置を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、貫通部を有しており、外部接続端子を有した半導体素子が接着剤で接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板において、前記貫通部の近傍で、かつ前記半導体素子が接続される側に、第１の凸部を設けたことを特徴とする基板により、解決できる。
上記発明によれば、貫通部の近傍で、かつ半導体素子が接続される側の基板に第１の凸部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項２記載の発明では、前記第１の凸部は、前記貫通部を挟むよう設けたことを特徴とする請求項１に記載の基板により、解決できる。
上記発明によれば、貫通部の近傍で、かつ半導体素子が接続される側の基板に、貫通部を挟むよう第１の凸部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項３記載の発明では、前記第１の凸部は、前記貫通部を囲むよう設けたことを特徴とする請求項１に記載の基板により、解決できる。
上記発明によれば、貫通部を囲むよう第１の凸部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を確実に堰き止めることができる。
請求項４記載の発明では、前記第１の凸部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項１乃至３のいずれか１項に記載の基板により、解決できる。
上記発明によれば、第１の凸部を貫通部の長手方向に連続するよう設けたことにより、貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項５記載の発明では、前記第１の凸部の近傍に、該第１の凸部と対向する第２の凸部を複数設けたことを特徴とする請求項１乃至４のいずれか１項に記載の基板により、解決できる。
上記発明によれば、第１の凸部の近傍に、第１の凸部と対向する第２の凸部を複数設けたことにより、第１及び第２の凸部により貫通部に流れ出ようとする接着剤を精度良く堰き止めることができる。
請求項６記載の発明では、前記第２の凸部の高さは、前記第１の凸部の高さと略等しいことを特徴とする請求項５に記載の基板により、解決できる。
上記発明によれば、第２の凸部の高さを第１の凸部の高さと略等しくすることで、第１及び第２の凸部により貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項７記載の発明では、前記半導体素子が接続される側に、前記半導体素子が接着された際、該半導体素子との間を所定の間隔に維持するスペーサ部材を設け、該スペーサ部材の高さを前記第１の凸部の高さと略等しくしたことを特徴とする請求項１乃至６のいずれか１項に記載の基板により、解決できる。
上記発明によれば、第１の凸部の高さと略等しい高さのスペーサ部材を設けることにより、基板に半導体素子を接着させた際、半導体素子が基板に対して傾いて接着されることを防止できる。
請求項８記載の発明では、外部接続端子を有した半導体素子と、接着剤により前記半導体素子と接着された請求項１乃至７のいずれか１項に記載の基板とを備えた半導体装置であって、前記貫通部は、前記外部接続端子を露出することを特徴とする半導体装置により、解決できる。
上記発明によれば、第１の凸部又は第２の凸部により、貫通部に流れ出ようとする接着剤を堰き止められるため、外部接続端子が接着剤に覆われることなく、基板と半導体素子とを接着することができる。これにより、基板と半導体素子とを接着させる際、高価なテープ状接着部材の代わりに安価なペースト状接着剤を用いることが可能となり半導体装置のコストを低減することができる。
請求項９記載の発明では、貫通部を有しており、外部接続端子を有した半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板において、前記貫通部の近傍で、かつ前記半導体素子が接続される側に、第１の凹部を設けたことを特徴とする基板により、解決できる。
上記発明によれば、貫通部の近傍で、かつ半導体素子が接続される側の基板に、第１の凹部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項１０記載の発明では、前記第１の凹部は、前記貫通部を挟むよう設けたことを特徴とする請求項９に記載の基板により、解決できる。
上記発明によれば、貫通部の近傍で、かつ半導体素子が接続される側の基板に、貫通部を挟むよう第１の凹部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項１１記載の発明では、前記第１の凹部は、前記貫通部を囲むよう設けたことを特徴とする請求項９に記載の基板により、解決できる。
上記発明によれば、貫通部を囲むよう第１の凹部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を確実に堰き止めることができる。
請求項１２記載の発明では、前記第１の凹部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項９乃至１１のいずれか１項に記載の基板により、解決できる。
上記発明によれば、第１の凹部を貫通部の長手方向に連続するよう設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入して、接着剤が貫通部に流れ出ることを防止することができる。
請求項１３記載の発明では、前記第１の凹部の近傍に、該第１の凹部と対向する第２の凹部を複数設けたことを特徴とする請求項９乃至１２のいずれか１項に記載の基板により、解決できる。
上記発明によれば、第１の凹部の近傍に、第１の凹部と対向する複数の第２の凹部を設けたことにより、貫通部に流れ出ようとする接着剤を第２の凹部にも導入し留めて、接着剤が貫通部に流れ出ることを精度良く防止することができる。
請求項１４記載の発明では、外部接続端子を有した半導体素子と、接着剤により前記半導体素子と接着された請求項９乃至１３のいずれか１項に記載の基板とを備えた半導体装置であって、前記貫通部は、前記外部接続端子を露出することを特徴とする半導体装置により、解決できる。
上記発明によれば、貫通部に流れ出ようとする接着剤を第１又は第２の凹部に導入し留めるため、外部接続端子が接着剤に覆われることなく、基板と半導体素子とを接着することができる。これにより、基板と半導体素子とを接着させる際、高価なテープ状接着部材の代わりに安価なペースト状接着剤を用いることが可能となり半導体装置のコストを低減することができる。
請求項１５記載の発明では、外部接続端子を有した半導体素子と、貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において前記貫通部の近傍で、かつ前記基板と接着される側の前記半導体素子に、第１の凸部を設けたことを特徴とする半導体装置により、解決できる。
上記発明によれば、貫通部の近傍で、かつ基板と接着される側の半導体素子に、貫通部を挟むよう第１の凸部を設けたことにより、基板に半導体素子を接着させた際、第１の凸部で貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項１６記載の発明では、前記第１の凸部は、前記貫通部を挟むよう設けたことを特徴とする請求項１５に記載の基板により、解決できる。
上記発明によれば、貫通部の近傍で、かつ半導体素子が接続される側の半導体素子に、貫通部を挟むよう第１の凸部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項１７記載の発明では、前記第１の凸部は、前記貫通部を囲むよう設けたことを特徴とする請求項１に記載の基板により、解決できる。
上記発明によれば、貫通部を囲むよう第１の凸部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を確実に堰き止めることができる。
請求項１８記載の発明では、前記第１の凸部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項１５乃至１７のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、第１の凸部を貫通部の長手方向に連続するよう設けたことにより、貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項１９記載の発明では、前記第１の凸部の近傍に、該第１の凸部と対向する第２の凸部を複数設けたことを特徴とする請求項１５乃至１８のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、第１の凸部の近傍に、第１の凸部と対向する第２の凸部を設けたことにより、第１及び第２の凸部により貫通部に流れ出ようとする接着剤を精度良く堰き止めることができる。
請求項２０記載の発明では、前記第２の凸部の高さは、前記第１の凸部の高さと略等しいことを特徴とする請求項１９に記載の半導体装置により、解決できる。
上記発明によれば、第２の凸部の高さを第１の凸部の高さと略等しくすることで、第１及び第２の凸部により貫通部に流れ出ようとする接着剤を堰き止めることができる。
請求項２１記載の発明では、前記半導体素子の基板と接着される側に、前記半導体素子と前記基板とが接着された際、該半導体素子と基板との間を所定の間隔に維持するスペーサ部材を設け、該スペーサ部材の高さを前記第１の凸部の高さと略等しくしたことを特徴とする請求項１５乃至２０のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、第１の凸部の高さと略等しい高さのスペーサ部材を設けることにより、基板に半導体素子を接着させた際、半導体素子が基板に対して傾いて接着されることを防止できる。
請求項２２記載の発明では、外部接続端子を有した半導体素子と、貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体素子において、前記貫通部の近傍で、かつ前記基板と接着される側の前記半導体素子に、第１の凹部を設けたことを特徴とする半導体装置により、解決できる。
上記発明によれば、貫通部の近傍で、かつ基板が接続される側の半導体素子に、第１の凹部を設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項２３記載の発明では、前記第１の凹部は、前記貫通部を挟むよう設けたことを特徴とする請求項２２に記載の半導体装置により、解決できる。
上記発明によれば、貫通部の近傍で、かつ基板が接続される側の半導体素子に、貫通部を挟むよう第１の凹部を基板に設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項２４記載の発明では、前記第１の凹部は、前記貫通部を囲むよう設けたことを特徴とする請求項２２に記載の基板により、解決できる。
上記発明によれば、貫通部を囲むよう第１の凹部を半導体素子に設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を第１の凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項２５記載の発明では、前記第１の凹部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項２２乃至２４のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、第１の凸部を貫通部の長手方向に連続するよう設けたことにより、基板に半導体素子を接着させた際、貫通部に流れ出ようとする接着剤を凹部に導入し留めて、接着剤が貫通部に流れ出ることを防止することができる。
請求項２６記載の発明では、前記第１の凹部の近傍に、該第１の凹部と対向する第２の凹部を複数設けたことを特徴とする請求項２２乃至２５のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、第１の凹部の近傍に、第１の凹部と対向する第２の凹部を複数設けたことにより、貫通部に流れ出ようとする接着剤を第１及び第２の凹部に導入し留めて、接着剤が貫通部に流れ出ることを精度良く防止することができる。
請求項２７記載の発明では、請求項１乃至７のいずれか１項に記載の基板と、請求項１５乃至２１のいずれか１項に記載の半導体素子とを有しており、前記半導体素子に設けられた凸部は、前記基板に設けられた凸部と対向するよう配設されていることを特徴とする半導体装置により、解決できる。
上記発明によれば、半導体素子に設けられた凸部と基板に設けられた凸部とが対向することにより、貫通部に流れ出ようとする接着剤が堰き止められるため、外部接続端子が接着剤に覆われることなく、基板と半導体素子とを接着することができる。これにより、基板と半導体素子とを接着させる際、高価なテープ状接着部材の代わりに安価なペースト状接着剤を用いることが可能となり半導体装置のコストを低減することができる。
請求項２８記載の発明では、外部接続端子を有した半導体素子と、貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において、前記貫通部と隣り合う位置で、かつ前記半導体素子が対向する前記基板に、切欠き部を設け、前記半導体素子に、前記切欠き部と対向する凸部を設けたことを特徴とする半導体装置により、解決できる。
上記発明によれば、基板と半導体素子とが接着された際、切欠き部の側面と凸部の側面とにより貫通部に流れ出ようとする接着剤を堰き止め、外部接続端子が接着剤に覆われることなく、基板と半導体素子とを接着することができる。これにより、基板と半導体素子とを接着させる際、高価なテープ状接着部材の代わりに安価なペースト状接着剤を用いることが可能となり半導体装置のコストを低減することができる。
請求項２９記載の発明では、外部接続端子を有した半導体素子と、貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において、前記貫通部と隣り合う位置で、かつ前記半導体素子が対向する前記基板に、凹部を設け、前記半導体素子に、前記凹部と対向する凸部を設けたことを特徴とする半導体装置により、解決できる。
上記発明によれば、基板と半導体素子とが接着された際、基板に設けられた凹部に半導体素子に設けられた凸部を係合させ、貫通部に流れ出ようとする接着剤を堰き止めて、外部接続端子が接着剤に覆われることなく、基板と半導体素子とを接着することができる。これにより、基板と半導体素子とを接着させる際、高価なテープ状接着部材の代わりに安価なペースト状接着剤を用いることが可能となり半導体装置のコストを低減することができる。
本発明によれば、半導体素子と基板との間の接着性を向上できると共に、製造コストを低減することができる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
始めに、図４を参照して、本発明の第１実施例による半導体装置５０について説明する。図４は、本発明の第１実施例による半導体装置の断面図である。半導体装置５０は、大略すると基板５１と、半導体素子６５と、導電体であるボンディングワイヤ７０と、モールド樹脂６８とを有した構成とされており、基板５１と半導体素子６５とは、貫通部５３が外部接続端子である電極パッド６７を露出するようペースト状接着剤６９で接着されている。
半導体素子６５は、大略すると半導体素子本体６６と、外部接続端子である電極パッド６７とを有した構成とされている。電極パッド６７は、基板５１と対向する側の半導体素子本体６６に設けられている。電極パッド６７は、基板５１と電気的に接続するためのものである。電極パッド６７は、ボンディングワイヤ７０を介して後述するボンディングパッド５９と電気的に接続されている。
次に、図５及び図６を参照して、基板５１について説明する。図５は、第１実施例の基板の断面図であり、図６は、図５に示した基板をＡ視した図である。なお、図５において、面５２Ａは、図示していないマザーボードに接続される側の基材５２の面を示しており、面５２Ｂは、半導体素子６５が接着される側（ペースト状接着剤６９が配設される側）の基材５２の面を示している。また、図５に示したＨ１は、基材５２の面５２Ｂを基準とした際のダム６２の高さ（以下、高さＨ１とする）を示している。さらに、図６において、Ｙ，Ｙ方向は貫通部５３の長手方向、Ｌ１は貫通部５３の長手方向の長さ（以下、長さＬ１とする）、Ｌ２はダム６２の長さ（以下、長さＬ２とする）をそれぞれ示している。
基板５１は、大略すると基材５２と、配線５５と、接続パッド５６と、ソルダーレジスト５７と、ボンディングパッド５９と、第１の凸部であるダム６２とを有した構成とされている。
基材５２の中央付近には、基材５２を貫通する貫通部５３が形成されている。貫通部５３は、電極パッド６７とボンディングパッド５９との間を接続するボンディングワイヤ７０を配設するためのものである。
配線５５は、基材５２の面５２Ａ上に配設されており、接続パッド５６及びボンディングパッド５９と電気的に接続されている。接続パッド５６は、基材５２の面５２Ａ上に配設されている。接続パッド５６は、はんだボール６１を配設するためのものである。ボンディングパッド５９は、貫通部５３の近傍に位置する基材５２の面５２Ａ上に配設されている。ボンディングパッド５９は、ボンディングワイヤ７０を介して半導体素子６５に設けられた電極パッド６７と電気的に接続されるものである。
ソルダーレジスト５７は、配線５５及び基材５２の面５２Ａを覆うよう設けられている。また、接続パッド５６及びボンディングパッド５９は、ソルダーレジスト５７により露出されている。
第１の凸部であるダム６２は、貫通部５３の近傍の基材５２の面５２Ｂ上に、貫通部５３の長手方向（Ｙ，Ｙ方向）に連続すると共に、貫通部５３を挟んで対向するよう設けられている。ダム６２の面６２Ａは、基板５１と半導体素子６５とを接着した際、半導体素子本体６６と接触される面である。ダム６２は、基板５１と半導体素子６５とを接着する際、貫通部５３側に流れ出ようとするペースト状接着剤６９を堰き止めるためのものである。
ダム６２は、例えば、樹脂であるソルダーレジストにより構成することができる。ダム６２の高さＨ１は、例えば、１０〜５０μｍ程度とすることができ、ダム６２の幅Ｗ１は、例えば、５０μｍ以上とすることができる。また、ダム６２の長さＬ２は、貫通部５３の長さＬ１よりも大きく、貫通部５３の端部５３Ａ，５３ＢからＹ，Ｙ方向にはみ出る長さに設定されている。
次に、図７乃至図９を参照して、基板５１と半導体素子６５とを接着した際のペースト状接着剤６９の状態について説明する。図７は、接着前の基板と半導体素子との断面図であり、図８は、接着途中の基板と半導体素子との断面図であり、図９は、接着後の基板と半導体素子との断面図である。
図７に示すように、基板５１と半導体素子６５とが接着される際には、基材５２の面５２Ｂにペースト状接着剤６９が塗布される。その後、図８に示すように、ペースト状接着剤６９と半導体素子本体６６とが接触し、同図に示したＢ方向にペースト状接着剤６９が流れ出す。この際、貫通部５３の近傍の基材５２には、貫通部５３を挟んで対向する１対のダム６２が設けられているため、貫通部５３側に向かって流れるペースト状接着剤６９をダム６２の側面６２Ｂで堰き止めることができる。これにより、図９に示すように、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることがなくなるため、テープ状接着部材３６よりも安価なペースト状接着剤６９を用いての基板５１と半導体素子６５との接着が可能となり、ペースト状接着剤６９を用いることで、テープ状接着部材３６を用いた場合と比較して、半導体装置５０の製造コストを低減することができる。また、ペースト状接着剤６９は、テープ状接着部材３６よりも接着性が良いため、基板５１と半導体素子６５との間の接着性を向上させることができる。
なお、本実施例において、貫通部５３を囲むように第１の凸部であるダム６２を設けても良い。このような構成とすることで、基板５１に半導体素子６５を接着させた際、貫通部５３に流れ出ようとするペースト状接着剤６９を確実に堰き止めることができる。
（第２実施例）
図１０及び図１１を参照して、本発明の第２実施例による基板７５について説明する。図１０は、本発明の第２実施例による基板の断面図であり、図１１は、第２実施例の基板をＡ視した図である。なお、本実施例の基板７５は、第１実施例の基板５１の変形例であるので、図１０及び図１１において、基板５１と同一構成部分には同一の符号を付す。
本実施例の基板７５は、第１実施例で説明した基板５１の構成に、別途、２つのダム７６を設けた構成とされている。第２の凸部であるダム７６は、基材５２の面５２Ｂ上にダム６２と対向するよう配設されている。ダム７６の面７６Ａは、基板５１と半導体素子６５とが接着された際、半導体素子本体６６と接触される面である。ダム７６は、ダム６２側にペースト状接着剤６９が流れ込むことを抑制するためのものである。ダム７６の高さは、ダム６２の高さＨ１と略等しくなるよう構成されている。また、ダム７６の幅Ｗ２は、例えば、５０μｍ以上とすることができる。ダム７６の長さは、例えば、ダム６２の長さＬ２と略等しくなるよう構成することができる。ダム７６は、例えば、樹脂であるソルダーレジストにより構成することができる。
次に、図１２乃至図１４を参照して、基板７５と半導体素子６５とを接着した際のペースト状接着剤６９の状態について説明する。図１２は、接着前の基板と半導体素子との断面図であり、図１３は、接着途中の基板と半導体素子との断面図であり、図１４は、接着後の基板と半導体素子との断面図である。
図１２に示すように、基材５２の面５２Ｂにペースト状接着剤６９が塗布され、半導体素子６５は基板７５に対して押圧される。その後、図１３に示すように、ペースト状接着剤６９と半導体素子本体６６とが接触し、同図に示したＢ方向にペースト状接着剤６９が流れ出す。この際、基材５２には、貫通部５３の両側にそれぞれ２つのダム６２，７６が設けられているため、図１３に示すように、ペースト状接着剤６９が１つ目のダム７６を越えた際、貫通部６２の近傍に設けられた２つ目のダム６２の側面６２Ｂにより貫通部５３側に向かって流れ出ようとするペースト状接着剤６９を堰き止めることができる。
このように、複数のダム６２，７６を設けることにより、１つのダム６２のみを設けた場合と比較して、貫通部５３側に向かって流れるペースト状接着剤６９を精度良く堰き止めて、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることを防止することができる。なお、本実施例の場合においても、第１実施例と同様に、半導体装置の製造コストを低減できると共に、基板７５と半導体素子６５との間の接着性を向上させることができる。
（第３実施例）
図１５及び図１６を参照して、本発明の第３実施例による基板８０について説明する。図１５は、本発明の第３実施例による基板の断面図であり、図１６は、第３実施例の基板をＡ視した図である。また、図１７は、半導体素子が接着された本実施例の基板の断面図である。なお、本実施例の基板８０は、第２実施例の基板７５の変形例であるので、図１５及び図１６において、基板７５と同一構成部分には同一の符号を付す。また、図１６に示したＸ，Ｘ方向は、貫通部５３の長手方向と直交する方向を示しており、Ｙ，Ｙ方向は、貫通部５３の長手方向を示している。
本実施例の基板８０は、第２実施例で説明した基板７５の構成に、別途、スペーサ部材８１，８２を設けた構成とされている。スペーサ部材８１は、Ｘ，Ｘ方向に延在すると共に、ダム６２，７６の端部と接続されている。スペーサ部材８２は、貫通部５３及びスペーサ部材８１から離間した基材５２の外周付近に独立して複数設けられている。スペーサ部材８１，８２は、基板８０と半導体素子６５とが接着された際、半導体素子６５と基板８０との間を所定の間隔に維持するためのものである。スペーサ部材８１，８２の高さは、ダム６２，７６の高さと略等しくなるように設定されている。スペーサ部材８１，８２は、例えば、樹脂であるソルダーレジストにより構成することができる。
このように、ダム６２，７６の高さＨ１と略等しい高さを有したスペーサ部材８１，８２を基板８０に設けることにより、基板８０と半導体素子６５とを接着させた際、半導体素子６５が基材５２の面５２Ｂに対して傾いて接着されることを防止できる。（図１７参照）。これにより、電極パッド６７とボンディングパッド５９との間をボンディングワイヤ７０により精度良く接続して、電極パッド６７とボンディングパッド５９との間の電気的な接続の信頼性を向上させることができる。
図１８及び図１９は、スペーサ部材を備えた他の基板の平面図である。なお、図１８及び図１９に示したＸ，Ｘ方向は、貫通部５３の長手方向と直交する方向を示しており、Ｙ，Ｙ方向は、貫通部５３の長手方向を示している。また、図１８及び図１９において、図１６に示した基板８０と同一構成部分には同一符号を付す。
図１８に示した基板８５は、基板８０の構成からスペーサ部材８２を取り除いたものである。このような構成の基板８５においても、スペーサ部材８１が設けられていることにより、基板８５に対して半導体素子６５が傾いて接着されることが防止でき、電極パッド６７とボンディングパッド５９との間の電気的な接続の信頼性を向上させることができる。
図１９に示した基板８７は、図１８に示した基板８５の構成にダム６２，７６と直交するスペーサ部材８８をＸ，Ｘ方向に複数設けたものである。このような構成の基板８７においても、本実施例の基板８０を適用した場合と同様な効果を得ることができる。なお、スペーサ部材８１，８８の高さは、ダム６２，７６の高さと略等しくなるように構成されている。スペーサ部材８１，８２は、例えば、樹脂であるソルダーレジストにより構成することができる。また、スペーサ部材の形状及び配設位置は、本実施例に限定されない。
（第４実施例）
図２０を参照して、本発明の第４実施例による半導体装置１８５について説明する。図２０は、本発明の第４実施例による半導体装置の断面図である。なお、図２０において、先に説明した半導体装置５０と同一構成部分には同一符号を付す。半導体装置１８５は、大略すると半導体素子６５と、基板９０とを有しており、基板９０と半導体素子６５とがペースト状接着剤６９で接着された構成とされている。
次に、図２１及び図２２を参照して、第４実施例による基板９０について説明する。図２１は、本発明の第４実施例による基板の断面図であり、図２２は、第４実施例の基板をＡ視した図である。なお、図２１に示したＤ１は、溝部１８７の深さ（以下、深さＤ１とする）を示しており、Ｗ３は、溝部１８７の幅（以下、幅Ｗ３とする）を示している。また、図２２において、Ｙ，Ｙ方向は、貫通部５３の長手方向を示しており、Ｌ３は、溝部１８７のＹ，Ｙ方向の長さ（以下、長さＬ３する）を示している。
基板９０は、大略すると貫通部５３を有した基材５２と、配線５５と、接続パッド５６と、ソルダーレジスト５７と、ボンディングパッド５９と、溝部１８７を有した樹脂部材８６とを有した構成とされている。
樹脂部材８６は、基材５２の面５２Ｂ上に設けられている。樹脂部材８６には、例えば、感光性樹脂を用いることができる。樹脂部材８６の面８６Ａは、基板９０と半導体素子６５とを接着した際、半導体素子本体６６と接触される面である。貫通部５３の近傍に位置する樹脂部材８６には、貫通部５３を挟むよう第１の凹部である溝部１８７が設けられている。溝部１８７は、基材５２を露出する溝部であり、樹脂部材８６に感光性樹脂を用いて、露光、感光することで形成することができる。溝部１８７は、基板９０と半導体素子６５とを接着した際、貫通部５３側に流れ出ようとするペースト状接着剤６９を導入して留めるためのものである。
溝部１８７の深さＤ１は、例えば、１０〜５０μｍ程度とすることができ、溝部１８７の幅Ｗ３は、例えば、５０μｍ以上とすることができる。また、溝部１８７の長さＬ３は、貫通部５３の長手方向の長さＬ１よりも大きく、貫通部５３の端部５３Ａ，５３ＢからＹ，Ｙ方向にはみ出る長さに設定されている。樹脂部材８６には、例えば、樹脂であるソルダーレジストを用いることができる。
次に、図２３及び図２４を参照して、基板９０と半導体素子６５とを接着した際のペースト状接着剤６９の状態について説明する。図２３は、接着途中の基板と半導体素子との断面図であり、図２４は、接着後の基板と半導体素子との断面図である。
図２３に示すように、樹脂部材８６にペースト状接着剤６９が塗布された基板９０に半導体素子６５が押圧されると、ペースト状接着剤６９と半導体素子本体６６とが接触し、同図に示したＢ方向にペースト状接着剤６９が流れ出す。この際、樹脂部材８６には溝部１８７が設けられているため、貫通部５３側に向かって流れるペースト状接着剤６９を溝部８７内に導入して留めることができる。
これにより、図２４に示すように、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることがなくなり、テープ状接着部材３６よりも安価なペースト状接着剤６９を用いての基板９０と半導体素子６５との接着が可能となり、ペースト状接着剤６９を用いることで、テープ状接着部材３６を用いた場合と比較して、半導体装置１８５の製造コストを低減することができると共に、基板９０と半導体素子６５との間の接着性を向上させることができる。
なお、本実施例において、貫通部５３を囲むように第１の凹部である溝部１８７を設けても良い。このような構成とすることで、基板９０に半導体素子６５を接着させた際、貫通部５３に流れ出ようとするペースト状接着剤６９を確実に堰き止めることができる。
（第５実施例）
図２５及び図２７を参照して、本発明の第５実施例による基板９５について説明する。図２５は、本発明の第５実施例による基板の断面図であり、図２６は、図２５に示した基板をＡ視した図であり、図２７は、半導体素子が接着された本実施例の基板の断面図である。なお、本実施例の基板９５は、第４実施例の基板９０の変形例であるので、図２５乃至図２７において、基板９０と同一構成部分には同一の符号を付す。
本実施例の基板９５は、第４実施例で説明した基板９０の構成に、別途、２つの溝部９１を設けた構成とされている。第２の凹部である溝部９１は、溝部１８７よりも貫通部５３から離間した樹脂部材８６に一対の溝部１８７と対向するよう配設されている。この溝部９１は、基材５２を露出する溝部であり、樹脂部材８６に感光性樹脂を用いて、露光、感光することで形成することができる。
溝部９１は、基板９５と半導体素子６５とを接着した際、溝部１８７側に流れ出ようとするペースト状接着剤６９を導入して留めるためのものである。溝部９１の深さＤ２は、例えば、１０〜５０μｍ程度とすることができ、溝部９１の幅Ｗ４は、例えば、５０μｍ以上とすることができる。また、溝部９１の長さは、例えば、溝部１８７の長さＬ３と略等しくなるよう構成することができる。
このような溝部１８７，９１を樹脂部材８６に設けることにより、図２７に示すように、基板９５と半導体素子６５とを接着した際、樹脂部材８６に溝部１８７のみ設けた場合と比較して、多くの量の貫通部５３側に流れ出ようとするペースト状接着剤６９を導入し留めて、ペースト状接着剤６９により電極パッド６７の接続面６７Ａが覆われることを防止することができる。
これにより、テープ状接着部材３６よりも安価なペースト状接着剤６９を用いての基板９５と半導体素子６５との接着が可能となり、テープ状接着部材３６を用いた場合と比較して、半導体装置の製造コストを低減することができると共に、基板９５と半導体素子６５との間の接着性を向上させることができる。
図２８乃至図３０は、溝部を備えた他の基板の平面図である。なお、図２８乃至図３０において、Ｙ，Ｙ方向は、貫通部５３の長手方向を示しており、Ｘ，Ｘ方向は、Ｙ，Ｙ方向と直交する方向を示している。
本実施例では、貫通部５３の両側にそれぞれ２つの溝部１８７，９１を樹脂部材８６に設けた基板９５について説明したが、図２８に示した基板１００のように、溝部１８７，９１の他に、溝部１８７，９１と直交する方向に延在し、溝部９１と接続された複数の溝部９３を設けた構成としても良い。また、図２９に示した基板１０１のように、溝部１８７，９１の他に、溝部９１と接続され、貫通部５３から離間した位置向けて放射状に延在し、太さが一定である複数の溝部９４を設けた構成としても良い。さらに、図３０に示した基板１０２のように、溝部１８７，９１の他に、溝部９１と接続され、溝部５３から離間した位置向けて放射状に延在し、離間するにつれて太さが徐々に異なる複数の溝部９５を設けた構成としても良い。
このような溝部９３〜９５を設けることで、各基板１００，１０１，１０２と半導体素子６５とを接着した際、各基板１００，１０１，１０２と半導体素子６５との間のペースト状接着剤６９の厚さを均一にすると共に、気泡の抱き込みを防止することができる。なお、溝部９３〜９５は、図２８乃至図３０に示した溝形状及び溝形成位置に限定されない。また、溝部９３〜９５の深さは、溝部１８７，９１の深さＤ１，Ｄ２（Ｄ１＝Ｄ２）と略等しくすることができ、溝部９３〜９５の幅は、例えば、５０μｍ以上の大きさで適宜選択することができる。
（第６実施例）
図３１を参照して、本発明の第６実施例による半導体装置１０５について説明する。図３１は、本発明の第６実施例による半導体装置の断面図である。なお、図３１において、先に説明した半導体装置５０と同一構成部分には同一符号を付す。半導体装置１０５は、大略すると基板１１０と、半導体素子１１５とを有しており、ペースト状接着剤６９により基板１１０と半導体素子１１５とが接着された構成とされている。
次に、図３２を参照して、第６実施例による基板１１０について説明する。図３２は、第６実施例による基板の断面図である。なお、図３２において、先に説明した基板５１と同一構成部分には同一の符号を付す。基板１１０は、大略すると貫通部５３を有した基材５２と、配線５５と、接続パッド５６と、ソルダーレジスト５７と、ボンディングパッド５９とを有した構成とされている。つまり、基板１１０は、基板９０の構成から溝部１８７を有した樹脂部材８６を取り除いた構成とされている。なお、基材５２には、面５２Ｂの全面を覆うソルダーレジスト層を設けても良い。
次に、図３３及び図３４を参照して、第６実施例による半導体素子１１５について説明する。図３３は、第６実施例による半導体素子の断面図であり、図３４は、図３３に示した半導体素子の平面図である。なお、図３３において、Ｈ２は、半導体素子６６の面６６Ａを基準とした際のダム１１６の高さ（以下、高さＨ２とする）を示している。また、図３４において、Ｙ，Ｙ方向は貫通部５３の長手方向、Ｌ４はダム１１６の長さ（以下、長さＬ４とする）をそれぞれ示している。さらに、図３３及び図３４において、図７に示した半導体素子６５と同一構成部分には同一の符号を付す。
半導体素子１１５は、大略すると半導体素子本体６６と、電極パッド６７と、ダム１１６とを有した構成とされている。第１の凸部であるダム１１６は、貫通部５３の近傍で、かつ基板１１０と接着される側の半導体素子本体６６に、貫通部５３を挟むよう設けられている。電極パッド６７は、ダム１１６間に位置する。ダム１１６の面１１６Ａは、基板１１０と半導体素子１１５とが接着された際、基材５２の面５２Ｂに接触される面である。
ダム１１６は、例えば、樹脂である熱硬化樹脂又は感光性樹脂を用いて形成することができる。ダム１１６の高さＨ２は、例えば、１０〜５０μｍ程度とすることができ、ダム１１６の幅Ｗ５は、例えば、５０μｍ以上とすることができる。また、ダム１１６の長さＬ４は、先に説明した貫通部５３の長さＬ１よりも大きく、貫通部５３の端部５３Ａ，５３ＢからＹ，Ｙ方向にはみ出るような長さに設定されている。
図３５は、接着された本実施例の半導体素子と基板との断面図である。このようなダム１１６を半導体素子１１５に設け、基板１１０と半導体素子１１５とをペースト状接着剤６９により接着することで、図３５に示すように、電極パッド６７が形成された貫通部５３側に流れ出ようとするペースト状接着剤６９を一対のダム１１６で堰き止めて、電極パッド６７の接続面６７Ａがペースト状接着剤６９により覆われることを防止することができる。
これにより、安価なペースト状接着剤６９を用いての基板１１０と半導体素子１１５との接着が可能となり、半導体装置１０５の製造コストを低減することができると共に、基板１１０と半導体素子１１５との間の接着性を向上させることができる。
なお、本実施例において、貫通部５３を囲むように第１の凸部であるダム１１６を設けても良い。このような構成とすることで、基板１１０に半導体素子１１５を接着させた際、貫通部５３に流れ出ようとするペースト状接着剤６９を確実に堰き止めることができる。
（第７実施例）
図３６及び図３７を参照して、本発明の第７実施例による半導体素子１２０について説明する。図３６は、本発明の第７実施例による半導体素子の断面図であり、図３７は、図３６に示した半導体素子の平面図である。なお、本実施例の半導体素子１２０は、第６実施例の半導体素子１１５の変形例であるので、図３６及び図３７において、図３３及び図３４に示した半導体素子１１５と同一構成部分には同一の符号を付す。
半導体素子１２０は、大略すると半導体素子本体６６と、電極パッド６７と、第１の凸部であるダム１１６と、２つのダム１２１とを有した構成とされている。つまり、本実施例の半導体素子１２０は、第６実施例で説明した半導体素子１１５の構成に、別途、２つのダム１２１を設けた構成とされている。
第２の凸部であるダム１２１は、ダム１１６の電極パッド６７が形成されていない側の半導体素子本体６６に、ダム１１６と対向するよう設けられている。ダム１２１の面１２１Ａは、基板１１０に半導体素子１２０を接着する際、基材５２の面５２Ｂと接触する面である。ダム１２１は、ダム１１６側にペースト状接着剤６９が流れ出ることを抑制するためのものである。ダム１２１の高さは、ダム１１６の高さＨ２と略等しくなるよう構成されている。ダム１２１の幅Ｗ６は、例えば、５０μｍ以上とすることができ、ダム１２１の長さは、例えば、ダム１１６の長さＬ４と略等しくすることができる。
図３８は、ペースト状接着剤により接着された本実施例の半導体素子と基板との断面図である。図３８に示すように、ダム１１６，１２１を備えた半導体素子１２０と基板１１０とをペースト状接着剤６９により接着することで、ペースト状接着剤６９がダム１２１を越えた際、一対のダム１１６によりダム１２１を越えて流れ出たペースト状接着剤６９を堰き止めることができる。
これにより、電極パッド６７の接続面６７Ａがペースト状接着剤６９で覆われることがなくなるため、安価なペースト状接着剤６９を用いての基板１１０と半導体素子１２０との接着が可能となり、半導体装置の製造コストを低減することができると共に、基板１１０と半導体素子１２０との間の接着性を向上させることができる。
（第８実施例）
図３９及び図４０を参照して、本発明の第８実施例による半導体素子１２５について説明する。図３９は、本発明の第８実施例による半導体素子の断面図であり、図４０は、図３９に示した半導体素子の平面図である。また、図４１は、ペースト状接着剤により接着された本実施例の半導体素子及び基板の断面図である。なお、本実施例の半導体素子１２５は、第７実施例の半導体素子１２０の変形例であるので、図３９乃至図４１において、半導体素子１２０と同一構成部分には同一の符号を付す。また、図４０に示したＸ，Ｘ方向は、貫通部５３の長手方向と直交する方向を示しており、Ｙ，Ｙ方向は、貫通部５３の長手方向を示している。
本実施例の半導体素子１２５は、第７実施例で説明した半導体素子１２０の構成に、別途、スペーサ部材１２６，１２７を設けた構成とされている。スペーサ部材１２７は、ダム１１６，１２１の端部と接続されており、Ｘ，Ｘ方向の半導体素子６６の外周部に沿って延在するよう４つ設けられている。スペーサ部材１２６は、貫通部５３及びスペーサ部材１２７から離間した半導体素子本体６６の外周付近に独立して複数設けられている。スペーサ部材１２６，１２７は、基板１１０と半導体素子１２５とが接着された際、半導体素子１２５と基板１１０との間を所定の間隔に維持するためのものである。スペーサ部材１２６，１２７の高さは、ダム１１６，１２１の高さＨ２と略等しくなるように設定されている。スペーサ部材１２６，１２７は、例えば、樹脂である熱硬化樹脂又は感光性樹脂により形成することができる。
このように、ダム１１６，１２１の高さＨ２と略等しい高さを有したスペーサ部材１２６，１２７を半導体素子１２５に設けることにより、基板１１０に半導体素子１２５を接着させた際、半導体素子１２５が基材５２の面５２Ｂに対して傾いて接着されることを防止することができる。これにより、電極パッド６７とボンディングパッド５９との間をボンディングワイヤ７０により精度良く接続して、電極パッド６７とボンディングパッド５９との間の電気的な接続の信頼性を向上させることができる。
図４２及び図４３は、スペーサ部材を備えた他の半導体素子の平面図である。なお、図４２及び図４３に示したＸ，Ｘ方向は、貫通部５３の長手方向と直交する方向を示しており、Ｙ，Ｙ方向は、貫通部５３の長手方向を示している。また、図４２及び図４３において、半導体素子１２５と同一構成部分には同一符号を付す。
図４２に示した半導体素子１８０は、半導体素子１２５の構成からスペーサ部材１２６を取り除いた構成とされている。このような構成の半導体素子１８０においても、スペーサ部材１２７が設けられていることにより、半導体素子１８０と基板１１０とを接着させた際、半導体素子１８０が基板１１０に対して傾いて接着されることが防止でき、電極パッド６７とボンディングパッド５９との間の電気的な接続の信頼性を向上させることができる。
図４３に示した半導体素子１８１は、図４２に示した半導体素子１８０の構成にダム１１６，１２１と直交するスペーサ部材１８２を複数設けた構成とされている。このような半導体素子１８１においても、半導体素子１８０と同様な効果を得ることができる。なお、スペーサ部材１８２の高さは、ダム１１６，１２１の高さＨ２と略等しい高さとされている。スペーサ部材１８２は、例えば、樹脂である熱硬化樹脂又は感光性樹脂により構成することができる。なお、スペーサ部材の形状及び配設位置は、本実施例に限定されない。
（第９実施例）
図４４を参照して、本発明の第９実施例による半導体装置１３０について説明する。図４４は、本発明の第９実施例による半導体装置の断面図である。なお、図４４において、図３１に示した半導体装置１０５と同一構成部分には同一符号を付す。半導体装置１３０は、大略すると基板１１０と、半導体素子１３５とを有しており、ペースト状接着剤６９により基板１１０と半導体素子１３５とが接着された構成とされている。
次に、図４５及び図４７を参照して、第９実施例による半導体素子１３５について説明する。図４５は、本発明の第９実施例による半導体素子の断面図であり、図４６は、図４５に示した半導体素子の平面図であり、図４７は、ペースト状接着剤により接着された本実施例の半導体素子及び基板の断面図である。なお、図４５に示したＤ３は、溝部１３７の深さ（以下、深さＤ３とする）を示しており、Ｗ６は、溝部１３７の幅（以下、幅Ｗ６とする）を示している。また、図４６において、Ｙ，Ｙ方向は、溝部１３７の長手方向を示しており、Ｌ５は、溝部１３７の長さ（以下、長さＬ５する）を示している。
半導体素子１３５は、大略すると半導体素子本体６６と、電極パッド６７と、一対の凹部である溝部１３７を有した樹脂部材１３６とを有した構成とされている。樹脂部材１３６は、基板１１０と接着される側の半導体素子本体６６に電極パッド６７を露出するよう設けられている。樹脂部材１３６には、例えば、樹脂である熱硬化樹脂や感光性樹脂等を適用することができる。樹脂部材１３６の面１３６Ａは、基板１１０に半導体素子１３５を接着する際、基材５２の面５２Ｂと接触される面である。
貫通部５３の近傍に位置する樹脂部材１３６には、貫通部５３を挟んで対向する溝部１３７が貫通部５３の長手方向に連続するよう設けられている。第１の凹部である溝部１３７は、樹脂部材１３６を露光、感光することで形成することができる。溝部１３７は、基板１１０と半導体素子１３５とを接着した際、貫通部５３側に流れ出ようとするペースト状接着剤６９を導入して留めるためのものである。溝部１３７の深さＤ３は、例えば、１０〜５０μｍ程度とすることができ、溝部１３７の幅Ｗ６は、例えば、５０μｍ以上とすることができる。また、溝部１３７の長さＬ５は、基板１１０に設けられた貫通部５３の長手方向の長さＬ１よりも大きく、貫通部５３の端部５３Ａ，５３ＢからＹ，Ｙ方向にはみ出るような長さに設定されている。
このように、電極パッド６７が設けられた側（基板１１０が接着される側）の半導体素子本体６６に貫通部５３を挟んで対向する一対の溝部１３７を形成することにより、基板１１０と半導体素子１３５とを接着した際、貫通部５３側に流れ出ようとするペースト状接着剤６９を溝部１３７内に導入して留めて、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることを防止することができる。
これにより、図４７に示すように、テープ状接着部材３６よりも安価なペースト状接着剤６９を用いての基板１１０と半導体素子１３５との接着が可能となり、テープ状接着部材３６を用いた場合と比較して、半導体装置１３０の製造コストを低減することができると共に、基板１１０と半導体素子１３５との間の接着性を向上させることができる。
なお、本実施例において、貫通部５３を囲むように第１の凹部である溝部１３７を設けても良い。このような構成とすることで、基板１１０に半導体素子１３５を接着させた際、貫通部５３に流れ出ようとするペースト状接着剤６９を確実に堰き止めることができる。
（第１０実施例）
図４８及び図４９を参照して、本発明の第１０実施例による半導体素子１４０について説明する。図４８は、本発明の第１０実施例による半導体素子の断面図であり、図４９は、第１０実施例の半導体素子の平面図である。なお、本実施例の半導体素子１４０は、第９実施例に示した半導体素子１３５の変形例であるので、図４８乃至図４９において、半導体素子１３５と同一構成部分には同一の符号を付す。
半導体素子１４０は、第９実施例で説明した半導体素子１３５の構成に、別途、２つの溝部１４１を樹脂部材１３６に設けた構成とされている。第２の凹部である溝部１４１は、溝部１３７よりも貫通部５３から離間した樹脂部材１３６に一対の溝部１３７と対向するよう配設されている。この溝部１４１は、半導体素子本体６６を露出する溝部であり、樹脂部材１３６を露光、感光することで形成できる。溝部１４１の深さＤ４は、溝部１３７の深さＤ３と略等しくなるように構成されている。
溝部１４１は、基板１１０と半導体素子１４０とをペースト状接着剤６９で接着する際、溝部１３７側に流れ出ようとするペースト状接着剤６９を導入し留めて、溝部１３７側にペースト状接着剤６９が流れ出ることを抑制するためのものである。溝部１４１の深さＤ４は、例えば、１０〜５０μｍ程度の範囲内で適宜選択することができる。また、溝部１４１の幅Ｗ７は、例えば、５０μｍ以上とすることができる。また、溝部１４１の長さは、例えば、溝部１３７の長さＬ５と略等しくすることができる。
このような溝部１３７，１４１を樹脂部材１３６に設けることにより、基板１１０と半導体素子１４０とを接着した際、樹脂部材１３６に溝部１３７のみ設けた場合と比較して、貫通部５３側に流れ出ようとするペースト状接着剤６９を溝部１３７，１４１に導入し留めて、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることを防止することができる。
これにより、テープ状接着部材３６よりも安価なペースト状接着剤６９を用いての基板１１０と半導体素子１４０との接着が可能となり、テープ状接着部材３６を用いた場合と比較して、半導体装置の製造コストを低減することができると共に、基板１１０と半導体素子１４０との間の接着性を向上させることができる。なお、溝部１３７の深さＤ３と溝部１４１の深さＤ４とは、異なっていてもよい。
図５０乃至図５２は、溝部を備えた他の半導体素子の平面図である。本実施例の半導体素子１４０では、貫通部５３の両側にそれぞれ２つの溝部１３７，１４１を樹脂部材１３６に設けた場合を例に挙げて説明したが、図５０に示した半導体素子１４５のように、溝部１３７，１４１の他に、溝部１４１と直交する方向に延在すると共に、溝部１４１と接続された複数の溝部１４６を設けた構成としても良い。
また、図５１に示した半導体素子１５０のように、溝部１３７，１４１の他に、溝部１４１と接続され、貫通部５３から離間した位置向けて放射状に延在し、溝幅が一定である複数の溝部１５１を設けた構成としても良い。さらに、図５２に示した半導体素子１５５のように、溝部１４１と接続され、貫通部５３から離間した位置向けて放射状に延在する溝部１５６の溝幅が、溝部１４１から半導体素子本体６６の外周端側に離間するにつれて徐々に大きくなる溝部１５６を設けた構成としても良い。
このような溝部１４６，１５１，１５６を設けることで、各半導体素子１４５，１５０，１５５と基板１１０とを接着した際、各半導体素子１４５，１５０，１５５と基板１１０との間のペースト状接着剤６９の厚さを均一にすると共に、気泡の抱き込みを防止することができる。なお、溝部１４６，１５１，１５６は、図５０乃至図５２に示した溝形状及び溝形成位置に限定されない。また、溝部１４６，１５１，１５６の深さは、溝部１３７，１４１の深さＤ３，Ｄ４（Ｄ３＝Ｄ４）と略等しくすることができ、溝部１４６，１５１，１５６の幅は、例えば、５０μｍ以上の大きさで適宜選択することができる。
（第１１実施例）
図５３を参照して、本発明の第１１実施例による基板１６０について説明する。図５３は、本発明の第１１実施例による基板及び半導体素子の断面図であり、図５４は、ペースト状接着剤により接着された本実施例の基板及び半導体素子の断面図である。なお、図５３において、先に説明した基板９０と同一構成部分には同一の符号を付す。
基板１６０は、基板９０に設けられた溝部１８７の代わりに、貫通部５３に露出された切欠き部１６１を樹脂部材８６に設けた構成とされている。切欠き部１６１は、半導体素子１１５に設けられたダム１１６と対向するよう設けられている。
このような構成とされた基板１６０と半導体素子１１５とをペースト状接着剤６９で接着することにより、図５４に示すように、切欠き部１６１の側面１６１Ａとダム１１６の側面１１６Ｂとが接触して、貫通部５３側に向かって流れ出ようとするペースト状接着剤６９を堰き止めることができる。なお、切欠き部１６１の側面１６１Ａとダム１１６の側面１１６Ｂとの間に多少の隙間が存在した場合でも、貫通部５３側に向かって流れ出ようとするペースト状接着剤６９を堰き止めることができる。
これにより、電極パッド６７の接続面６７Ａがペースト状接着剤６９により覆われることがなくなるため、安価なペースト状接着剤６９を用いての基板１６０と半導体素子１１５との接着が可能となり、半導体装置の製造コストを低減することができると共に、基板１６０と半導体素子１１５との間の接着性を向上させることができる。
（第１２実施例）
図５５を参照して、本発明の第１２実施例による半導体素子１６５について説明する。図５５は、本発明の第１２実施例による半導体素子及び基板の断面図であり、図５６は、ペースト状接着剤により接着された本実施例の基板及び半導体素子の断面図である。なお、図５５において、先に説明した半導体素子１１５と同一構成部分には同一の符号を付す。半導体素子１６５は、溝部１８７と対向する半導体素子本体６６に、溝部１８７に挿入可能なダム１６６（凸部）を有した構成とされている。
このようなダム１６６を半導体素子１６５に設けることにより、基板９０と半導体素子１６５とをペースト状接着剤６９で接着した際、図５６に示すように、溝部１８７にダム１６６の一部分が挿入され、溝部１８７に装着されたダム１６６により、貫通部５３に流れ出ようとするペースト状接着剤６９を堰き止めることができる。
これにより、電極パッド６７の接続面６７Ａがペースト状接着剤６９に覆われることがなくなり、安価なペースト状接着剤６９を用いての基板９０と半導体素子１６５との接着が可能となり、半導体装置の製造コストを低減することができると共に、基板９０と半導体素子１６５との間の接着性を向上させることができる。
（第１３実施例）
図５７を参照して、ダムを備えた基板とダムを備えた半導体素子とを接着する場合について説明する。図５７は、ペースト状接着剤により接着されたダムを備えた基板及び半導体素子の断面図である。図５７に示すように、基材５２に設けられたダム６２と半導体素子１１５に設けられたダム１１６とは対向する位置関係にあり、基板５１と半導体素子１１５とがペースト状接着剤６９により接着された際、ダム６２の端部とダム１１６の端部とが接触して、貫通部５３側に流れ出ようとするペースト状接着剤６９をダム６２，１１６により堰き止めることができる。
これにより、電極パッド６７の接続面６７Ａがペースト状接着剤６９により覆われることがなくなるため、安価なペースト状接着剤６９を用いての基板５１と半導体素子１１５との接着が可能となり、半導体装置の製造コストを低減することができると共に、基板５１と半導体素子１１５との間の接着の信頼性を向上させることができる。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、本発明は、半導体素子が接着される側の基材５２に、ソルダーレジストや、配線、パッド、基材５２を貫通するビア等を設けた構成の基板に対しても適用可能である。また、基材５２をエッチング等により加工することで、ダムや溝部を形成しても良い。さらに、上記第１乃至第１３の実施例に記載の半導体素子及び基板を組み合わせて半導体装置を構成しても良い。
本発明は、半導体素子と基板との間の接着性を向上できると共に、製造コストを低減することのできる基板及び半導体装置に適用できる。
従来のＢＯＣ型の半導体装置の断面図である。 ペースト状接着剤により基板と半導体素子とが接着された半導体装置の断面図である。 テープ状接着部材により基板と半導体素子とが接着された半導体装置の断面図である。 本発明の第１実施例による半導体装置の断面図である。 第１実施例の基板の断面図である。 図５に示した基板をＡ視した図である。 接着前の基板と半導体素子との断面図である。 接着途中の基板と半導体素子との断面図である。 接着後の基板と半導体素子との断面図である。 本発明の第２実施例による基板の断面図である。 第２実施例の基板をＡ視した図である。 接着前の基板と半導体素子との断面図である。 接着途中の基板と半導体素子との断面図である。 接着後の基板と半導体素子との断面図である。 本発明の第３実施例による基板の断面図である。 第３実施例の基板をＡ視した図である。 半導体素子が接着された本実施例の基板の断面図である。 スペーサ部材を備えた他の基板の平面図（その１）である。 スペーサ部材を備えた他の基板の平面図（その２）である。 本発明の第４実施例による半導体装置の断面図である。 本発明の第４実施例による基板の断面図である。 第４実施例の基板をＡ視した図である。 接着途中の基板と半導体素子との断面図である。 接着後の基板と半導体素子との断面図である。 本発明の第５実施例による基板の断面図である。 図２５に示した基板をＡ視した図である。 半導体素子が接着された本実施例の基板の断面図である。 溝部を備えた他の基板の平面図（その１）である。 溝部を備えた他の基板の平面図（その２）である。 溝部を備えた他の基板の平面図（その３）である。 本発明の第６実施例による半導体装置の断面図である。 第６実施例による基板の断面図である。 第６実施例による半導体素子の断面図である。 図３３に示した半導体素子の平面図である。 接着された本実施例の半導体素子と基板との断面図である。 本発明の第７実施例による半導体素子の断面図である。 図３６に示した半導体素子の平面図である。 ペースト状接着剤により接着された本実施例の半導体素子と基板との断面図である。 本発明の第８実施例による半導体素子の断面図である。 図３９に示した半導体素子の平面図である。 ペースト状接着剤により接着された本実施例の半導体素子及び基板の断面図である。 スペーサ部材を備えた他の半導体素子の平面図（その１）である。 スペーサ部材を備えた他の半導体素子の平面図（その２）である。 本発明の第９実施例による半導体装置の断面図である。 本発明の第９実施例による半導体素子の断面図である。 図４５に示した半導体素子の平面図である。 ペースト状接着剤により接着された本実施例の半導体素子及び基板の断面図である。 本発明の第１０実施例による半導体素子の断面図である。 第１０実施例の半導体素子の平面図である。 溝部を備えた他の半導体素子の平面図（その１）である。 溝部を備えた他の半導体素子の平面図（その２）である。 溝部を備えた他の半導体素子の平面図（その３）である。 本発明の第１１実施例による基板及び半導体素子の断面図である。 ペースト状接着剤により接着された本実施例の基板及び半導体素子の断面図である。 本発明の第１２実施例による半導体素子及び基板の断面図である。 ペースト状接着剤により接着された本実施例の基板及び半導体素子の断面図である。 本発明の第１３実施例によるペースト状接着剤により接着されたダムを備えた基板及び半導体素子の断面図である。
符号の説明
１０，５０，１０５，１３０，１８５ 半導体装置
１１，５１，７５，８０，８５，８７，９０，９５，１００，１０１，１０２，１１０，１６０ 基板
１２，５２ 基材
１２Ａ，５２Ａ，５２Ｂ，６２Ａ，６６Ａ，７６Ａ，８６Ａ，１１６Ａ，１２１Ａ，１３６Ａ 面
１３ 銅箔用接着剤
１４，５３ 貫通部
１５，５５ 配線
１６，５６ 接続パッド
１７ 絶縁膜
１９，５９ ボンディングパッド
２１，６１ はんだボール
２５，６５，１１５，１２０，１２５，１３５，１４０，１４５，１５０，１５５，１６５，１８０，１８１ 半導体素子
２６，６７ 電極パッド
２６Ａ，６７Ａ 接続面
２７，７０ ボンディングワイヤ
２８，６８ モールド樹脂
２９ 接着部材
３１，６９ ペースト状接着剤
３６ テープ状接着部材
５３Ａ，５３Ｂ 端部
５７ ソルダーレジスト
６１ はんだボール
６２，７６，１１６，１２１，１６６ ダム
６２Ｂ，１１６Ｂ，１６１Ａ 側面
６６ 半導体素子本体
８１，８２，８８，１２６，１２７ スペーサ部材
８６，１３６ 樹脂部材
９１，９３，９４，１３７，１４１，１４６，１５１，１５６，１８７ 溝部
１６１ 切欠き部
Ｆ，Ｂ 方向
Ｄ１〜Ｄ４ 深さ
Ｈ１，Ｈ２ 高さ
Ｌ１〜Ｌ５ 長さ
Ｗ１〜Ｗ７ 幅

Claims (29)

  1. 貫通部を有しており、
    外部接続端子を有した半導体素子が接着剤で接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板において、
    前記貫通部の近傍で、かつ前記半導体素子が接続される側に、第１の凸部を設けたことを特徴とする基板。
  2. 前記第１の凸部は、前記貫通部を挟むよう設けたことを特徴とする請求項１に記載の基板。
  3. 前記第１の凸部は、前記貫通部を囲むよう設けたことを特徴とする請求項１に記載の基板。
  4. 前記第１の凸部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項１乃至３のいずれか１項に記載の基板。
  5. 前記第１の凸部の近傍に、該第１の凸部と対向する第２の凸部を複数設けたことを特徴とする請求項１乃至４のいずれか１項に記載の基板。
  6. 前記第２の凸部の高さは、前記第１の凸部の高さと略等しいことを特徴とする請求項５に記載の基板。
  7. 前記半導体素子が接続される側に、前記半導体素子が接着された際、該半導体素子との間を所定の間隔に維持するスペーサ部材を設け、
    該スペーサ部材の高さを前記第１の凸部の高さと略等しくしたことを特徴とする請求項１乃至６のいずれか１項に記載の基板。
  8. 外部接続端子を有した半導体素子と、接着剤により前記半導体素子と接着された請求項１乃至７のいずれか１項に記載の基板とを備えた半導体装置であって、
    前記貫通部は、前記外部接続端子を露出することを特徴とする半導体装置。
  9. 貫通部を有しており、外部接続端子を有した半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板において、
    前記貫通部の近傍で、かつ前記半導体素子が接続される側に、第１の凹部を設けたことを特徴とする基板。
  10. 前記第１の凹部は、前記貫通部を挟むよう設けたことを特徴とする請求項９に記載の基板。
  11. 前記第１の凹部は、前記貫通部を囲むよう設けたことを特徴とする請求項９に記載の基板。
  12. 前記第１の凹部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項９乃至１１のいずれか１項に記載の基板。
  13. 前記第１の凹部の近傍に、該第１の凹部と対向する第２の凹部を複数設けたことを特徴とする請求項９乃至１２のいずれか１項に記載の基板。
  14. 外部接続端子を有した半導体素子と、接着剤により前記半導体素子と接着された請求項９乃至１３のいずれか１項に記載の基板とを備えた半導体装置であって、
    前記貫通部は、前記外部接続端子を露出することを特徴とする半導体装置。
  15. 外部接続端子を有した半導体素子と、
    貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において、
    前記貫通部の近傍で、かつ前記基板と接着される側の前記半導体素子に、第１の凸部を設けたことを特徴とする半導体装置。
  16. 前記第１の凸部は、前記貫通部を挟むよう設けたことを特徴とする請求項１５に記載の基板。
  17. 前記第１の凸部は、前記貫通部を囲むよう設けたことを特徴とする請求項１５に記載の基板。
  18. 前記第１の凸部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項１５乃至１７のいずれか１項に記載の半導体装置。
  19. 前記第１の凸部の近傍に、該第１の凸部と対向する第２の凸部を複数設けたことを特徴とする請求項１５乃至１８のいずれか１項に記載の半導体装置。
  20. 前記第２の凸部の高さは、前記第１の凸部の高さと略等しいことを特徴とする請求項１９に記載の半導体装置。
  21. 前記半導体素子の基板と接着される側に、前記半導体素子と前記基板とが接着された際、該半導体素子と基板との間を所定の間隔に維持するスペーサ部材を設け、
    該スペーサ部材の高さを前記第１の凸部の高さと略等しくしたことを特徴とする請求項１５乃至２０のいずれか１項に記載の半導体装置。
  22. 外部接続端子を有した半導体素子と、
    貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体素子において、
    前記貫通部の近傍で、かつ前記基板と接着される側の前記半導体素子に、第１の凹部を設けたことを特徴とする半導体装置。
  23. 前記第１の凹部は、前記貫通部を挟むよう設けたことを特徴とする請求項２２に記載の半導体装置。
  24. 前記第１の凹部は、前記貫通部を囲むよう設けたことを特徴とする請求項２２に記載の基板。
  25. 前記第１の凹部は、前記貫通部の長手方向に連続するよう設けたことを特徴とする請求項２２乃至２４のいずれか１項に記載の半導体装置。
  26. 前記第１の凹部の近傍に、該第１の凹部と対向する第２の凹部を複数設けたことを特徴とする請求項２２乃至２５のいずれか１項に記載の半導体装置。
  27. 請求項１乃至７のいずれか１項に記載の基板と、
    請求項１５乃至２１のいずれか１項に記載の半導体素子とを有しており、
    前記半導体素子に設けられた凸部は、前記基板に設けられた凸部と対向するよう配設されていることを特徴とする半導体装置。
  28. 外部接続端子を有した半導体素子と、
    貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において、
    前記貫通部と隣り合う位置で、かつ前記半導体素子が対向する前記基板に、切欠き部を設け、
    前記半導体素子に、前記切欠き部と対向する凸部を設けたことを特徴とする半導体装置。
  29. 外部接続端子を有した半導体素子と、
    貫通部を有しており、前記半導体素子が接着され、前記貫通部に配設される導電体により前記外部接続端子と電気的に接続される基板とを備えた半導体装置において、
    前記貫通部と隣り合う位置で、かつ前記半導体素子が対向する前記基板に、凹部を設け、
    前記半導体素子に、前記凹部と対向する凸部を設けたことを特徴とする半導体装置。
JP2004241594A 2004-08-20 2004-08-20 基板及び半導体装置 Pending JP2006060094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004241594A JP2006060094A (ja) 2004-08-20 2004-08-20 基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004241594A JP2006060094A (ja) 2004-08-20 2004-08-20 基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2006060094A true JP2006060094A (ja) 2006-03-02

Family

ID=36107295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004241594A Pending JP2006060094A (ja) 2004-08-20 2004-08-20 基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2006060094A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047866A (ja) * 2006-08-15 2008-02-28 Powertech Technology Inc チップパッケージ構造とその製造方法
CN102386238A (zh) * 2010-08-31 2012-03-21 三美电机株式会社 传感器装置及半导体传感元件的安装方法
JP2018082170A (ja) * 2016-11-08 2018-05-24 シチズン電子株式会社 光学部材および発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047866A (ja) * 2006-08-15 2008-02-28 Powertech Technology Inc チップパッケージ構造とその製造方法
CN102386238A (zh) * 2010-08-31 2012-03-21 三美电机株式会社 传感器装置及半导体传感元件的安装方法
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
JP2018082170A (ja) * 2016-11-08 2018-05-24 シチズン電子株式会社 光学部材および発光装置
JP7012510B2 (ja) 2016-11-08 2022-02-14 シチズン電子株式会社 光学部材および発光装置

Similar Documents

Publication Publication Date Title
JP3602453B2 (ja) 半導体装置
JP4058642B2 (ja) 半導体装置
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR20030051276A (ko) 반도체 장치 및 그 제조 방법
JP2010016030A (ja) 電子部品
JP2010123914A (ja) 電子制御装置
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2006060094A (ja) 基板及び半導体装置
JP2001177005A (ja) 半導体装置及びその製造方法
JP2004128356A (ja) 半導体装置
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006147918A (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JP4845097B2 (ja) 半導体装置
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP2006344652A (ja) 半導体装置及び半導体素子の搭載方法
JP2010040902A (ja) 半導体装置
JP3910937B2 (ja) 半導体装置
JP4263211B2 (ja) 半導体装置
JP2024019979A (ja) 半導体装置
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP2006332415A (ja) 半導体装置
JP2009038265A (ja) 半導体装置用基板
JP2006073652A (ja) 半導体装置