JP2024019979A - 半導体装置 - Google Patents

Abstract

【課題】面実装可能な半導体装置を提供すること。【解決手段】半導体装置Ａ１０は、半導体素子２０と、ダイパッド部１１１、第１端子部１１２および第２端子部１２２を含む導通部材１０と、導通部材１０の一部および半導体素子２０を覆う封止樹脂４０と、を備える。封止樹脂４０は、第１樹脂面４１と、第２樹脂面４２と、第３樹脂面４３と、第４樹脂面４４とを有する。ダイパッド部１１１は、厚さ方向ｚの一方を向き且つ半導体素子２０が搭載された第１リード主面１１１１と、厚さ方向ｚの他方側を向き且つ第２樹脂面４２から露出する第１リード裏面１１１２とを有する。第１端子部１１２は、第３樹脂面４３から突き出し、第２端子部１２２は、第４樹脂面４４から突き出す。封止樹脂４０は、厚さ方向ｚに沿って延びる少なくとも１つの貫通孔４０１を有する。少なくとも１つの貫通孔４０１は、厚さ方向ｚに第１樹脂面４１から第１リード主面１１１１に至る。【選択図】図５

Description

本開示は、半導体装置に関する。

特許文献１には、半導体装置の一例が開示されている。特許文献１に記載の半導体装置は、第１リードと、第２リードと、第３リードと、半導体素子と、封止樹脂と、を備える。第１リードは、パッド主面およびパッド裏面を有する第１パッド部を含む。半導体素子は、パッド主面の上に搭載されている。封止樹脂は、パッド主面に接し、かつ半導体素子を覆う。第１リード、第２リードおよび第３リードは、同一方向に延びる第１端子、第２端子および第３端子を有する。第１端子、第２端子および第３端子が、回路基板等の貫通孔に挿通されることにより、この半導体装置が回路基板に実装される。また、この半導体装置が、ヒートシンクに取り付けられる場合、パッド裏面とヒートシンクとの間に、たとえば絶縁シートが設けられる。

特開２０１７－１７４９５１号公報

半導体装置は、回路基板に端子部を挿通させる実施形態の他に、たとえば回路基板に面実装される形態が求められる場合がある。

本開示は、上記した事情のもので考え出されたものであって、面実装可能な半導体装置を提供することをその課題とする。

本開示によって提供される半導体装置は、半導体素子と、ダイパッド部、第１端子部および第２端子部を含む導通部材と、前記導通部材の一部および前記半導体素子を覆う封止樹脂と、を備え、前記封止樹脂は、当該封止樹脂の厚さ方向の一方側を向く第１樹脂面と、前記厚さ方向の他方側を向く第２樹脂面と、前記厚さ方向に直交する第１方向の前記一方側を向く第３樹脂面と、前記第１方向の前記他方側を向く第４樹脂面とを有し、前記ダイパッド部は、前記厚さ方向の前記一方側を向き且つ前記半導体素子が搭載された第１面と、前記厚さ方向の前記他方側を向き且つ前記第１樹脂面から露出する第２面とを有し、前記第１端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第３樹脂面から突き出し、前記第２端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第４樹脂面から突き出し、前記封止樹脂は、前記厚さ方向に沿って延びる少なくとも１つの貫通孔を有し、前記少なくとも１つの貫通孔は、前記厚さ方向に前記第２樹脂面から前記第１面に至る。

本開示によれば、面実装可能な半導体装置を提供することができる。

本開示のその他の特徴および利点は、添付の図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図３は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図４は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図５は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図６は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す底面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す正面図である。 図９は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図１０は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図１１は、本開示の第１実施形態に係る半導体装置を示す要部底面図である。 図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図１１のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図１１のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図１１のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、本開示の第１実施形態に係る半導体装置の使用状態を示す断面図である。 図１８は、本開示の第１実施形態に係る半導体装置の製造方法の一工程を示す要部斜視図である。 図１９は、本開示の第１実施形態に係る半導体装置と異なる構成の半導体装置を示す斜視図である。 図２０は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。 図２１は、本開示の第１実施形態に係る半導体装置の第１変形例の使用状態を示す断面図である。 図２２は、本開示の第１実施形態に係る半導体装置の第２変形例を示す斜視図である。 図２３は、本開示の第１実施形態に係る半導体装置の第２変形例を示す断面図である。 図２４は、本開示の第１実施形態に係る半導体装置の第３変形例を示す斜視図である。 図２５は、本開示の第１実施形態に係る半導体装置の第３変形例を示す断面図である。 図２６は、本開示の第１実施形態に係る半導体装置の第４変形例を示す斜視図である。 図２７は、本開示の第１実施形態に係る半導体装置の第４変形例を示す断面図である。 図２８は、本開示の第１実施形態に係る半導体装置の第５変形例を示す断面図である。 図２９は、本開示の第１実施形態に係る半導体装置の第６変形例を示す側面図である。 図３０は、本開示の第１実施形態に係る半導体装置の第７変形例を示す断面図である。 図３１は、本開示の第１実施形態に係る半導体装置の第８変形例を示す要部底面図である。 図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３３は、本開示の第２実施形態に係る半導体装置を示す要部底面図である。 図３４は、本開示の第３実施形態に係る半導体装置を示す要部底面図である。 図３５は、本開示の半導体装置の他の変形例を示す断面図である。 図３６は、本開示の半導体装置の他の変形例を示す断面図である。

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａがある方向Ｂ（の一方側または他方側）を向く」とは、特段の断りのない限り、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。また、「ある物Ａがある物Ｂ（ある方向Ｂ）に直交する」とは、特段の断りがない限り、ある物Ａのある物Ｂ（ある方向Ｂ）に対する角度が厳密に９０°である場合に限定されず、当該角度が略９０°（たとえば製造上のばらつきによって生じる誤差の範囲）である場合も含む。また、「ある物Ａがある物Ｂ（ある方向Ｂ）に平行する」とは、特段の断りがない限り、ある物Ａがある物Ｂ（ある方向Ｂ）に対して厳密に平行である場合に限定されず、略平行（たとえば製造上のばらつきによって生じる誤差の範囲）である場合も含む。

＜第１実施形態＞
図１～図１７は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１０は、導通部材１０、半導体素子２０、複数の接続部材３１，３２，３３および封止樹脂４０を備える。これらの図において、厚さ方向ｚは、封止樹脂４０の厚さ方向に相当する。第１方向ｘは、厚さ方向ｚに直交し、第２方向ｙは、厚さ方向ｚおよび第１方向ｘに直交する。

〔導通部材１０〕
導通部材１０は、半導体素子２０への導通経路を構成する部材である。本実施形態の導通部材１０は、第１リード１１、第２リード１２、第３リード１３および第４リード１４を含む。第１リード１１、第２リード１２、第３リード１３および第４リード１４の材質は何ら限定されず、たとえば銅（Ｃｕ）または銅合金を含む。また、第１リード１１、第２リード１２、第３リード１３および第４リード１４の適所には、銀（Ａｇ）、ニッケル（Ｎｉ）、錫（Ｓｎ）等のめっきが施されていてもよい。

〔第１リード１１〕
図１～図１５に示すように、第１リード１１は、ダイパッド部１１１および第１端子部１１２を有する。ダイパッド部１１１は、第１リード主面１１１１および第１リード裏面１１１２を有する。第１リード主面１１１１は、厚さ方向ｚの一方側を向く面である。第１リード裏面１１１２は、厚さ方向ｚの他方側を向く面である。第１リード主面１１１１には、半導体素子２０が搭載されている。第１リード主面１１１１は、特許請求の範囲に記載の「第１面」の一例であり、第１リード裏面１１１２は、特許請求の範囲に記載の「第２面」の一例である。

本実施形態のダイパッド部１１１は、第１リード側面１１１３、第１中間面１１１４および第２中間面１１１６をさらに有する。第１リード側面１１１３は、厚さ方向ｚにおいて第１リード主面１１１１と第１リード裏面１１１２との間に位置しており、第１方向ｘの一方側を向く面である。第１中間面１１１４は、厚さ方向ｚにおいて第１リード主面１１１１と第１リード裏面１１１２との間に位置しており、厚さ方向ｚの他方側（第１リード裏面１１１２と同じ側）を向く面である。第２中間面１１１６は、厚さ方向ｚにおいて、第１リード側面１１１３と第１リード裏面１１１２との間に位置する。第２中間面１１１６は、厚さ方向ｚの他方側（第１リード裏面１１１２と同じ側）を向く面である。なお、ダイパッド部１１１は、第２中間面１１１６を有していなくてもよい。

第１リード主面１１１１は、封止樹脂４０から露出する露出領域１１１１ａを含む。ダイパッド部１１１は、第１リード裏面１１１２および露出領域１１１１ａを除き、封止樹脂４０に覆われている。

ダイパッド部１１１の形状は、何ら限定されず、図示された例においては、ダイパッド部１１１は、厚さ方向ｚに沿って見て矩形状である。また、第１リード主面１１１１および第１リード裏面１１１２の形状は、何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。

本実施形態において、ダイパッド部１１１は、凹部１１９を有する。凹部１１９は、第１リード主面１１１１から厚さ方向ｚに窪む。凹部１１９は、厚さ方向ｚに沿って見て、半導体素子２０の周囲に配置され、図示された例では、半導体素子２０の全周を囲む枠状である。また、凹部１１９は、厚さ方向ｚに沿って見て矩形状である。凹部１１９は、たとえばＶ溝（断面がＶ字状に窪んだ溝）であるが、Ｕ溝（断面がＵ字状に窪んだ溝）、矩形溝（断面が矩形に窪んだ溝）あるいは半円溝（断面が半円に窪んだ溝）などであってもよい。

凹部１１９は、２つの退避部１１９１を有する。２つの退避部１１９１は、凹部１１９の２つの角部に形成される。当該２つの角部は、凹部１１９の４つの角部のうちの、第１方向ｘに第２リード１２に近い側に位置する２つである。２つの退避部１１９１はそれぞれ、厚さ方向ｚに沿って見て、凹部１１９を矩形としたときに、当該凹部１１９の内方に窪んだ部位である。なお、凹部１１９には、凹部１１９の四隅（４つの角部）のすべてに退避部１１９１が形成されていてもよいし、凹部１１９の四隅のいずれにも退避部１１９１が形成されていなくてもよい。

第１端子部１１２は、第１部１１２１、２つの第２部１１２２および２つの第３部１１２３を有する。第１部１１２１は、ダイパッド部１１１に繋がっており、ダイパッド部１１１から第１方向ｘの一方側に延びており、図示された例では、ｘ－ｙ平面（厚さ方向ｚに直交する面）に平行である。本実施形態においては、ダイパッド部１１１は、第１部１１２１よりも厚さ方向ｚの大きさが大きい。本実施形態の第１端子部１１２は、１つのみの第１部１１２１を有する。第１部１１２１の形状は、何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。第１部１１２１は、厚さ方向ｚにおいて第１リード裏面１１１２から離れており、図示された例においては、第１リード主面１１１１と接している。第１部１１２１の片面は、第１リード主面１１１１と面一である。

２つの第２部１１２２は、第１部１１２１に対して厚さ方向ｚの一方側に位置している。２つの第２部１１２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。

２つの第３部１１２３は、第１部１１２１と２つの第２部１１２２との間に介在している。第３部１１２３は、第１部１１２１から厚さ方向ｚの一方側に延びている。図示された例においては、第３部１１２３は、第１部１１２１から第２方向ｙの外側に延出するように厚さ方向ｚに対して傾いている。この例とは異なり、各第３部１１２３は、厚さ方向ｚに平行であってもよい。第３部１１２３の形状は何ら限定されず、図示された例においては、第１方向ｘに沿って見て矩形状である。

本実施形態においては、２つの第２部１１２２は、２つの第３部１１２３から第１方向ｘの外側に延出している。また、２つの第２部１１２２は、第２方向ｙに対して平行である。２つの第２部１１２２は、２つの第３部１１２３から第１方向ｘの一方側にはみ出さない。図示された例においては、２つの第２部１１２２と２つの第３部１１２３とは、第１方向ｘにおける位置が同じである。

〔第２リード１２〕
第２リード１２は、第１リード１１（ダイパッド部１１１）に対して第１方向ｘの他方側に離れて位置している。第２リード１２は、パッド部１２１および複数の第２端子部１２２を有する。

パッド部１２１は、第２リード主面１２１１および第２リード裏面１２１２を有する。第２リード主面１２１１は、厚さ方向ｚの一方側を向く面である。第２リード裏面１２１２は、厚さ方向ｚの他方側を向く面である。第２リード主面１２１１には、接続部材３１が接続されている。パッド部１２１の形状は何ら限定されず、図示された例においては、第２方向ｙを長手方向とする矩形状である。また、厚さ方向ｚに沿って見て、パッド部１２１は、ダイパッド部１１１よりも小さい。また、パッド部１２１は、ダイパッド部１１１よりも厚さ方向ｚの大きさが小さく、第１端子部１１２と同じである。図示された例においては、第２リード主面１２１１は、厚さ方向ｚにおける位置がダイパッド部１１１の第１リード主面１１１１と同じである。パッド部１２１は、特許請求の範囲に記載の「パッド部」の一例である。

複数の第２端子部１２２は、第２方向ｙに並んで配置されている。第２端子部１２２は、第４部１２２１、第５部１２２２および第６部１２２３を有する。

第４部１２２１は、パッド部１２１に繋がっており、パッド部１２１から第１方向ｘの他方側に延びており、図示された例においてはｘ－ｙ平面に平行である。第４部１２２１の形状は、何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。

第５部１２２２は、第４部１２２１に対して厚さ方向ｚの一方側に位置している。第５部１２２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第５部１２２２は、第１方向ｘに沿って延びる形状である。

第６部１２２３は、第４部１２２１と第５部１２２２との間に介在している。第６部１２２３は、第４部１２２１から厚さ方向ｚの一方側に延びている。図示された例においては、第６部１２２３は、厚さ方向ｚ（ｙ－ｚ平面）に対して傾いている。この例とは異なり、第６部１２２３は、厚さ方向ｚ（ｙ－ｚ平面）に平行であってもよい。第６部１２２３の形状は何ら限定されず、図示された例においては、第１方向ｘに沿って見て矩形状である。

〔第３リード１３〕
第３リード１３は、第１リード１１（ダイパッド部１１１）に対して第１方向ｘの他方側に離れて位置している。また、第３リード１３は、第２方向ｙにおいて第２リード１２と並んでいる。第３リード１３は、パッド部１３１および第３端子部１３２を有する。

パッド部１３１は、第３リード主面１３１１および第３リード裏面１３１２を有する。第３リード主面１３１１は、厚さ方向ｚの一方側を向く面である。第３リード裏面１３１２は、厚さ方向ｚの他方側を向く面である。第３リード主面１３１１には、接続部材３２が接続されている。パッド部１３１の形状は何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。また、厚さ方向ｚに沿って見て、パッド部１３１は、パッド部１２１よりも小さい。また、パッド部１３１は、ダイパッド部１１１よりも厚さ方向ｚの大きさが小さく、パッド部１２１と同じである。図示された例においては、第３リード主面１３１１は、厚さ方向ｚにおける位置がダイパッド部１１１の第１リード主面１１１１と同じである。

第３端子部１３２は、第７部１３２１、第８部１３２２および第９部１３２３を有する。

第７部１３２１は、パッド部１３１に繋がっており、パッド部１３１から第１方向ｘの他方側に延びており、図示された例においてはｘ－ｙ平面に平行である。第７部１３２１の形状は、何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。

第８部１３２２は、第７部１３２１に対して厚さ方向ｚの一方側に位置している。第８部１３２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第８部１３２２は、第１方向ｘに沿って延びる形状である。

第９部１３２３は、第７部１３２１と第８部１３２２との間に介在している。第９部１３２３は、第７部１３２１から厚さ方向ｚの一方側に延びている。図示された例においては、第９部１３２３は、厚さ方向ｚ（ｙ－ｚ平面）に対して傾いている。この例とは異なり、第９部１３２３は、厚さ方向ｚ（ｙ－ｚ平面）に平行であってもよい。第９部１３２３の形状は何ら限定されず、図示された例においては、第１方向ｘに沿って見て矩形状である。

〔第４リード１４〕
第４リード１４は、第１リード１１（ダイパッド部１１１）に対して第１方向ｘの他方側に離れて位置している。また、第４リード１４は、第２方向ｙにおいて第２リード１２と第３リード１３との間に位置している。第４リード１４は、パッド部１４１および第４端子部１４２を有する。

パッド部１４１は、第４リード主面１４１１および第４リード裏面１４１２を有する。第４リード主面１４１１は、厚さ方向ｚの一方側を向く面である。第４リード裏面１４１２は、厚さ方向ｚの他方側を向く面である。第４リード主面１４１１には、接続部材３３が接続されている。パッド部１４１の形状は何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。また、厚さ方向ｚに沿って見て、パッド部１４１は、パッド部１２１よりも小さく、パッド部１３１と同程度の大きさである。また、パッド部１４１は、ダイパッド部１１１よりも厚さ方向ｚの大きさが小さく、パッド部１２１およびパッド部１３１と同じである。図示された例においては、第４リード主面１４１１は、厚さ方向ｚにおける位置がダイパッド部１１１の第１リード主面１１１１と同じである。

第４端子部１４２は、第１０部１４２１、第１１部１４２２および第１２部１４２３を有する。

第１０部１４２１は、パッド部１４１に繋がっており、パッド部１４１から第１方向ｘの他方側に延びており、図示された例においてはｘ－ｙ平面に平行である。第１０部１４２１の形状は、何ら限定されず、図示された例においては、厚さ方向ｚに沿って見て矩形状である。

第１１部１４２２は、第１０部１４２１に対して厚さ方向ｚの一方側に位置している。第１１部１４２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第１１部１４２２は、第１方向ｘに沿って延びる形状である。

第１２部１４２３は、第１０部１４２１と第１１部１４２２との間に介在している。第１２部１４２３は、第１０部１４２１から厚さ方向ｚの一方側に延びている。図示された例においては、第１２部１４２３は、厚さ方向ｚ（ｙ－ｚ平面）に対して傾いている。この例とは異なり、第１２部１４２３は、厚さ方向ｚ（ｙ－ｚ平面）に平行であってもよい。第１２部１４２３の形状は何ら限定されず、図示された例においては、第１方向ｘに沿って見て矩形状である。

〔半導体素子２０〕
半導体素子２０は、図５および図１１～図１５に示すように、ダイパッド部１１１の第１リード主面１１１１に搭載されている。半導体装置Ａ１０においては、半導体素子２０は、スイッチング素子であり、当該スイッチング素子として、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いている。半導体素子２０は、ＭＯＳＦＥＴに限定されない。半導体素子２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のトランジスタでもよい。さらに半導体素子２０は、ダイオードでもよい。半導体素子２０は、半導体層２０５、第１電極２０１、第２電極２０２および第３電極２０３を有する。

半導体層２０５は、化合物半導体基板を含む。化合物半導体基板の主材料は、炭化ケイ素（ＳｉＣ）である。この他、化合物半導体基板の主材料として、ケイ素（Ｓｉ）を用いてもよい。

第１電極２０１は、半導体層２０５のうち厚さ方向ｚにおいて第１リード１１のダイパッド部１１１の第１リード主面１１１１が向く側（厚さ方向ｚの一方側）の部分に設けられている。第１電極２０１は、半導体素子２０のソース電極に相当する。

第２電極２０２は、半導体層２０５のうち厚さ方向ｚにおいて第１電極２０１とは反対側の部分に設けられている。第２電極２０２は、第１リード１１のダイパッド部１１１の第１リード主面１１１１に対向している。第２電極２０２は、半導体素子２０のドレイン電極に相当する。本実施形態においては、第２電極２０２は、接合層２９を介して第１リード主面１１１１に接合されている。接合層２９は、たとえば、はんだ、銀（Ａｇ）ペースト、焼成銀等である。

第３電極２０３は、半導体層２０５のうち厚さ方向ｚにおいて第１電極２０１と同じ側の部分に設けられ、かつ第１電極２０１から離れて位置する。第３電極２０３は、半導体素子２０のゲート電極に相当する。厚さ方向ｚに沿って見て、第３電極２０３の面積は、第１電極２０１の面積よりも小である。

〔接続部材３１，３２，３３〕
接続部材３１は、半導体素子２０の第１電極２０１と第２リード１２のパッド部１２１の第２リード主面１２１１とに接合されている。接続部材３１の材質は何ら限定されず、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）等の金属を含む。また、接続部材３１の本数は何ら限定されず、複数の接続部材３１を備えていてもよい。図示された例においては、接続部材３１は、アルミニウム（Ａｌ）を含み、扁平な帯状の部材である。

接続部材３２は、半導体素子２０の第３電極２０３と第３リード１３のパッド部１３１の第３リード主面１３１１とに接続されている。図示された例においては、接続部材３２は、金（Ａｕ）を含み、接続部材３１よりも細い線状部材である。

接続部材３３は、半導体素子２０の第１電極２０１と第４リード１４のパッド部１４１の第４リード主面１４１１とに接続されている。図示された例においては、接続部材３３は、金（Ａｕ）を含み、接続部材３１よりも細い線状部材である。

本実施形態においては、第１リード１１の第１端子部１１２は、ドレイン端子であり、第２リード１２の第２端子部１２２は、ソース端子であり、第３リード１３の第３端子部１３２は、ゲート端子であり、第４リード１４の第４端子部１４２は、ソースセンス端子である。

〔封止樹脂４０〕
封止樹脂４０は、図１～図１５に示すように、半導体素子２０、接続部材３１，３２，３３と、第１リード１１、第２リード１２、第３リード１３および第４リード１４の一部ずつとを覆っている。封止樹脂４０は、電気絶縁性を有する。封止樹脂４０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂４０は、第１樹脂面４１、第２樹脂面４２、第３樹脂面４３、第４樹脂面４４、第５樹脂面４５および第６樹脂面４６を有する。

第１樹脂面４１は、厚さ方向ｚにおいて第１リード１１のダイパッド部１１１の第１リード主面１１１１と同じ側（一方側）を向く。第２樹脂面４２は、厚さ方向ｚにおいて第１樹脂面４１とは反対側（他方側）を向く。第２樹脂面４２から、第１リード１１のダイパッド部１１１の第１リード裏面１１１２が露出している。第２樹脂面４２と第１リード裏面１１１２とは、互いに面一である。第１リード裏面１１１２は、第１方向ｘにおいて第３樹脂面４３から離れている。

第３樹脂面４３は、第１方向ｘの一方側を向いている。第１リード１１の第１端子部１１２の第１部１１２１は、第３樹脂面４３を貫通している。本実施形態においては、１つのみの第１部１１２１が、第３樹脂面４３を貫通している。また、第１部１１２１は、厚さ方向ｚにおいて第２樹脂面４２から離れている。

第４樹脂面４４は、第１方向ｘにおいて第３樹脂面４３とは反対側（他方側）を向いている。本実施形態においては、第２リード１２の複数の第２端子部１２２の第４部１２２１、第３リード１３の第３端子部１３２の第７部１３２１および第４リード１４の第４端子部１４２の第１０部１４２１が、第４樹脂面４４を貫通している。また、複数の第２端子部１２２の各第４部１２２１、第７部１３２１および第１０部１４２１は、厚さ方向ｚにおいて第２樹脂面４２から離れている。

第５樹脂面４５および第６樹脂面４６は、第２方向ｙにおいて互いに反対側を向く面である。

図７に示すように、第１リード１１の第２端子部１２２の２つの第２部１１２２の第２方向ｙ端部は、第２方向ｙにおいて封止樹脂４０の第５樹脂面４５および第６樹脂面４６とほぼ同じ位置にある。２つの第２部１１２２は、第２方向ｙにおいて第５樹脂面４５および第６樹脂面４６からは、はみ出していない。

図示された例においては、封止樹脂４０は、溝４９を有する。溝４９は、第２樹脂面４２から第１方向ｘに凹んでおり、第２方向ｙに沿って延びている。溝４９は、第５樹脂面４５および第６樹脂面４６に到達している。溝４９は、第１リード裏面１１１２と第４樹脂面４４との間に位置する。

また、封止樹脂４０は、２つの貫通孔４０１を有している。２つの貫通孔４０１はそれぞれ、厚さ方向ｚに沿って延びる。２つの貫通孔４０１はそれぞれ、厚さ方向ｚに、第１樹脂面４１から第１リード主面１１１１に至る。２つの貫通孔４０１は、厚さ方向ｚに沿って見て、第２方向ｙにおいて半導体素子２０を挟んで互いに反対側に位置する。２つの貫通孔４０１は、厚さ方向ｚに沿って見たときの第１リード主面１１１１（ダイパッド部１１１）の四隅のうち、第１方向ｘにおいて第１端子部１１２から遠い側（第１方向ｘにおいて第２リード１２に近い側）の２つに配置される。２つの貫通孔４０１はそれぞれ、厚さ方向ｚに沿って見て、凹部１１９に重ならない。２つの貫通孔４０１はそれぞれ、厚さ方向ｚに沿って見て、凹部１１９の外方に位置する。よって、凹部１１９は、２つの貫通孔４０１と半導体素子２０との間を通る。この構成とは異なり、２つの貫通孔４０１はそれぞれ、厚さ方向ｚに沿って見て、凹部１１９の内方に位置していてもよい。図示された例では、２つの貫通孔４０１は、厚さ方向ｚに沿って見て、凹部１１９のうち、２つの退避部１１９１によって退避された部位に重なる。２つの貫通孔４０１からは、第１リード主面１１１１の一部（先述の露出領域１１１１ａ）が露出している。つまり、露出領域１１１１ａは、２つの貫通孔４０１からそれぞれ露出する。

図１７は、半導体装置Ａ１０の使用状態を示している。本使用例においては、半導体装置Ａ１０は、回路基板９２に面実装されている。すなわち、第１端子部１１２の第２部１１２２、第２端子部１２２の第５部１２２２、第３端子部１３２の第８部１３２２および第４端子部１４２の第１１部１４２２が、たとえばはんだ９２１によって、回路基板９２の配線パターン（図示略）に導通接合されている。また、ダイパッド部１１１の第１リード裏面１１１２には、ヒートシンク９１が対向配置されている。図示された例においては、第１リード裏面１１１２とヒートシンク９１との間に、シート材９１９が配置されている。シート材９１９は、たとえば絶縁シートである。

次に、半導体装置Ａ１０の作用について説明する。

図１７に示すように、第１リード裏面１１１２は、第２樹脂面４２から露出している。これにより、第１リード裏面１１１２に、たとえばヒートシンク９１を対向配置させることが可能である。また、第１端子部１１２および第２端子部１２２の各々は、厚さ方向ｚの一方側に屈曲する。これにより、半導体装置Ａ１０を回路基板９２等に面実装することが可能である。

封止樹脂４０は、少なくとも１つの貫通孔４０１（半導体装置Ａ１０では２つの貫通孔４０１）を有する。図１８は、半導体装置Ａ１０の製造方法の一工程を示した斜視図であって、封止樹脂４０の形成前の状態を模式的に示したものである。なお、封止樹脂４０の形成前において、第１リード１１、第２リード１２、第３リード１３および第４リード１４はそれぞれ、図示しないリードフレームの一部である。このリードフレームにおいて、複数の第１端子部１１２、複数の第２端子部１２２、第３端子部１３２および第４端子部１４２は、互いに繋がっている。また、複数の第１端子部１１２、複数の第２端子部１２２、第３端子部１３２および第４端子部１４２はそれぞれ、屈曲していない。これらの複数の第１端子部１１２、複数の第２端子部１２２、第３端子部１３２および第４端子部１４２は、封止樹脂４０の形成後に互いに切り離され、且つ折り曲げられる。図１８に示すように、半導体装置Ａ１０の製造時において、固定ピン９９によって、第１リード１１のダイパッド部１１１が押し付けられる。これにより、ダイパッド部１１１が固定されるので、搬送時などの振動によるダイパッド部１１１の揺動を抑制できる。このことは、ダイパッド部１１１への半導体素子２０の接合、および、半導体素子２０への各接続部材３１，３２，３３の接合を適正にする（接合不良を抑制すること）上で好ましい。そして、ダイパッド部１１１が固定ピン９９で固定された状態で、たとえばモールド成形によって封止樹脂４０が形成される。このとき、固定ピン９９によって、封止樹脂４０を形成するための金型にダイパッド部１１１を押し付ける。これにより、ダイパッド部１１１の第１リード裏面１１１２を、先述の金型に密着させることができるので、封止樹脂４０の形成時において、先述の金型と第１リード裏面１１１２との間に、封止樹脂４０が入り込むことを抑制できる。つまり、第１リード裏面１１１２を封止樹脂４０から適正に露出させることができる。その後、固定ピン９９によるダイパッド部１１１の固定が解放される。よって、半導体装置Ａ１０における貫通孔４０１は、ダイパッド部１１１（第１リード１１）を固定する固定ピン９９の痕である。したがって、半導体装置Ａ１０の製造工程において、固定ピン９９によって、ダイパッド部１１１を固定することができる。

また、半導体装置Ａ１０では、上述の通り、その製造工程において、第１リード１１（ダイパッド部１１１）を固定ピン９９で固定している。図１９は、半導体装置Ａ１０と異なる構成の半導体装置Ａ９０を示している。半導体装置Ａ９０では、封止樹脂４０は、２つの貫通孔４０１の代わりに、２つの凹部４７を有している。一方の凹部４７は、第１樹脂面４１および第５樹脂面４５から凹んでいる。他方の凹部４７は、４１および第６樹脂面４６から凹んでいる。凹部４７からは、第１リード主面１１１１の一部が露出している。半導体装置Ａ９０では、その製造工程において、ダイパッド部１１１を厚さ方向ｚに挟持して、ダイパッド部１１１を固定する。この挟持する器具により、２つの凹部４７が形成されている。この半導体装置Ａ９０の構成では、厚さ方向ｚに沿って見て、第５樹脂面４５および第６樹脂面４６のそれぞれと、ダイパッド部１１１との距離を短くする必要がある。一方、半導体装置Ａ１０では、その製造工程において、固定ピン９９によってダイパッド部１１１が固定されるので、厚さ方向ｚに沿って見て、第５樹脂面４５および第６樹脂面４６のそれぞれと、ダイパッド部１１１との距離を短くしなくてもよい。これにより、半導体装置Ａ１０は、絶縁耐圧の向上および設計の自由度の向上などを図ることが可能となる。

ダイパッド部１１１は、第１リード裏面１１１２および露出領域１１１１ａを除き、封止樹脂４０に覆われている。このような構成では、先述のリードフレームにおいて、ダイパッド部１１１は、第１端子部１１２のみに支持される。そのため、封止樹脂４０が形成される前の状態で、ダイパッド部１１１の姿勢が不安定になりやすく、ダイパッド部１１１が揺動したり傾いたりする可能性が高い。しかしながら、上記の通り、半導体装置Ａ１０の製造工程では、固定ピン９９でダイパッド部１１１を固定する。これにより、ダイパッド部１１１の姿勢が不安定になりやすい構成であっても、ダイパッド部１１１の揺動および傾きを抑制することができる。つまり、このようなダイパッド部１１１の姿勢が不安定になりやすい構成であっても、第１リード裏面１１１２を先述の金型に密着させることができるので、第１リード裏面１１１２を封止樹脂４０から適正に露出させることができる。また、このようなダイパッド部１１１の姿勢が不安定になりやすい構成であっても、ダイパッド部１１１を強固に固定できるので、ダイパッド部１１１への半導体素子２０の接合および半導体素子２０への各接続部材３１，３２，３３の接合を適正にすること（接合不良を抑制すること）ができる。特に、半導体装置Ａ１０では、２つの貫通孔４０１が、厚さ方向ｚに沿って見て、第２方向ｙに半導体素子２０を挟んで互いに反対側に位置することから、固定ピン９９は、第２方向ｙにおいて半導体素子２０の両側においてダイパッド部１１１を固定する。これにより、ダイパッド部１１１の揺動および傾きが、より抑制される。さらに、半導体装置Ａ１０は、２つの貫通孔４０１は、厚さ方向ｚに沿って見た第１リード主面１１１１の四隅のうち、第１方向ｘにおいて第１端子部１１２から遠い側の２つに配置されることから、固定ピン９９は、第１方向ｘにおいて第１端子部１１２から遠い側の端縁において、ダイパッド部１１１を固定する。これにより、ダイパッド部１１１の揺動および傾きが、さらに抑制される。

ダイパッド部１１１は、凹部１１９を有する。凹部１１９は、第１リード主面１１１１から厚さ方向ｚに窪む。これにより、ダイパッド部１１１に対する封止樹脂４０の密着性を向上できる。

凹部１１９は、厚さ方向ｚに沿って見て、半導体素子２０を囲む枠状である。これにより、半導体素子２０を接合する接合層２９の流出を抑制できる。

少なくとも１つの貫通孔４０１は、厚さ方向ｚに沿って見て、凹部１１９に重ならない。これにより、固定ピン９９でダイパッド部１１１を固定した後に封止樹脂４０を形成する際、凹部１１９に入り込んだ封止樹脂４０が固定ピン９９に付着することを抑制できる。

少なくとも１つの貫通孔４０１は、厚さ方向ｚに沿って見て、凹部１１９の外方に形成される。これにより、固定ピン９９に接合層２９が付着することを抑制できる。

図２０～図３６は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。

＜第１実施形態 第１変形例＞
図２０および図２１は、半導体装置Ａ１０の第１変形例を示している。本変形例の半導体装置Ａ１１は、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２と、第１樹脂面４１との関係が、上述した例と異なっている。

本変形例においては、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２は、第１樹脂面４１よりも厚さ方向ｚの他方側（第１リード裏面１１１２が向く側）に位置している。第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２の厚さ方向ｚの一方側の端部と第１樹脂面４１とは、距離Ｇｚだけ離れている。

本変形例によっても、半導体装置Ａ１１を面実装可能であり、半導体装置Ａ１０と同様の効果を奏する。また、第１樹脂面４１は、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２よりも厚さ方向ｚの一方側に距離Ｇｚだけ突出している。このため、図２１に示す半導体装置Ａ１１の使用状態においては、半導体装置Ａ１１にヒートシンク９１が押し付けられると、第１樹脂面４１が、回路基板９２と当接しやすい。これにより、ヒートシンク９１から加えられた力が、第１リード１１、第２リード１２、第３リード１３および第４リード１４や半導体素子２０に作用することを抑制することができる。

＜第１実施形態 第２変形例＞
図２２および図２３は、半導体装置Ａ１０の第２変形例を示している。本変形例の半導体装置Ａ１２においては、封止樹脂４０に２つの溝４９が設けられている。

各溝４９は、第２方向ｙに延びており、第５樹脂面４５および第６樹脂面４６に到達している。また、２つの溝４９は、第１方向ｘに離れて配置されている。

本変形例によっても、半導体装置Ａ１２を面実装可能であり、上述の例と同様の効果を奏する。また、２つの溝４９を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離をさらに延長することができる。本変形例から理解されるように、溝４９の個数は何ら限定されない。

＜第１実施形態 第３変形例＞
図２４および図２５は、半導体装置Ａ１０の第３変形例を示している。本変形例の半導体装置Ａ１３においては、封止樹脂４０に凸部４８が設けられている。

凸部４８は、第２樹脂面４２から厚さ方向ｚの他方側に突出している。凸部４８は、第２方向ｙに沿って延びており、第５樹脂面４５および第６樹脂面４６に到達している。図示された例においては、凸部４８は、封止樹脂４０の第１方向ｘの他方側端に配置されており、第４樹脂面４４に接している。

本変形例によっても、半導体装置Ａ１３を面実装可能である。また、凸部４８を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離を延長することができる。

＜第１実施形態 第４変形例＞
図２６および図２７は、半導体装置Ａ１０の第４変形例を示している。本変形例のＡ１４においては、封止樹脂４０に２つの凸部４８が設けられている。

各凸部４８は、厚さ方向ｚの他方側に突出している。各凸部４８は、第２方向ｙに沿って延びており、第５樹脂面４５および第６樹脂面４６に到達している。２つの凸部４８は、第１方向ｘにおいて第１リード裏面１１１２を挟んで互いに離れて配置されている。一方の凸部４８は、第４樹脂面４４に接している。他方の凸部４８は、第３樹脂面４３に接している。

本変形例によっても、半導体装置Ａ１４を面実装可能である。また、２つの凸部４８を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離をさらに延長することができる。本変形例から理解されるように、凸部４８の個数は何ら限定されない。

＜第１実施形態 第５変形例＞
図２８は、半導体装置Ａ１０の第５変形例を示している。本変形例の半導体装置Ａ１５においては、封止樹脂４０が上述の凸部４８および溝４９を有していない。本変形例によっても、半導体装置Ａ１５を面実装可能である。また、本変形例から理解されるように、封止樹脂４０は、凸部４８および溝４９を有さない構成であってもよい。

＜第１実施形態 第６変形例＞
図２９は、半導体装置Ａ１０の第６変形例を示している。本変形例の半導体装置Ａ１６においては、２つの第２部１１２２が、２つの第３部１１２３から第１方向ｘの内側に延出している。本変形例によっても、半導体装置Ａ１６を面実装可能である。また、本変形例から理解されるように、第２部１１２２の形状等は何ら限定されない。

＜第１実施形態 第７変形例＞
図３０は、半導体装置Ａ１０の第７変形例を示している。本変形例の半導体装置Ａ１７においては、ダイパッド部１１１は、第１中間面１１１４を有さず、端面１１１５を有する。

端面１１１５は、厚さ方向ｚにおいて、第１リード主面１１１１と第１リード裏面１１１２との間に位置する。端面１１１５は、第１方向ｘの他方側（第１方向ｘにおいてダイパッド部１１１に対して第２リード１２が位置する側）を向く面である。端面１１１５は、第１リード主面１１１１と第１リード裏面１１１２とに繋がる。端面１１１５は、厚さ方向ｚ（ｙ－ｚ平面）に平行する。よって、半導体装置Ａ１７では、ダイパッド部１１１の第１方向ｘの先端部（第１方向ｘにおいて第１端子部１１２に繋がる側と反対側）の厚さは、第１リード主面１１１１から第１リード裏面１１１２までの厚さ方向ｚに沿う距離と同じである。この構成では、２つの貫通孔４０１は、厚さ方向ｚに沿って見て、第１リード裏面１１１２に重なる。

本変形例によっても、半導体装置Ａ１７を面実装可能である。また、半導体装置Ａ１７では、２つの貫通孔４０１は、厚さ方向ｚに沿って見て第１リード裏面１１１２に重なることにより、ダイパッド部１１１の固定をより安定させることが可能となる。

＜第１実施形態 第８変形例＞
図３１および図３２は、半導体装置Ａ１０の第８変形例を示している。本変形例の半導体装置Ａ１８においては、第１リード１１は、複数の第１端子部１１２を有する。複数の第１端子部１１２はそれぞれ、厚さ方向ｚに沿って見て、第１方向ｘを長手方向とする帯状である。複数の第１端子部１１２はそれぞれ、ダイパッド部１１１から第１方向ｘの一方側に延びる。複数の第１端子部１１２はそれぞれ、第１部１１２１、第２部１１２２および第３部１１２３を有する。本変形例の第３部１１２３は、第１部１１２１から第１方向ｘの外側に延出するように厚さ方向ｚに対して傾いている。複数の第１端子部１１２はそれぞれ、第１方向ｘにおいて封止樹脂４０を挟んで、複数の第２端子部１２２、第３端子部１３２および第４端子部１４２と反対側に位置する。

本変形例によっても、半導体装置Ａ１８を面実装可能である。また、本変形例から理解されるように、第１端子部１１２の数および形状等は何ら限定されない。

＜第２実施形態＞
図３３は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、２つの貫通孔４０１の位置が異なり、且つ、凹部１１９が２つの部位に分断されている。

図３３に示すように、凹部１１９は、一対の分離部１１９２を有する。一対の分離部１１９２によって、凹部１１９が２つの部位に分断される。一対の分離部１１９２は、第２方向ｙにおいて、半導体素子２０を挟んで互いに反対側に位置する。図示された例では、一対の分離部１１９２は、第１方向ｘにおいて、半導体素子２０の中央と同じ位置に設けられている。この例と異なり、一対の分離部１１９２は、次のように構成されていてもよい。第１に、一対の分離部１１９２は、第１方向ｘにおいて、半導体素子２０の中央から第１方向ｘの一方側または他方側のいずれかにずれていてもよい。第２に、一対の分離部１１９２は、第１方向ｘにおいて互いに同じ位置に配置されているのではなく、第１方向ｘにおいて互いに異なり位置に配置されていてもよい。第３に、一対の分離部１１９２は、第１方向ｘにおいて、半導体素子２０を挟んで互いに反対側に位置していてもよい。さらに、凹部１１９は、一対の分離部１１９２によって２つの部位に分断されるのではなく、さらに多くの分離部１１９２によって３つ以上の部位に分断されていてもよい。

また、図３３に示すように、２つの貫通孔４０１は、厚さ方向ｚに沿って見て、第１リード主面１１１１のうち、一対の分離部１１９２によって凹部１１９が分断された部位に重なる。よって、２つの貫通孔４０１は、第２方向ｙにおいて、半導体素子２０を挟んで互いに反対側に位置する。図示された例では、２つの貫通孔４０１は、第１方向ｘにおいて、半導体素子２０の中央と同じ位置に設けられている。なお、凹部１１９が３つ以上の部位に分断されている場合には、封止樹脂４０に、３つ以上の貫通孔４０１が形成されていてもよい。

本実施形態によっても、半導体装置Ａ２０を面実装可能である。また、本実施形態から理解されるように、２つの貫通孔４０１は、厚さ方向ｚに沿って見て第１リード主面１１１１に重なる位置に配置されていれば、その位置は特に限定されない。また、本実施形態から理解されるように、凹部１１９は、連続しているものに限定されず、一部が分断されていてもよい。

＜第３実施形態＞
図３４は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、貫通孔４０１の数が１つであり、且つ、凹部１１９の構成が異なる。

図３４に示すように、１つの貫通孔４０１は、厚さ方向ｚに沿って見て、ダイパッド部１１１の先端部（第１方向ｘにおいて第１端子部１１２に繋がる側と反対側の端部）に位置する。また、１つの貫通孔４０１は、第２方向ｙにおいて、半導体素子２０の中央と同じ位置に配置される。この例と異なり、１つの貫通孔４０１は、第２方向ｙにおいて、半導体素子２０の中央から第２方向ｙの一方側または他方側のいずれかにずれていてもよい。

本実施形態では、図３４に示すように、ダイパッド部１１１は、２つの凹部１１９を有する。２つの凹部１１９は、厚さ方向ｚに沿って見て、第１方向ｘに沿って延びる線状である。２つの凹部１１９は、第１リード主面１１１１の第２方向ｙ両側の端縁にそれぞれ１つずつ形成されている。

本実施形態によっても、半導体装置Ａ３０を面実装可能である。また、本実施形態から理解されるように、貫通孔４０１の数は、特に限定されない。また、本実施形態から理解されるように、凹部１１９は、枠状に形成されているものに限定されず、線状であってもよい。

上記第１ないし第３実施形態（これらの変形例も含む）のダイパッド部１１１において、第１リード主面１１１１に凹部１１９が形成されていなくてもよい。つまり、本開示の半導体装置において、第１リード主面１１１１に凹部１１９が形成されているか否かは、何ら限定されない。

上記第１ないし第３実施形態（これらの変形例も含む）の各貫通孔４０１は、たとえば、図３５に示すように、テーパーが形成されていてもよい。すなわち、図３５に示すように、各貫通孔４０１の内面は、第１樹脂面４１から第１リード主面１１１１に向かうほどｘ－ｙ平面に沿う断面の面積が小さくなるように傾斜していてもよい。当該変形例においては、固定ピン９９に貫通孔４０１と逆のテーパーが付いているので、固定ピン９９を外すときに封止樹脂４０から抜けやすくできる。

上記第１ないし第３実施形態（これらの変形例も含む）の各貫通孔４０１において、たとえば、図３６に示すように、樹脂部材４０Ａが充填されていてもよい。当該樹脂部材４０Ａは、絶縁性の樹脂材料を含んでおり、当該樹脂材料は、封止樹脂４０と同じであってもよいし、異なっていてもよい。当該変形例においては、ダイパッド部１１１の第１リード主面１１１１が封止樹脂４０および樹脂部材４０Ａによって完全に覆われるため、絶縁耐圧の向上を図ることができる。

本開示に係る半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。
付記１．
半導体素子と、
ダイパッド部、第１端子部および第２端子部を含む導通部材と、
前記導通部材の一部および前記半導体素子を覆う封止樹脂と、
を備え、
前記封止樹脂は、当該封止樹脂の厚さ方向の一方側を向く第１樹脂面と、前記厚さ方向の他方側を向く第２樹脂面と、前記厚さ方向に直交する第１方向の前記一方側を向く第３樹脂面と、前記第１方向の前記他方側を向く第４樹脂面とを有し、
前記ダイパッド部は、前記厚さ方向の前記一方側を向き且つ前記半導体素子が搭載された第１面と、前記厚さ方向の前記他方側を向き且つ前記第２樹脂面から露出する第２面とを有し、
前記第１端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第３樹脂面から突き出し、
前記第２端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第４樹脂面から突き出し、
前記封止樹脂は、前記厚さ方向に沿って延びる少なくとも１つの貫通孔を有し、
前記少なくとも１つの貫通孔は、前記厚さ方向に前記第１樹脂面から前記第１面に至る、半導体装置。
付記２．
前記第１面は、前記少なくとも１つの貫通孔から露出する露出領域を含み、
前記ダイパッド部は、前記第２面および前記露出領域を除き、前記封止樹脂に覆われている、付記１に記載の半導体装置。
付記３．
前記半導体素子に接合された接続部材をさらに備え、
前記導通部材は、前記封止樹脂に覆われ、前記ダイパッド部に対して前記第１方向の前記他方側に位置するパッド部を含み、
前記接続部材は、さらに前記パッド部に接合され、前記半導体素子と前記パッド部とを電気的に接続する、付記２に記載の半導体装置。
付記４．
前記第１端子部は、前記ダイパッド部に繋がり、
前記第２端子部は、前記パッド部に繋がる、付記３に記載の半導体装置。
付記５．
前記少なくとも１つの貫通孔は、２つの貫通孔を含み、
前記２つの貫通孔は、前記厚さ方向に見て、前記厚さ方向および前記第１方向に直交する第２方向において、前記半導体素子を挟んで互いに反対側に位置する、付記４に記載の半導体装置。
付記６．
前記第１面は、前記厚さ方向に見て矩形状であり、
前記２つの貫通孔は、前記厚さ方向に見た前記第１面の四隅のうち、前記第１方向において前記第１端子部から遠い側の２つに配置される、付記４または付記５に記載の半導体装置。
付記７．
前記第１端子部は、前記ダイパッド部に繋がる第１部と、前記第１部に対して前記厚さ方向の前記一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部と、を含む、付記４ないし付記６のいずれかに記載の半導体装置。
付記８．
前記第１部は、前記第３樹脂面を貫通し、且つ前記厚さ方向において前記第２樹脂面から離れている、付記７に記載の半導体装置。
付記９．
前記第２部は、前記第３部から前記厚さ方向および前記第１方向に直交する第２方向の外方に延出する、付記７または付記８に記載の半導体装置。
付記１０．
前記第２端子部は、前記パッド部に繋がる第４部と、前記第４部に対して前記厚さ方向の前記一方側に位置し且つ実装に用いられる第５部とを含む、付記７ないし付記９のいずれかに記載の半導体装置。
付記１１．
前記第４部は、前記第４樹脂面を貫通し、且つ前記厚さ方向において前記第２樹脂面から離れている、付記１０に記載の半導体装置。
付記１２．
前記ダイパッド部は、前記第１面から窪む凹部を有する、
付記１ないし付記１１のいずれかに記載の半導体装置。
付記１３．
前記凹部は、Ｖ字状に形成された溝である、付記１２に記載の半導体装置。
付記１４．
前記少なくとも１つの貫通孔はいずれも、前記厚さ方向に見て、前記凹部に重ならない、付記１２または付記１３に記載の半導体装置。
付記１５．
前記凹部は、前記厚さ方向に見て、前記半導体素子の周囲に配置される、付記１４に記載の半導体装置。
付記１６．
前記凹部は、前記厚さ方向に見て、前記半導体素子の全周を囲む枠状である、付記１５に記載の半導体装置。
付記１７．
前記少なくとも１つの貫通孔はいずれも、前記厚さ方向に見て、前記凹部の外方に位置する、付記１６に記載の半導体装置。
付記１８．
前記半導体素子は、スイッチング素子またはダイオードのいずれかである、
付記１ないし付記１７のいずれかに記載の半導体装置。

Ａ１０～Ａ１８，Ａ２０，Ａ３０，Ａ９０：半導体装置
１０ ：導通部材
１１ ：第１リード
１２ ：第２リード
１３ ：第３リード
１４ ：第４リード
２０ ：半導体素子
２９ ：接合層
３１ ：接続部材
３２ ：接続部材
３３ ：接続部材
４０ ：封止樹脂
４０Ａ ：樹脂部材
４１ ：第１樹脂面
４２ ：第２樹脂面
４３ ：第３樹脂面
４４ ：第４樹脂面
４５ ：第５樹脂面
４６ ：第６樹脂面
４７ ：凹部
４８ ：凸部
４９ ：溝
９１ ：ヒートシンク
９２ ：回路基板
９９ ：固定ピン
１１１ ：ダイパッド部
１１２ ：第１端子部
１１９ ：凹部
１２１ ：パッド部
１２２ ：第２端子部
１３１ ：パッド部
１３２ ：第３端子部
１４１ ：パッド部
１４２ ：第４端子部
２０１ ：第１電極
２０２ ：第２電極
２０３ ：第３電極
２０５ ：半導体層
４０１ ：貫通孔
９１９ ：シート材
９２１ ：はんだ
１１１１ ：第１リード主面
１１１１ａ ：露出領域
１１１２ ：第１リード裏面
１１１３ ：第１リード側面
１１１４ ：第１中間面
１１１５ ：端面
１１１６ ：第２中間面
１１２１ ：第１部
１１２２ ：第２部
１１２３ ：第３部
１１９１ ：退避部
１１９２ ：分離部
１２１１ ：第２リード主面
１２１２ ：第２リード裏面
１２２１ ：第４部
１２２２ ：第５部
１２２３ ：第６部
１３１１ ：第３リード主面
１３１２ ：第３リード裏面
１３２１ ：第７部
１３２２ ：第８部
１３２３ ：第９部
１４１１ ：第４リード主面
１４１２ ：第４リード裏面
１４２１ ：第１０部
１４２２ ：第１１部
１４２３ ：第１２部
Ｇｚ ：距離

Claims (18)

1. 半導体素子と、
   ダイパッド部、第１端子部および第２端子部を含む導通部材と、
   前記導通部材の一部および前記半導体素子を覆う封止樹脂と、
   を備え、
   前記封止樹脂は、当該封止樹脂の厚さ方向の一方側を向く第１樹脂面と、前記厚さ方向の他方側を向く第２樹脂面と、前記厚さ方向に直交する第１方向の前記一方側を向く第３樹脂面と、前記第１方向の前記他方側を向く第４樹脂面とを有し、
   前記ダイパッド部は、前記厚さ方向の前記一方側を向き且つ前記半導体素子が搭載された第１面と、前記厚さ方向の前記他方側を向き且つ前記第２樹脂面から露出する第２面とを有し、
   前記第１端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第３樹脂面から突き出し、
   前記第２端子部は、前記厚さ方向の前記一方側に屈曲し、且つ前記第４樹脂面から突き出し、
   前記封止樹脂は、前記厚さ方向に沿って延びる少なくとも１つの貫通孔を有し、
   前記少なくとも１つの貫通孔は、前記厚さ方向に前記第１樹脂面から前記第１面に至る、半導体装置。
2. 前記第１面は、前記少なくとも１つの貫通孔から露出する露出領域を含み、
   前記ダイパッド部は、前記第２面および前記露出領域を除き、前記封止樹脂に覆われている、請求項１に記載の半導体装置。
3. 前記半導体素子に接合された接続部材をさらに備え、
   前記導通部材は、前記封止樹脂に覆われ、前記ダイパッド部に対して前記第１方向の前記他方側に位置するパッド部を含み、
   前記接続部材は、さらに前記パッド部に接合され、前記半導体素子と前記パッド部とを電気的に接続する、請求項２に記載の半導体装置。
4. 前記第１端子部は、前記ダイパッド部に繋がり、
   前記第２端子部は、前記パッド部に繋がる、請求項３に記載の半導体装置。
5. 前記少なくとも１つの貫通孔は、２つの貫通孔を含み、
   前記２つの貫通孔は、前記厚さ方向に見て、前記厚さ方向および前記第１方向に直交する第２方向において、前記半導体素子を挟んで互いに反対側に位置する、請求項４に記載の半導体装置。
6. 前記第１面は、前記厚さ方向に見て矩形状であり、
   前記２つの貫通孔は、前記厚さ方向に見た前記第１面の四隅のうち、前記第１方向において前記第１端子部から遠い側の２つに配置される、請求項４に記載の半導体装置。
7. 前記第１端子部は、前記ダイパッド部に繋がる第１部と、前記第１部に対して前記厚さ方向の前記一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部と、を含む、請求項４に記載の半導体装置。
8. 前記第１部は、前記第３樹脂面を貫通し、且つ前記厚さ方向において前記第２樹脂面から離れている、請求項７に記載の半導体装置。
9. 前記第２部は、前記第３部から前記厚さ方向および前記第１方向に直交する第２方向の外方に延出する、請求項７に記載の半導体装置。
10. 前記第２端子部は、前記パッド部に繋がる第４部と、前記第４部に対して前記厚さ方向の前記一方側に位置し且つ実装に用いられる第５部とを含む、請求項７に記載の半導体装置。
11. 前記第４部は、前記第４樹脂面を貫通し、且つ前記厚さ方向において前記第２樹脂面から離れている、請求項１０に記載の半導体装置。
12. 前記ダイパッド部は、前記第１面から窪む凹部を有する、請求項１ないし請求項１１のいずれか一項に記載の半導体装置。
13. 前記凹部は、Ｖ字状に形成された溝である、請求項１２に記載の半導体装置。
14. 前記少なくとも１つの貫通孔はいずれも、前記厚さ方向に見て、前記凹部に重ならない、請求項１２に記載の半導体装置。
15. 前記凹部は、前記厚さ方向に見て、前記半導体素子の周囲に配置される、請求項１４に記載の半導体装置。
16. 前記凹部は、前記厚さ方向に見て、前記半導体素子の全周を囲む枠状である、請求項１５に記載の半導体装置。
17. 前記少なくとも１つの貫通孔はいずれも、前記厚さ方向に見て、前記凹部の外方に位置する、請求項１６に記載の半導体装置。
18. 前記半導体素子は、スイッチング素子またはダイオードのいずれかである、請求項１に記載の半導体装置。

Images