JP2006054924A - 通信システムにおける速度決定方法および装置 - Google Patents
通信システムにおける速度決定方法および装置 Download PDFInfo
- Publication number
- JP2006054924A JP2006054924A JP2005304382A JP2005304382A JP2006054924A JP 2006054924 A JP2006054924 A JP 2006054924A JP 2005304382 A JP2005304382 A JP 2005304382A JP 2005304382 A JP2005304382 A JP 2005304382A JP 2006054924 A JP2006054924 A JP 2006054924A
- Authority
- JP
- Japan
- Prior art keywords
- state
- metric
- path
- decoding
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/46—Monitoring; Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
- H04B2201/70705—Rate detection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
【解決手段】 被受信信号に関わる速度を決定する方法は:被受信信号を検出する段階(40);第1速度において被受信信号を解読し、第1速度に関わる第1経路計量を決定し、第2速度において被受信信号を解読し、第2速度に関わる第2経路計量を決定する段階(44);第1および第2経路計量に基づいて複数の判別関数を計算する段階(46);複数の判別関数のうち少なくとも1つを第1所定値と比較する段階(48);および比較に基づいて、第1および第2速度のうちの1つを被決定速度として選択する段階;を備える。
【選択図】 図2
Description
および装置に関する。
続(CDMA: code divisionmultiple access)セルラ・システムなどのある種の通信システムにおいては、通信システム内の受信機が、各被受信フレームに関して推定される符号化速度を決定する。このようなシステムにおいては、速度決定の精度が音声品質に影響を与える。これは、速度決定に誤差があると、解読された音声信号に不快なアーチファクトが起こることが多いためである。また、速度決定は、リアルタイムで実行されるので、速度決定プロセスを効率的な対費用効果の良い方法で実行することが必要である。
好適な実施例の詳細説明 第1図を参照して、通信システムの受信機10のブロック図
が示される。受信機10は、復調器14,高速アダマール変換(FHT: fast hadamard transform)モジュール16,解読計量発生器18,畳込みデコーダ20,速度決定モジ
ュール24およびボコーダ26を備える。畳込みデコーダ20は、インタフェース22を
介して速度決定モジュール24に結合される。受信機10は、モトローラSC9600(商標)基地局などの基地局受信機または従来のCDMAセルラ電話などの移動ユニット内の受信機とすることができる。解読経路計量,巡回冗長検査または品質ビット・データなどの計量データ28は、デコーダ20により出力され、速度決定モジュール24により受信される。総計量とも呼ばれる経路計量は、第3図ないし第5図を参照して詳細に後述される。
第1速度たとえば全速度,第2速度たとえば半(1/2)速度,第3速度たとえば4分の1(1/4)速度および第4速度たとえば8分の1(1/8)速度において解読され、第1集合の計量,第2集合の計量,第3集合の計量および第4集合の計量を生成する。4つの集合の計量の各々は、総計量(TM: total metric),巡回冗長検査(CRC: cyclic
redundancy check)などの誤差指標,品質ビット(QB:quality bit)などの品質指標を含む。
D48=0.6247*TM4-0.7809*TM8-14.
判別関数が計算されると、判別関数の選択群はそれぞれ段階48において所定の閾値と比較される。第2図の例においては、所定の閾値はゼロであるが、他の閾値を用いることもできる。比較が満足されると、集合1の巡回冗長検査(CRC)(CRC1)がチェック
される。CRC=1の場合は段階62においてそのフレームに関する全速度の決定がなされ、処理が完了する。そうでない場合は、誤差条件が検出され、段階60においてフレーム消去として標示される。
定段階70において品質閾値と比較される。意志決定段階70において、この結果が良好であれば、段階72において1/4速度決定が実行される。段階70で品質比較が良好でない場合は、段階74で消去が標示され、誤差が検出される。
として含まれる米国特許出願第08/624,233号「Method and Apparatus for
Determining Coding Rate in a Wireless Communication System」に開示される再符号化された符号誤差速度(SER:symbol error rate)に基づく方法などの従来技術による速度決定方法に比べて、速度決定を実行する本発明の方法は、総計量が、SERよりも優れたコード化速度の確率の測定計量であるので、速度の決定不良率が低いという利点を有する。
ーダを用いる解読プロセスは、再帰的プロセスで、トレリス図により説明されるのが普通である。解読プロセスの各反復は、デコーダ・タイミング段階と呼ばれる。デコーダは、状態計量を記憶するRAMアレイを有する。状態計量の数、すなわちRAMの寸法は2(K-1)に等しい。状態計量RAMは、通常は同じ値、たとえば0に初期化される。しかし、
被送信信号が、典型的なセルラ通信の場合のようにブロックに編成されている場合は、各ブロックの開始状態と終了状態とはあらかじめ決められている。コードの既知の開始状態に対応する状態計量RAMの初期値は、他の状態の初期値よりもはるかに大きな値(あるいはデコーダ装置によってははるかに小さい値)に初期化される。
決まる。1つの分岐に関わる被コード化ビットのビット計量の和である分岐計量は、各々の分岐毎に計算される。
の計量に加えることで求められる。段階iで生成される分岐は合計で2x2(K-1)個あるので
、段階i+1の各状態で終了する分岐は2つある。同じ状態で終了する2つの分岐に関する
2つの累積された計量が、互いに比較されて、累積計量が小さいほうの分岐が削除され、大きいほうの分岐が前記の状態のデコーダ・タイミング段階i+1において状態計量となる
。各デコーダ・タイミング段階の最後には、2(K-1)個の分岐しか残っていない。これらは各々、異なる状態で終了する。ある状態を導く接続された分岐が、その状態の残存経路を形成する。
トレース・バック・プロセスは、トレリスの終了状態から始まる。トレース・バック・プロセスにより、終了状態の残存経路と、残存経路に伴う状態とが決定される。残存経路の分岐に伴う情報ビットは意志決定ビットである。これらの分岐に伴う被コード化ビットは、被再符号化ビットと呼ばれる。
総計量は、意志決定ビットの確率の尺度であるので、多重速度解読結果のうちどれが、速度決定アルゴリズムにおいて有効であるかを決定するために用いることができる。
上記の説明において、状態計量はデコーダ・タイミング段階の数と共に線形に増加することがわかる。畳込みデコーダが終端せずに長い間働くと、状態計量がきわめて大きくなり、ついには状態計量を記憶するRAMをオーバーフローさせる。コードがブロックで終端されると、状態計量の必要なワード長は、ブロック寸法により決まり、これも非常に大きくなりうる。
。状態計量を2の補数と見る場合には、状態計量の範囲は、-2L-1から2L-1-1ある。2つ
の数字A,Bを比較するには、AからBを引いて、オーバーフロー・ビットがある場合は
それを切り捨てる。この比較は、差の最上位ビット(MSB:most significant bit)を検証することにより実行される。MSBが0に等しい場合は、A>Bである。そうでない場合は、MSBが1に等しい場合はB>Aである。
データ構造に関しては、トレリスはゼロ状態で始まり、ゼロ状態で終わり、ゼロ状態を監視することが最も便利である。詳しくは、カウンタをまずゼロに設定し、1回のデコーダ・タイミング段階から次の段階までにゼロ状態で正のモジューロ演算が行われる、すなわちゼロ状態の状態計量がそのモジューロ表現の範囲の上限を超える(第1閾値を超えて上がる)と、カウンタが1だけ増分される。さもなくば、負のモジューロ演算が行われる、すなわちゼロ状態の状態計量が範囲の下限より小さくなる(第2閾値を超えて下がる)と、カウンタは1だけ減分される。LビットのRAMを用いる上記の実行例に関しては、これら2つの条件は、それぞれ、11から00および00から11への2MSBの変化と同等である。IS-95デコーダについては、4ないし5ビットのカウンタが好ましい。
として扱われることに留意されたい。解読経路から独立したカウンタを用いることができるが、このカウンタは、解読経路内の少なくとも1つの状態を表すデータを記憶するメモリ内に統合される拡張ワードなどの追加データとして構築してもよい。
本装置100は、畳込みデコーダ102,総計量計算装置140およびCRCチェック・ユニット119を備える。畳込みデコーダ102は、分岐計量回路構成110,計量回路構成112およびトレリス回路構成114を備える。トレリス回路構成114は、計量回路構成112に結合され、計量回路構成112は、分岐計量回路構成110に結合される。計量回路構成112は、総計量計算装置140にも結合され、トレリス回路構成はCRCチェック・ユニット119に結合される。
分岐計量回路構成110は、その入力において符号104を受信し、その出力において分岐計量126を生成する。計量回路構成112は、分岐計量126を受信して、古い計量出力122と新しい残存計量出力124とを生成する。トレリス回路構成114は、計量回路構成112に応答して、解読された情報データ116を生成する。CRCチェック・ユニット119は、この被解読情報データ116を受信し、CRCチェック・ビット118を生成する。トレリス回路構成の説明を含め、畳込みデコーダの詳細は、Pete rson
ZiemerおよびBorthによる「Introduction to Spread-Spectrum Communications」
(413-427ページ;1995年発行)に説明される。
に、総計量計算装置140は、開始デコーダ状態と終了デコーダ状態との間の経路に沿って起こるモジュール演算の数を計数することにより、経路計量データの範囲を拡張する。この後、カウンタを終了状態の経路計量値と連結することにより、全経路計量情報が再構築される。デコーダ・フレームの始点において、被受信符号が復調され、まず畳込みデコーダに提示されて解読されると、カウンタ170はゼロにリセットされる。畳込みデコーダ102は、各経路計量値を既知の状態に初期化して、その後で被受信符号104の解読を開始する。各デコーダ・タイミング段階について、総計量計算装置140は、デコーダ状態0の現経路計量データ122と、デコーダ状態0の残存する次の経路計量データ124とを受信する。ビット拡張ユニット174,176は、各データ値から上位2ビットを抽出し、この信号を論理186に送る。論理186は、カウンタ値が現在の計数にとどまるか、1だけ増分されるか、あるいは1だけ減分されるかを決定する。経路計量が正の値から負の値へと変わると、カウンタ170は1だけ減分される。経路計量が負の値から正の値へと変わると、カウンタ170は1だけ増分される。しかし、経路計量の符号の変化を伴うアンダーフローまたはオーバーフローが起こると、カウンタ値は変更されない。オーバーフローまたはアンダーフローを伴わない経路計量の符号の変化と、オーバーフローまたはアンダーフローを伴う変化とを区別するために、上位2ビットを監視しなければならない。各経路計量の上位2ビットが「00」から「11」に変化すると、カウンタ170は1だけ減分され、上位2ビットが「11」から「00」に変化すると、カウンタ170は1だけ増分される。フレームの終点において、デコーダ102が最終タイミング段階に関して経路計量を処理している場合、既知の終了状態の経路計量(この場合は状態0)がラッチ172に捕捉される。カウンタ170からのカウンタ値178とラッチされた終了状態経路計量180とを連結することにより、最終総計量値120が構築される。
総計量計算装置216は、総計量計算装置140と類似のものであるが、加算器278および累算器280を加えることにより改良されている。
MCLデコーダ経路計量の特性の差のために、畳込みデコーダ用の計算装置とは多少異なっている。違いの1つは、各状態計量値が最良の、たぶん無効の経路シーケンスに相対することである。従って、最大総経路計量値282と呼ばれる最良の経路シーケンス値が計算され、最終的なMCLデコーダ経路計量値と加算されて、総計量値が求められる。累算器280は、各符号に関する最大の対数確率値218を累積して、最大総経路計量282を求める。ラッチされた終了状態経路計量180とカウンタ値178とを連結してなる相対的総計量値が、加算器278により、最大総経路計量282に加えられる。この結果が総経路計量値120になる。第2の特性は、カウンタ170の増分機能の必要性をなくする。
2ビットになり、カウンタ値178が相対総計量値の上位4ビットになる。累算器280は、8ビットの対数確率値218を累算して、16ビットの最大総経路計量値282を生成する。加算器278は、2つの16ビット値を加算して、16ビットの総計量値120
を生成する。
上述され、第5図および第6図に図示された総計量値を計算する回路は、回路構成に小さな増加分を加えるだけで総計量値を提供し、なおかつデコーダ経路計量の記憶装置のメモリ容量を増大する必要がないという利点を有する。好適な実行例に対する1つの代替例は、全デコーダ経路計量の解明度を大きくして、データのブロックを解読中に、モジューロ演算を行わないようにすることである。この場合の総計量は、単純に、終了デコーダ経路計量と開始状態の初期経路計量との差になる。開始状態経路計量がゼロに等しくなるように選定されると、総計量は終了デコーダ経路計量となる。
Claims (7)
- 通信システムの受信機において、受信信号を解読し、総計量を決定する方法であって:
複数の解読状態からなる解読トレリスを形成し、固定長を有し開始状態と終了状態とを有する解読経路に従って、前記受信信号を解読する段階;
解読トレリスを形成し、前記開始状態から前記終了状態に向かって前記解読経路に従って処理をする間に: 選択された状態の状態計量が第1閾値を超えて上がるとカウンタを増
分し、前記被選択状態の前記状態計量が第2閾値を超えて下がると前記カウンタを減分する段階を実行し、前記解読経路に従って処理をした後で: 前記カウンタに記憶される値
に基づき、開始状態の初期状態計量値と終了状態の最終状態計量値との差に基づき、前記解読経路長に基づき、前記総計量を決定する段階;
によって構成されることを特徴とする方法。 - 前記カウンタ値に、前記第1および第2閾値間の差に基づく差分値を乗算して中間結果を生成し、前記終了状態の状態計量を前記中間結果に加算し、前記開始状態の状態計量を前記中間結果から減算して、総計量を生成する段階によってさらに構成される請求項1記載の方法。
- 前記総計量を、前記解読経路長により除算する段階によってさらに構成される請求項1記載の方法。
- 前記カウンタを増分する前にモジューロ演算を実行する段階によってさらに構成される請求項1記載の方法。
- 前記開始状態が前記終了状態に等しい請求項1記載の方法。
- 前記開始状態がゼロ状態である請求項1記載の方法。
- 解読経路における状態のうちの少なくとも1つが拡張ワード長を有し、該状態の少なくとも1つが計数器として動作する請求項1記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/672,155 US5878098A (en) | 1996-06-27 | 1996-06-27 | Method and apparatus for rate determination in a communication system |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1998502916A Division JP3889055B6 (ja) | 1996-06-27 | 1997-03-10 | 通信システムにおける速度決定方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054924A true JP2006054924A (ja) | 2006-02-23 |
JP3993209B2 JP3993209B2 (ja) | 2007-10-17 |
Family
ID=24697371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005304382A Expired - Lifetime JP3993209B2 (ja) | 1996-06-27 | 2005-10-19 | 通信システムにおける速度決定方法および装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5878098A (ja) |
EP (2) | EP1422836A1 (ja) |
JP (1) | JP3993209B2 (ja) |
KR (1) | KR100306544B1 (ja) |
CN (1) | CN1101997C (ja) |
BR (1) | BR9702331A (ja) |
CA (1) | CA2229942C (ja) |
DE (1) | DE69735200T2 (ja) |
WO (1) | WO1997050191A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998012818A1 (en) * | 1996-09-17 | 1998-03-26 | Philips Electronics N.V. | Transmission system with improved lock detection |
KR100243213B1 (ko) * | 1997-06-14 | 2000-02-01 | 윤종용 | 제로상태평가량을이용한비터비복호데이터의품질평가장치 |
JPH1168709A (ja) * | 1997-08-13 | 1999-03-09 | Mitsubishi Electric Corp | 受信ディジタルデータの誤り検出装置 |
JP3900637B2 (ja) * | 1997-12-19 | 2007-04-04 | ソニー株式会社 | ビタビ復号装置 |
US6112325A (en) * | 1998-01-23 | 2000-08-29 | Dspc Technologies, Ltd. | Method and device for detecting rate |
US5974079A (en) * | 1998-01-26 | 1999-10-26 | Motorola, Inc. | Method and apparatus for encoding rate determination in a communication system |
US6134278A (en) * | 1998-01-30 | 2000-10-17 | Lucent Technologies Inc. | Methods and apparatus for CDMA rate detection |
JPH11340840A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 移動通信端末及び送信ビットレート判別方法 |
US6233230B1 (en) * | 1998-10-22 | 2001-05-15 | Sony Corporation | Neural network IS-95 rate determination |
US6137845A (en) * | 1999-04-16 | 2000-10-24 | Motorola, Inc. | Method of determining an encoding rate in a communication system |
US6332072B1 (en) * | 1999-05-24 | 2001-12-18 | Motorola, Inc. | Method and apparatus for detecting failures in a communication device BV signal metrics |
US6587519B1 (en) * | 1999-05-28 | 2003-07-01 | Koninklijke Philips Electronics N.V. | Efficient apparatus and method for generating a trellis code from a shared state counter |
US6700938B1 (en) * | 1999-09-29 | 2004-03-02 | Motorola, Inc. | Method for determining quality of trellis decoded block data |
JP3338821B2 (ja) * | 2000-02-23 | 2002-10-28 | 日本電気通信システム株式会社 | 移動体通信輻輳制御方式 |
US6665832B1 (en) * | 2000-03-31 | 2003-12-16 | Qualcomm, Incorporated | Slotted mode decoder state metric initialization |
US6904105B1 (en) * | 2000-10-27 | 2005-06-07 | Intel Corporation | Method and implemention of a traceback-free parallel viterbi decoder |
EP1207626B1 (en) * | 2000-11-15 | 2006-03-01 | Texas Instruments Incorporated | Computing the full path metric in viterbi decoding |
US7076005B2 (en) * | 2001-02-15 | 2006-07-11 | Qualcomm, Incorporated | System and method for transmission format detection |
US6983153B2 (en) * | 2001-06-07 | 2006-01-03 | Qualcomm Incorporated | Method and apparatus for congestion control in a wireless communication system |
US7961616B2 (en) | 2001-06-07 | 2011-06-14 | Qualcomm Incorporated | Method and apparatus for congestion control in a wireless communication system |
US7787389B2 (en) * | 2001-08-20 | 2010-08-31 | Qualcomm Incorporated | Method and system for utilization of an outer decoder in a broadcast services communication system |
US20030053568A1 (en) * | 2001-09-08 | 2003-03-20 | Rad Farshid Rafiee | State metric rescaling for Viterbi decoding |
AU2002357739A1 (en) * | 2001-11-16 | 2003-06-10 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
US6981184B2 (en) | 2002-04-11 | 2005-12-27 | Motorola, Inc. | Apparatus and method for processing a corrupted frame |
CN100431287C (zh) * | 2002-04-29 | 2008-11-05 | 中兴通讯股份有限公司 | 可变速率通信系统中的速率检测方法 |
US7177658B2 (en) * | 2002-05-06 | 2007-02-13 | Qualcomm, Incorporated | Multi-media broadcast and multicast service (MBMS) in a wireless communications system |
US6671849B2 (en) * | 2002-05-14 | 2003-12-30 | Motorola, Inc. | Reliability-based type-II hybrid ARQ scheme |
EP1443697A1 (en) * | 2003-02-03 | 2004-08-04 | CoreOptics GmbH | Error rate estimation method for a receiver and receiver apparatus |
KR100481514B1 (ko) * | 2003-02-07 | 2005-04-07 | 삼성전자주식회사 | 입력신호레벨 제어장치 및 제어방법 |
JP3930446B2 (ja) * | 2003-03-13 | 2007-06-13 | 株式会社東芝 | 半導体装置 |
US7318187B2 (en) * | 2003-08-21 | 2008-01-08 | Qualcomm Incorporated | Outer coding methods for broadcast/multicast content and related apparatus |
US8804761B2 (en) * | 2003-08-21 | 2014-08-12 | Qualcomm Incorporated | Methods for seamless delivery of broadcast and multicast content across cell borders and/or between different transmission schemes and related apparatus |
US8694869B2 (en) * | 2003-08-21 | 2014-04-08 | QUALCIMM Incorporated | Methods for forward error correction coding above a radio link control layer and related apparatus |
US7607073B1 (en) * | 2004-08-04 | 2009-10-20 | Marvell International Ltd. | Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code |
US7512870B2 (en) * | 2006-08-30 | 2009-03-31 | Cisco Technology, Inc. | Method and system for improving the performance of a trellis-based decoder |
EP2114013B1 (en) * | 2008-04-30 | 2010-08-04 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Method and arrangement for decoding a signal encoded by a tail-biting code |
US8446868B2 (en) * | 2009-05-07 | 2013-05-21 | Qualcomm Incorporated | Method and apparatus for processing blind decoding results in a wireless communication system |
EP2509246B1 (en) | 2010-06-18 | 2014-01-08 | Cisco Technology, Inc. | Method and circuit for BER estimation |
US8694847B2 (en) * | 2012-08-28 | 2014-04-08 | Lsi Corporation | Systems and methods for sector quality determination in a data processing system |
US9419656B2 (en) * | 2014-07-29 | 2016-08-16 | Intel IP Corporation | Decoder and method for decoding an encoded sequence of bits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5007047A (en) * | 1988-12-02 | 1991-04-09 | Codex Corporation | Adaptive rate control for echo cancelling modem |
US5007547A (en) * | 1989-06-02 | 1991-04-16 | Seguard Corbett | Multi-port container |
EP0577672B1 (en) * | 1991-03-28 | 1998-07-22 | BRITISH TELECOMMUNICATIONS public limited company | Tcm scheme with fractional bit rates, framing signals and constellation shaping |
US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
AU5550694A (en) * | 1992-11-06 | 1994-06-08 | Pericle Communications Company | Adaptive data rate modem |
JP3470341B2 (ja) * | 1992-11-13 | 2003-11-25 | ソニー株式会社 | ディジタル信号再生回路 |
US5509020A (en) * | 1993-05-27 | 1996-04-16 | Sony Corporation | Viterbi decoding apparatus and methods |
US5414738A (en) * | 1993-11-09 | 1995-05-09 | Motorola, Inc. | Maximum likelihood paths comparison decoder |
JPH0818461A (ja) * | 1994-06-25 | 1996-01-19 | Nec Corp | 最尤誤り訂正方式及び訂正装置 |
JP2605641B2 (ja) * | 1994-11-14 | 1997-04-30 | 日本電気株式会社 | 可変ビットレート判別方法及び装置 |
US6463031B1 (en) * | 1998-12-03 | 2002-10-08 | Nokia Mobile Phones Limited | Rate determination technique that utilizes modified cumulative metrics to orthogonalize the rates |
-
1996
- 1996-06-27 US US08/672,155 patent/US5878098A/en not_active Expired - Lifetime
-
1997
- 1997-03-10 CA CA002229942A patent/CA2229942C/en not_active Expired - Fee Related
- 1997-03-10 KR KR1019980701425A patent/KR100306544B1/ko not_active IP Right Cessation
- 1997-03-10 EP EP04002779A patent/EP1422836A1/en not_active Withdrawn
- 1997-03-10 EP EP97914864A patent/EP0846376B1/en not_active Expired - Lifetime
- 1997-03-10 DE DE69735200T patent/DE69735200T2/de not_active Expired - Fee Related
- 1997-03-10 BR BR9702331A patent/BR9702331A/pt not_active Application Discontinuation
- 1997-03-10 CN CN97190795A patent/CN1101997C/zh not_active Expired - Fee Related
- 1997-03-10 WO PCT/US1997/003405 patent/WO1997050191A1/en active IP Right Grant
-
2005
- 2005-10-19 JP JP2005304382A patent/JP3993209B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0846376A1 (en) | 1998-06-10 |
JP3993209B2 (ja) | 2007-10-17 |
EP0846376B1 (en) | 2006-02-01 |
BR9702331A (pt) | 1999-07-20 |
CA2229942C (en) | 2001-12-04 |
CA2229942A1 (en) | 1997-12-31 |
JP3889055B2 (ja) | 2007-03-07 |
DE69735200T2 (de) | 2006-07-13 |
JPH11511939A (ja) | 1999-10-12 |
US5878098A (en) | 1999-03-02 |
EP1422836A1 (en) | 2004-05-26 |
DE69735200D1 (de) | 2006-04-13 |
WO1997050191A1 (en) | 1997-12-31 |
CN1101997C (zh) | 2003-02-19 |
CN1196845A (zh) | 1998-10-21 |
EP0846376A4 (en) | 2002-11-06 |
KR19990044189A (ko) | 1999-06-25 |
KR100306544B1 (ko) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993209B2 (ja) | 通信システムにおける速度決定方法および装置 | |
EP0970566B1 (en) | List output viterbi decoding with crc outer code for multirate signal | |
EP0413505B1 (en) | Generalized viterbi decoding algorithms | |
US6477680B2 (en) | Area-efficient convolutional decoder | |
US5784392A (en) | Viterbi decoder with l=2 best decoding paths | |
US6813323B2 (en) | Decoding method and communication terminal apparatus | |
JPH07273813A (ja) | ソフトシンボルの生成方法と装置 | |
JPH0555933A (ja) | 誤り訂正符復号化方法およびその装置 | |
US7716554B2 (en) | System and method for blind transport format detection with cyclic redundancy check | |
CA2424155C (en) | Apparatus and method for detecting transmitting rate of turbo decoder | |
US7404139B2 (en) | Decoder with M-AT-A-Time Traceback | |
JP2000512090A (ja) | 固定長デシジョンウィンドウを使用するデータ信号の復号方法 | |
JP3889055B6 (ja) | 通信システムにおける速度決定方法および装置 | |
US7043678B2 (en) | Method for identifying bad frames | |
EP1511178A1 (en) | A method of decoding a data word | |
JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
JP2965056B2 (ja) | 復号化装置 | |
JP3979266B2 (ja) | ブラインドレート検出装置、復号装置、通信装置、ブラインドレート検出方法および復号方法 | |
JP2591332B2 (ja) | 誤り訂正復号装置 | |
JP2591011B2 (ja) | 逐次復号法を用いた通信回線の回線品質推定方式 | |
CN114337690A (zh) | 数据译码电路及方法 | |
KR20020048963A (ko) | 비터비 복호기 | |
JP4263834B2 (ja) | 誤り訂正方法 | |
JP2001060881A (ja) | パスメトリック正規化装置 | |
KR20000014177U (ko) | 통신 채널의 비트 에러율 계산 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |