JP2001060881A - パスメトリック正規化装置 - Google Patents
パスメトリック正規化装置Info
- Publication number
- JP2001060881A JP2001060881A JP11233390A JP23339099A JP2001060881A JP 2001060881 A JP2001060881 A JP 2001060881A JP 11233390 A JP11233390 A JP 11233390A JP 23339099 A JP23339099 A JP 23339099A JP 2001060881 A JP2001060881 A JP 2001060881A
- Authority
- JP
- Japan
- Prior art keywords
- value
- path metric
- path
- metric
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ビタビ復号器又はＭＡＰ復号器等において、
パスメトリックのオーバーフローを防止するパスメトリ
ック正規化装置に関し、装置の小型化及び処理の高速化
を図る。 【解決手段】 復号器の全遷移状態数に対応するＮ個の
パスメトリックのうち、Ｎ個未満の任意のパスメトリッ
クを監視し、監視対象のパスメトリックが閾値以上であ
るかどうかを検出する閾値検出手段１１と、該閾値検出
手段１１により監視対象のパスメトリックが閾値以上で
あることが検出された場合に、スイッチ１３、１４によ
り減算器１２1 〜１２4 を介在させ、全てのパスメトリ
ックから所定の減算値を減算して全てのパスメトリック
正規化するものである。任意の少なくとも１つのパスメ
トリックの閾値判定結果のみによって正規化を行うの
で、装置の小型化及び処理の高速化が図れる。
パスメトリックのオーバーフローを防止するパスメトリ
ック正規化装置に関し、装置の小型化及び処理の高速化
を図る。 【解決手段】 復号器の全遷移状態数に対応するＮ個の
パスメトリックのうち、Ｎ個未満の任意のパスメトリッ
クを監視し、監視対象のパスメトリックが閾値以上であ
るかどうかを検出する閾値検出手段１１と、該閾値検出
手段１１により監視対象のパスメトリックが閾値以上で
あることが検出された場合に、スイッチ１３、１４によ
り減算器１２1 〜１２4 を介在させ、全てのパスメトリ
ックから所定の減算値を減算して全てのパスメトリック
正規化するものである。任意の少なくとも１つのパスメ
トリックの閾値判定結果のみによって正規化を行うの
で、装置の小型化及び処理の高速化が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ビタビ復号器又は
ＭＡＰ復号器等において、パスメトリックのオーバーフ
ローを防止するパスメトリック正規化装置に関し、装置
の小型化及び処理の高速化を図ったパスメトリック正規
化装置に関する。
ＭＡＰ復号器等において、パスメトリックのオーバーフ
ローを防止するパスメトリック正規化装置に関し、装置
の小型化及び処理の高速化を図ったパスメトリック正規
化装置に関する。
【０００２】ビタビ復号器等は、畳込み符号のトレリス
線図上のパスメトリックを基に、該パスメトリックが最
小となるパスを求めて最尤復号を行う。また、ＭＡＰ
（Maximum A posteriori Probability；最大事後確率）
復号器は、ターボ復号等で使用される畳み込み符号の復
号手段の一つである。
線図上のパスメトリックを基に、該パスメトリックが最
小となるパスを求めて最尤復号を行う。また、ＭＡＰ
（Maximum A posteriori Probability；最大事後確率）
復号器は、ターボ復号等で使用される畳み込み符号の復
号手段の一つである。
【０００３】図５は畳込み符号器の説明図であり、図の
（ａ）は符号器の回路構成例、図の（ｂ）はその状態遷
移図を表している。図の（ａ）に示すように畳込み符号
器は、１単位時間の遅延を与え直列に接続された第１及
び第２の遅延素子ＦＦ1 ，ＦＦ2 と、入力情報と第２の
遅延素子ＦＦ2 の出力情報との排他的論理和（ｍｏｄ２
加算値）ｇ0 を出力する第１の排他的論理和回路ＥＸ−
ＯＲ1 と、入力情報と第１及び第２の遅延素子ＦＦ1 ，
ＦＦ2 の出力情報との排他的論理和（ｍｏｄ２加算値）
ｇ1 を出力する第２の排他的論理和回路ＥＸ−ＯＲ
2 と、並列に出力される符号信号ｇ0 及びｇ1 を、直列
信号に変換する並／直列変換器Ｐ／Ｓとから構成され
る。
（ａ）は符号器の回路構成例、図の（ｂ）はその状態遷
移図を表している。図の（ａ）に示すように畳込み符号
器は、１単位時間の遅延を与え直列に接続された第１及
び第２の遅延素子ＦＦ1 ，ＦＦ2 と、入力情報と第２の
遅延素子ＦＦ2 の出力情報との排他的論理和（ｍｏｄ２
加算値）ｇ0 を出力する第１の排他的論理和回路ＥＸ−
ＯＲ1 と、入力情報と第１及び第２の遅延素子ＦＦ1 ，
ＦＦ2 の出力情報との排他的論理和（ｍｏｄ２加算値）
ｇ1 を出力する第２の排他的論理和回路ＥＸ−ＯＲ
2 と、並列に出力される符号信号ｇ0 及びｇ1 を、直列
信号に変換する並／直列変換器Ｐ／Ｓとから構成され
る。
【０００４】上記の畳込み符号器から出力される符号
（ｇ0 ｇ1 ）の値は、過去に亙る３つの入力情報に基い
て決定され、また、１つの入力情報は３つ出力符号の値
に影響を与えることから、上記の畳込み符号器は拘束長
が３の符号器となる。
（ｇ0 ｇ1 ）の値は、過去に亙る３つの入力情報に基い
て決定され、また、１つの入力情報は３つ出力符号の値
に影響を与えることから、上記の畳込み符号器は拘束長
が３の符号器となる。
【０００５】図５の（ｂ）は入力情報に対する該畳込み
符号器の状態遷移と出力符号とを表し、状態０〔０
０〕、状態１〔１０〕、状態２〔０１〕、状態３〔１
１〕と表した遷移状態は、それぞれ、第１及び第２の遅
延素子ＦＦ1 ，ＦＦ2 に保持されている記憶内容がそれ
ぞれ‘００' ，‘１０' ，‘０１' ，‘１１' である状
態を示す。
符号器の状態遷移と出力符号とを表し、状態０〔０
０〕、状態１〔１０〕、状態２〔０１〕、状態３〔１
１〕と表した遷移状態は、それぞれ、第１及び第２の遅
延素子ＦＦ1 ，ＦＦ2 に保持されている記憶内容がそれ
ぞれ‘００' ，‘１０' ，‘０１' ，‘１１' である状
態を示す。
【０００６】そして、入力情報‘０' が入力されると、
図の左側に示す状態から実線矢印で示す右側の状態に遷
移し、入力情報‘１' が入力されると、図の左側に示す
状態から点線矢印で示す右側の状態に遷移する。また、
各実線矢印上及び点線矢印上に記した符号（００），
（１０），（０１），（１１）は、当該状態遷移時に出
力される畳込み符号（ｇ0 ｇ1 ）を示している。
図の左側に示す状態から実線矢印で示す右側の状態に遷
移し、入力情報‘１' が入力されると、図の左側に示す
状態から点線矢印で示す右側の状態に遷移する。また、
各実線矢印上及び点線矢印上に記した符号（００），
（１０），（０１），（１１）は、当該状態遷移時に出
力される畳込み符号（ｇ0 ｇ1 ）を示している。
【０００７】トレリス線図は、通常、状態０
〔００〕を
初期状態として入力情報の系列に従う状態の遷移先を線
分で表し、またその線分にはその遷移時に出力される出
力符号も対応付けて表した線図である。各時点の状態か
ら次の時点の状態への遷移を示す線分はブランチと称さ
れ、ブランチの連なりをパスと称する。初期状態から出
発する全てのパスは符号系列に対応し、また、その元と
なる入力情報系列にも対応している。
初期状態として入力情報の系列に従う状態の遷移先を線
分で表し、またその線分にはその遷移時に出力される出
力符号も対応付けて表した線図である。各時点の状態か
ら次の時点の状態への遷移を示す線分はブランチと称さ
れ、ブランチの連なりをパスと称する。初期状態から出
発する全てのパスは符号系列に対応し、また、その元と
なる入力情報系列にも対応している。
【０００８】畳込み符号系列を復号化する代表的な復号
器としてビタビ復号器が知られている。ビタビ復号器
は、通信路で誤り系列が加わった受信符号系列を、トレ
リス線図上の本来の符号系列と逐次対照し、本来の符号
との距離（例えばハミング距離）を各ブランチ毎に算出
し、各ブランチの距離を各パス毎に累計し、この累計値
の最も小さいパスを探索する。
器としてビタビ復号器が知られている。ビタビ復号器
は、通信路で誤り系列が加わった受信符号系列を、トレ
リス線図上の本来の符号系列と逐次対照し、本来の符号
との距離（例えばハミング距離）を各ブランチ毎に算出
し、各ブランチの距離を各パス毎に累計し、この累計値
の最も小さいパスを探索する。
【０００９】そしてこの累計値の最も小さいパスに対応
するトレリス線図上の入力情報系列を、最も確からしい
入力情報系列と推定して出力し、誤りが加わった受信符
号系列に対する最尤復号を行う。
するトレリス線図上の入力情報系列を、最も確からしい
入力情報系列と推定して出力し、誤りが加わった受信符
号系列に対する最尤復号を行う。
【００１０】ここで、各ブランチにおける受信符号信号
と本来の畳込み符号との距離をブランチメトリック（Ｂ
Ｍ）と称し、該ブランチメトリック（ＢＭ）を各パス毎
に累計した累計値をパスメトリック（ＰＭ）と称す。
と本来の畳込み符号との距離をブランチメトリック（Ｂ
Ｍ）と称し、該ブランチメトリック（ＢＭ）を各パス毎
に累計した累計値をパスメトリック（ＰＭ）と称す。
【００１１】また、ブランチメトリック最大値（ＢＭ
max ）は、１回のパスメトリック演算で加算される最大
のブランチメトリックの値を表すものとし、時点ｋのパ
スメトリックＰＭk と時点（ｋ＋１）のパスメトリック
ＰＭk+1 との間に、常に、 ＰＭk+1 ≦ＰＭk ＋ＢＭmax となる関係が成立つ値である。
max ）は、１回のパスメトリック演算で加算される最大
のブランチメトリックの値を表すものとし、時点ｋのパ
スメトリックＰＭk と時点（ｋ＋１）のパスメトリック
ＰＭk+1 との間に、常に、 ＰＭk+1 ≦ＰＭk ＋ＢＭmax となる関係が成立つ値である。
【００１２】また、パスメトリック限界値（ＰＭrng ）
は、パスメトリックの値としてとりうる範囲の限界値を
表すものとし、パスメトリックの値がオーバーフローし
ない最大の値であるとする。例えば、パスメトリックを
８ビットで表す場合には、ＰＭrng ＝ＦＦh となる。
は、パスメトリックの値としてとりうる範囲の限界値を
表すものとし、パスメトリックの値がオーバーフローし
ない最大の値であるとする。例えば、パスメトリックを
８ビットで表す場合には、ＰＭrng ＝ＦＦh となる。
【００１３】任意のパスのパスメトリック（ＰＭsel ）
は、遷移状態数Ｎのトレリス線図において、生残ってい
るＮ本のパスの中から選択した任意のパスのパスメトリ
ックの値を表すものとする。
は、遷移状態数Ｎのトレリス線図において、生残ってい
るＮ本のパスの中から選択した任意のパスのパスメトリ
ックの値を表すものとする。
【００１４】遷移状態数Ｎのトレリス線図において、２
つのパスが或る１つの遷移状態に合流する場合、合流し
たパスのそれぞれのパスメトリックを調べ、その小さい
方を生残りパスとして残し、大きい方のパスは除去する
ため、遷移状態数Ｎのトレリス線図において生残ってい
るパスは、常にＮ本以下となる。
つのパスが或る１つの遷移状態に合流する場合、合流し
たパスのそれぞれのパスメトリックを調べ、その小さい
方を生残りパスとして残し、大きい方のパスは除去する
ため、遷移状態数Ｎのトレリス線図において生残ってい
るパスは、常にＮ本以下となる。
【００１５】ビタビ復号器は、トレリス線図上の遷移状
態数Ｎと同じ数のパスメモリとパスメトリックメモリと
を備え、それらのメモリはトレリス線図上の各遷移状態
毎に割当てられ、パスメモリは各遷移状態に合流するパ
スのうちパスメトリックの低い、即ち尤度（確からし
さ）の高い符号系列のパスを保存し、また、パスメトリ
ックメモリはそのパスのパスメトリックを保持し、１シ
ンボル分の符号が入力される毎に順次パス及びそのパス
メトリックを更新するとともに、保存されたパスの内、
最も尤度が高いパスに対応する入力情報系列から最古の
データを１シンボルずつ出力する。
態数Ｎと同じ数のパスメモリとパスメトリックメモリと
を備え、それらのメモリはトレリス線図上の各遷移状態
毎に割当てられ、パスメモリは各遷移状態に合流するパ
スのうちパスメトリックの低い、即ち尤度（確からし
さ）の高い符号系列のパスを保存し、また、パスメトリ
ックメモリはそのパスのパスメトリックを保持し、１シ
ンボル分の符号が入力される毎に順次パス及びそのパス
メトリックを更新するとともに、保存されたパスの内、
最も尤度が高いパスに対応する入力情報系列から最古の
データを１シンボルずつ出力する。
【００１６】このように復号処理の過程において、尤度
の高さはパスメトリックとして、パスが更新される毎に
パスメトリックメモリに蓄積される。尤度が高いパスの
パスメトリックの値は相対的に小さいが、最も尤度の高
いパスのパスメトリックも、１シンボル分の符号が入力
される毎に累計加算されるために徐々に大きな値となっ
ていく。
の高さはパスメトリックとして、パスが更新される毎に
パスメトリックメモリに蓄積される。尤度が高いパスの
パスメトリックの値は相対的に小さいが、最も尤度の高
いパスのパスメトリックも、１シンボル分の符号が入力
される毎に累計加算されるために徐々に大きな値となっ
ていく。
【００１７】このため、周期的に適当な値を全てのパス
メトリックメモリから減算する手段を講じないと、パス
メトリックメモリがオーバーフローし、尤度が適正に判
定されなくなり、ビタビ復号器が正常に動作しなくな
る。このような周期的なパスメトリックの減算処理を正
規化と称している。
メトリックメモリから減算する手段を講じないと、パス
メトリックメモリがオーバーフローし、尤度が適正に判
定されなくなり、ビタビ復号器が正常に動作しなくな
る。このような周期的なパスメトリックの減算処理を正
規化と称している。
【００１８】図５に示した畳込み符号器による符号系列
を受信して復号化するビタビ復号器の構成を図６に示
す。ビタビ復号器は、直列の受信符号を並列に変換する
直並列変換部（Ｓ／Ｐ）６１と、ブランチメトリック
（ＢＭ）演算部６２と、パスメトリック（ＰＭ）演算部
６３と、正規化部６４と、パスメトリックメモリ６５と
を備えている。なお、パスメモリ及び最尤復号の手段は
図示を省略している。
を受信して復号化するビタビ復号器の構成を図６に示
す。ビタビ復号器は、直列の受信符号を並列に変換する
直並列変換部（Ｓ／Ｐ）６１と、ブランチメトリック
（ＢＭ）演算部６２と、パスメトリック（ＰＭ）演算部
６３と、正規化部６４と、パスメトリックメモリ６５と
を備えている。なお、パスメモリ及び最尤復号の手段は
図示を省略している。
【００１９】ブランチメトリック（ＢＭ）演算部６２
は、入力された受信符号に対して、それぞれ（００），
（１０），（０１），（１１）の符号との距離（例えば
ハミング距離）をブランチメトリック（ＢＭ）として算
出して出力する。
は、入力された受信符号に対して、それぞれ（００），
（１０），（０１），（１１）の符号との距離（例えば
ハミング距離）をブランチメトリック（ＢＭ）として算
出して出力する。
【００２０】パスメトリック（ＰＭ）演算部６３は、図
５の（ｂ）に示す状態遷移図に対応するブランチメトリ
ックを過去のパスメトリックに加算し、パスメトリック
を更新する加算器６３１と、合流するパスの更新後のパ
スメトリックを比較し、その小さい方の値を出力する比
較選択器６３２とを備える。
５の（ｂ）に示す状態遷移図に対応するブランチメトリ
ックを過去のパスメトリックに加算し、パスメトリック
を更新する加算器６３１と、合流するパスの更新後のパ
スメトリックを比較し、その小さい方の値を出力する比
較選択器６３２とを備える。
【００２１】正規化部６４は、パスメトリック（ＰＭ）
演算部６３から出力されたパスメトリック（ＰＭ）に対
して減算処理を行い、その減算結果を各遷移状態に対応
したそれぞれのパスメトリックメモリ６５に出力し、パ
スメトリックメモリ６５はその減算処理されたパスメト
リックを保持する。
演算部６３から出力されたパスメトリック（ＰＭ）に対
して減算処理を行い、その減算結果を各遷移状態に対応
したそれぞれのパスメトリックメモリ６５に出力し、パ
スメトリックメモリ６５はその減算処理されたパスメト
リックを保持する。
【００２２】
【従来の技術】図７及び図８に従来のパスメトリックの
正規化手段を示す。図７に示す従来例は、全ての遷移状
態に対応するパスメトリックの中から最小のパスメトリ
ックを検出する最小値検出手段７１を設け、該最小値検
出手段７１で検出した最小値を各遷移状態対応の減算器
７２1 〜７２4 により、各パスメトリックから減算する
ことにより正規化を行うものである。
正規化手段を示す。図７に示す従来例は、全ての遷移状
態に対応するパスメトリックの中から最小のパスメトリ
ックを検出する最小値検出手段７１を設け、該最小値検
出手段７１で検出した最小値を各遷移状態対応の減算器
７２1 〜７２4 により、各パスメトリックから減算する
ことにより正規化を行うものである。
【００２３】また、図８に示す従来例は、全ての遷移状
態のパスメトリックが閾値を超えたかどうかを検出する
閾値検出手段８１を設け、該閾値検出手段８１により全
パスメトリックが閾値を超えたと判定された場合に、ス
イッチ（ＳＷ）８２，８４を制御して減算器８３1 〜８
３4 を介在させ、減算器８３は所定値を各パスメトリッ
クから減算することにより正規化を行うものである。
態のパスメトリックが閾値を超えたかどうかを検出する
閾値検出手段８１を設け、該閾値検出手段８１により全
パスメトリックが閾値を超えたと判定された場合に、ス
イッチ（ＳＷ）８２，８４を制御して減算器８３1 〜８
３4 を介在させ、減算器８３は所定値を各パスメトリッ
クから減算することにより正規化を行うものである。
【００２４】
【発明が解決しようとする課題】図７及び図８に示す正
規化手段は、全てのパスに対して常にそのパスメトリッ
クの最小値を検出し、又は全てのパスに対して常にその
パスメトリックが閾値を超えたかを検出する必要があ
る。
規化手段は、全てのパスに対して常にそのパスメトリッ
クの最小値を検出し、又は全てのパスに対して常にその
パスメトリックが閾値を超えたかを検出する必要があ
る。
【００２５】しかし、ＤＳＰ（Digital Signal Process
or）やＣＰＵ等のプロセッサを使用してそれらを検出す
る場合、一般にプロセッサは同時に複数の演算処理を行
うことができないため、各パスについて一つずつそのパ
スメトリックの大小を比較して最小のパスメトリックを
検索し、又は各パスについて一つずつそのパスメトリッ
クの閾値判定を行わなければならず、その検出処理のた
めに復号遅延を招くという問題があった。
or）やＣＰＵ等のプロセッサを使用してそれらを検出す
る場合、一般にプロセッサは同時に複数の演算処理を行
うことができないため、各パスについて一つずつそのパ
スメトリックの大小を比較して最小のパスメトリックを
検索し、又は各パスについて一つずつそのパスメトリッ
クの閾値判定を行わなければならず、その検出処理のた
めに復号遅延を招くという問題があった。
【００２６】本発明は、パスメトリックのオーバーフロ
ーを防止するパスメトリック正規化装置において、閾値
判定処理の高速化及びその処理を行う装置規模の縮小化
を図り、復号器全体の小型化及び処理の高速化を図るこ
とを目的とする。
ーを防止するパスメトリック正規化装置において、閾値
判定処理の高速化及びその処理を行う装置規模の縮小化
を図り、復号器全体の小型化及び処理の高速化を図るこ
とを目的とする。
【００２７】
【課題を解決するための手段】本発明のパスメトリック
正規化装置は、（１）畳込み符号を復号する復号器のパ
スメトリック正規化装置において、復号器の全遷移状態
数に対応するＮ個のパスメトリックのうち、Ｎ個未満の
任意のパスメトリックを監視し、監視対象のパスメトリ
ックが閾値以上であるかどうかを検出する閾値検出手段
と、該閾値検出手段により監視対象のパスメトリックが
閾値以上であることが検出された場合に、全てのパスメ
トリックから所定の減算値を減算して全てのパスメトリ
ックを正規化する減算手段と、を備えたものである。
正規化装置は、（１）畳込み符号を復号する復号器のパ
スメトリック正規化装置において、復号器の全遷移状態
数に対応するＮ個のパスメトリックのうち、Ｎ個未満の
任意のパスメトリックを監視し、監視対象のパスメトリ
ックが閾値以上であるかどうかを検出する閾値検出手段
と、該閾値検出手段により監視対象のパスメトリックが
閾値以上であることが検出された場合に、全てのパスメ
トリックから所定の減算値を減算して全てのパスメトリ
ックを正規化する減算手段と、を備えたものである。
【００２８】また、（２）前記閾値検出手段は閾値とし
て、｛ブランチメトリック最大値×（拘束長−１）×
２｝以上で、｛パスメトリック限界値−ブランチメトリ
ック最大値×（拘束長−１）−ブランチメトリック最大
値｝以下の値を設定し、前記減算手段は所定の減算値と
して、｛ブランチメトリック最大値×（拘束長−１）｝
以上で、｛パスメトリック限界値−ブランチメトリック
最大値×（拘束長−１）×２−ブランチメトリック最大
値｝以下の値であって、かつ、減算後の前記監視対象の
パスメトリックが、｛ブランチメトリック最大値×（拘
束長−１）｝以上となる値を設定したものである。
て、｛ブランチメトリック最大値×（拘束長−１）×
２｝以上で、｛パスメトリック限界値−ブランチメトリ
ック最大値×（拘束長−１）−ブランチメトリック最大
値｝以下の値を設定し、前記減算手段は所定の減算値と
して、｛ブランチメトリック最大値×（拘束長−１）｝
以上で、｛パスメトリック限界値−ブランチメトリック
最大値×（拘束長−１）×２−ブランチメトリック最大
値｝以下の値であって、かつ、減算後の前記監視対象の
パスメトリックが、｛ブランチメトリック最大値×（拘
束長−１）｝以上となる値を設定したものである。
【００２９】また、（３）前記復号器における受信符号
の入力毎のパスメトリック演算の回数をカウントするカ
ウント手段を備え、前記閾値検出手段は、該カウント手
段のカウント値に応じて、複数回のパスメトリック演算
に対して１回の閾値判定を行う構成を有するものであ
る。
の入力毎のパスメトリック演算の回数をカウントするカ
ウント手段を備え、前記閾値検出手段は、該カウント手
段のカウント値に応じて、複数回のパスメトリック演算
に対して１回の閾値判定を行う構成を有するものであ
る。
【００３０】また、（４）前記（３）に記載の閾値検出
手段は閾値として、｛ブランチメトリック最大値×（拘
束長−１）×２｝以上の値で、｛パスメトリック限界値
−ブランチメトリック最大値×（拘束長−１）−ブラン
チメトリック最大値×パスメトリック演算回数｝以下の
値を設定し、前記減算手段は所定の減算値として、｛ブ
ランチメトリック最大値×（拘束長−１）｝以上で、
｛パスメトリック限界値−ブランチメトリック最大値×
（拘束長−１）×２−ブランチメトリック最大値｝以下
の値であって、かつ、減算後の前記監視対象のパスメト
リックが、｛ブランチメトリック最大値×（拘束長−
１）｝以上となる値を設定したものである。
手段は閾値として、｛ブランチメトリック最大値×（拘
束長−１）×２｝以上の値で、｛パスメトリック限界値
−ブランチメトリック最大値×（拘束長−１）−ブラン
チメトリック最大値×パスメトリック演算回数｝以下の
値を設定し、前記減算手段は所定の減算値として、｛ブ
ランチメトリック最大値×（拘束長−１）｝以上で、
｛パスメトリック限界値−ブランチメトリック最大値×
（拘束長−１）×２−ブランチメトリック最大値｝以下
の値であって、かつ、減算後の前記監視対象のパスメト
リックが、｛ブランチメトリック最大値×（拘束長−
１）｝以上となる値を設定したものである。
【００３１】また、（５）前記（２）又は（４）に記載
の減算手段は所定の減算値として、監視対象のパスメト
リックを基に算出した変数値を設定するものである。
の減算手段は所定の減算値として、監視対象のパスメト
リックを基に算出した変数値を設定するものである。
【００３２】
【発明の実施の形態】図１は本発明の第１の実施形態の
説明図である。本発明による正規化装置は、任意の一つ
又は複数（但し、遷移状態数Ｎ未満）のパスメトリック
に対して、その値が閾値を超えたか否かを検出する閾値
検出手段１１を備え、該閾値検出手段１１によりパスメ
トリックが閾値を超えたことを検出した場合に、全ての
パスメトリックから所定値を減算する減算器１２1 〜１
２4 を介在させるスイッチ（ＳＷ）１３，１４を備えた
ものである。
説明図である。本発明による正規化装置は、任意の一つ
又は複数（但し、遷移状態数Ｎ未満）のパスメトリック
に対して、その値が閾値を超えたか否かを検出する閾値
検出手段１１を備え、該閾値検出手段１１によりパスメ
トリックが閾値を超えたことを検出した場合に、全ての
パスメトリックから所定値を減算する減算器１２1 〜１
２4 を介在させるスイッチ（ＳＷ）１３，１４を備えた
ものである。
【００３３】各時点の各パスメトリックは、最も尤度の
小さいパスのパスメトリックと最も尤度の大きいパスの
パスメトリックとの差が、ある一定の値を越えないこと
が知られている。そして、この一定の値は、｛ブランチ
メトリック最大値ＢＭmax ×（拘束長Ｋ−１）｝である
ことも知られている。このため、ある時点の任意のパス
メトリックＰＭsel を取出した場合、その時点のその他
のパスメトリックは、｛ＰＭsel ±ＢＭmax ×（Ｋ−
１）｝の範囲内の値となる。
小さいパスのパスメトリックと最も尤度の大きいパスの
パスメトリックとの差が、ある一定の値を越えないこと
が知られている。そして、この一定の値は、｛ブランチ
メトリック最大値ＢＭmax ×（拘束長Ｋ−１）｝である
ことも知られている。このため、ある時点の任意のパス
メトリックＰＭsel を取出した場合、その時点のその他
のパスメトリックは、｛ＰＭsel ±ＢＭmax ×（Ｋ−
１）｝の範囲内の値となる。
【００３４】即ち、図２の（ａ）に示すように、任意の
パスメトリックＰＭsel に対して、その他のパスメトリ
ックは、ＰＭlower ＝ＰＭsel −ＢＭmax ×（Ｋ−１）
からＰＭupper ＝ＰＭsel ＋ＢＭmax ×（Ｋ−１）
までの範囲（２１）に常に収まることとなる。
パスメトリックＰＭsel に対して、その他のパスメトリ
ックは、ＰＭlower ＝ＰＭsel −ＢＭmax ×（Ｋ−１）
からＰＭupper ＝ＰＭsel ＋ＢＭmax ×（Ｋ−１）
までの範囲（２１）に常に収まることとなる。
【００３５】従って、任意のパスメトリックＰＭsel を
取出したときに、該パスメトリックが、図２の（ｂ）に
示すように、｛０＋ＢＭmax ×（Ｋ−１）｝ 以上、
｛ＰＭrng −ＢＭmax ×（Ｋ−１）｝ 以下の範囲( ２
２) の値となるように、パスメトリックＰＭsel から所
定値を減算し、その所定値をその他のパスメトリックか
らも同様に減算して正規化することにより、その他のパ
スメトリックはパスメトリックメモリからオーバーフロ
ーやアンダーフローすることなく、適正に正規化を行う
ことができることとなる。
取出したときに、該パスメトリックが、図２の（ｂ）に
示すように、｛０＋ＢＭmax ×（Ｋ−１）｝ 以上、
｛ＰＭrng −ＢＭmax ×（Ｋ−１）｝ 以下の範囲( ２
２) の値となるように、パスメトリックＰＭsel から所
定値を減算し、その所定値をその他のパスメトリックか
らも同様に減算して正規化することにより、その他のパ
スメトリックはパスメトリックメモリからオーバーフロ
ーやアンダーフローすることなく、適正に正規化を行う
ことができることとなる。
【００３６】任意のパスメトリックＰＭsel を取出した
ときに、正規化を行うか否かを判定するための閾値とし
て、図２の（ｃ）に示すように、｛ブランチメトリック
最大値ＢＭmax ×（拘束長Ｋ−１）×２｝以上で、｛パ
スメトリック限界値ＰＭrng −ブランチメトリック最大
値ＢＭmax ×（拘束長Ｋ−１）−ブランチメトリック最
大値ＢＭmax ｝以下の範囲（２３）の値を設定する。
ときに、正規化を行うか否かを判定するための閾値とし
て、図２の（ｃ）に示すように、｛ブランチメトリック
最大値ＢＭmax ×（拘束長Ｋ−１）×２｝以上で、｛パ
スメトリック限界値ＰＭrng −ブランチメトリック最大
値ＢＭmax ×（拘束長Ｋ−１）−ブランチメトリック最
大値ＢＭmax ｝以下の範囲（２３）の値を設定する。
【００３７】そして、正規化のための減算値として図２
の（ｄ）に示すように、｛ブランチメトリック最大値Ｂ
Ｍmax ×（拘束長Ｋ−１）｝以上で、｛パスメトリック
限界値ＰＭrng −ブランチメトリック最大値ＢＭmax ×
（拘束長Ｋ−１）×２−ブランチメトリック最大値ＢＭ
max ｝以下の範囲の値であって、正規化後のパスメトリ
ックＰＭsel が、｛ブランチメトリック最大値ＢＭmax
×（拘束長Ｋ−１）｝以上となる値を設定することによ
り、その他のパスメトリックがオーバーフローやアンダ
ーフローすることなく、適正に正規化を行うことができ
る。なお、減算値は設定した閾値に応じて変更される。
の（ｄ）に示すように、｛ブランチメトリック最大値Ｂ
Ｍmax ×（拘束長Ｋ−１）｝以上で、｛パスメトリック
限界値ＰＭrng −ブランチメトリック最大値ＢＭmax ×
（拘束長Ｋ−１）×２−ブランチメトリック最大値ＢＭ
max ｝以下の範囲の値であって、正規化後のパスメトリ
ックＰＭsel が、｛ブランチメトリック最大値ＢＭmax
×（拘束長Ｋ−１）｝以上となる値を設定することによ
り、その他のパスメトリックがオーバーフローやアンダ
ーフローすることなく、適正に正規化を行うことができ
る。なお、減算値は設定した閾値に応じて変更される。
【００３８】このような構成により、ＤＳＰやＣＰＵ等
のプロセッサで演算処理してパスメトリックを正規化す
る場合でも、ただ１つの任意のパスメトリックに対して
のみ閾値判定を行えばよく、従来のように全てのパスメ
トリックの値を調べる必要が無いため、処理速度遅延を
招くことなく、また小さな回路規模でパスメトリックの
正規化を行うことができる。
のプロセッサで演算処理してパスメトリックを正規化す
る場合でも、ただ１つの任意のパスメトリックに対して
のみ閾値判定を行えばよく、従来のように全てのパスメ
トリックの値を調べる必要が無いため、処理速度遅延を
招くことなく、また小さな回路規模でパスメトリックの
正規化を行うことができる。
【００３９】ここで、閾値検出手段１１に設定する閾値
ＰＭthの一例として、 ＰＭth＝ＰＭrng −ＢＭmax ×（Ｋ−１）−ＢＭmax ＝ＰＭrng −ＢＭmax ×Ｋ とし、減算する所定値ＰＭcnstを、 ＰＭcnst＝ＰＭth−ＢＭmax ×（Ｋ−１） の固定値とする。
ＰＭthの一例として、 ＰＭth＝ＰＭrng −ＢＭmax ×（Ｋ−１）−ＢＭmax ＝ＰＭrng −ＢＭmax ×Ｋ とし、減算する所定値ＰＭcnstを、 ＰＭcnst＝ＰＭth−ＢＭmax ×（Ｋ−１） の固定値とする。
【００４０】任意のパスメトリックＰＭsel が閾値ＰＭ
thを超え、ＰＭsel ＝ＰＭth＋α （０≦α≦Ｂ
Ｍmax ）となったとする。このとき、その他のパスメト
リックの最大値ＰＭmax は、 ＰＭmax ≦ＰＭsel ＋ＢＭmax ×（Ｋ−１） ＝（ＰＭth＋α）＋ＢＭmax ×（Ｋ−１） ＝ＰＭrng −ＢＭmax ＋α≦ＰＭrng となり、パスメトリック限界値ＰＭrng 以下となるた
め、パスメトリックメモリからオーバーフローすること
はない。
thを超え、ＰＭsel ＝ＰＭth＋α （０≦α≦Ｂ
Ｍmax ）となったとする。このとき、その他のパスメト
リックの最大値ＰＭmax は、 ＰＭmax ≦ＰＭsel ＋ＢＭmax ×（Ｋ−１） ＝（ＰＭth＋α）＋ＢＭmax ×（Ｋ−１） ＝ＰＭrng −ＢＭmax ＋α≦ＰＭrng となり、パスメトリック限界値ＰＭrng 以下となるた
め、パスメトリックメモリからオーバーフローすること
はない。
【００４１】監視対象のパスメトリックＰＭsel が閾値
ＰＭthを超え、全てのパスメトリックから所定値ＰＭ
cnstを減算して正規化を行った場合、正規化後のその他
のパスメトリックの最小値ＰＭmin は、 ＰＭmin ＝ＰＭsel −ＢＭmax ×（Ｋ−１）−ＰＭcnst ＝（ＰＭth＋α）−ＢＭmax ×（Ｋ−１）−｛ＰＭth−ＢＭmax ×（Ｋ−１）｝ ＝α≧０ となり、パスメトリックメモリからアンダーフローする
ことはない。
ＰＭthを超え、全てのパスメトリックから所定値ＰＭ
cnstを減算して正規化を行った場合、正規化後のその他
のパスメトリックの最小値ＰＭmin は、 ＰＭmin ＝ＰＭsel −ＢＭmax ×（Ｋ−１）−ＰＭcnst ＝（ＰＭth＋α）−ＢＭmax ×（Ｋ−１）−｛ＰＭth−ＢＭmax ×（Ｋ−１）｝ ＝α≧０ となり、パスメトリックメモリからアンダーフローする
ことはない。
【００４２】従って、正規化前及び正規化後において、
全てのパスメトリックは、図２の（ｃ）に示すようにパ
スメトリックメモリからオーバーフロー及びアンダーフ
ローすることなく、常に適正に正規化を行うことができ
る。
全てのパスメトリックは、図２の（ｃ）に示すようにパ
スメトリックメモリからオーバーフロー及びアンダーフ
ローすることなく、常に適正に正規化を行うことができ
る。
【００４３】ここで、拘束長Ｋ＝３、符号化率Ｒ＝１／
２、軟判定ビット数４、パスメトリック限界値ＰＭrng
をＦＦh とすると、閾値ＰＭthは、 ＰＭth＝ＰＭrng −ＢＭmax ×Ｋ ＝ＦＦh −（Ｆh ×２）×３ ＝２５５−１５×２×３＝１６５
２、軟判定ビット数４、パスメトリック限界値ＰＭrng
をＦＦh とすると、閾値ＰＭthは、 ＰＭth＝ＰＭrng −ＢＭmax ×Ｋ ＝ＦＦh −（Ｆh ×２）×３ ＝２５５−１５×２×３＝１６５
【００４４】所定の固定値ＰＭcnstは、 ＰＭcnst＝ＰＭth−ＢＭmax ×（Ｋ−１） ＝１６５−（Ｆh ×２）×２＝１０５ となる。
【００４５】図３は本発明の第２の実施形態の説明図で
ある。この実施形態は、図１に示した構成に対して、閾
値検出手段１１にカウンタ３１を挿入したものである。
カウンタ３１は、受信符号系列が入力されてパスメトリ
ック演算が行われる毎にカウントアップし、パスメトリ
ック演算が所定回数行われる毎に、閾値検出手段１１に
任意の少なくとも１つのパスメトリックをスイッチ３２
等を介して入力するようにしたものである。なお、図３
において、図１に示した構成要素と同一のものには同一
の符号を付している。
ある。この実施形態は、図１に示した構成に対して、閾
値検出手段１１にカウンタ３１を挿入したものである。
カウンタ３１は、受信符号系列が入力されてパスメトリ
ック演算が行われる毎にカウントアップし、パスメトリ
ック演算が所定回数行われる毎に、閾値検出手段１１に
任意の少なくとも１つのパスメトリックをスイッチ３２
等を介して入力するようにしたものである。なお、図３
において、図１に示した構成要素と同一のものには同一
の符号を付している。
【００４６】この構成により、閾値判定が複数回のパス
メトリック演算に１回のみ行われることになる。即ち、
パスメトリックを数回に１回監視し、その監視によりパ
スメトリックが閾値以上となったことを検出したとき
に、全てのパスメトリックから所定の固定値を減算して
正規化を行う。
メトリック演算に１回のみ行われることになる。即ち、
パスメトリックを数回に１回監視し、その監視によりパ
スメトリックが閾値以上となったことを検出したとき
に、全てのパスメトリックから所定の固定値を減算して
正規化を行う。
【００４７】ここで、閾値ＰＭthは、ＰＭth＝｛ＰＭ
rng −ＢＭmax ×（Ｋ−１）−ＢＭmax ×パスメトリッ
ク監視１回当りのパスメトリック演算回数｝ とし、減
算する所定の固定値ＰＭcnstを、ＰＭcnst＝ＰＭth−Ｂ
Ｍmax ×（Ｋ−１） とする。
rng −ＢＭmax ×（Ｋ−１）−ＢＭmax ×パスメトリッ
ク監視１回当りのパスメトリック演算回数｝ とし、減
算する所定の固定値ＰＭcnstを、ＰＭcnst＝ＰＭth−Ｂ
Ｍmax ×（Ｋ−１） とする。
【００４８】拘束長Ｋ＝３、符号化率Ｒ＝１／２、軟判
定ビット数４、２回のパスメトリック演算に１回の監
視、パスメトリック限界値ＰＭrng をＦＦh として、具
体的な数値を代入すると、閾値ＰＭthは、 ＰＭth＝ＦＦh −（Ｆh ×２）×（３−１）−（Ｆh ×２）×２ ＝２５５−１５×２×２×２＝１３５
定ビット数４、２回のパスメトリック演算に１回の監
視、パスメトリック限界値ＰＭrng をＦＦh として、具
体的な数値を代入すると、閾値ＰＭthは、 ＰＭth＝ＦＦh −（Ｆh ×２）×（３−１）−（Ｆh ×２）×２ ＝２５５−１５×２×２×２＝１３５
【００４９】減算する所定の固定値ＰＭcnstは、 ＰＭcnst＝１３５−（Ｆh ×２）×（３−１） ＝７５ となる。
【００５０】図４は本発明の第３の実施形態の説明図で
ある。この実施形態は、図１に示した構成に対して、所
定値を固定値とせず、演算によって算出する変数値とし
たものである。即ち、任意の少なくとも１つのパスのパ
スメトリックを常時監視し、該パスメトリックが閾値以
上であれば、以下に述べる変数値を減算して正規化を行
う。
ある。この実施形態は、図１に示した構成に対して、所
定値を固定値とせず、演算によって算出する変数値とし
たものである。即ち、任意の少なくとも１つのパスのパ
スメトリックを常時監視し、該パスメトリックが閾値以
上であれば、以下に述べる変数値を減算して正規化を行
う。
【００５１】ここで、閾値ＰＭthは、 ＰＭth＝ＰＭrng −ＢＭmax ×（Ｋ−１）−ＢＭmax ＝ＰＭrng −ＢＭmax ×Ｋ とし、減算する変数値ＰＭvar を、ＰＭvar ＝ＰＭsel
−ＢＭmax ×（Ｋ−１）とする。
−ＢＭmax ×（Ｋ−１）とする。
【００５２】拘束長Ｋ＝３、符号化率Ｒ＝１／２、軟判
定ビット数４、パスメトリック限界値ＰＭrng ＝ＦＦｈ
とすると、閾値ＰＭthは、 ＰＭth＝ＦＦh −（Ｆh ×２）×３ ＝１６５
定ビット数４、パスメトリック限界値ＰＭrng ＝ＦＦｈ
とすると、閾値ＰＭthは、 ＰＭth＝ＦＦh −（Ｆh ×２）×３ ＝１６５
【００５３】減算する変数値ＰＭvar は、 ＰＭvar ＝ＰＭsel −（Ｆh ×２）×２ ＝ＰＭsel −６０ となる。
【００５４】この実施形態における減算値は、第１の実
施形態における固定値算出式の閾値ＰＭthの項を、監視
対象のパスメトリックＰＭsel に置換えたもので、第１
の実施形態比べて、１回の正規化処理で減算する減算量
が前述のα分大きくすることができる。
施形態における固定値算出式の閾値ＰＭthの項を、監視
対象のパスメトリックＰＭsel に置換えたもので、第１
の実施形態比べて、１回の正規化処理で減算する減算量
が前述のα分大きくすることができる。
【００５５】更に、前述の第２の実施形態及び第３の実
施形態を組合せ、第２の実施形態における閾値ＰＭthを
設定し、パスメトリック演算の複数回に１回の割合で閾
値判定を行い、第３の実施形態における変数値ＰＭvar
を減算して正規化する構成とすることができる。
施形態を組合せ、第２の実施形態における閾値ＰＭthを
設定し、パスメトリック演算の複数回に１回の割合で閾
値判定を行い、第３の実施形態における変数値ＰＭvar
を減算して正規化する構成とすることができる。
【００５６】なお、本発明の実施形態として、任意の１
つのパスメトリックについて閾値判定を行う実施形態に
ついて説明したが、閾値判定を行うパスメトリックの数
は１つ以上の任意の数で良く、閾値判定を行うパスメト
リックの数を増やすと、より頻繁に正規化が行れ、パス
メトリックメモリの使用率を低減することができる。更
に、正規化条件の閾値及び正規化するための減算値は、
本発明の趣旨を逸脱しない範囲で種々のバリエーション
を加えることが可能である。
つのパスメトリックについて閾値判定を行う実施形態に
ついて説明したが、閾値判定を行うパスメトリックの数
は１つ以上の任意の数で良く、閾値判定を行うパスメト
リックの数を増やすと、より頻繁に正規化が行れ、パス
メトリックメモリの使用率を低減することができる。更
に、正規化条件の閾値及び正規化するための減算値は、
本発明の趣旨を逸脱しない範囲で種々のバリエーション
を加えることが可能である。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
遷移状態に対応したパスメトリックの全てを監視するこ
となく、任意の少なくとも１つのパスメトリックに対し
てのみ閾値判定を行って、全てのパスメトリックの正規
化を行うことにより、閾値判定処理が高速に行われ、か
つ閾値判定のための装置規模を縮小化することができ、
復号器全体の小型化及び処理の高速化を図ることができ
る。
遷移状態に対応したパスメトリックの全てを監視するこ
となく、任意の少なくとも１つのパスメトリックに対し
てのみ閾値判定を行って、全てのパスメトリックの正規
化を行うことにより、閾値判定処理が高速に行われ、か
つ閾値判定のための装置規模を縮小化することができ、
復号器全体の小型化及び処理の高速化を図ることができ
る。
【図１】本発明の第１の実施形態の説明図である。
【図２】本発明におけるパスメトリックの正規化可能範
囲と閾値範囲及び減算値の説明図である。
囲と閾値範囲及び減算値の説明図である。
【図３】本発明の第２の実施形態の説明図である。
【図４】本発明の第３の実施形態の説明図である。
【図５】畳込み符号器の説明図である。
【図６】ビタビ復号器の構成図である。
【図７】従来のパスメトリックの正規化手段を示す図で
ある。
ある。
【図８】従来のパスメトリックの正規化手段を示す図で
ある。
ある。
１１ 閾値検出手段 １２1 〜１２4 減算器 １３，１４ スイッチ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B001 AA10 AB05 AC01 5J065 AD10 AE06 AF03 AH02 AH04 AH13
Claims (5)
- 【請求項１】 畳込み符号を復号する復号器のパスメト
リック正規化装置において、 復号器の全遷移状態数に対応するＮ個のパスメトリック
のうち、Ｎ個未満の任意のパスメトリックを監視し、監
視対象のパスメトリックが閾値以上であるかどうかを検
出する閾値検出手段と、 該閾値検出手段により監視対象のパスメトリックが閾値
以上であることが検出された場合に、全てのパスメトリ
ックから所定の減算値を減算して全てのパスメトリック
を正規化する減算手段と、 を備えたことを特徴とするパスメトリック正規化装置。 - 【請求項２】 前記閾値検出手段は閾値として、｛ブラ
ンチメトリックス最大値×（拘束長−１）×２｝以上
で、｛パスメトリック限界値−ブランチメトリック最大
値×（拘束長−１）−ブランチメトリック最大値｝以下
の値を設定し、 前記減算手段は所定の減算値として、｛ブランチメトリ
ック最大値×（拘束長−１）｝以上で、｛パスメトリッ
ク限界値−ブランチメトリック最大値×（拘束長−１）
×２−ブランチメトリック最大値｝以下の値であって、
かつ、減算後の前記監視対象のパスメトリックが、｛ブ
ランチメトリック最大値×（拘束長−１）｝以上となる
値を設定したことを特徴とする請求項１に記載のパスメ
トリック正規化装置。 - 【請求項３】 前記復号器における受信符号の入力毎の
パスメトリック演算の回数をカウントするカウント手段
を備え、前記閾値検出手段は、該カウント手段のカウン
ト値に応じて、複数回のパスメトリック演算に対して１
回の閾値判定を行う構成を有することを特徴とする請求
項１に記載のパスメトリック正規化装置。 - 【請求項４】 前記閾値検出手段は閾値として、｛ブラ
ンチメトリック最大値×（拘束長−１）×２｝以上で、
｛パスメトリック限界値−ブランチメトリック最大値×
（拘束長−１）−ブランチメトリック最大値×パスメト
リック演算回数｝以下の値を設定し、 前記減算手段は所定の減算値として、｛ブランチメトリ
ック最大値×（拘束長−１）｝以上で、｛パスメトリッ
ク限界値−ブランチメトリック最大値×（拘束長−１）
×２−ブランチメトリック最大値｝以下の値であって、
かつ、減算後の前記監視対象のパスメトリックが、｛ブ
ランチメトリック最大値×（拘束長−１）｝以上となる
値を設定したことを特徴とする請求項３に記載のパスメ
トリック正規化装置。 - 【請求項５】 前記減算手段は所定の減算値として、監
視対象のパスメトリックを基に算出した変数値を設定す
ることを特徴とする請求項２又は４に記載のパスメトリ
ック正規化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233390A JP2001060881A (ja) | 1999-08-20 | 1999-08-20 | パスメトリック正規化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233390A JP2001060881A (ja) | 1999-08-20 | 1999-08-20 | パスメトリック正規化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060881A true JP2001060881A (ja) | 2001-03-06 |
Family
ID=16954351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11233390A Withdrawn JP2001060881A (ja) | 1999-08-20 | 1999-08-20 | パスメトリック正規化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060881A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041616A (ja) * | 2004-07-22 | 2006-02-09 | Advantest Corp | ビタビ復号装置、方法、プログラム、記録媒体 |
| JP2011501596A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 最適化ビタビ復号器およびｇｎｓｓ受信機 |
-
1999
- 1999-08-20 JP JP11233390A patent/JP2001060881A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041616A (ja) * | 2004-07-22 | 2006-02-09 | Advantest Corp | ビタビ復号装置、方法、プログラム、記録媒体 |
| JP4530345B2 (ja) * | 2004-07-22 | 2010-08-25 | 株式会社アドバンテスト | ビタビ復号装置、方法、プログラム、記録媒体 |
| JP2011501596A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 最適化ビタビ復号器およびｇｎｓｓ受信機 |
| JP2013138452A (ja) * | 2007-10-26 | 2013-07-11 | Qualcomm Inc | 最適化ビタビ復号器およびｇｎｓｓ受信機 |
| US8621335B2 (en) | 2007-10-26 | 2013-12-31 | Qualcomm Incorporated | Optimized Viterbi decoder and GNSS receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859861A (en) | High speed viterbi decoder | |
| JP3993209B2 (ja) | 通信システムにおける速度決定方法および装置 | |
| US5349608A (en) | Viterbi ACS unit with renormalization | |
| US8370730B2 (en) | Soft output viterbi detector with error event output | |
| JP2001060881A (ja) | パスメトリック正規化装置 | |
| US7991082B2 (en) | Maximum a posteriori probability decoder | |
| KR101134806B1 (ko) | 부호 복호 방법 | |
| KR100318912B1 (ko) | 이동통신시스템에서 구성복호기의 상태값 정규화 장치 및 방법 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| JP3847181B2 (ja) | 軟判定ビタビ復号装置 | |
| JP3259387B2 (ja) | ビタビ復号器 | |
| JP3419680B2 (ja) | ビタビ復号装置 | |
| JP4530345B2 (ja) | ビタビ復号装置、方法、プログラム、記録媒体 | |
| KR100431162B1 (ko) | 코드레이트 검출장치 | |
| JPH06164422A (ja) | メトリック正規化装置 | |
| JP3889055B6 (ja) | 通信システムにおける速度決定方法および装置 | |
| KR100517983B1 (ko) | 비터비 복호기의 전송오류율 측정장치 및 그 운용방법 | |
| JPH0766735A (ja) | ビタビ復号装置およびステートメトリック正規化方法 | |
| US20040153958A1 (en) | Path metric calculation circuit in viterbi decoders | |
| JPH07114378B2 (ja) | ビタ−ビ復号器 | |
| JPH10145242A (ja) | ビタビ復号方法および装置 | |
| JPH06303153A (ja) | ビタビ復号器 | |
| JPH0349427A (ja) | ヴィタビ復号器 | |
| KR20060081150A (ko) | 부호 복호 장치 및 방법 | |
| JPH07202724A (ja) | ビタビ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |