CN114337690A - 数据译码电路及方法 - Google Patents

数据译码电路及方法 Download PDF

Info

Publication number
CN114337690A
CN114337690A CN202011082681.2A CN202011082681A CN114337690A CN 114337690 A CN114337690 A CN 114337690A CN 202011082681 A CN202011082681 A CN 202011082681A CN 114337690 A CN114337690 A CN 114337690A
Authority
CN
China
Prior art keywords
bit
data
segment
encoded
bit segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011082681.2A
Other languages
English (en)
Inventor
王凤翔
蒲俊玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202011082681.2A priority Critical patent/CN114337690A/zh
Priority to TW109136787A priority patent/TWI760898B/zh
Priority to US17/345,378 priority patent/US11290132B1/en
Publication of CN114337690A publication Critical patent/CN114337690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Abstract

本申请公开一种数据译码电路以及数据译码方法。数据译码电路包含数据重组电路接收经由咬尾卷积码技术编码的编码数据，以依序辨识编码数据的第一未知位区段、已知位区段以及第二未知位区段，进一步依序衔接第二未知位区段与第一未知位区段为待译码数据。译码电路根据维特比算法及至少一已知位信息，对待译码数据进行译码产生译码结果，其中译码结果包含依序对应第二未知位区段与第一未知位区段的第二已译码位区段以及第一已译码位区段。数据还原电路依序衔接第一已译码位区段、对应已知位区段的已知译码位区段以及第二译码位区段，产生译码数据。

Description

数据译码电路及方法
技术领域
本发明是关于数据译码技术，尤其是关于一种数据译码电路及 方法。
背景技术
在低功率广域网中，使用者对于低功耗的需求越来越高。特别 是在物联网的应用下，大量使用装置需要连上网络。其中部分装置需要 低数据量的传输搭配长时间的等待。当数据接收的封包错误率过高，此 些装置就必须等待信号传送端重复传送信号来提高解调的正确率。
因此，如何改善接收端在封包错误率上的性能表现，以减少重 传次数，进而达到节约功耗延长电池寿命，是相当重要的议题。
发明内容
鉴于现有技术的问题，本发明之一目的在于提供一种数据译码 电路及方法，以改善现有技术。
本发明包含一种数据译码电路，包含：数据重组电路、译码电 路以及数据还原电路。数据重组电路配置以接收经由咬尾卷积码技术编 码的编码数据，以依序辨识编码数据包含的第一未知位区段、已知位区 段以及第二未知位区段，进一步依序衔接第二未知位区段与第一未知位 区段为待译码数据。译码电路配置以根据维特比算法以及至少一已知位信息，对待译码数据进行译码以产生译码结果，其中译码结果包含依序 对应第二未知位区段与第一未知位区段的第二已译码位区段以及第一已 译码位区段。数据还原电路配置以依序衔接第一已译码位区段、对应已 知位区段的已知译码位区段以及第二译码位区段，以产生译码数据。
本发明另包含一种数据译码方法，应用在数据译码电路中，包 含：使数据重组电路接收经由咬尾卷积码技术编码的编码数据，以依序 辨识编码数据包含的第一未知位区段、已知位区段以及第二未知位区段， 进一步依序衔接第二未知位区段与第一未知位区段为待译码数据；使译 码电路根据维特比算法以及至少一已知位信息，对待译码数据进行译码 以产生译码结果，其中译码结果包含依序对应第二未知位区段与第一未 知位区段的第二已译码位区段以及第一已译码位区段；以及使数据还原 电路依序衔接第一已译码位区段、对应已知位区段的已知译码位区段以 及第二译码位区段，以产生译码数据。
有关本发明的特征、实作与功效，兹配合附图作较佳实施例详 细说明如下。
附图说明
图1显示本发明的一实施例中，一种数据接收装置的方块图；
图2显示本发明的一实施例中，原始数据经由编码流程产生编码完成的数 据的示意图；
图3显示本发明的一实施例中，编码电路的示意图；
图4显示本发明的一实施例中，图1的数据译码电路的方块图；
图5显示本发明的一实施例中，编码数据经由数据译码电路的处理产生译 码数据的过程的示意图；
图6显示本发明一实施例中，数据译码电路根据不同译码方法进行译码后 的效能示意图；
图7为本发明一实施例中，一种数据译码方法的流程图；以及
图8为本发明一实施例中，图7的步骤中，用以对待译码数据进行译码的 译码流程的流程图。
【符号说明】
100:数据接收装置
110:信道估测电路
120:信号检测电路
130:解扰电路
140:解速率匹配电路
150:数据译码电路
160:循环冗余校验电路
S210～S230:步骤
300:编码电路
310:缓存器
320:加法器
400:数据重组电路
410:译码电路
420:数据还原电路
700:数据译码方法
S710～S730:步骤
800:译码流程
S810～S895:步骤
A:原始数据
B:调试数据
C:数据
DD:译码数据
DS1:第一已译码位区段
DS2:第二译码位区段
DR:解碼结果
ED:编码数据
KD:已知译码位区段
KI:已知位信息
KS:已知位区段
RD:接收数据
SE1:第一待编码位区段
SE2:第二待编码位区段
SE3:第三待编码位区段
UDD:待译码数据
US1:第一未知位区段
US2:第二未知位区段
Y:待传送数据
Z:数据
具体实施方式
本发明之一目的在于提供一种数据译码装置及方法，利用咬尾 卷积码(tail-biting convolutional code)的特性降低搜寻阶数，并维持解碼 的效能。本发明适用在使用咬尾卷积码编码/译码器的一般通信系统，例 如第四代移动通信系统(Long TermEvolution；LTE)、物联网(Internet of Things；IoT)等。
请参照图1。图1显示本发明的一实施例中，一种数据接收装置 100的方块图。数据接收装置100包含：信道估测电路110、信号检测电路 120、解扰电路130、解速率匹配电路140、数据译码电路150以及循环冗余 校验电路160。
在一实施例中，信道估测电路110通过传输信道，接收由数据 传输装置(未绘示)传送的接收数据RD。信道估测电路110、信号检测电 路120、解扰电路130及解速率匹配电路140依序对接收数据RD进行相应的 前处理，产生编码数据ED。其中，本技术领域具有通常知识者可以不同 的方式进行上述的前处理，在此不再赘述。
数据译码电路150对编码数据ED进行译码，产生译码数据DD， 并由循环冗余校验电路160对译码数据DD中所包含对应循环冗余校验码 (Cyclic Redundancy Check；CRC)的部分进行校验，并在校验正确后完 成数据接收。
在一实施例中，译码方式与编码数据ED在数据传输装置一端进 行的编码特性相关。在一实施例中，编码数据ED是由数据传输装置中的 编码电路对原始数据经由咬尾卷积码技术编码产生。
以下将针对咬尾卷积码的编码技术的特性进行详细的说明。
请同时参照图2以及图3。图2显示本发明的一实施例中，原始 数据A经由编码流程产生编码完成的数据Z的示意图。图3显示本发明的一 实施例中，编码电路300的示意图。
如图2所示，原始数据A是长度为NA×1的向量，亦即其为具有 NA个位数的数据，并包含第一及第二待编码位区段SE1、SE2，相对可进 行预测的译码端而言，分别为未知及已知的位区段。其中，第一待编码 位区段SE1包含例如，但不限于系统帧编号(system framenumber；SFN) 及超系统帧编号(hyper SFN)。
在步骤S210中，原始数据A添加第三待编码位区段SE3，例如长 度为NB的调试数据B，成为长度为NC×1的数据C。调试数据B可由例如但 不限在循环冗余校验实现，用在检验原始数据A的正确性。调试数据B段 由第一及第二待编码位区段SE1、SE2运算产生，也是未知的位区段。此 时，NC＝NA+NB。
在步骤S220中，数据C经过藉由编码电路300进行信道编码，来 对抗信道效应。
如图3所示，在一实施例中，编码电路300包含数目为L个(例 如6个)的多位缓存器310(以文字'D'标示)以及多位加法器320(以符号 '+'标示)。藉由上述组件，图3的编码电路300实现编码率例如为1/3的咬 尾卷积技术编码，产生长度为3NC×1的数据Z。然而本发明用以编码的编 码率并不为此所限。
基于循环冗余校验的调试数据B和原始数据A的任一位相关。当 原始数据A有一段未知的位(第一待编码位区段SE1)时，调试数据B均为 未知的位。因此在数据C中，第一及第三待编码位区段SE1、SE3均为未知 的位区段，第二待编码位区段SE2为已知的位区段。
卷积码的特性使数据Z中的未知位增多，且未知位的数量与卷 积码的编码率及约束长度(constraint length)有关。约束长度即为编码电 路300包含的缓存器210的数目L。在一实施例中，数据Z包含第一未知位 区段US1、已知位区段KS及第二未知位区段US2。
在一实际数值范例，第一、第二及第三待编码位区段SE1、SE2、 SE3的长度分别为6、28及16位。
藉由为1/3的编码率，第一未知位区段US1根据第一待编码位区 段SE1(6位)及第二待编码位区段SE2中，邻接于第一待编码位区段SE1 且长度相当于缓存器长度L的第一部分(6位)产生，具有(6+6)×3＝36位 的长度。已知位区段KS是根据第二待编码位区段SE2中第一部分外的第二 部分(22位)，具有(28-6)×3＝66位的长度。第二未知位区段US2是根据第三待编码位区段SE3，具有16×3＝48位的长度。
在步骤S230中，数据Z经过速率匹配及/或扰码来把数据均匀的 分配到所有可使用的资源单位，形成调制后/编码后长度为NRM×1的待传 送数据Y。此步骤不影响未知位和已知位个数的比例，只影响未知位在待 传送数据Y中的位置。
待传送数据Y经过传输信道的传送，将由信道估测电路110接收 为接收数据RD。而经过前处理后产生的编码数据ED，其内容将相当于数 据Z。
数据译码电路150因应上述咬尾卷积码的特性，根据已知位信 息KI对编码数据ED进行译码。以下将针对数据译码电路150的结构以及运 作方式进行详细的说明。
请同时参照图4以及图5。图4显示本发明的一实施例中，图1的 数据译码电路150的方块图。图5显示本发明的一实施例中，编码数据ED 经由数据译码电路150的处理产生译码数据DD的过程的示意图。
在一实施例中，数据译码电路150包含：数据重组电路400、译 码电路410及数据还原电路420。
数据重组电路400接收编码数据ED，以辨识编码数据ED中不同 性质的区段，进行重组而产生待译码数据UDD。
如前所述，编码数据ED的内容实际上与图2中编码后的数据Z 相同。数据重组电路300依序辨识编码数据ED包含的第一未知位区段US1、 已知位区段KS以及第二未知位区段US2，并依序衔接第二未知位区段US2 与第一未知位区段US1为待译码数据UDD。
对于咬尾卷积码而言，缓存器的起始及终止状态相同，因此可 以藉由将前端的数据衔接在后端的数据进行译码。依据先前的数值范例， 由于第一未知位区段US1具有36位的长度，第二未知位区段US2具有48位 的长度，因此待译码数据UDD将具有48+36＝84位的长度。
译码电路410根据维特比(Viterbi)算法以及已知位信息KI，对 待译码数据UDD进行译码以产生译码结果DR。
在一实施例，已知位信息KI是数据接收装置100中的部分电路 (未绘示)通过长时间的统计与分析先前的传送数据，用来预测当下信 号某些位的数值。已知位信息KI的产生方法可参考例如，但不限于中国 台湾专利公告号I672930。然而本发明并不以此为限。在一实施例中，已 知位信息KI的内容对应于数据C中的第二待编码位区段SE2。
译码电路410在对待译码数据UDD进行各种可能状态的搜寻程 序前，需设置初始搜寻状态。由于在数据编码装置300用以编码的缓存器 长度为L，且待译码数据UDD已将对应循环冗余校验码的第二未知位区段 US2置于前端，译码电路410是由数据C中，第二待编码位区段SE2中邻接 于第三待编码位区段SE3，且长度相当于缓存器长度L(例如6个位)的部 分决定初始搜寻状态。
设定初始搜寻状态后，译码电路410依序将待译码数据UDD的 各位设为当下位，进行搜寻程序。
首先，译码电路410根据已知位信息KI，判断当下位是否为已 知。在当下位为已知时，译码电路410在当下位为0时设置对应当下位的多 位状态的后半为无效并设置对应的累积度量值为最小，并在当下位为1时 设置对应当下位的状态的前半为无效并设置对应的累积度量值为最小。
以缓存器长度L为6为例，当下位有26＝64个可能的状态。译码电 路410在当下位为0时，设置对应当下位从32～63的后半状态为无效，并在 当下位为1时，设置对应当下位从0～31的前半状态为无效，并设置对应的 累积度量值为最小。
接着，译码电路410在当下位为已知或未知时，判断当下位未 被设置为无效的状态中，任一当下可能状态所对应的二前导状态是否至 少其中之一为有效。
在二前导状态均无效时，译码电路410设置当下可能状态为无 效，并设置对应的累积度量值为最小。在二前导状态至少其中之一为有 效时，译码电路410设置当下可能状态为有效，分别计算当下可能状态对 应二前导状态的累积度量值。
进一步地说，在二前导状态仅有一个有效时，当下可能状态的 累积度量值Mac将为此有效的前导状态累积度量值Mpre与当下可能状态 的当下度量值Mcur的总和(Mac＝Mpre+Mcur)。其中，当下度量值Mcur 的计算方法为本技术领域具有通常知识者所熟知，不再赘述。
而当二前导状态均为有效时，当下可能状态将对应二前导状态 产生两个累积度量值Mac0以及Mac1。其中，累积度量值Mac0为对应的前 导状态累积度量值Mpre0与当下可能状态的当下度量值Mcur0的总和 (Mac0＝Mpre0+Mcur0)。累积度量值Mac1为对应的前导状态累积度量值 Mpre1与当下可能状态的当下度量值Mcur1的总和(Mac1＝Mpre1+Mcur1)。
译码电路410自二前导状态的累积度量值中选择较大累积度量 值作为当下可能状态的累积度量值，且选择对应较大累积度量值的前导 状态作为幸存路径(survivorpath)。当仅有其中一前导状态有效时，由 于仅有一个对应的累积度量值存在，因此直接选择该累积度量值作为当 下可能状态的累积度量值，并以该有效的前导状态作为幸存路径。
当所有状态已决定且对应的累积度量值已产生，译码电路410 使当下位的下一位作为当下位进行搜寻程序，并在所有位完成搜寻程序 后，根据幸存路径回溯产生译码结果DR。在一实施例中，解碼结果DR包 含依序对应第二未知位区段US2与第一未知位区段US1的第二已译码位区 段DS2以及第一已译码位区段DS1。
数据还原电路420依序衔接第一已译码位区段DS1、对应已知位 区段KS的已知译码位区段KD以及第二译码位区段DS2，以产生译码数据DD。其中，由于已知位区段KS的原始内容可由已知位信息KI得知，已知 译码位区段KD可在不需解码的情形下产生。
对照图2所示的内容以及前述的数值范例，第一已译码位区段 DS1包含对应于第一待编码位区段SE1(6位)以及第二待编码位区段SE2 中，邻接于第一待编码位区段SE1且长度相当于缓存器长度L的第一部分 (6位)的数据内容。已知译码位区段KD包含第二待编码位区段SE2中第 一部分外的第二部分(22位)。第二译码位区段DS2包含第三待编码位区段SE3(16位)的数据内容。
请参照图6。图6显示本发明一实施例中，数据译码电路根据不 同译码方法进行译码后的效能示意图。其中，图6的横轴代表信噪比 (signal-to-noise ratio；SNR)以分贝(dB)表示，纵轴代表封包错误率(packet error rate)。
如图6所示，以方形格点连接绘示的线段表示第一类译码方法， 其将编码数据复制两次后相接进行维特比译码，以搜寻所有可能路径。 以叉叉记号连接绘示的线段表示第二类译码方法，其将编码数据复制一 次后相接进行维特比译码，并根据已知位信息排除部分路径，以搜寻剩 下的可能路径。以圆点连接绘示的线段表示本发明中的方法，其不需复制编码数据，而藉由重组编码数据并根据已知位信息排除部分路径，以 搜寻剩下的可能路径。
以对照图2所示的内容以及前述的数值范例中，共有三段共50 位(6+28+16)的数据C来说，第一类译码方法在复制两次后需要进行150 阶的搜寻，第二类译码方法在复制一次后需要进行100阶的搜寻，而本发 明在重组后仅需进行28阶(6+6+16)的搜寻。就封包错误率而言，本发明 与第一类解码方法相较有明显的下降。与第二类解码方法相较，则在搜寻阶数大幅下降下仍有相同的表现。
因此，本发明的数据译码电路可利用咬尾卷积码的特性降低搜 寻阶数，并同时维持解码的效能。数据译码电路的功耗将可大幅降低， 进而使数据接收装置更为省电。
请参照图7。图7为本发明一实施例中，一种数据译码方法700 的流程图。
除前述装置外，本发明另公开一种数据译码方法700，应用于 例如，但不限于图3的数据译码电路150中。数据译码方法700的一实施例 如图7所示，包含下列步骤：
在步骤S710：使数据重组电路400接收经由咬尾卷积码技术编 码的编码数据ED，以依序辨识编码数据包含的第一未知位区段US1、已 知位区段KS以及第二未知位区段US2，进一步依序衔接第二未知位区段 US2与第一未知位区段US1为待译码数据UDD。
在步骤S720：使译码电路410根据维特比算法以及至少一已知 位信息KI，对待译码数据UDD进行译码以产生译码结果DR，其中译码结 果DR包含依序对应第二未知位区段US2与第一未知位区段US1的第二已 译码位区段DS2以及第一已译码位区段DS1。
在步骤S730：使数据还原电路420依序衔接第一已译码位区段 DS1、对应已知位区段KS的已知译码位区段KD以及第二译码位区段DS2， 以产生译码数据DD。
请参照图8。图8为本发明一实施例中，图7的步骤S720中，用 以对待译码数据UDD进行译码的译码流程800的流程图。译码流程800的一 实施例如图8所示，包含下列步骤：
在步骤S810：译码电路410判断是否完成对应最后位的所有状 态的搜寻。
在步骤S820：当尚未完成对应最后位的所有状态的搜寻时，译 码电路410进一步根据已知位信息KI判断当下位是否为已知。
在步骤S830：在当下位为已知时，译码电路410在依当下位的 数值设置对应状态的一半为无效。
在步骤S840：在步骤S820判断当下位为未知或是在步骤S830后， 译码电路410判断当下位未被设置为无效的状态中，任一当下可能状态所 对应的二前导状态是否至少其中之一为有效。
在步骤S850：在二前导状态均无效时，译码电路410设置当下 可能状态为无效，并设置对应的累积度量值为最小。
在步骤S860：在二前导状态至少其中之一为有效时，译码电路 410设置当下可能状态为有效，以分别计算当下可能状态对应二前导状态 的累积度量值。
在步骤S870：译码电路410自二前导状态的累积度量值中选择 较大累积度量值作为当下可能状态的累积度量值，且选择对应较大累积 度量值的前导状态作为幸存路径。
在步骤S880：在步骤S850以及S870后，译码电路410判断是否完 成所有状态的搜寻。当尚未完成所有状态的搜寻时，流程将回至步骤S840 继续对未完成搜寻的状态进行搜寻。当已完成所有状态的搜寻时，流程 将进入步骤S890。
在步骤S890：译码电路410判断当下位是否为最后一位。
在步骤S895：当当下位并非最后一位时，译码电路410使下一 位作为当下位进行搜寻程序。
当步骤S890判断当下位是最后一位，或是步骤S895结束后，流 程将回至步骤S810进行判断。
当步骤S810判断已完成对应最后位的所有状态的搜寻时，流程 将进行至步骤S815，译码电路410根据幸存路径回溯产生译码结果DR。
需注意的是，上述的实施方式仅为一范例。在其他实施例中， 本领域的通常知识者当可在不违背本发明的精神下进行更动。
综合上述，本发明中的数据译码装置及方法利用咬尾卷积码的 特性降低搜寻阶数，并同时维持解碼的效能。数据译码电路的功耗将可 大幅降低，进而使数据接收装置更为省电。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定 本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容 对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求 的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利 要求书所界定者为准。

Claims (10)

1.一种数据译码电路，其特征在于，包含：
一数据重组电路，配置以接收经由咬尾卷积码技术编码的一编码数据，以依序辨识该编码数据包含的一第一未知位区段、一已知位区段以及一第二未知位区段，进一步依序衔接该第二未知位区段与该第一未知位区段为一待译码数据；
一译码电路，配置以根据一维特比算法以及至少一已知位信息，对该待译码数据进行译码以产生一译码结果，其中该译码结果包含依序对应该第二未知位区段与该第一未知位区段的一第二已译码位区段以及一第一已译码位区段；以及
一数据还原电路，配置以依序衔接该第一已译码位区段、对应该已知位区段之一已知译码位区段以及该第二译码位区段，以产生一译码数据。
2.如权利要求1所述的数据译码电路，其特征在于，该编码数据是由具有一缓存器长度的一数据编码装置，根据一待编码数据产生，且该待编码数据包含一第一待编码位区段、一第二待编码位区段以及一第三待编码位区段，其中该第一待编码位区段以及该第三待编码位区段分别为一未知位区段，该第二待编码位区段为一已知位区段并对应在该已知位信息；
其中该数据编码装置藉由一编码率，根据该第一待编码位区段以及该第二待编码位区段中邻接于该第一待编码位区段且长度相当于该缓存器长度的一第一部分产生该第一未知位区段，根据该第二待编码位区段中该第一部分外的一第二部分产生该已知位区段，以及根据该第三待编码位区段产生该第二未知位区段。
3.如权利要求2所述的数据译码电路，其特征在于，该第一待编码位区段包含一系统帧编号以及一超系统帧编号，该第三待编码位区段包含一循环冗余校验码。
4.如权利要求2所述的数据译码电路，其特征在于，该译码电路配置以根据该第二待编码位区段中邻接于该第三待编码位区段且长度相当于该缓存器长度的部分设定一初始搜寻状态，依序将该待译码数据的各多位字节设为一当下位，以进行一搜寻程序，该搜寻程序包含：
根据该已知位信息，判断该当下位是否为已知；
在该当下位为已知时，在该当下位为0时设置对应该当下位的多位状态的后半为无效并设置对应的一累积度量值为最小，并在该当下位为1时设置对应该当下位的该多位状态的前半为无效并设置对应的该累积度量值为最小；
在该当下位为已知或未知时，判断该当下位未被设置为无效的该多位状态中，任一当下可能状态所对应的二前导状态是否至少其中之一为有效；
在该二前导状态均无效时，设置该当下可能状态为无效，并设置对应的该累积度量值为最小；
在该二前导状态至少其中之一为有效时，设置该当下可能状态为有效，以分别计算该当下可能状态对应有效的该二前导状态的该累积度量值，并自该二前导状态的该累积度量值中选择一较大累积度量值作为该当下可能状态的该累积度量值，且选择对应该较大累积度量值的该前导状态作为一幸存路径；以及
当所有该多位状态已决定且对应的该累积度量值已产生，使该当下位的下一位作为该当下位进行该搜寻程序。
5.如权利要求4所述的数据译码电路，其特征在于，该译码电路更配置以在该待译码数据的所有该多位均完成该搜寻程序后，根据该幸存路径回溯产生该译码结果。
6.一种数据译码方法，应用于一数据译码电路中，其特征在于，包含：
使一数据重组电路接收经由咬尾卷积码技术编码的一编码数据，以依序辨识该编码数据包含的一第一未知位区段、一已知位区段以及一第二未知位区段，进一步依序衔接该第二未知位区段与该第一未知位区段为一待译码数据；
使一译码电路根据一维特比算法以及至少一已知位信息，对该待译码数据进行译码以产生一译码结果，其中该译码结果包含依序对应该第二未知位区段与该第一未知位区段的一第二已译码位区段以及一第一已译码位区段；以及
使一数据还原电路依序衔接该第一已译码位区段、对应该已知位区段之一已知译码位区段以及该第二译码位区段，以产生一译码数据。
7.如权利要求6所述的数据译码方法，其特征在于，该编码数据是由具有一缓存器长度的一数据编码装置，根据一待编码数据产生，且该待编码数据包含一第一待编码位区段、一第二待编码位区段以及一第三待编码位区段，其中该第一待编码位区段以及该第三待编码位区段分别为一未知位区段，该第二待编码位区段为一已知位区段并对应于该已知位信息；
其中该数据编码装置藉由一编码率，根据该第一待编码位区段以及该第二待编码位区段中邻接于该第一待编码位区段且长度相当于该缓存器长度的一第一部分产生该第一未知位区段，根据该第二待编码位区段中该第一部分外的一第二部分产生该已知位区段，以及根据该第三待编码位区段产生该第二未知位区段。
8.如权利要求7所述的数据译码方法，其特征在于，该第一待编码位区段包含一系统帧编号以及一超系统帧编号，该第三待编码位区段包含一循环冗余校验码。
9.如权利要求7所述的数据译码方法，其特征在于，还包含：
使该译码电路根据该第二待编码位区段中邻接于该第三待编码位区段且长度相当于该缓存器长度的部分设定一初始搜寻状态，依序将该待译码数据的各多位字节设为一当下位，以进行一搜寻程序，该搜寻程序包含：
根据该已知位信息，判断该当下位是否为已知；
在该当下位为已知时，在该当下位为0时设置对应该当下位的多位状态的后半为无效并设置对应的一累积度量值为最小，并在该当下位为1时设置对应该当下位的该多位状态的前半为无效并设置对应的该累积度量值为最小；
在该当下位为已知或未知时，判断该当下位未被设置为无效的该多位状态中，任一当下可能状态所对应的二前导状态是否至少其中之一为有效；
在该二前导状态均无效时，设置该当下可能状态为无效，并设置对应的该累积度量值为最小；
在该二前导状态至少其中之一为有效时，设置该当下可能状态为有效，以分别计算该当下可能状态对应有效的该二前导状态的该累积度量值，并自该二前导状态的该累积度量值中选择一较大累积度量值作为该当下可能状态的该累积度量值，且选择对应该较大累积度量值的该前导状态作为一幸存路径；以及
当所有该多位状态已决定且对应的该累积度量值已产生，使该当下位的下一位作为该当下位进行该搜寻程序。
10.如权利要求9所述的数据译码方法，其特征在于，还包含：
使该译码电路在该待译码数据的所有该多位均完成该搜寻程序后，根据该幸存路径回溯产生该译码结果。
CN202011082681.2A 2020-10-12 2020-10-12 数据译码电路及方法 Pending CN114337690A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011082681.2A CN114337690A (zh) 2020-10-12 2020-10-12 数据译码电路及方法
TW109136787A TWI760898B (zh) 2020-10-12 2020-10-23 資料解碼電路及方法
US17/345,378 US11290132B1 (en) 2020-10-12 2021-06-11 Data decoding circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011082681.2A CN114337690A (zh) 2020-10-12 2020-10-12 数据译码电路及方法

Publications (1)

Publication Number Publication Date
CN114337690A true CN114337690A (zh) 2022-04-12

Family

ID=80855417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011082681.2A Pending CN114337690A (zh) 2020-10-12 2020-10-12 数据译码电路及方法

Country Status (3)

Country Link
US (1) US11290132B1 (zh)
CN (1) CN114337690A (zh)
TW (1) TWI760898B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
US6199190B1 (en) 1998-02-11 2001-03-06 Conexant Systems, Inc. Convolution decoding terminated by an error detection block code with distributed parity bits
CN1134131C (zh) * 1999-07-22 2004-01-07 西门子公司 数据比特流的差错保护方法
US6892343B2 (en) 2000-03-27 2005-05-10 Board Of Regents Of The University Of Nebraska System and method for joint source-channel encoding, with symbol decoding and error correction
US6694474B2 (en) * 2001-03-22 2004-02-17 Agere Systems Inc. Channel coding with unequal error protection for multi-mode source coded information
KR100658783B1 (ko) 2006-02-21 2006-12-19 삼성전자주식회사 광 디스크 재생 장치
WO2007104169A1 (en) 2006-03-16 2007-09-20 Eth Zurich Method for decoding digital information encoded with a channel code
US8132085B2 (en) * 2007-09-20 2012-03-06 Intel Corporation Method and apparatus for frame control header decoding using cyclic shifting of bits
US8543895B2 (en) * 2010-02-10 2013-09-24 Qualcomm Incorporated List Viterbi decoding of tail biting convolutional codes
US10476998B2 (en) * 2016-07-11 2019-11-12 Qualcomm Incorporated Reinforced list decoding
TWI672930B (zh) 2018-02-12 2019-09-21 瑞昱半導體股份有限公司 網路資料預測方法、網路資料處理裝置及網路資料處理方法
TWI681639B (zh) * 2018-07-19 2020-01-01 瑞昱半導體股份有限公司 迴旋碼解碼器及迴旋碼解碼方法
TWI690168B (zh) 2018-07-19 2020-04-01 瑞昱半導體股份有限公司 迴旋碼解碼器及迴旋碼解碼方法
CN110798231B (zh) * 2018-08-02 2024-01-30 北京小米松果电子有限公司 咬尾卷积码的译码方法、装置及存储介质

Also Published As

Publication number Publication date
TW202215791A (zh) 2022-04-16
US20220116140A1 (en) 2022-04-14
TWI760898B (zh) 2022-04-11
US11290132B1 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
CN1101997C (zh) 在通信系统中确定速率的方法和设备
EP0970566B1 (en) List output viterbi decoding with crc outer code for multirate signal
US7716565B2 (en) Method and system for decoding video, voice, and speech data using redundancy
CN1292958A (zh) 确定卷积编码通信信道的接收信号质量的方法和系统
CN101431388B (zh) 译码编码数据帧的方法及其译码器
US7480852B2 (en) Method and system for improving decoding efficiency in wireless receivers
US6378106B1 (en) Viterbi decoding using single-wrong-turn correction
US8824564B2 (en) Method and system for redundancy-based decoding of video content
GB2428545A (en) Blind transport format detection with cyclic redundancy check and a variable threshold value
US7346117B2 (en) Turbo decoder
CN110768748B (zh) 回旋码解码器及回旋码解码方法
US10826541B2 (en) Convolutional code decoder and convolutional code decoding method
TWI690168B (zh) 迴旋碼解碼器及迴旋碼解碼方法
CN114337690A (zh) 数据译码电路及方法
CN111934693B (zh) 一种基于分段双crc校验的极化码编译码方法
CN1309471A (zh) 在支路度量计算处理中具有减少的位数的维特比解码器
WO2002052729A2 (en) Decoder, system and method for decoding turbo block codes
CN110768747B (zh) 回旋码解码器及回旋码解码方法
CN110460339B (zh) 卷积码译码的检测方法、装置、存储介质及电子设备
US6700938B1 (en) Method for determining quality of trellis decoded block data
JPH0946241A (ja) ブロック符号復号器
CN1455534A (zh) 可变速率通信系统中的速率检测方法
US20110090994A1 (en) Decoding Method and Associated Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination