JP2006048690A - バス速度を増倍するためのシステム、方法、およびプログラム - Google Patents
バス速度を増倍するためのシステム、方法、およびプログラム Download PDFInfo
- Publication number
- JP2006048690A JP2006048690A JP2005220597A JP2005220597A JP2006048690A JP 2006048690 A JP2006048690 A JP 2006048690A JP 2005220597 A JP2005220597 A JP 2005220597A JP 2005220597 A JP2005220597 A JP 2005220597A JP 2006048690 A JP2006048690 A JP 2006048690A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus
- downstream
- upstream
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System (AREA)
- Complex Calculations (AREA)
Abstract
【解決手段】 このメモリ・システムはメモリ・モジュールのデータ転送速度で動作する少なくとも1つのメモリ・モジュールを備えている。このメモリ・システムはメモリ・コントローラおよび少なくとも1つのメモリ・バスも備えている。このメモリ・バスはメモリ・モジュールのデータ転送速度の4倍のデータ転送速度で動作する。メモリ・コントローラおよびメモリ・モジュールはメモリ・バスを介し、パケット型のマルチ転送インターフェースによって相互接続されている。
【選択図】 図8
Description
2A 2次ステーション
2B 2次ステーション
2C 2次ステーション
2D 2次ステーション
2E 2次ステーション
2F 2次ステーション
3A モデム
3B モデム
10 メモリ・システム
12 バッファ
20 メモリ・コントローラ
30 クロック・バッファ
402 メモリ・コントローラ
406 バス・コンバータ
408 メモリ・バス
410 少なくとも1つの登録済みDIMM
802 メモリ・コントローラ
804 約50本のワイヤ
806 約50本のワイヤ
902 アップストリーム・バス
904 ダウンストリーム・バス
1002 バッファ
1006 前面図
1008 背面図
1302 予備ビット
1304 E:ECCチェック・ビット
1306 D:書き込みデータ・ビット
1308 C:コマンド・ビット
Claims (20)
- バス速度を増倍するためのメモリ・システムであって、
所与のデータ転送速度で動作する少なくとも1つのメモリ・モジュールと、
メモリ・コントローラと、
メモリ・モジュールの前記データ転送速度の4倍のデータ転送速度で動作する少なくとも1つのメモリ・バスとを備え、
前記メモリ・コントローラおよび前記メモリ・モジュールが前記メモリ・バスを介し、パケット型のマルチ転送インターフェースによって相互接続されている、
メモリ・システム。 - 前記パケット型のマルチ転送インターフェースはバス・レベルのエラー・コードの障害を検出・訂正する機能を備えている、
請求項1に記載のメモリ・システム。 - 前記メモリ・バスは一方向性バスを含んでいる、
請求項1に記載のメモリ・システム。 - 前記一方向性バスはアップストリーム・メモリ・バスおよびダウンストリーム・メモリ・バスを含んでいる、
請求項3に記載のメモリ・システム。 - 前記アップストリーム・メモリ・バスは23個の信号および1個のクロックを含んでいる、
請求項4に記載のメモリ・システム。 - 前記23個の信号は非平衡型であり、前記クロックは平衡型である、
請求項5に記載のメモリ・システム。 - 前記ダウンストリーム・メモリ・バスは22個の信号および1個のクロックを含んでいる、
請求項4に記載のメモリ・システム。 - 前記22個の信号は非平衡型であり、前記クロックは平衡型である、
請求項7に記載のメモリ・システム。 - 前記アップストリーム・メモリ・バスおよび前記ダウンストリーム・メモリ・バスは少なくとも1つの予備のビット・レーンを備えている、
請求項4に記載のメモリ・システム。 - 前記予備のビット・レーンは予備のビット用だけに使用され、別の機能用に割り当てられない、
請求項9に記載のメモリ・システム。 - 前記メモリ・バスはアップストリーム・メモリ・バスおよびダウンストリーム・メモリ・バスを備えており、
前記アップストリーム・メモリ・バスおよび前記ダウンストリーム・メモリ・バスは合わせて45個の非平衡型の高速信号および2個の平衡型クロックを含んでいる、
請求項1に記載のメモリ・システム。 - 前記メモリ・モジュールの各々はメモリ・バスとメモリ・モジュールとの間で信号を変換するバス・ツー・バス型コンバータを備えている、
請求項1に記載のメモリ・システム。 - 前記メモリ・モジュールは前記メモリ・コントローラに対してスレーブ装置として動作する、
請求項1に記載のメモリ・システム。 - メモリ・モジュールが少なくとも2つ存在する場合、前記メモリ・モジュールの一方は前記メモリ・コントローラに直接に接続されており、前記メモリ・モジュールの他方は前記メモリ・コントローラにカスケード接続されている、
請求項1に記載のメモリ・システム。 - 前記メモリ・モジュールはバスを再駆動する機能を備えている、
請求項1に記載のメモリ・システム。 - 少なくとも1つのメモリ・モジュールと、
メモリ・コントローラと、
少なくとも1つのバスとを備え、
前記メモリ・コントローラと前記メモリ・モジュールとは前記バスを介しパケット型のマルチ転送インターフェースによって直接に相互接続されている、
メモリ・システム。 - 少なくとも1つのメモリ・モジュールと、
メモリ・コントローラと、
少なくとも1つのバスとを備え、
前記メモリ・コントローラと前記メモリ・モジュールとは前記バスを介しパケット型のマルチ転送非平衡信号伝送インターフェースによって直接に相互接続されている、
メモリ・システム。 - バス速度を増倍するための方法であって、
所与のデータ転送速度の4倍のデータ転送速度で動作しているダウンストリーム・メモリ・バスから、ビット列から成るダウンストリーム・フレームを受信するのに応答して、
受信した、ビット列から成る前記ダウンストリーム・フレームを前記ダウンストリーム・メモリ・バス上の次のメモリ・モジュールへ転送するステップと、
受信した前記ダウンストリーム・フレームをメモリ・モジュールの前記データ転送速度に変換するステップと、
前記変換に応答して前記ダウンストリーム・フレームを処理するステップと、
前記アップストリーム・メモリ・バスからビット列から成るアップストリーム・フレームを受信するのに応答して、
受信した、ビット列から成る前記アップストリーム・フレームを前記アップストリーム・メモリ・バス上の先行するメモリ・モジュールまたはコントローラへ転送するステップと
を備えた
方法。 - 所与のデータ転送速度の4倍のデータ転送速度で動作しているダウンストリーム・メモリ・バスから、ビット列から成るダウンストリーム・フレームを受信するのに応答して、
受信した、ビット列から成る前記ダウンストリーム・フレームを前記ダウンストリーム・メモリ・バス上の次のメモリ・モジュールへ転送するステップと、
受信した前記ダウンストリーム・フレームをメモリ・モジュールの前記データ転送速度に変換するステップと、
前記変換に応答して前記ダウンストリーム・フレームを処理するステップと、
前記アップストリーム・メモリ・バスから、ビット列から成るアップストリーム・フレームを受信するのに応答して、
受信した、ビット列から成る前記アップストリーム・フレームを前記アップストリーム・メモリ・バス上の先行するメモリ・モジュールまたはコントローラへ転送するステップとをコンピュータに実行させる命令群を含んでいる、
プログラム。 - 前記アップストリーム・メモリ・バスおよび前記ダウンストリーム・メモリ・バスの一方または双方がエラー・コードを検出・訂正するビット列を含んでいる、
請求項19に記載のプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/903,182 US20060036826A1 (en) | 2004-07-30 | 2004-07-30 | System, method and storage medium for providing a bus speed multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006048690A true JP2006048690A (ja) | 2006-02-16 |
Family
ID=35466455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005220597A Pending JP2006048690A (ja) | 2004-07-30 | 2005-07-29 | バス速度を増倍するためのシステム、方法、およびプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060036826A1 (ja) |
EP (1) | EP1628225A3 (ja) |
JP (1) | JP2006048690A (ja) |
KR (1) | KR100843491B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164787A (ja) * | 2005-12-09 | 2007-06-28 | Samsung Electronics Co Ltd | メモリシステム |
JP2009528588A (ja) * | 2006-02-27 | 2009-08-06 | トレック・2000・インターナショナル・リミテッド | カスケードメモリのための方法及び装置 |
JP2014078281A (ja) * | 2014-02-04 | 2014-05-01 | Ps4 Luxco S A R L | メモリモジュールおよびそのレイアウト方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
US7389375B2 (en) * | 2004-07-30 | 2008-06-17 | International Business Machines Corporation | System, method and storage medium for a multi-mode memory buffer device |
US7224595B2 (en) * | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
US20060047463A1 (en) * | 2004-08-24 | 2006-03-02 | Sivaram A T | Bit synchronization for high-speed serial device testing |
US7512762B2 (en) * | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7305574B2 (en) * | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US20060095620A1 (en) * | 2004-10-29 | 2006-05-04 | International Business Machines Corporation | System, method and storage medium for merging bus data in a memory subsystem |
US7441060B2 (en) * | 2004-10-29 | 2008-10-21 | International Business Machines Corporation | System, method and storage medium for providing a service interface to a memory system |
US7299313B2 (en) * | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
US7277988B2 (en) * | 2004-10-29 | 2007-10-02 | International Business Machines Corporation | System, method and storage medium for providing data caching and data compression in a memory subsystem |
US7478259B2 (en) * | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
EP2070030A1 (de) * | 2006-09-29 | 2009-06-17 | ABB Research Ltd. | Automatisches geräteregistrierungssystem mit barcode-erkennung und wartungs informationsgenerierung |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US8131903B2 (en) * | 2007-04-30 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Multi-channel memory connection system and method |
US7979616B2 (en) * | 2007-06-22 | 2011-07-12 | International Business Machines Corporation | System and method for providing a configurable command sequence for a memory interface device |
US7624244B2 (en) * | 2007-06-22 | 2009-11-24 | International Business Machines Corporation | System for providing a slow command decode over an untrained high-speed interface |
US8019949B2 (en) | 2007-06-27 | 2011-09-13 | International Business Machines Corporation | High capacity memory subsystem architecture storing interleaved data for reduced bus speed |
US8037258B2 (en) | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for dual-mode memory chip for high capacity memory subsystem |
US7921271B2 (en) | 2007-06-27 | 2011-04-05 | International Business Machines Corporation | Hub for supporting high capacity memory subsystem |
US8037272B2 (en) | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for memory chip for high capacity memory subsystem supporting multiple speed bus |
US7809913B2 (en) | 2007-06-27 | 2010-10-05 | International Business Machines Corporation | Memory chip for high capacity memory subsystem supporting multiple speed bus |
US8037270B2 (en) | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for memory chip for high capacity memory subsystem supporting replication of command data |
US7996641B2 (en) | 2007-06-27 | 2011-08-09 | International Business Machines Corporation | Structure for hub for supporting high capacity memory subsystem |
US7822936B2 (en) * | 2007-06-27 | 2010-10-26 | International Business Machines Corporation | Memory chip for high capacity memory subsystem supporting replication of command data |
US7818512B2 (en) | 2007-06-27 | 2010-10-19 | International Business Machines Corporation | High capacity memory subsystem architecture employing hierarchical tree configuration of memory modules |
US7921264B2 (en) | 2007-06-27 | 2011-04-05 | International Business Machines Corporation | Dual-mode memory chip for high capacity memory subsystem |
US8055976B2 (en) * | 2007-08-13 | 2011-11-08 | International Business Machines Corporation | System and method for providing error correction and detection in a memory system |
US20090119114A1 (en) * | 2007-11-02 | 2009-05-07 | David Alaniz | Systems and Methods for Enabling Customer Service |
US7804735B2 (en) * | 2008-02-29 | 2010-09-28 | Qualcomm Incorporated | Dual channel memory architecture having a reduced interface pin requirements using a double data rate scheme for the address/control signals |
US9542343B2 (en) | 2012-11-29 | 2017-01-10 | Samsung Electronics Co., Ltd. | Memory modules with reduced rank loading and memory systems including same |
KR102238717B1 (ko) | 2014-10-27 | 2021-04-09 | 삼성전자주식회사 | 메모리 시스템 및 이의 동작 방법 |
WO2016175793A1 (en) * | 2015-04-29 | 2016-11-03 | Hewlett Packard Enterprise Development Lp | Communication interface for memory device |
KR20180033368A (ko) * | 2016-09-23 | 2018-04-03 | 삼성전자주식회사 | 케스-케이드 연결 구조로 레퍼런스 클록을 전달하는 스토리지 장치들을 포함하는 전자 장치 |
US10373658B2 (en) | 2017-06-30 | 2019-08-06 | SK Hynix Inc. | Semiconductor modules |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001222472A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Ltd | 記憶素子及びそれを用いた記憶装置 |
JP2002007308A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | メモリバスシステムおよび信号線の接続方法 |
JP2002063791A (ja) * | 2000-08-21 | 2002-02-28 | Mitsubishi Electric Corp | 半導体記憶装置およびメモリシステム |
JP2004139552A (ja) * | 2002-08-23 | 2004-05-13 | Elpida Memory Inc | メモリシステム及びデータ伝送方法 |
Family Cites Families (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028675A (en) * | 1973-05-14 | 1977-06-07 | Hewlett-Packard Company | Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system |
US3825904A (en) * | 1973-06-08 | 1974-07-23 | Ibm | Virtual memory system |
US4135240A (en) * | 1973-07-09 | 1979-01-16 | Bell Telephone Laboratories, Incorporated | Protection of data file contents |
US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
US4833605A (en) * | 1984-08-16 | 1989-05-23 | Mitsubishi Denki Kabushiki Kaisha | Cascaded information processing module having operation unit, parallel port, and serial port for concurrent data transfer and data processing |
US4683555A (en) * | 1985-01-22 | 1987-07-28 | Texas Instruments Incorporated | Serial accessed semiconductor memory with reconfigureable shift registers |
US4740916A (en) * | 1985-12-19 | 1988-04-26 | International Business Machines Corporation | Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus |
US4723120A (en) * | 1986-01-14 | 1988-02-02 | International Business Machines Corporation | Method and apparatus for constructing and operating multipoint communication networks utilizing point-to point hardware and interfaces |
SE454920B (sv) * | 1986-10-03 | 1988-06-06 | Ellemtel Utvecklings Ab | Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen |
DE3767984D1 (de) * | 1986-10-16 | 1991-03-14 | Siemens Ag | Verfahren und anordnung zur versorgung einer taktleitung mit einem von zwei taktsignalen in abhaengigkeit vom pegel eines der beiden taktsignale. |
US4803485A (en) * | 1987-03-23 | 1989-02-07 | Amp Incorporated | Lan communication system and medium adapter for use therewith |
US4943984A (en) * | 1988-06-24 | 1990-07-24 | International Business Machines Corporation | Data processing system parallel data bus having a single oscillator clocking apparatus |
JP3038781B2 (ja) * | 1989-04-21 | 2000-05-08 | 日本電気株式会社 | メモリアクセス制御回路 |
US5206946A (en) * | 1989-10-27 | 1993-04-27 | Sand Technology Systems Development, Inc. | Apparatus using converters, multiplexer and two latches to convert SCSI data into serial data and vice versa |
JP2724893B2 (ja) * | 1989-12-28 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路装置 |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
EP0463973A3 (en) * | 1990-06-29 | 1993-12-01 | Digital Equipment Corp | Branch prediction in high performance processor |
CA2045789A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Granularity hint for translation buffer in high performance processor |
US5287531A (en) * | 1990-10-31 | 1994-02-15 | Compaq Computer Corp. | Daisy-chained serial shift register for determining configuration of removable circuit boards in a computer system |
US5214747A (en) * | 1990-12-24 | 1993-05-25 | Eastman Kodak Company | Segmented neural network with daisy chain control |
US5347270A (en) * | 1991-12-27 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of testing switches and switching circuit |
US5387911A (en) * | 1992-02-21 | 1995-02-07 | Gleichert; Marc C. | Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver |
US5715407A (en) * | 1992-03-06 | 1998-02-03 | Rambus, Inc. | Process and apparatus for collision detection on a parallel bus by monitoring a first line of the bus during even bus cycles for indications of overlapping packets |
EP0567707A1 (en) * | 1992-04-30 | 1993-11-03 | International Business Machines Corporation | Implementation of column redundancy in a cache memory architecture |
JPH08500687A (ja) * | 1992-08-10 | 1996-01-23 | モノリシック・システム・テクノロジー・インコーポレイテッド | ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース |
US5611055A (en) * | 1994-09-27 | 1997-03-11 | Novalink Technologies | Method and apparatus for implementing a PCMCIA auxiliary port connector for selectively communicating with peripheral devices |
US6170047B1 (en) * | 1994-11-16 | 2001-01-02 | Interactive Silicon, Inc. | System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities |
US6002411A (en) * | 1994-11-16 | 1999-12-14 | Interactive Silicon, Inc. | Integrated video and memory controller with data processing and graphical processing capabilities |
US5513135A (en) * | 1994-12-02 | 1996-04-30 | International Business Machines Corporation | Synchronous memory packaged in single/dual in-line memory module and method of fabrication |
US5629685A (en) * | 1995-02-23 | 1997-05-13 | International Business Machines Corporation | Segmentable addressable modular communication network hubs |
WO2002029600A2 (de) * | 2000-10-06 | 2002-04-11 | Pact Informationstechnologie Gmbh | Zellenarordnung mit segmentierterwischenzellstruktur |
US5764155A (en) * | 1996-04-03 | 1998-06-09 | General Electric Company | Dynamic data exchange server |
JP3710198B2 (ja) * | 1996-04-18 | 2005-10-26 | 沖電気工業株式会社 | Stm−n信号の誤り訂正符号化・復号化方法、stm−n信号の誤り訂正符号化回路及びstm−n信号の誤り訂正復号化回路 |
US5661677A (en) * | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
US6292903B1 (en) * | 1997-07-09 | 2001-09-18 | International Business Machines Corporation | Smart memory interface |
US6011732A (en) * | 1997-08-20 | 2000-01-04 | Micron Technology, Inc. | Synchronous clock generator including a compound delay-locked loop |
US6378018B1 (en) * | 1997-10-10 | 2002-04-23 | Intel Corporation | Memory device and system including a low power interface |
US6096091A (en) * | 1998-02-24 | 2000-08-01 | Advanced Micro Devices, Inc. | Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip |
US5870325A (en) * | 1998-04-14 | 1999-02-09 | Silicon Graphics, Inc. | Memory system with multiple addressing and control busses |
US6173382B1 (en) * | 1998-04-28 | 2001-01-09 | International Business Machines Corporation | Dynamic configuration of memory module using modified presence detect data |
US6170059B1 (en) * | 1998-07-10 | 2001-01-02 | International Business Machines Corporation | Tracking memory modules within a computer system |
US6260127B1 (en) * | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
US6587912B2 (en) * | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6442698B2 (en) * | 1998-11-04 | 2002-08-27 | Intel Corporation | Method and apparatus for power management in a memory subsystem |
US6349390B1 (en) * | 1999-01-04 | 2002-02-19 | International Business Machines Corporation | On-board scrubbing of soft errors memory module |
US6233639B1 (en) * | 1999-01-04 | 2001-05-15 | International Business Machines Corporation | Memory card utilizing two wire bus |
JP3275867B2 (ja) * | 1999-01-26 | 2002-04-22 | 日本電気株式会社 | スキャンテスト回路及びスキャンテスト回路を含む半導体集積回路及びスキャンテスト回路を搭載した半導体集積回路試験用基板 |
US6357018B1 (en) * | 1999-01-26 | 2002-03-12 | Dell Usa, L.P. | Method and apparatus for determining continuity and integrity of a RAMBUS channel in a computer system |
US6115278A (en) * | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
US6564329B1 (en) * | 1999-03-16 | 2003-05-13 | Linkup Systems Corporation | System and method for dynamic clock generation |
US6393528B1 (en) * | 1999-06-30 | 2002-05-21 | International Business Machines Corporation | Optimized cache allocation algorithm for multiple speculative requests |
US6839393B1 (en) * | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
US6549971B1 (en) * | 1999-08-26 | 2003-04-15 | International Business Machines Corporation | Cascaded differential receiver circuit |
JP4317296B2 (ja) * | 1999-09-17 | 2009-08-19 | 株式会社ターボデータラボラトリー | 並列コンピュータのアーキテクチャおよびこのアーキテクチャを利用した情報処理ユニット |
US6262493B1 (en) * | 1999-10-08 | 2001-07-17 | Sun Microsystems, Inc. | Providing standby power to field replaceable units for electronic systems |
US6889284B1 (en) * | 1999-10-19 | 2005-05-03 | Intel Corporation | Method and apparatus for supporting SDRAM memory |
US6513091B1 (en) * | 1999-11-12 | 2003-01-28 | International Business Machines Corporation | Data routing using status-response signals |
US6557069B1 (en) * | 1999-11-12 | 2003-04-29 | International Business Machines Corporation | Processor-memory bus architecture for supporting multiple processors |
US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
US6910146B2 (en) * | 1999-12-31 | 2005-06-21 | Intel Corporation | Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings |
US6219288B1 (en) * | 2000-03-03 | 2001-04-17 | International Business Machines Corporation | Memory having user programmable AC timings |
JP4569912B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリシステム |
JP2001290697A (ja) * | 2000-04-06 | 2001-10-19 | Hitachi Ltd | 情報処理システム |
US6704842B1 (en) * | 2000-04-12 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Multi-processor system with proactive speculative data transfer |
US6546359B1 (en) * | 2000-04-24 | 2003-04-08 | Sun Microsystems, Inc. | Method and apparatus for multiplexing hardware performance indicators |
US6721944B2 (en) * | 2000-05-31 | 2004-04-13 | Sun Microsystems, Inc. | Marking memory elements based upon usage of accessed information during speculative execution |
US6697919B2 (en) * | 2000-06-10 | 2004-02-24 | Hewlett-Packard Development Company, L.P. | System and method for limited fanout daisy chaining of cache invalidation requests in a shared-memory multiprocessor system |
US6611905B1 (en) * | 2000-06-29 | 2003-08-26 | International Business Machines Corporation | Memory interface with programable clock to output time based on wide range of receiver loads |
US6738836B1 (en) * | 2000-08-31 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Scalable efficient I/O port protocol |
US6553450B1 (en) * | 2000-09-18 | 2003-04-22 | Intel Corporation | Buffer to multiply memory interface |
US6625687B1 (en) * | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US6625685B1 (en) * | 2000-09-20 | 2003-09-23 | Broadcom Corporation | Memory controller with programmable configuration |
US6532525B1 (en) * | 2000-09-29 | 2003-03-11 | Ati Technologies, Inc. | Method and apparatus for accessing memory |
US6510100B2 (en) * | 2000-12-04 | 2003-01-21 | International Business Machines Corporation | Synchronous memory modules and memory systems with selectable clock termination |
US6993612B2 (en) * | 2000-12-07 | 2006-01-31 | Micron Technology, Inc. | Arbitration method for a source strobed bus |
US6834355B2 (en) * | 2000-12-15 | 2004-12-21 | Intel Corporation | Circuit in which the time delay of an input clock signal is dependent only on its logic phase width and a ratio of capacitances |
TW527537B (en) * | 2001-01-03 | 2003-04-11 | Leadtek Research Inc | Conversion device of SDR and DDR, and interface card, motherboard and memory module interface using the same |
US6625702B2 (en) * | 2001-04-07 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Memory controller with support for memory modules comprised of non-homogeneous data width RAM devices |
US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
US6766389B2 (en) * | 2001-05-18 | 2004-07-20 | Broadcom Corporation | System on a chip for networking |
US7248585B2 (en) * | 2001-10-22 | 2007-07-24 | Sun Microsystems, Inc. | Method and apparatus for a packet classifier |
US6775747B2 (en) * | 2002-01-03 | 2004-08-10 | Intel Corporation | System and method for performing page table walks on speculative software prefetch operations |
US6741096B2 (en) * | 2002-07-02 | 2004-05-25 | Lsi Logic Corporation | Structure and methods for measurement of arbitration performance |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP2004093462A (ja) * | 2002-09-02 | 2004-03-25 | Oki Electric Ind Co Ltd | 半導体集積回路とその試験方法 |
US20040117588A1 (en) * | 2002-12-12 | 2004-06-17 | International Business Machines Corporation | Access request for a data processing system having no system memory |
US6978416B2 (en) * | 2002-12-19 | 2005-12-20 | International Business Machines Corporation | Error correction with low latency for bus structures |
US7308524B2 (en) * | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
DE112004000821B4 (de) * | 2003-05-13 | 2016-12-01 | Advanced Micro Devices, Inc. | System mit einem Hauptrechner, der mit mehreren Speichermodulen über eine serielle Speicherverbindung verbunden ist |
KR100500454B1 (ko) * | 2003-07-28 | 2005-07-12 | 삼성전자주식회사 | 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템 |
US20050050237A1 (en) * | 2003-08-28 | 2005-03-03 | Jeddeloh Joseph M. | Memory module and method having on-board data search capabilities and processor-based system using such memory modules |
US7136958B2 (en) * | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
US7194593B2 (en) * | 2003-09-18 | 2007-03-20 | Micron Technology, Inc. | Memory hub with integrated non-volatile memory |
US20050080581A1 (en) * | 2003-09-22 | 2005-04-14 | David Zimmerman | Built-in self test for memory interconnect testing |
US7113418B2 (en) * | 2003-11-04 | 2006-09-26 | Hewlett-Packard Development Company, L.P. | Memory systems and methods |
US7155623B2 (en) * | 2003-12-03 | 2006-12-26 | International Business Machines Corporation | Method and system for power management including local bounding of device group power consumption |
US7752470B2 (en) * | 2003-12-03 | 2010-07-06 | International Business Machines Corporation | Method and system for power management including device controller-based device use evaluation and power-state control |
JP4085389B2 (ja) * | 2003-12-24 | 2008-05-14 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 |
US7181584B2 (en) * | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
-
2004
- 2004-07-30 US US10/903,182 patent/US20060036826A1/en not_active Abandoned
-
2005
- 2005-07-08 KR KR1020050061692A patent/KR100843491B1/ko not_active IP Right Cessation
- 2005-07-21 EP EP05106701A patent/EP1628225A3/en not_active Withdrawn
- 2005-07-29 JP JP2005220597A patent/JP2006048690A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001222472A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Ltd | 記憶素子及びそれを用いた記憶装置 |
JP2002007308A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | メモリバスシステムおよび信号線の接続方法 |
JP2002063791A (ja) * | 2000-08-21 | 2002-02-28 | Mitsubishi Electric Corp | 半導体記憶装置およびメモリシステム |
JP2004139552A (ja) * | 2002-08-23 | 2004-05-13 | Elpida Memory Inc | メモリシステム及びデータ伝送方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164787A (ja) * | 2005-12-09 | 2007-06-28 | Samsung Electronics Co Ltd | メモリシステム |
JP2009528588A (ja) * | 2006-02-27 | 2009-08-06 | トレック・2000・インターナショナル・リミテッド | カスケードメモリのための方法及び装置 |
JP2014078281A (ja) * | 2014-02-04 | 2014-05-01 | Ps4 Luxco S A R L | メモリモジュールおよびそのレイアウト方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1628225A3 (en) | 2008-11-05 |
KR100843491B1 (ko) | 2008-07-04 |
US20060036826A1 (en) | 2006-02-16 |
KR20060049985A (ko) | 2006-05-19 |
EP1628225A2 (en) | 2006-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006048690A (ja) | バス速度を増倍するためのシステム、方法、およびプログラム | |
US7539800B2 (en) | System, method and storage medium for providing segment level sparing | |
US7844771B2 (en) | System, method and storage medium for a memory subsystem command interface | |
US7475316B2 (en) | System, method and storage medium for providing a high speed test interface to a memory subsystem | |
US8140942B2 (en) | System, method and storage medium for providing fault detection and correction in a memory subsystem | |
US7441060B2 (en) | System, method and storage medium for providing a service interface to a memory system | |
US7389375B2 (en) | System, method and storage medium for a multi-mode memory buffer device | |
US8296541B2 (en) | Memory subsystem with positional read data latency | |
US20230307026A1 (en) | High performance, non-volatile memory module | |
US8359521B2 (en) | Providing a memory device having a shared error feedback pin | |
US8023358B2 (en) | System and method for providing a non-power-of-two burst length in a memory system | |
TWI517174B (zh) | 錯誤檢測方法及包含一或更多個記憶體裝置之系統 | |
US20110258366A1 (en) | Status indication in a system having a plurality of memory devices | |
KR20100075860A (ko) | 데이지-체인 메모리 구성 및 용법 | |
US7624244B2 (en) | System for providing a slow command decode over an untrained high-speed interface | |
US11275650B2 (en) | Systems and methods for performing a write pattern in memory devices | |
US11804251B2 (en) | Ghost command suppression in a half-frequency memory device | |
US20230124182A1 (en) | Systems and methods for centralized address capture circuitry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |