JP2006031830A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006031830A JP2006031830A JP2004209991A JP2004209991A JP2006031830A JP 2006031830 A JP2006031830 A JP 2006031830A JP 2004209991 A JP2004209991 A JP 2004209991A JP 2004209991 A JP2004209991 A JP 2004209991A JP 2006031830 A JP2006031830 A JP 2006031830A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- resistor
- bias voltage
- circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
【課題】周囲の温度変化に応じた適切なリフレッシュ周期で動作可能な半導体記憶装置を提供する。
【解決手段】定電流発生回路10は、温度依存性の小さい抵抗を内部に有し、周囲の温度にかかわらず常に一定のバイアス電圧BIASTを発生させて定電流発生回路11およびバイアス電圧調整回路12へ入力させる。定電流発生回路11は、温度依存性の大きい抵抗を内部に有し、周囲の温度によって変化するバイアス電圧BIASNを発生させてバイアス電圧調整回路12へ入力させる。バイアス電圧調整回路12は、バイアス電圧BIAST,BIASNに基づいて、温度依存性を有するバイアス電圧BIASSを発生させてリングオシレータ13へ入力させる。リングオシレータ13は、バイアス電圧BIASSのレベルに応じて、パルス信号PHY0の発生周期を変化させる。
【選択図】図1
【解決手段】定電流発生回路10は、温度依存性の小さい抵抗を内部に有し、周囲の温度にかかわらず常に一定のバイアス電圧BIASTを発生させて定電流発生回路11およびバイアス電圧調整回路12へ入力させる。定電流発生回路11は、温度依存性の大きい抵抗を内部に有し、周囲の温度によって変化するバイアス電圧BIASNを発生させてバイアス電圧調整回路12へ入力させる。バイアス電圧調整回路12は、バイアス電圧BIAST,BIASNに基づいて、温度依存性を有するバイアス電圧BIASSを発生させてリングオシレータ13へ入力させる。リングオシレータ13は、バイアス電圧BIASSのレベルに応じて、パルス信号PHY0の発生周期を変化させる。
【選択図】図1
Description
この発明は、半導体記憶装置に関し、特にリフレッシュ動作が必要な半導体記憶装置に関する。
最近の情報端末機器や通信機器の小型化、低電圧化に伴い、これらの製品に搭載されている半導体記憶装置に対しても低消費電力化の要求が高まってきている。特に、容易に大容量化ができ、比較的高速なデータの転送ができることで、多機能化が進む情報端末機器に対しての需要が高まってきている。DRAM(Dynamic Random Access Memory)においては、メモリにアクセスしない状態でもデータ保持の為にリフレッシュ動作が必要であるために、消費電力が大きくなってしまうが、このリフレッシュ動作を適切なリフレッシュ周期で行うことによって、消費電力を大幅に低減することができる。
DRAMにおけるリフレッシュ動作では、リフレッシュの対象となるメモリセルの各々において、データの読み出し、増幅および再書き込みが周期的に実行され、記憶データが保持されている。一般的に、リフレッシュ動作においては、行アドレスで選択されたワード線に接続されるメモリセル全てがリフレッシュされる。
また、DRAMではメモリにアクセスがない状態でも記憶データを保持し続ける為のいわゆるセルフリフレッシュモードが備えられている。このセルフリフレッシュモードでは、内部リフレッシュタイマー回路によって自動で周期的に発生されるリフレッシュ信号に応じて、前述のリフレッシュ動作が一定の周期ごとに自動でアドレスを切り替えながら、順次実行されていく。
このような半導体記憶装置のリフレッシュ制御は、例えば、特許文献1〜2に開示されている。
DRAMのセルフリフレッシュ周期は、メモリセルがデータを保持することができる時間で設定され、このデータ保持時間はメモリセルからの電荷リーク量に依存している。DRAMに用いられているプロセスでは、このリーク量が高温になるほど多くなるため、消費電力の観点からいえば、リフレッシュ周期は高温で短く、低温で長くするのが好ましい。ここで、高温とは、一般的に80℃前後あるいはそれ以上の温度を表し、低温とは室温あるいはそれ以下の温度を表している。
しかしながら、従来のDRAMにおけるセルフリフレッシュでは、周囲の温度変化によらずリフレッシュ周期が一定であり、この周期は高温でのデータ保持時間保証のために設定されていたので、低温時においては不必要なリフレッシュ周期でリフレッシュ動作が実行され、実使用状態に近いとされる低温でのリフレッシュ動作時の消費電力が大きくなってしまっていた。
この発明は、これらの問題点を解決するためになされたものであり、周囲の温度変化に応じた適切なリフレッシュ周期で動作可能な半導体記憶装置を提供することを目的とする。
上記の課題を解決するために、本発明に係る半導体記憶装置は、メモリセルに記憶される情報を保持するために周期的にリフレッシュ動作を実行するリフレッシュ制御手段を備え、リフレッシュ制御手段は、温度依存性が大きいNウェル型可変抵抗素子を含みNウェル型可変抵抗素子を用いて周囲の温度に応じて変化する可変電圧を発生させる可変電圧発生手段と、発生された可変電圧に基づき周囲の温度に応じて周期が変化する信号を発生させる信号発生手段とを有する。
本発明に係る半導体記憶装置は、メモリセルに記憶される情報を保持するために周期的にリフレッシュ動作を実行するリフレッシュ制御手段を備え、リフレッシュ制御手段路は、温度依存性が大きいNウェル型可変抵抗素子を含みNウェル型可変抵抗素子を用いて周囲の温度に応じて変化する可変電圧を発生させる可変電圧発生手段と、発生された可変電圧に基づき周囲の温度に応じて周期が変化する信号を発生させる信号発生手段とを有する。従って、周囲の温度変化に応じた適切なリフレッシュ周期で動作可能となる。また、レイアウト面積を低減できる。
<実施の形態1>
以下、本発明の実施の形態1について、図面を参照しながら詳細に説明する。
以下、本発明の実施の形態1について、図面を参照しながら詳細に説明する。
図1は、本実施の形態に係る半導体記憶装置が備えるリフレッシュ制御手段としてのセルフリフレッシュ制御回路1を機能的に説明するためのブロック図である。
図1に示すように、セルフリフレッシュ制御回路1は、定電流発生回路10,11と、バイアス電圧調整回路12と、リングオシレータ13と、カウンター回路14と、リフレッシュ行アドレス発生回路15とを含む。このセルフリフレッシュ制御回路1は、行列状配置された複数のメモリセルを含むメモリセルアレイ(図示しない)に接続され、前記複数のメモリセルに記憶される情報を保持するために周期的にリフレッシュ動作を実行する。
定電流発生回路10は、温度依存性の小さい抵抗(図1では示さない)を内部に有し、周囲の温度にかかわらず常に一定のバイアス電圧BIASTを発生させて定電流発生回路11およびバイアス電圧調整回路12へ入力させる。
定電流発生回路11は、温度依存性の大きい抵抗(図1では示さない)を内部に有し、周囲の温度によって変化するバイアス電圧BIASNを発生させてバイアス電圧調整回路12へ入力させる。具体的には、周囲の温度が低下した場合には、定電流発生回路11から出力されるバイアス電圧BIASNは低下する。
バイアス電圧調整回路12は、定電流発生回路10,11からそれぞれ入力されたバイアス電圧BIAST,BIASNに基づいて、温度依存性を有するバイアス電圧BIASSを発生させてリングオシレータ13へ入力させる。
リングオシレータ13は、パルス信号PHY0を周期的に発生させる発振回路であり、バイアス電圧調整回路12から入力されるバイアス電圧BIASSのレベルに応じて、パルス信号PHY0の発生周期を変化させる。具体的には、リングオシレータ13は、バイアス電圧BIASSが低くなるのに応じてパルス信号PHY0の発生周期を長くする。また、リングオシレータ13は、セルフリフレッシュモードに入ったときに活性化信号SELF−ONを受けて活性化される。
カウンター回路14は、リングオシレータ13から発生されるパルス信号PHY0を所定回数だけカウントし、この回数を超えたときにリフレッシュ信号PHYSを発生させて
リフレッシュ行アドレス発生回路15に入力させる。
リフレッシュ行アドレス発生回路15に入力させる。
リフレッシュ行アドレス発生回路15は、入力されるリフレッシュ信号PHYSに応じてリフレッシュする行アドレスを変更させる回路であり、これらにより、行アドレスを切り替えながら、リフレッシュ動作が順次実行されていく。
以下では、図1に示した定電流発生回路10,11、バイアス電圧調整回路12およびリングオシレータ13の構成について、図2〜6を用いて詳細に説明する。なお、カウンター回路14については、一般に広く用いられているものと同様であるので、ここでの詳細な説明を省略する。また、リフレッシュ行アドレス発生回路15についても、単にカウンター回路14の動作により行アドレスを切り替える回路であるので、ここでの詳細な説明を省略する。
図2は、図1に示した定電流発生回路10の構成を示す回路図である。
図2に示すように、定電流発生回路10は、PチャネルトランジスタP1〜P2と、NチャネルトランジスタN1〜N2と、抵抗R1とを備える。
図2に示すように、PチャネルトランジスタP1のドレインは、外部から与えられる電源を用いた定電源EXVDDに接続される。PチャネルトランジスタP1のソースは、ノードND1を介してNチャネルトランジスタN1のドレインに接続される。NチャネルトランジスタN1のソースは、接地される。抵抗R1の一端は、定電源EXVDDに接続される。抵抗R1の他端は、PチャネルトランジスタP2のドレインに接続される。PチャネルトランジスタP2のソースは、ノードND2を介してNチャネルトランジスタN2のドレインに接続される。NチャネルトランジスタN2のソースは、接地される。
図2において、PチャネルトランジスタP1,P2は互いに同一のサイズを有し、PチャネルトランジスタP1,P2のゲートは、ノードND1を介して、PチャネルトランジスタP1のソースに接続される。すなわち、PチャネルトランジスタP1,P2は、カレントミラー回路を構成している。
また、NチャネルトランジスタN1,N2は互いに同一のサイズを有し、NチャネルトランジスタN1,N2のゲートは、ノードND2を介して、NチャネルトランジスタN2のドレインに接続される。すなわち、NチャネルトランジスタN1,N2は、カレントミラー回路を構成している。
また、ノードND2の電位は、バイアス電圧BIASTとして出力される。
抵抗R1は、ポリシリコンやP+イオン拡散によって形成される温度依存性が小さい抵抗素子である。
図2において、PチャネルトランジスタP1およびNチャネルトランジスタN1には等しい電流が流れる。また、抵抗R1、PチャネルトランジスタP2およびNチャネルトランジスタN2には等しい電流が流れる。バイアス電圧BIASTはこれらの電流値に依存し、これらの電流値は抵抗R1の抵抗値に依存する。上述したように、定電流発生回路10においては、温度変化によって抵抗R1の値がほとんど変化しないため、出力されるバイアス電圧BIASTは、周囲の温度によらずほぼ一定値となる。なお、実際には、バイアス電圧BIASTは周囲の温度によって若干変化するが、後述するような大きな温度依存性を有するバイアス電圧BIASNに比較すると、その影響が無視できる程度に小さいので、本発明においては、バイアス電圧BIASTは一定値をとるとして説明する。
図3は、図1に示した定電流発生回路11の構成を示す回路図である。
図3に示すように、定電流発生回路11は、PチャネルトランジスタP3〜P6と、NチャネルトランジスタN3〜N7と、抵抗R2〜R4とを備える。
図3に示すように、抵抗R2の一端は、内部で降圧された電源を用いた定電源VDDに接続される。抵抗R2の他端は、ノードNR1を介してPチャネルトランジスタP3のドレインに接続される。PチャネルトランジスタP3のソースは、ノードND3を介してNチャネルトランジスタN3のドレインに接続される。NチャネルトランジスタN3のソースは、NチャネルトランジスタN4のドレインに接続される。NチャネルトランジスタN4のソースは、接地される。抵抗R3の一端は、定電源VDDに接続される。抵抗R3の他端は、ノードNR2を介してPチャネルトランジスタP4のドレインに接続される。PチャネルトランジスタP4のソースは、ノードND4を介してNチャネルトランジスタN5のドレインに接続される。NチャネルトランジスタN5のソースは、NチャネルトランジスタN6のドレインに接続される。NチャネルトランジスタN6のソースは、接地される。PチャネルトランジスタP5のドレインは、定電源VDDに接続される。PチャネルトランジスタP5のゲートは、ノードND4を介してPチャネルトランジスタP4のソースに接続される。PチャネルトランジスタP6のドレインは、定電源VDDに接続される。PチャネルトランジスタP6のソースは、ノードND5を介してNチャネルトランジスタN7のドレインに接続される。NチャネルトランジスタN7のソースは、抵抗R4の一端に接続される。抵抗R4の他端は、接地される。
図3において、PチャネルトランジスタP3,P4は互いに同一のサイズを有し、PチャネルトランジスタP3,P4のゲートは、ノードND3を介して、PチャネルトランジスタP3のソースに接続される。すなわち、PチャネルトランジスタP3,P4は、カレントミラー差動アンプを構成している。
また、PチャネルトランジスタP5,P6は互いに同一のサイズを有し、PチャネルトランジスタP5,6のゲートは、ノードND4を介して、PチャネルトランジスタP5のソースに接続される。すなわち、PチャネルトランジスタP5,P6は、カレントミラー差動アンプを構成している。
また、NチャネルトランジスタN3,N5は互いに同一のサイズを有し、NチャネルトランジスタN4,N6は互いに同一のサイズを有する。NチャネルトランジスタN7のゲートは、ノードND5を介して、NチャネルトランジスタN7のドレインに接続される。
NチャネルトランジスタN3,N5のゲートには、定電流発生回路11の動作モードを通常動作モードからテストモードに切り替えるためのテストモード信号TM−JUDGEが、インバータINV1を介して入力される。このテストモード信号TM−JUDGEは、通常動作時には、LレベルとなりNチャネルトランジスタN3,N5を導通させることにより、定電流発生回路11を動作させる。テストモード信号TM−JUDGEは、テストモード時には、HレベルとなりNチャネルトランジスタN3,N5を遮断させることにより、定電流発生回路11の動作を停止させる。そして、実施の形態2において後述するように、ノードNR1〜NR2の電位を用いて、テストが行われる。
また、NチャネルトランジスタN4,N6のゲートには、定電流発生回路10から出力されたバイアス電圧BIASTが入力される。
また、ノードND5の電位は、バイアス電圧BIASNとして出力される。
抵抗R2は、抵抗R1と同様に、温度依存性が小さい抵抗素子である。抵抗R3,R4は、温度依存性が大きく、高温で抵抗値が大きくなる抵抗素子である。以下、本明細書においては、このような抵抗素子のことを可変抵抗素子と呼ぶ。
図4に示すように、このような可変抵抗素子には、Pウェルから形成されるPウェル型抵抗と、Nウェルから形成されるNウェル型抵抗とがあり、回路構成やリフレッシュ周期の温度依存性に応じて使い分けられる。通常の半導体デバイスにおいてはP型基板が用いられるので、図4(a)に示すように、Pウェルを形成する場合にはPウェルに加えてNウェルを形成する必要があるが、図4(b)に示すように、Nウェルを形成する場合にはNウェルのみを形成すればよい。よって、抵抗R3,R4としてNウェル型抵抗を形成することにより、レイアウト面積を低減することが可能となる。
次に、図3を用いて、定電流発生回路11の通常動作について説明する。
抵抗R2、PチャネルトランジスタP3およびNチャネルトランジスタN3,N4をそれぞれ流れる電流の電流値をI0とする。抵抗R2は温度依存性が小さいので、このI0もほとんど温度に依存せずほぼ一定値をとる。
まず、抵抗R2の抵抗値と抵抗R3の抵抗値とが同一となる温度における動作について説明する(以下では、この温度を温度Taとも呼ぶ)。このとき、ノードNR1とノードNR2との電位が等しくなり、抵抗R3、PチャネルトランジスタP4およびNチャネルトランジスタN5,N6には、電流値I0を有する電流が流れる。また、PチャネルトランジスタP5には電流が流れないので、PチャネルトランジスタP6にも電流が流れない。従って、ノードND5の電位は接地電位となるので、バイアス電圧BIASNとしては、接地電位が出力される。このとき、NチャネルトランジスタN7は遮断している。
次に、温度が上昇し抵抗R3の抵抗値が抵抗R2の抵抗値よりも大きくなった場合の動作について説明する。このとき、ノードNR2の電位はノードNR1の電位より低くなり、抵抗R3を流れる電流の電流値はI0よりも小さくなる。この電流値をI1(<I0)とする。また、ノードNR2の電位の下降に伴い、ノードND4の電位も下降するので、PチャネルトランジスタP5,P6は導通する。従って、ノードND5の電位が上昇するので、NチャネルトランジスタN7は導通する。一方、抵抗R2を流れる電流値は常にI0であるので、電流値(I0−I1)を有する電流が、PチャネルトランジスタP5からノードND4を介してNチャネルトランジスタN5へ流れ込むことになる。このとき、PチャネルトランジスタP6にも、電流値(I0−I1)を有する電流が流れる。この電流は、NチャネルトランジスタN7および抵抗R4にも流れることになる。
従って、定電流発生回路11においては、温度が上昇すると抵抗R3を流れる電流の電流値I1が小さくなっていくので、PチャネルトランジスタP5,P6、NチャネルトランジスタN7および抵抗R4を流れる電流の電流値(I0−I1)が大きくなる。よって、温度が上昇すると、ノードND5の電位すなわち出力されるバイアス電圧BIASNは高くなる。また、温度が上昇すると、抵抗R4の抵抗値が大きくなりNチャネルトランジスタN7のソース電位が高くなるので、さらにバイアス電圧BIASNを高め温度依存性を大きくすることが可能となる。すなわち、定電流発生回路11は、本発明に係る可変電圧発生手段として機能し、可変電圧としてのバイアス電圧BIASNを発生させる。
次に、温度が下降し抵抗R3の抵抗値が抵抗R2の抵抗値よりも小さくなった場合の動作について説明する。このとき、ノードNR2の電位はノードNR1の電位より高くなり、それに伴いノードND4の電位も上昇するので、PチャネルトランジスタP5,P6は遮断する。従って、抵抗R2と抵抗R3とが同一の抵抗値を有する場合と同様の動作が行われることになる。すなわち、抵抗R3、PチャネルトランジスタP4およびNチャネルトランジスタN5,N6には、電流値I0を有する電流が流れる。また、ノードND5の電位は接地電位となるので、バイアス電圧BIASNとしては、接地電位が出力される。このとき、NチャネルトランジスタN7は遮断している。
図5は、図1に示したバイアス電圧調整回路12の構成を示す回路図である。
図5に示すように、バイアス電圧調整回路12は、PチャネルトランジスタP7〜P8と、NチャネルトランジスタN8〜N10とを備える。
図5に示すように、PチャネルトランジスタP7のドレインは、定電源VDDに接続される。PチャネルトランジスタP7のソースは、ノードND6を介してNチャネルトランジスタN8,N9それぞれのドレインに接続される。NチャネルトランジスタN8,N9それぞれのソースは、接地される。PチャネルトランジスタP8のドレインは、定電源VDDに接続される。PチャネルトランジスタP8のソースは、ノードND7を介してNチャネルトランジスタN10のドレインに接続される。NチャネルトランジスタN10のソースは、接地される。
図5において、PチャネルトランジスタP7,P8は互いに同一のサイズを有し、PチャネルトランジスタP7,P8のゲートは、ノードND6を介して、PチャネルトランジスタP7のソースに接続される。すなわち、PチャネルトランジスタP7,P8は、カレントミラー差動アンプを構成している。
また、NチャネルトランジスタN8,N9は互いに同一のサイズを有する。
また、NチャネルトランジスタN10のゲートは、ノードND7を介してNチャネルトランジスタN10のソースに接続される。
NチャネルトランジスタN8のゲートには、定電流発生回路10から出力されたバイアス電圧BIASTが入力される。NチャネルトランジスタN9のゲートには、定電流発生回路11から出力されたバイアス電圧BIASNが入力される。
また、ノードND7の電位は、バイアス電圧BIASSとして出力される。
次に、図5を用いて、バイアス電圧調整回路12の動作について説明する。
NチャネルトランジスタN8には、ゲートに入力されるバイアス電圧BIASTに応じた電流値I2を有する電流が流れる。NチャネルトランジスタN9には、ゲートに入力されるバイアス電圧BIASNに応じた電流値I3を有する電流が流れる。従って、PチャネルトランジスタP7,P8には、それぞれ、電流値(I2+I3)を有する電流が流れる。
上述したように、バイアス電圧BIASNは、温度が上昇すると高くなるので、それに伴い電流値I3も大きくなる。また、バイアス電圧BIASTは、温度依存性が小さいので、電流値I2は温度に依存せず一定となる。従って、電流値(I2+I3)は、温度が上昇するとバイアス電圧BIASNが高くなるので大きくなり、温度が下降するとバイアス電圧BIASNが0となるので一定値(すなわちバイアス電圧BIAST)をとる。よって、ノードND7の電位をバイアス電圧BIASSとして出力することで、高温において電位を高くするとともに、低温において最低電圧を保証することができる。これにより、低温においても、所定のリフレッシュ周期を保証することが可能となる。
図6は、図1に示したリングオシレータ13の構成を示す回路図である。
図6に示すように、リングオシレータ13は、1個のNAND回路NAND1と、6個のインバータINV2〜INV7とを備える。このインバータの個数は、6個に限らず、偶数個であればよい。図6において、NAND回路NAND1およびインバータINV2〜INV7はリング状に接続される。
図6に示すように、NAND回路NAND1は、PチャネルトランジスタP30〜P31およびNチャネルトランジスタN30〜N32を備える。インバータINV2は、PチャネルトランジスタP32およびNチャネルトランジスタN33〜N34を備える。インバータINV3は、PチャネルトランジスタP33およびNチャネルトランジスタN35〜N36を備える。インバータINV4は、PチャネルトランジスタP34およびNチャネルトランジスタN37〜N38を備える。インバータINV5は、PチャネルトランジスタP35およびNチャネルトランジスタN39〜N40を備える。インバータINV6は、PチャネルトランジスタP36およびNチャネルトランジスタN41〜N42を備える。インバータINV7は、PチャネルトランジスタP37およびNチャネルトランジスタN43〜N44を備える。
図6において、PチャネルトランジスタP30〜P37それぞれのドレインは、定電源VDDに接続される。NチャネルトランジスタN32,N34,N36,N38,N40,N42,N44それぞれのソースは、接地される。
PチャネルトランジスタP30のソースは、ノードND30を介してNチャネルトランジスタN30のドレインに接続される。NチャネルトランジスタN30のソースは、NチャネルトランジスタN31のドレインに接続される。NチャネルトランジスタN31のソースは、NチャネルトランジスタN32のドレインに接続される。NチャネルトランジスタN32のソースは、接地される。
PチャネルトランジスタP32〜P37それぞれのソースは、ノードND31〜ND36をそれぞれ介してNチャネルトランジスタN33,N35,N37,N39,N41,N43それぞれのドレインに接続される。
N33,N35,N37,N39,N41,N43それぞれのソースは、NチャネルトランジスタN34,N36,N38,N40,N42,N44それぞれのドレインに接続される。
NチャネルトランジスタN34,N36,N38,N40,N42,N44それぞれのソースは、接地される。
PチャネルトランジスタP30,P31それぞれのソースは、ノードND30を介してPチャネルトランジスタP32およびNチャネルトランジスタN33のゲートに接続される。PチャネルトランジスタP32のソースおよびNチャネルトランジスタN33のドレインは、ノードND31を介してPチャネルトランジスタP33およびNチャネルトランジスタN35それぞれのゲートに接続される。PチャネルトランジスタP33のソースおよびNチャネルトランジスタN35のドレインは、ノードND32を介してPチャネルトランジスタP34およびNチャネルトランジスタN37それぞれのゲートに接続される。PチャネルトランジスタP34のソースおよびNチャネルトランジスタN37のドレインは、ノードND33を介してPチャネルトランジスタP35およびNチャネルトランジスタN39それぞれのゲートに接続される。PチャネルトランジスタP35のソースおよびNチャネルトランジスタN39のドレインは、ノードND34を介してPチャネルトランジスタP36およびNチャネルトランジスタN41それぞれのゲートに接続される。PチャネルトランジスタP36のソースおよびNチャネルトランジスタN41のドレインは、ノードND35を介してPチャネルトランジスタP37およびNチャネルトランジスタN43それぞれのゲートに接続される。
NチャネルトランジスタN32,N34,N36,N38,N40,N42,N44それぞれのゲートには、バイアス電圧調整回路12から出力されたバイアス電圧BIASSが入力される。PチャネルトランジスタP30およびNチャネルトランジスタN31のゲートには、活性化信号SELF−ONが入力される。ノードND36の電位は、パルス信号PHY0として出力されるとともに、PチャネルトランジスタP31およびNチャネルトランジスタN30それぞれのゲートに入力される。
NAND回路NAND1は、パルス信号PHY0および活性化信号SELF−ONが入力され、活性化信号SELF−ONがHレベルである場合には、パルス信号PHY0を反転させて出力するインバータとして動作する。すなわち、リングオシレータ13は、Hレベルの活性化信号が入力された場合にのみ、奇数個のインバータがリング上に接続された構成となり、発振を行う。従って、セルフリフレッシュモードにおいて活性化信号SELF−ONをHレベルにすることにより、セルフリフレッシュ動作を行うことが可能となる。
また、リングオシレータ13においては、バイアス電圧BIASSが高くなると、NチャネルトランジスタN32,N34,N36,N38,N40,N42,N44それぞれ流れる電流値が増大し反応速度が速くなるので、パルス信号PHY0の発振周期が長くなる。従って、バイアス電圧BIASSに応じてパルス信号PHY0の発振周期を変化させることができる。すなわち、リングオシレータ13は、本発明に係る信号発生手段として機能し、可変電圧に基づき周囲の温度に応じて周期が変化するパルス信号PHY0を発生させる。
このように、本実施の形態に係るセルフリフレッシュ回路1においては、温度依存性の小さいバイアス電圧BIASTと温度の上昇に伴い高くなるバイアス電圧BIASNとから生成されるバイアス電圧BIASSを用いて、パルス信号PHY0の発振を行っている。従って、温度Taよりも高い温度においてリフレッシュ周期を短くするとともに、温度Taよりも低い温度において所定のリフレッシュ周期を保証することが可能となる。よって、周囲の温度変化に応じた適切なリフレッシュ周期で動作可能となる。
また、温度依存性を有する抵抗R3,R4として、Nウェル型抵抗を用いることにより、レイアウト面積を低減できる。
<実施の形態2>
実施の形態1に係るセルフリフレッシュ制御回路1においてパルス信号PHY0の発振に用いられるバイアス電圧BIASSは、温度Taより低い温度においては一定となる。従って、温度Taより低い温度においては、リフレッシュ周期は一定値をとり、必ずしも適切な値とはならない。しかし、この温度Taが比較的に低温(0℃あるいは室温)になるように抵抗R3の抵抗値を予め設定しておくことにより、通常のDRAM動作においては、リフレッシュ周期が一定値とならず適切な値をとるようにすることが可能となる。
実施の形態1に係るセルフリフレッシュ制御回路1においてパルス信号PHY0の発振に用いられるバイアス電圧BIASSは、温度Taより低い温度においては一定となる。従って、温度Taより低い温度においては、リフレッシュ周期は一定値をとり、必ずしも適切な値とはならない。しかし、この温度Taが比較的に低温(0℃あるいは室温)になるように抵抗R3の抵抗値を予め設定しておくことにより、通常のDRAM動作においては、リフレッシュ周期が一定値とならず適切な値をとるようにすることが可能となる。
このような抵抗R3の抵抗値の設定を行うために、従来は、抵抗R3の抵抗値を変化させてセルフリフレッシュ周期(あるいはセルフリフレッシュ電流)を測定し、その測定結果から抵抗R3の最適値を定めていた。しかし、このような手法を用いた場合には、測定に時間がかかったり、測定に起因する誤差が大きくなってしまうという問題点があった。
実施の形態2においては、上記の問題点を解決するためのテストモード回路について説明する。
図7は、本実施の形態に係るテストモード回路100の構成を示す回路図である。
図7に示すように、テストモード回路100は、抵抗比較回路101と比較結果判定回路102とからなる。抵抗比較回路101は、PチャネルトランジスタP10〜P11とNチャネルトランジスタN11〜N14と抵抗R5とを備える。比較結果判定回路102は、PチャネルトランジスタP12〜P15とNチャネルトランジスタN15〜N23とを備える。ここで、PチャネルトランジスタP14およびNチャネルトランジスタN19〜N21はインバータINV10を構成し、PチャネルトランジスタP15およびNチャネルトランジスタN22〜N23はインバータINV11を構成している。また、抵抗R5は、温度依存性が小さい抵抗素子である。
図7において、抵抗R5の一端は、ノードNR1を介して図3に示される抵抗R2の他端に接続される。抵抗R5の他端は、ノードND20を介してPチャネルトランジスタP10のドレインに接続される。PチャネルトランジスタP10のソースは、ノードND10を介してNチャネルトランジスタN11のソースに接続される。NチャネルトランジスタN11のソースは、NチャネルトランジスタN12のドレインに接続される。NチャネルトランジスタN12のソースは、接地される。
PチャネルトランジスタP11のドレインは、ノードNR2,ND21を介して図3に示される抵抗R3の他端に接続される(図7においてノードNR2,ND21は同一のノードであるが、説明の都合上、名称を使い分けることとする)。PチャネルトランジスタP11のソースは、ノードND11を介してNチャネルトランジスタN13のドレインに接続される。NチャネルトランジスタN13のソースは、NチャネルトランジスタN14のドレインに接続される。NチャネルトランジスタN14のソースは、接地される。
PチャネルトランジスタP12のドレインは、定電源VDDに接続される。PチャネルトランジスタP12のソースは、ノードND12を介してNチャネルトランジスタN15のドレインに接続される。NチャネルトランジスタN15のソースは、ノードND14を介してNチャネルトランジスタN17のドレインに接続される。NチャネルトランジスタN17のソースは、NチャネルトランジスタN18のドレインに接続される。NチャネルトランジスタN18のソースは、接地される。
PチャネルトランジスタP13のドレインは、定電源VDDに接続される。PチャネルトランジスタP13のソースは、ノードND13を介してNチャネルトランジスタN16のドレインに接続される。NチャネルトランジスタN16のソースは、ノードND14を介してNチャネルトランジスタN17のドレインに接続される。
PチャネルトランジスタP14のドレインは、定電源VDDに接続される。PチャネルトランジスタP14のソースは、ノードND15を介してNチャネルトランジスタN19のドレインに接続される。NチャネルトランジスタN19のソースは、NチャネルトランジスタN20のドレインに接続される。NチャネルトランジスタN20のソースは、NチャネルトランジスタN21のドレインに接続される。NチャネルトランジスタN21のソースは、接地される。
PチャネルトランジスタP15のドレインは、定電源VDDに接続される。PチャネルトランジスタP15のソースは、ノードND16を介してNチャネルトランジスタN22のドレインに接続される。NチャネルトランジスタN22のソースは、NチャネルトランジスタN23のドレインに接続される。NチャネルトランジスタN23のソースは、接地される。
図7において、PチャネルトランジスタP10,P11は互いに同一のサイズを有し、PチャネルトランジスタP10,P11のゲートは、ノードND10を介して、PチャネルトランジスタP10のソースおよびNチャネルトランジスタN15のゲートに接続される。すなわち、PチャネルトランジスタP10,P11は、カレントミラー差動アンプを構成している。
PチャネルトランジスタP12,P13は互いに同一のサイズを有し、PチャネルトランジスタP12,P13のゲートは、ノードND12を介して、PチャネルトランジスタP12のソースに接続される。すなわち、PチャネルトランジスタP12,P13は、カレントミラー差動アンプを構成している。
NチャネルトランジスタN15,N16は互いに同一のサイズを有し、NチャネルトランジスタN15のゲートは、ノードND10を介してPチャネルトランジスタP10のソースに接続される。NチャネルトランジスタN16のゲートは、ノードND11を介してPチャネルトランジスタP11のソースに接続される。すなわち、NチャネルトランジスタN15,N16は、カレントミラー差動アンプを構成している。
NチャネルトランジスタN12,N14は互いに同一のサイズを有し、NチャネルトランジスタN11,N13,N17,N20,N23は互いに同一のサイズを有する。
PチャネルトランジスタP13のソースおよびNチャネルトランジスタN16のドレインは、ノードND13を介してPチャネルトランジスタP14およびNチャネルトランジスタN19それぞれのゲートに接続される。PチャネルトランジスタP14のソースおよびNチャネルトランジスタN19のドレインは、ノードND15を介してPチャネルトランジスタP15およびNチャネルトランジスタN22それぞれのゲートに接続される。
NチャネルトランジスタN12,N14,N18,N20,N21のゲートには、定電流発生回路10からバイアス電圧BIASTが入力される。これにより、バイアス電圧BIASTに応じて、テストモード回路100の動作電流の電流値を絞り込むことが可能となる。
NチャネルトランジスタN11,N13,N17,N20,N23のゲートには、テストモード信号TM−JUDGEが入力される。このテストモード信号TM−JUDGEは、実施の形態1において前述したように、定電流発生回路11の動作モードをテストモードに切り替えるためのものであり、テストモード時にはHレベルとなり、定電流発生回路11の動作を停止させるとともにテストモード回路100を動作させる。このテストモード時には、ノードND16の電位が抵抗比較の結果を判定する判定信号JUDGEとして出力される。以下では、図7を用いて、テストモード時におけるテストモード回路100の動作について説明する。
図7(および図3)に示すように、抵抗R5はノードNR1を介して抵抗R2に直列に接続される。また、ノードND21は、ノードNR2を介して抵抗R3に接続される。
まず、抵抗R3の抵抗値が抵抗R5の抵抗値と抵抗R2の抵抗値との和と等しい場合について説明する。このとき、ノードND20の電位はノードND21の電位と等しくなり、PチャネルトランジスタP10,P11には、等しい電流が流れる。この電流値をI5とする。このとき、ノードND10の電位はノードND11の電位と等しくなる。従って、NチャネルトランジスタN15,N16に流れる電流も等しくなり、ノードND13の電位は中間電位となる。
次に、抵抗R3の抵抗値が抵抗R5の抵抗値と抵抗R2との抵抗値との和より大きい場合について説明する。このとき、PチャネルトランジスタP10,P11に流れる電流の電流値はI5で一定であるので、ノードND21の電位はノードND20の電位より低くなる。従って、ノードND11の電位はノードND10の電位より低くなる。従って、NチャネルトランジスタN16を流れる電流はNチャネルトランジスタN15を流れる電流より小さくなるので、ノードND13の電位は中間電位より高くなる。従って、このノードND13の電位で表される信号を、インバータINV10,INV11を介して増幅(デジタル化)することにより、Hレベルの判定信号JUDGEとして出力することができる。すなわち、比較結果判定回路102は、本発明に係るデジタル変換手段として機能し、抵抗比較回路101(抵抗比較手段)からの比較結果をデジタル信号に変換して出力する。
また、抵抗R3の抵抗値が抵抗R5の抵抗値と抵抗R2の抵抗値との和より小さい場合については、上記と逆の動作が行われることにより、Lレベルの判定信号JUDGEが出力される。これにより、抵抗R3の抵抗値を抵抗R5の抵抗値と抵抗R2の抵抗値との和と比較して、その比較結果を判定信号JUDGEとして出力することが可能となる。
ところで、一般的なDRAMのテスト手法では、高温でのメモリセルのデータ保持時間を保証するため、リフレッシュ周期を設定するためのテストは、比較的に高い温度で行われることが多い。この温度を温度Tc(>Ta)とすると、テストモード回路100を用いることにより、温度Tcのみにおけるテストから抵抗R3を適切に設定することが可能となる。以下では、このテスト手法について説明する。
まず、抵抗R3に用いられる可変抵抗の温度特性から、温度Taにおける抵抗R3の抵抗値と温度Tcにおける抵抗R3の抵抗値との差分である抵抗変化量ΔRを予め求めておく。次に、テストモード回路100において、抵抗R5の抵抗値が抵抗変化量ΔRに等しくなるように設定する。次に、テストモード回路100に接続された定電流発生回路11において、図8を用いて後述するような手法を用いて、温度Tcにおける抵抗R3の抵抗値を変化させていく。このとき、判定信号JUDGEは、抵抗R3の抵抗値が、抵抗R5の抵抗値(すなわち抵抗変化量ΔR)と抵抗R2の抵抗値との和に等しくなったときに、LレベルからHレベルに変化する。このときの抵抗R3の抵抗値は、温度Tcにおける抵抗R3の最適な抵抗値である。すなわち、温度Tcにおいて抵抗R3をこの抵抗値に設定することにより、温度Taにおいて抵抗R3の抵抗値を抵抗R2の抵抗値と等しくすることが可能となる。
図8は、抵抗値を変化させるための抵抗R3の構成を示す回路図である。
図8に示すように、抵抗R3は、抵抗R6〜R10とPチャネルトランジスタP16〜P19とヒューズF1〜F4から構成される。ここで、PチャネルトランジスタP16〜P19は、抵抗R6〜R10にそれぞれ対応している。また、ヒューズF1〜F4は、抵抗R6〜R10にそれぞれ対応している。また、抵抗R6〜R10は、温度依存性が大きい可変抵抗素子であり、本発明に係る可変抵抗素子単位として機能する。
図8に示すように、抵抗R6の一端は、定電源VDDに接続される。抵抗R6の他端は、抵抗R7の一端に接続される。抵抗R7の他端は、抵抗R8の一端に接続される。抵抗R8の他端は、抵抗R9の一端に接続される。抵抗R9の他端は、抵抗R10の一端に接続される。抵抗R10の他端は、ノードNR2となる。
ヒューズF1の一端は、定電源VDDに接続される。ヒューズF1の他端は、PチャネルトランジスタP16のドレインに接続される。PチャネルトランジスタP16のソースは、ヒューズF2の一端および抵抗R6の他端に接続される。ヒューズF2の他端は、PチャネルトランジスタP17のドレインに接続される。PチャネルトランジスタP17のソースは、ヒューズF3の一端および抵抗R7の他端に接続される。ヒューズF3の他端は、PチャネルトランジスタP18のドレインに接続される。PチャネルトランジスタP18のソースは、ヒューズF4の一端および抵抗R8の他端に接続される。ヒューズF4の他端は、PチャネルトランジスタP19のドレインに接続される。PチャネルトランジスタP19のソースは、抵抗R9の他端に接続される。
PチャネルトランジスタP16〜P19のゲートには、ゲート信号TT1〜TT4がそれぞれ入力される。
次に、図8を用いて、抵抗R3を最適値に設定する手法について説明する。
まず、ゲート信号TT1〜TT4を全てLレベルとし、PチャネルトランジスタP16〜P19のゲートに入力させる。このとき、PチャネルトランジスタP16〜P19は全て導通するので、抵抗R3の抵抗値は0となる。従って、抵抗R3の抵抗値は抵抗R5の抵抗値と抵抗R2の抵抗値との和より小さいので、テストモード回路100からは、Lレベルの判定信号JUDGEが出力される。
次に、ゲート信号TT1〜TT4を順次Hレベルに変えていき、テストモード回路100から出力される判定信号JUDGEの変化をモニターする。そして、判定信号JUDGEがLレベルからHレベルに変化するときの抵抗R3の抵抗値を最適な値として設定する。すなわち、Hレベルのゲート信号が入力され遮断されているPチャネルトランジスタについては、対応するヒューズを切断する。これにより、このPチャネルトランジスタおよびヒューズに対応する抵抗に電流が流れるので、抵抗R3を最適値に設定することが可能となる。このとき、テストモード時に判定信号JUDGEのレベルが、外部に接続されるパッドからモニターできるようにしておけば、容易に抵抗値R3の最適値を求めることが可能となる。
図9は、パルス信号PHY0の周期すなわちセルフリフレッシュ周期の温度依存性を示したグラフである。図9において、T<Taの領域においては、バイアス電圧BIASSが一定となるので、セルフリフレッシュ周期も一定値(最大値)tREF−maxとなっている。また、T≧Taの領域においては、温度Tが高くなると、バイアス電圧BIASSが高くなるので、セルフリフレッシュ周期は短くなっている。図9においては、温度がTaからTcまで温度変化量ΔTだけ上昇すると、セルフリフレッシュ周期がtREF−maxからtREF−minまで短くなっている。従って、この温度Taが比較的に低温になるように抵抗R3の抵抗値を予め設定しておくことにより、通常のDRAM動作においては、リフレッシュ周期が一定値とならず適切な値をとるようにすることが可能となる。
なお、上述においては、抵抗R5の抵抗値が抵抗変化量ΔRに等しくなるように設定したが、これに限らず、任意の値を設定してもよい。例えば、抵抗R5の抵抗値として、抵抗変化量ΔRよりも大きい値を設定することにより、温度Taより低い温度においてもリフレッシュ周期が一定値とならず適切な値をとるようにすることが可能となる。
また、抵抗R5を、図8に示されるような構成にしてもよい。これにより、抵抗R5の抵抗値の調整を容易に行うことが可能となる。
このように、本実施の形態に係るテストモード回路100においては、温度依存性の小さい抵抗R5(比較抵抗素子)の抵抗値を所望の値に設定し、抵抗比較回路101を用いた比較を行うことにより、抵抗R3の抵抗値を設定する。従って、温度Tcのみにおけるテストを行うことにより、温度Taのときの抵抗R3の抵抗値が抵抗R2の抵抗値に等しくなるように設定できるので、設定を容易に行うことが可能となる。
また、セルフリフレッシュ周期を実際に測定することなく設定が可能となるので、測定に起因する誤差を低減することができる。
また、抵抗比較回路101における比較結果を、Hレベル又はLレベルで表されるデジタル信号である判定信号JUDGEとして出力する。従って、比較結果の判定が容易となるので、設定をさらに容易に行うことが可能となる。
1 セルフリフレッシュ制御回路、10,11 定電流発生回路、12 バイアス電圧調整回路、13 リングオシレータ、14 カウンター回路、15 リフレッシュ行アドレス発生回路、100 テストモード回路、101 抵抗比較回路、102 比較結果判定回路、F1〜F4 ヒューズ、I0〜I5 電流、INV1〜INV7 インバータ、N1〜N23 Nチャネルトランジスタ、NAND1 NAND回路、ND1〜ND36、NR1〜NR2 ノード、P1〜P19 Pチャネルトランジスタ、R1〜R10 抵抗。
Claims (5)
- メモリセルに記憶される情報を保持するために周期的にリフレッシュ動作を実行するリフレッシュ制御手段を備え、
前記リフレッシュ制御手段は、
温度依存性が大きいNウェル型可変抵抗素子を含み前記Nウェル型可変抵抗素子を用いて周囲の温度に応じて変化する可変電圧を発生させる可変電圧発生手段と、
発生された前記可変電圧に基づき周囲の温度に応じて周期が変化する信号を発生させる信号発生手段と
を有する半導体記憶装置。 - メモリセルに記憶される情報を保持するために周期的にリフレッシュ動作を実行するリフレッシュ制御手段を備え、
前記リフレッシュ制御手段は、
温度依存性が大きい可変抵抗素子を含み前記可変抵抗素子を用いて周囲の温度に応じて変化する可変電圧を発生させる可変電圧発生手段と、
発生された前記可変電圧に基づき周囲の温度に応じて周期が変化する信号を発生させる信号発生手段と、
前記可変抵抗素子の抵抗値を温度依存性の小さい比較抵抗素子の抵抗値と比較する抵抗比較手段と
を有する半導体記憶装置。 - 請求項2に記載の半導体記憶装置であって、
前記抵抗比較手段からの比較結果をデジタル信号に変換して出力するデジタル変換手段
をさらに有する半導体記憶装置。 - 請求項2又は請求項3に記載の半導体記憶装置であって、
前記可変抵抗素子はNウェル型可変抵抗素子である
半導体記憶装置。 - 請求項2乃至請求項4のいずれかに記載の半導体記憶装置であって、
前記可変抵抗素子は複数の可変抵抗素子単位を含む
半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209991A JP2006031830A (ja) | 2004-07-16 | 2004-07-16 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209991A JP2006031830A (ja) | 2004-07-16 | 2004-07-16 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006031830A true JP2006031830A (ja) | 2006-02-02 |
Family
ID=35897989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004209991A Pending JP2006031830A (ja) | 2004-07-16 | 2004-07-16 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006031830A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217877A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | セルフリフレッシュ制御回路、半導体装置 |
-
2004
- 2004-07-16 JP JP2004209991A patent/JP2006031830A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217877A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | セルフリフレッシュ制御回路、半導体装置 |
US7646661B2 (en) | 2007-03-01 | 2010-01-12 | Nec Electronics Corporation | Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477562B2 (en) | Semiconductor memory device and a refresh clock signal generator thereof | |
JP4550053B2 (ja) | 半導体メモリ | |
KR100523100B1 (ko) | 반도체 기억 장치 | |
US6115316A (en) | Semiconductor memory device with overdriven sense amplifier and stabilized power-supply circuit of source follower type | |
JP2007109401A (ja) | モードレジスタおよび不揮発性半導体メモリ装置 | |
US7719910B2 (en) | Sense amplifier circuit and method for a dram | |
JP2005158222A (ja) | 半導体集積回路 | |
JP3667700B2 (ja) | 入力バッファ回路及び半導体記憶装置 | |
KR20060118733A (ko) | 반도체 장치의 온도 보상 발진 회로 | |
KR20050044627A (ko) | 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조 | |
US6865129B2 (en) | Differential amplifier circuit with high amplification factor and semiconductor memory device using the differential amplifier circuit | |
JP2012059330A (ja) | 半導体装置 | |
US10224094B1 (en) | Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory | |
JP2005108307A (ja) | 半導体記憶装置 | |
JP2006351066A (ja) | 半導体メモリ | |
JP2005222574A (ja) | 半導体記憶装置 | |
JP2006031830A (ja) | 半導体記憶装置 | |
KR100387720B1 (ko) | 반도체 메모리 소자의 셀프 리프레쉬 장치 및 방법 | |
JP2005210675A (ja) | 温度検知可変周波数発生器 | |
KR100668739B1 (ko) | 오실레이터 회로 | |
US20060146624A1 (en) | Current folding sense amplifier | |
JP2012038366A (ja) | カレントミラー型センスアンプ及び半導体記憶装置 | |
JP6069544B1 (ja) | ラッチ回路及び半導体記憶装置 | |
WO2014123081A1 (ja) | 半導体装置 | |
KR101154002B1 (ko) | 전압차조절회로 및 반도체메모리장치 |