JP2006024309A - 不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ - Google Patents
不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ Download PDFInfo
- Publication number
- JP2006024309A JP2006024309A JP2004202991A JP2004202991A JP2006024309A JP 2006024309 A JP2006024309 A JP 2006024309A JP 2004202991 A JP2004202991 A JP 2004202991A JP 2004202991 A JP2004202991 A JP 2004202991A JP 2006024309 A JP2006024309 A JP 2006024309A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold voltage
- nonvolatile memory
- memory cell
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】 非選択の不揮発性メモリセルに不所望な電流が流れるのを防止することにある。
【解決手段】 複数の不揮発性メモリセル(MC)のそれぞれは、閾値電圧レベルの高低に応じてデータを記憶することが可能であり、低い閾値電圧レベルは負電圧領域とされ、高い閾値電圧レベルは正電圧領域とされる。不揮発性メモリは、前記低い閾値電圧レベルの不揮発性メモリセルを高い閾値電圧レベルに変化される第1動作と、前記高い閾値電圧レベルの不揮発性メモリセルを低い閾値電圧レベルに変化される第2動作とのそれぞれの動作制御がされる。第1動作を書込み動作、第2動作を消去動作とすると、消去動作では予め電圧もしくは電圧印加時間の観点で軽い書込み動作を行なってから閾値電圧を下げる動作を行なう。低い閾値電圧にされたときデプレッション型にされる1素子/1セル型のメモリセルの閾値電圧が不所望に低いレベルに遷移する事態を防止することができる。
【選択図】 図1
Description
図1にはデータプロセッサの一例としてマイクロコンピュータが示される。同図に示されるマイクロコンピュータ1は、特に制限されないが、所謂ICカードマイコンと称されるICカード用マイクロコンピュータである。同図に示されるマイクロコンピュータ1は、単結晶シリコンなどの1個の半導体基板若しくは半導体チップにCMOSなどの半導体集積回路製造技術によって形成される。
図3には前記EEPROM6に採用されている不揮発性メモリセルの構造が縦断面によって例示される。図3に例示される不揮発性メモリセル(単にメモリセルとも記す)MCは、シリコン基板上に設けたp型ウェル領域27に形成されたMONOS構造を有する。即ち、ソース線に接続するソース線接続電極(ソース電極Soc)としてのn型拡散層(n型不純物領域)20、ビット線に接続するビット線接続電極(ドレイン電極Drn)としてのn型拡散層(n型不純物領域)21、ソース電極とドレイン電極の間のチャネル形成領域22、電荷蓄積性絶縁膜(例えばシリコン窒化膜)23、電荷蓄積性絶縁膜23の上下に配置され例えば酸化シリコン膜で形成された絶縁膜24,25、及びn型ポリシリコン層などによって形成され書込み動作・消去動作時に高電圧の印加に利用されるメモリゲート電極(MG)26を有する。例えば前記絶縁膜24は膜厚1.5nm、電荷蓄積性絶縁膜23は膜厚10nm(酸化シリコン膜換算)、前記絶縁膜25は膜厚3nmとされる。前記電荷蓄積性絶縁膜23とその表裏に配置された絶縁膜24及び絶縁膜25は併せてONO(酸化膜・窒化膜・酸化膜)構造のメモリゲート絶縁膜となる。
2 CPU
4 RAM
6 EEPROM(不揮発性メモリ)
10 マスクROM(プログラムメモリ)
MC、MC1〜MC4 メモリセル
20 ソース電極
21 ドレイン電極
22 チャネル形成領域
23 電荷蓄積性絶縁膜
24,25 絶縁膜
26 メモリゲート電極
30 メモリアレイ
WEL0〜WELn ウェル領域
D0〜D7 ビット線
S0〜S7 ソース線
31 Xアドレスデコーダ
32 メモリゲートドライバ回路
33 ウェルデコーダ
34 センスラッチ回路
36 Yアドレスデコーダ
38 昇圧回路
Claims (18)
- 複数の不揮発性メモリセルと、複数のワード線とを有し、
前記複数のワード線の夫々は、前記複数の不揮発性メモリセルのうち対応する不揮発性メモリセルに接続され、
前記複数の不揮発性メモリセルのそれぞれは、閾値電圧レベルの高低に応じてデータを記憶することが可能であり、低い閾値電圧レベルは負電圧領域とされ、高い閾値電圧レベルは正電圧領域とされ、
前記低い閾値電圧レベルの不揮発性メモリセルを高い閾値電圧レベルに変化される第1動作と、前記高い閾値電圧レベルの不揮発性メモリセルを低い閾値電圧レベルに変化される第2動作とのそれぞれの動作制御がされ、
前記第1動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが接続されたワード線に第1電圧を印加し、
前記第2動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが接続されたワード線に第1電圧を印加した後、不揮発性メモリセルの閾値電圧を低い閾値電圧レベルに変化させるための第2電圧をワード線に印加する不揮発性メモリ。 - 前記第2動作においてワード線に前記第1電圧を印加する時間は、前記第1動作においてワード線に第1電圧を印加する時間よりも短い時間である請求項1記載の不揮発性メモリ。
- 前記第2動作においてワード線に印加する前記第1電圧は、前記第1動作においてワード線に印加する第1電圧よりも低い電圧である請求項1記載の不揮発性メモリ。
- 前記不揮発性メモリセルは、ソース電極、ドレイン電極、前記ソース電極と前記ドレイン電極の間のチャネル形成領域、前記チャネル形成領域の上に形成される電荷蓄積性絶縁層、及び前記電荷蓄積性絶縁層の上に配置されたゲート電極とを有する電界効果型トランジスタである請求項1記載の不揮発性メモリ。
- 共通のワード線に接続された不揮発性メモリセルはn個単位で異なるウェル領域に配置され、
前記第1動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが配置されたウェル領域に第1ウェル電圧を印加し、
前記第1ウェル電圧が印加されたウェル領域に配置された不揮発性メモリセルのうち、閾値電圧レベルを変化させるべき不揮発性メモリセルのソース・ドレインには第1ソース・ドレイン電圧を印加し、閾値電圧レベルの変化を抑止すべき不揮発性メモリセルのソース・ドレインには第2ソース・ドレイン電圧を印加し、前記第2ソース・ドレイン電圧は前記第1ウェル電圧とゲート電圧に対してチャンネルを形成する電圧である請求項4記載の不揮発性メモリ。 - 前記第2動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが配置されたウェル領域に第2ウェル電圧を印加し、
前記第2ウェル電圧が印加されたウェル領域に配置された全ての不揮発性メモリセルのうち、閾値電圧レベルを変化させるべき不揮発性メモリセル以外の不揮発性メモリセルが接続されたワード線には前記第2ウェル電圧に等しい電圧を印加する請求項5記載の不揮発性メモリ。 - 前記nは8である請求項6記載の不揮発性メモリ。
- 窒化膜を電荷蓄積層として有し、書き込み又は消去の何れか一方の状態における閾値電圧が負電圧となるように制御される不揮発性メモリセルを複数有する不揮発性メモリにおいて、
前記不揮発性メモリセルの閾値電圧が正電圧である書き込み又は消去の何れか他方の状態から、前記書き込み又は消去の何れか一方の状態へ遷移させる場合において、状態を遷移させる当該不揮発性メモリセルの閾値電圧を正電圧のより高い閾値電圧方向に変化させる電圧を印加した後、状態を遷移させる当該不揮発性メモリセルの閾値電圧を負電圧に変化させる電圧を印加する制御を行なう不揮発性メモリ。 - 閾値電圧を正電圧のより高い閾値電圧方向に変化させる電圧は、負電圧の閾値電圧を正電圧の閾値電圧に遷移されるときに印加する電圧よりも低い電圧である請求項8記載の不揮発性メモリ。
- 閾値電圧を正電圧のより高い閾値電圧方向に変化させる電圧の印加時間は、負電圧の閾値電圧を正電圧の閾値電圧に遷移されるときの電圧印加時間よりも短い時間である請求項8記載の不揮発性メモリ。
- 請求項1又は8記載の不揮発性メモリと、命令を実行する中央処理装置とを単一の半導体基板に有するデータプロセッサ。
- 前記不揮発性メモリは中央処理装置によるランダムアクセスによって前記第1動作、前記第2動作、及び記憶データの読み出し動作が可能にされる請求項11記載のデータプロセッサ。
- 不揮発性メモリと、中央処理装置とを単一の半導体基板に有し、
前記不揮発性メモリは、第1の情報記憶状態における閾値電圧が負電圧となるように制御される不揮発性メモリセルを複数有し、前記不揮発性メモリセルの閾値電圧が正電圧である第2の情報記憶状態から、前記第1の情報記憶状態へ遷移させる場合において、状態を遷移させる当該不揮発性メモリセルの閾値電圧を正電圧のより高い閾値電圧方向に変化させる電圧を印加した後、状態を遷移させる当該不揮発性メモリセルの閾値電圧を負電圧に変化させる電圧を印加する制御を行なうICカード用マイクロコンピュータ。 - 前記中央処理装置が実行するプログラムを格納する不揮発性のプログラムメモリを更に有する請求項13記載のICカード用マイクロコンピュータ。
- 複数の不揮発性メモリセルと、複数のワード線とを有し、
前記複数のワード線の夫々は、前記複数の不揮発性メモリセルのうち対応する不揮発性メモリセルに接続され、
前記複数の不揮発性メモリセルのそれぞれは、閾値電圧レベルの高低に応じてデータを記憶することが可能であり、
低い閾値電圧レベルの不揮発性メモリセルを高い閾値電圧レベルに変化される第1動作と、高い閾値電圧レベルの不揮発性メモリセルを低い閾値電圧レベルに変化される第2動作とのそれぞれの動作制御がされ、
前記第1動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが接続されたワード線に第1電圧を印加し、
前記第2動作において、閾値電圧レベルを変化させるべき不揮発性メモリセルが接続されたワード線に第1電圧を印加した後、不揮発性メモリセルの閾値電圧を低い閾値電圧レベルに変化させるための第2電圧をワード線に印加する不揮発性メモリ。 - 前記低い閾値電圧レベルは負電圧領域とされ、前記高い閾値電圧レベルは正電圧領域とされる請求項15記載の不揮発性メモリ。
- 前記第1動作及び第2動作において変化された閾値電圧を検証するベリファイ動作の実行が不可能にされている請求項16記載の不揮発性メモリ。
- 前記不揮発性メモリセルの記憶情報を読み出すとき前記不揮発性メモリセルの選択レベルは回路の接地レベルである請求項17記載の不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004202991A JP4683457B2 (ja) | 2004-07-09 | 2004-07-09 | 不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004202991A JP4683457B2 (ja) | 2004-07-09 | 2004-07-09 | 不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024309A true JP2006024309A (ja) | 2006-01-26 |
JP4683457B2 JP4683457B2 (ja) | 2011-05-18 |
Family
ID=35797461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004202991A Expired - Fee Related JP4683457B2 (ja) | 2004-07-09 | 2004-07-09 | 不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4683457B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008262626A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP2010232308A (ja) * | 2009-03-26 | 2010-10-14 | Citizen Holdings Co Ltd | 不揮発性半導体記憶装置 |
JP2011519462A (ja) * | 2009-04-30 | 2011-07-07 | Powerchip株式会社 | Nandフラッシュメモリデバイスのプログラミング方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6095795A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Corp | 読出し専用半導体記憶装置 |
JPH01113997A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 不揮発性半導体メモリ装置のしきい電圧設定方法 |
JPH08328899A (ja) * | 1995-06-05 | 1996-12-13 | Hitachi Ltd | マイクロコンピュータ及びエミュレータ |
JP2000031438A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP2001085546A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその消去方法 |
JP2002164449A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置、icカード及び半導体装置の製造方法 |
JP2002260388A (ja) * | 2001-03-02 | 2002-09-13 | Sony Corp | 内容アドレス可能な半導体記憶装置とその動作方法 |
WO2003012878A1 (en) * | 2001-07-27 | 2003-02-13 | Renesas Technology Corp. | Semiconductor device |
JP2003257187A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 不揮発性メモリ、icカード及びデータ処理装置 |
JP2004072060A (ja) * | 2001-11-22 | 2004-03-04 | Innotech Corp | トランジスタとそれを用いた半導体メモリ、およびトランジスタの駆動方法 |
JP2004079602A (ja) * | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | トラップ層を有する不揮発性メモリ |
WO2004023385A1 (ja) * | 2002-08-29 | 2004-03-18 | Renesas Technology Corp. | 半導体処理装置及びicカード |
-
2004
- 2004-07-09 JP JP2004202991A patent/JP4683457B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6095795A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Corp | 読出し専用半導体記憶装置 |
JPH01113997A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 不揮発性半導体メモリ装置のしきい電圧設定方法 |
JPH08328899A (ja) * | 1995-06-05 | 1996-12-13 | Hitachi Ltd | マイクロコンピュータ及びエミュレータ |
JP2000031438A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP2001085546A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその消去方法 |
JP2002164449A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置、icカード及び半導体装置の製造方法 |
JP2002260388A (ja) * | 2001-03-02 | 2002-09-13 | Sony Corp | 内容アドレス可能な半導体記憶装置とその動作方法 |
WO2003012878A1 (en) * | 2001-07-27 | 2003-02-13 | Renesas Technology Corp. | Semiconductor device |
JP2004072060A (ja) * | 2001-11-22 | 2004-03-04 | Innotech Corp | トランジスタとそれを用いた半導体メモリ、およびトランジスタの駆動方法 |
JP2003257187A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 不揮発性メモリ、icカード及びデータ処理装置 |
JP2004079602A (ja) * | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | トラップ層を有する不揮発性メモリ |
WO2004023385A1 (ja) * | 2002-08-29 | 2004-03-18 | Renesas Technology Corp. | 半導体処理装置及びicカード |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008262626A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP2010232308A (ja) * | 2009-03-26 | 2010-10-14 | Citizen Holdings Co Ltd | 不揮発性半導体記憶装置 |
JP2011519462A (ja) * | 2009-04-30 | 2011-07-07 | Powerchip株式会社 | Nandフラッシュメモリデバイスのプログラミング方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4683457B2 (ja) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7254084B2 (en) | Data processing device | |
KR100332950B1 (ko) | 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법 | |
JP2006509327A (ja) | 電流が制限されるラッチ | |
US8199577B2 (en) | Ripple programming of memory cells in a nonvolatile memory | |
JPH10320989A (ja) | 不揮発性半導体メモリ | |
JP3802763B2 (ja) | 不揮発性半導体メモリ装置およびその消去方法 | |
US20060044871A1 (en) | Semiconductor integrated circuit | |
US6970385B2 (en) | Non-volatile semiconductor memory device suppressing write-back fault | |
EP1214715A1 (en) | 1 transistor cell for eeprom application | |
US8081520B2 (en) | Over erase correction method of flash memory apparatus | |
JP4683457B2 (ja) | 不揮発性メモリ、データプロセッサ及びicカード用マイクロコンピュータ | |
US6373750B1 (en) | Non-volatile memory which performs erasure in a short time | |
JP3180003B2 (ja) | 半導体記憶装置 | |
US6853586B2 (en) | Non-volatile memory architecture and method thereof | |
US7319616B2 (en) | Negatively biasing deselected memory cells | |
JP4532405B2 (ja) | 不揮発性半導体メモリ | |
JP4785150B2 (ja) | ディスターブを防止したnand型フラッシュメモリ | |
US20120140572A1 (en) | Semiconductor memory device and method of operating the same | |
US20100124128A1 (en) | Nand flash memory | |
JP2004158053A (ja) | 不揮発性半導体記憶装置 | |
JP3705925B2 (ja) | Mos集積回路および不揮発性メモリ | |
JP2011003275A (ja) | 半導体集積回路 | |
US6178117B1 (en) | Background correction for charge gain and loss | |
JP3540220B2 (ja) | フラッシュeepromおよびその記憶データ消去方法 | |
JP2006351112A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |