JP2006020282A - アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 - Google Patents
アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 Download PDFInfo
- Publication number
- JP2006020282A JP2006020282A JP2005134185A JP2005134185A JP2006020282A JP 2006020282 A JP2006020282 A JP 2006020282A JP 2005134185 A JP2005134185 A JP 2005134185A JP 2005134185 A JP2005134185 A JP 2005134185A JP 2006020282 A JP2006020282 A JP 2006020282A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital
- circuit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 62
- 238000003384 imaging method Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 167
- 230000003321 amplification Effects 0.000 claims description 44
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 44
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000005070 sampling Methods 0.000 claims description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 22
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 22
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 21
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 125000004122 cyclic group Chemical group 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【解決手段】DSP18は、入力される画像データからCCD12に照射される光量を時間積分して算出する。その光量が所定の閾値以下であるか否かを判定し、所定の閾値以下であれば、AD変換器20に8ビットモードで動作させるための制御信号を出力する。所定の閾値以下でなければ、AD変換器20に10ビットモードで動作させるための制御信号を出力する。AD変換器20は、DSP18の制御により動的に変換ビット数を可変する。
【選択図】図2
Description
第1実施形態は、本発明の信号処理システムを画像信号の処理に適用した例である。図1は、一般的な画像信号処理システムの基本的な構成を示す。CCD(Charge Coupled Device)12は、被写体からの光を取り込んで電気信号に変換し、これをワンチップ化された画像処理用のシステムLSI10へ入力する。このシステムLSI10には、CDS(Correlated Double Sampling)14、可変増幅器16、AD変換器20、DSP(Digital Signal Processor)18が内蔵されている。
第2実施形態は、本発明の信号処理システムを通信システムに適用した例である。図8は、第2実施形態における信号処理システムの基本的な構成を示す。ここでは、地上波デジタルTV信号を受信するシステムを例に挙げる。アンテナ160は、UHF帯のRF(Radio Frequency:無線周波数)信号を受信し、チューナIC170に出力する。チューナIC170は、図示しないミキサを備え、ダイレクトコンバージョン方式でRF信号を直接ベースバンド信号に変換する。チューナIC170には、可変増幅器172が搭載されており、DSP182からのフィードバック制御により指定される利得にしたがい、ベースバンド信号を増幅する。復調用のシステムLSI180は、AD変換器20およびDSP182を備える。上記ベースバンド信号は、AD変換器20に入力される。AD変換器20は、8または10ビットの分解能でデジタル値に変換し、DSP182に出力する。DSP182は、主に復調処理、可変増幅器172の利得制御、および後述するAD変換器20のモード切替処理を行う。
Claims (19)
- アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、回路構成または回路定数を動的に変化させることを特徴とするアナログデジタル変換器。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、変換ビット数を動的に変化させることを特徴とするアナログデジタル変換器。 - 自己のステージの入力アナログ信号を所定ビット数のデジタル値に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力をアナログ信号に変換するDA変換回路と、
前記自己のステージの入力アナログ信号から、または前記自己のステージの入力アナログ信号を所定の増幅率で増幅する増幅回路の出力アナログ信号から、前記デジタルアナログ変換回路の出力を減算する減算回路と、を含むステージの基本ユニットを有し、この基本ユニットを1回または繰り返して使用することにより、所定のデジタル信号を得るアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、前記ステージの少なくとも1つに与える動作周波数を変更し、変換ビット数を動的に変化させることを特徴とするアナログデジタル変換器。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器の変換ビット数を動的に変化させる制御部を備え、
前記制御部は、前記アナログデジタル変換器のサンプリング周波数に対する動作周波数の比を変更することで、前記変換ビット数を変化させることを特徴とする信号処理システム。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器の変換ビット数を動的に変化させる制御部を備え、
前記制御部は、利得調整に応じて、前記アナログデジタル変換器の変換ビット数を変化させることを特徴とする信号処理システム。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器の変換ビット数を動的に変化させる制御部を備え、
前記制御部は、オフセット調整に応じて、前記アナログデジタル変換器の変換ビット数を変化させることを特徴とする信号処理システム。 - 前記アナログデジタル変換器は、自己のステージの出力が自己のステージの入力にフィードバックするステージを含み、
前記制御部は、前記ステージに与える動作周波数を動的に変化させることを特徴とする請求項4から6のいずれかに記載の信号処理システム。 - 被写体を撮像する撮像部と、
前記撮像部から出力されたアナログ信号を所定の利得で増幅する増幅器と、
前記増幅器から出力されたアナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器と、
システムの状態に応じて、前記アナログデジタル変換器の変換ビット数を動的に変化させる制御部と、を有することを特徴とする撮像装置。 - 前記制御部は、前記増幅器の利得調整に応じて、前記変換ビット数を変化させることを特徴とする請求項8に記載の撮像装置。
- アナログ信号を所定のビット数のデジタル信号に変換するアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、消費電流を動的に変化させることを特徴とするアナログデジタル変換器。 - 自己のステージの入力アナログ信号を所定ビット数のデジタル値に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力をアナログ信号に変換するデジタルアナログ変換回路と、
前記自己のステージの入力アナログ信号から、または前記自己のステージの入力アナログ信号を所定の増幅率で増幅する増幅回路の出力アナログ信号から、前記デジタルアナログ変換回路の出力を減算する減算回路と、を含むステージの基本ユニットを有し、1回または繰り返して使用することにより、所定のデジタル信号を得るアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、前記ステージの少なくとも1つに含まれる増幅回路のバイアス電流を動的に変化させることを特徴とするアナログデジタル変換器。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器に含まれる増幅回路の消費電流を動的に変化させる制御部を備え、
前記制御部は、システム状態を検知する信号に基づいて、前記増幅回路内部で電流源として動作しているトランジスタへのバイアス電圧を動的に変化させることを特徴とする信号処理システム。 - アナログ信号を所定のビット数のデジタル信号に変換するアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、アナログデジタル変換器に含まれる増幅回路の回路構成を動的に変化させることを特徴とするアナログデジタル変換器。 - 自己のステージの入力アナログ信号を所定のビット数のデジタル値に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力をアナログ信号に変換するデジタルアナログ変換回路と、
前記自己のステージの入力アナログ信号から、または前記自己のステージの入力アナログ信号を所定の増幅率で増幅する増幅回路の出力アナログ信号から、前記デジタルアナログ変換回路の出力を減算する減算回路と、を含むステージの基本ユニットを有し、1回また繰り返して使用することにより、所定のデジタル信号を得るアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、前記ステージの少なくとも1つに含まれる増幅回路の回路構成を変化させることを特徴とするアナログデジタル変換器。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器に含まれる増幅回路の回路構成を動的に変化させる制御部を備え、
前記制御部は、システム状態を検知する信号に基づいて、前記増幅回路の回路構成を決定する信号を生成することを特徴とする信号処理システム。 - アナログ信号を所定のビット数のデジタル信号に変換するアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、アナログデジタル変換器に含まれるスイッチトキャパシタ型増幅回路の容量値を動的に変化させることを特徴とするアナログデジタル変換器。 - 自己のステージの入力アナログ信号を所定ビット数のデジタル値に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力をアナログ信号に変換するデジタルアナログ変換回路と、
前記自己のステージの入力アナログ信号から、または前記自己のステージの入力アナログ信号を所定の増幅率で増幅する増幅回路の出力アナログ信号から、前記デジタルアナログ変換回路の出力を減算する減算回路と、を含むステージの基本ユニットを有し、1回または繰り返して使用することにより、所定のデジタル信号を得るアナログデジタル変換器であって、
搭載されるシステムの状態に応じて、前記ステージの少なくとも1つに含まれるスイッチトキャパシタ型増幅回路の容量値を動的に変化させることを特徴とするアナログデジタル変換器。 - アナログ信号を所定ビット数のデジタル信号に変換するアナログデジタル変換器を含む信号処理システムであって、
前記アナログデジタル変換器に含まれるスイッチトキャパシタ型増幅回路の容量値を動的に変化させる制御部を備え、
前記制御部は、システム状況を検知する信号に基づいて、スイッチトキャパシタ型増幅回路の容量値を決定する信号を生成することを特徴とする信号処理システム。 - アナログ信号を所定のビット数のデジタル信号に変換するアナログデジタル変換器であって、搭載されるシステムの状態に応じて、動作周波数を動的に変化させることを特徴とするアナログデジタル変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005134185A JP4219341B2 (ja) | 2004-06-01 | 2005-05-02 | アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 |
US11/140,964 US7148832B2 (en) | 2004-06-01 | 2005-06-01 | Analog digital converter having a function of dynamic adjustment corresponding to the state of the system |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004163204 | 2004-06-01 | ||
JP2005134185A JP4219341B2 (ja) | 2004-06-01 | 2005-05-02 | アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008123741A Division JP2008193743A (ja) | 2004-06-01 | 2008-05-09 | 信号処理システム、および撮像装置 |
JP2008123742A Division JP2008193744A (ja) | 2004-06-01 | 2008-05-09 | 信号処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006020282A true JP2006020282A (ja) | 2006-01-19 |
JP4219341B2 JP4219341B2 (ja) | 2009-02-04 |
Family
ID=35447098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005134185A Expired - Fee Related JP4219341B2 (ja) | 2004-06-01 | 2005-05-02 | アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7148832B2 (ja) |
JP (1) | JP4219341B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007325140A (ja) * | 2006-06-05 | 2007-12-13 | Fujifilm Corp | ディジタル・カメラおよびその制御方法 |
JP2008029816A (ja) * | 2006-06-26 | 2008-02-14 | Canon Inc | 放射線撮像装置、放射線撮像システム及びその制御方法 |
JP2008109266A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 映像信号処理装置およびその電力制御方法 |
JP2010166447A (ja) * | 2009-01-16 | 2010-07-29 | Sony Corp | Ad変換器および信号処理システム |
JP2011250459A (ja) * | 2011-07-20 | 2011-12-08 | Renesas Electronics Corp | A/d変換器およびそれを使用した受信装置 |
JP2012239003A (ja) * | 2011-05-11 | 2012-12-06 | Fujitsu Semiconductor Ltd | Ad変換器およびad変換方法 |
JP2014519793A (ja) * | 2011-06-30 | 2014-08-14 | インテル コーポレイション | 逐次近似レジスタ(sar)及び時間−デジタル変換器(tdc)を用いる二段式アナログ−デジタル変換器 |
KR20140122346A (ko) * | 2013-04-09 | 2014-10-20 | 에스케이하이닉스 주식회사 | 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치 |
JP2015133543A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社リコー | A/d変換器、撮像素子、画像読取装置及び画像形成装置 |
WO2015182392A1 (ja) * | 2014-05-27 | 2015-12-03 | ソニー株式会社 | 制御装置および制御方法、並びに電子機器 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4302672B2 (ja) * | 2005-07-14 | 2009-07-29 | シャープ株式会社 | Ad変換器 |
JPWO2007080715A1 (ja) * | 2006-01-16 | 2009-06-11 | パイオニア株式会社 | ディジタル受信装置 |
JP4990049B2 (ja) * | 2007-07-02 | 2012-08-01 | 株式会社リコー | 温度検出回路 |
JP2009302640A (ja) * | 2008-06-10 | 2009-12-24 | Olympus Corp | 固体撮像装置 |
JP4564558B2 (ja) * | 2008-09-19 | 2010-10-20 | 株式会社半導体理工学研究センター | 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置 |
US7825846B2 (en) * | 2009-02-26 | 2010-11-02 | Texas Instruments Incorporated | Error correction method and apparatus |
US8106805B2 (en) * | 2009-03-05 | 2012-01-31 | Realtek Semiconductor Corp. | Self-calibrating pipeline ADC and method thereof |
WO2012138360A1 (en) * | 2011-04-08 | 2012-10-11 | Sandisk Technologies Inc. | Multiphase low lc buck regulator |
US8754794B1 (en) * | 2012-07-25 | 2014-06-17 | Altera Corporation | Methods and apparatus for calibrating pipeline analog-to-digital converters |
US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
JP6226551B2 (ja) * | 2013-05-08 | 2017-11-08 | キヤノン株式会社 | 撮像装置 |
JP6681586B2 (ja) | 2015-03-19 | 2020-04-15 | パナソニックIpマネジメント株式会社 | イメージセンサおよびそれを備えた撮像装置 |
CN113225140B (zh) * | 2021-04-20 | 2022-09-16 | 中国长江电力股份有限公司 | 一种用于模拟量信号远距离抗电磁干扰传输的模拟量孪生信号接收器 |
TWI783690B (zh) * | 2021-09-17 | 2022-11-11 | 瑞昱半導體股份有限公司 | 具有適應機制的訊號增益調整電路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186831A (ja) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | ピーク値追従回路 |
US5343200A (en) * | 1990-08-31 | 1994-08-30 | Canon Kabushiki Kaisha | Analog/digital converter with digital automatic gain control |
JPH04137821A (ja) * | 1990-09-27 | 1992-05-12 | Sharp Corp | Ad変換装置 |
JPH04291822A (ja) * | 1991-03-20 | 1992-10-15 | Canon Inc | A/d変換器 |
US5838738A (en) * | 1996-07-29 | 1998-11-17 | Cirrus Logic, Inc. | Coding to improve timing recovery in a sampled amplitude read channel |
JP3501984B2 (ja) | 1999-09-06 | 2004-03-02 | ナイルス株式会社 | デジタルccdカメラ |
EP1484910A1 (fr) * | 2003-06-03 | 2004-12-08 | Asulab S.A. | Dispositif et procédé de conversion analogique numérique surnuméraire adaptatif pour un capteur d'image |
-
2005
- 2005-05-02 JP JP2005134185A patent/JP4219341B2/ja not_active Expired - Fee Related
- 2005-06-01 US US11/140,964 patent/US7148832B2/en active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007325140A (ja) * | 2006-06-05 | 2007-12-13 | Fujifilm Corp | ディジタル・カメラおよびその制御方法 |
JP2008029816A (ja) * | 2006-06-26 | 2008-02-14 | Canon Inc | 放射線撮像装置、放射線撮像システム及びその制御方法 |
JP2008109266A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 映像信号処理装置およびその電力制御方法 |
JP2010166447A (ja) * | 2009-01-16 | 2010-07-29 | Sony Corp | Ad変換器および信号処理システム |
JP2012239003A (ja) * | 2011-05-11 | 2012-12-06 | Fujitsu Semiconductor Ltd | Ad変換器およびad変換方法 |
JP2014519793A (ja) * | 2011-06-30 | 2014-08-14 | インテル コーポレイション | 逐次近似レジスタ(sar)及び時間−デジタル変換器(tdc)を用いる二段式アナログ−デジタル変換器 |
JP2011250459A (ja) * | 2011-07-20 | 2011-12-08 | Renesas Electronics Corp | A/d変換器およびそれを使用した受信装置 |
KR20140122346A (ko) * | 2013-04-09 | 2014-10-20 | 에스케이하이닉스 주식회사 | 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치 |
KR101984618B1 (ko) * | 2013-04-09 | 2019-05-31 | 에스케이하이닉스 주식회사 | 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치 |
JP2015133543A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社リコー | A/d変換器、撮像素子、画像読取装置及び画像形成装置 |
WO2015182392A1 (ja) * | 2014-05-27 | 2015-12-03 | ソニー株式会社 | 制御装置および制御方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US7148832B2 (en) | 2006-12-12 |
US20050270215A1 (en) | 2005-12-08 |
JP4219341B2 (ja) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4219341B2 (ja) | アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 | |
JP2008193743A (ja) | 信号処理システム、および撮像装置 | |
Zheng et al. | A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process | |
JP3046005B2 (ja) | アナログ/ディジタル変換回路 | |
JP4121956B2 (ja) | 低電力循環型a/d変換器 | |
US20070030262A1 (en) | Semiconductor integrated circuit device | |
JP7228643B2 (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
US20050174277A1 (en) | Analog-digital converter with advanced scheduling | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
JP2009038535A (ja) | アナログデジタル変換器 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
US7009545B2 (en) | Semiconductor device having on-chip reference voltage generator | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
Lin et al. | Low-power and wide-bandwidth cyclic ADC with capacitor and opamp reuse techniques for CMOS image sensor application | |
CN111263090B (zh) | 读出电路结构及其工作时序控制方法 | |
Zhang et al. | A 14-bit 150KS/s SAR ADC with PGA for CMOS image sensor | |
JP2007151100A (ja) | サンプルアンドホールド回路 | |
Fujimoto et al. | A switched-capacitor variable gain amplifier for CCD image sensor interface system | |
JP2006074084A (ja) | 増幅回路 | |
Murmann et al. | Digitally Assisted Analog Integrated Circuits: Closing the gap between analog and digital | |
US6882297B2 (en) | Analog-to-digital conversion circuit and image processing circuit for stepwise conversion of a signal through multiple stages of conversion units | |
Huang et al. | A time-interleaved pipelined ADC chip design for 4-G application | |
Ng | 0.18 um low voltage 12-bit successive-approximation-register analog-to-digital converter (SAR ADC) | |
Vaz et al. | Design of low-voltage CMOS pipelined ADCs using 1 pico-Joule of energy per conversion | |
Koo et al. | A Single Amplifier-Based 12-bit 100 MS/s 1 V 19 mW 0.13 µm CMOS ADC with Various Power and Area Minimized Circuit Techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |