JP2006013081A5 - - Google Patents

Download PDF

Info

Publication number
JP2006013081A5
JP2006013081A5 JP2004187036A JP2004187036A JP2006013081A5 JP 2006013081 A5 JP2006013081 A5 JP 2006013081A5 JP 2004187036 A JP2004187036 A JP 2004187036A JP 2004187036 A JP2004187036 A JP 2004187036A JP 2006013081 A5 JP2006013081 A5 JP 2006013081A5
Authority
JP
Japan
Prior art keywords
layer
thin film
semiconductor device
forming
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004187036A
Other languages
English (en)
Other versions
JP4904671B2 (ja
JP2006013081A (ja
Filing date
Publication date
Priority claimed from JP2004187036A external-priority patent/JP4904671B2/ja
Priority to JP2004187036A priority Critical patent/JP4904671B2/ja
Application filed filed Critical
Priority to CNB2005100788612A priority patent/CN100411176C/zh
Priority to US11/159,097 priority patent/US7816716B2/en
Publication of JP2006013081A publication Critical patent/JP2006013081A/ja
Priority to US12/923,281 priority patent/US8723240B2/en
Publication of JP2006013081A5 publication Critical patent/JP2006013081A5/ja
Publication of JP4904671B2 publication Critical patent/JP4904671B2/ja
Application granted granted Critical
Priority to US14/226,816 priority patent/US8877521B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (21)

  1. 絶縁性基板と、この絶縁性基板の上方に配置された能動素子層に形成された能動素子と、前記能動素子層の上方に配置された強誘電体容量素子層に形成された強誘電体容量素子と、前記能動素子層と前記強誘電体容量素子層との間に形成された水素化窒化シリコン層とを有し、前記能動素子は、ソースドレイン領域及びチャネル領域を備えたポリシリコン薄膜と、前記チャネル領域の上方に形成されたゲート電極と、前記ポリシリコン薄膜と前記ゲート電極との間に形成されたゲート絶縁膜とを有する薄膜トランジスタを含むものであり、前記能動素子層は、前記ポリシリコン薄膜を覆い前記ゲート電極が埋め込まれた層間絶縁膜を有し、前記強誘電体容量素子は下部電極、強誘電体層及び上部電極が積層されたものであり、前記能動素子層の水素濃度は前記強誘電体容量素子層の水素濃度より高いことを特徴とする半導体装置。
  2. 絶縁性基板と、この絶縁性基板の上方に配置された能動素子層に形成された能動素子と、前記能動素子層の上方に配置された強誘電体容量素子層に形成された強誘電体容量素子と、前記能動素子層と前記強誘電体容量素子層との間に形成された水素化窒化シリコン層と、この水素化窒化シリコン層と前記強誘電体容量素子層との間に形成された導電性酸化物層とを有し、前記能動素子は、ソースドレイン領域及びチャネル領域を備えたポリシリコン薄膜と、前記チャネル領域の上方に形成されたゲート電極と、前記ポリシリコン薄膜と前記ゲート電極との間に形成されたゲート絶縁膜とを有する薄膜トランジスタを含むものであり、前記能動素子層は、前記ポリシリコン薄膜を覆い前記ゲート電極が埋め込まれた層間絶縁膜を有し、前記強誘電体容量素子は下部電極、強誘電体層及び上部電極が積層されたものであり、前記能動素子層の水素濃度は前記強誘電体容量素子層の水素濃度より高く、前記強誘電体容量素子層の酸素濃度は前記能動素子層の酸素濃度より高いことを特徴とする半導体装置。
  3. 前記水素化窒化シリコン層を挿通して前記能動素子と前記強誘電体容量素子とを接続する接続部を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記下部電極は、導電性酸化物により形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記導電性酸化物は、インジウム錫酸化物であることを特徴とする請求項２又は４に記載の半導体装置。
  6. 前記水素化窒化シリコン層はプラズマＣＶＤ（化学気相成長）により形成されたものであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記接続部は、前記水素化窒化シリコン層に形成された配線と、前記水素化窒化シリコン層を挿通し前記下部電極と前記配線とを接続する第１のビアと、前記層間絶縁膜を挿通し前記ソースドレイン領域と前記配線とを接続する第２のビアとを有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記接続部は、前記水素化窒化シリコン層に形成された配線と、前記水素化窒化シリコン層を挿通し前記上部電極と前記配線とを接続する第１のビアと、前記層間絶縁膜を挿通し前記ソースドレイン領域と前記配線とを接続する第２のビアとを有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  9. 前記強誘電体膜は前記下部電極を覆うように前記水素化窒化シリコン層上に形成されており、前記第１のビアは、前記強誘電体膜に設けた開口部を挿通していることを特徴とする請求項８に記載の半導体装置。
  10. 前記能動素子をスイッチング素子とし、前記強誘電体容量素子を容量部とする不揮発性メモリであることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 絶縁性基板上にポリシリコン薄膜を形成しゲート絶縁膜を介してゲート電極を形成し更に前記ゲート電極をマスクとして前記ポリシリコン薄膜にイオン注入することによりソースドレイン領域及びチャネル領域を形成して薄膜トランジスタを形成する工程と、この薄膜トランジスタを覆う層間絶縁膜上に配線層を形成すると共に前記層間絶縁膜を挿通して前記薄膜トランジスタに接続される第１コンタクトを形成する工程と、前記層間絶縁膜上に前記配線層を覆うようにして水素化窒化シリコン膜を形成する工程と、この水素化窒化シリコン膜上に下部電極を形成すると共に前記水素化窒化シリコン膜を挿通して前記配線層に接続される第２コンタクトを形成する工程と、前記下部電極上に強誘電体層を形成する工程と、前記強誘電体層上に上部電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  12. 絶縁性基板上にポリシリコン薄膜を形成しゲート絶縁膜を介してゲート電極を形成し更に前記ゲート電極をマスクとして前記ポリシリコン薄膜にイオン注入することによりソースドレイン領域及びチャネル領域を形成して薄膜トランジスタを形成する工程と、この薄膜トランジスタを覆う層間絶縁膜上に配線層を形成すると共に前記層間絶縁膜を挿通して前記薄膜トランジスタに接続される第１コンタクトを形成する工程と、前記層間絶縁膜上に前記配線層を覆うようにして水素化窒化シリコン膜を形成する工程と、この水素化窒化シリコン膜上に下部電極を形成する工程と、前記下部電極上に強誘電体層を形成する工程と、前記強誘電体層上に上部電極を形成すると共に前記水素化窒化シリコン膜を挿通して前記配線層に接続される第２コンタクトを形成する工程と、を有することを特徴とする半導体装置の製造方法。
  13. 前記水素化窒化シリコン膜はプラズマＣＶＤ（気相成長）法により形成することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記水素化窒化シリコン層を形成する工程より後の工程においては、前記ポリシリコン薄膜の温度が３５０℃より高温になることがないことを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 請求項１乃至１０のいずれか１項に記載の半導体装置を使用したことを特徴とする電子機器。
  16. 請求項１０に記載の不揮発性メモリを使用したＩＣカードであることを特徴とする電子機器。
  17. 前記不揮発性メモリは、中央演算装置（ＣＰＵ）、外部とのデータの送受信を行う高周波（ＲＦ）インターフェイス部及びデータを保存する読み出し専用メモリ（ＲＯＭ）と共に、同一基板上に一体的に形成されていることを特徴とする請求項１６に記載の電子機器。
  18. 中央演算装置（ＣＰＵ）、外部とのデータの送受信を行う高周波（ＲＦ）インターフェイス部及びデータを保存する読み出し専用メモリ（ＲＯＭ）は、前記不揮発性メモリとは別に、単結晶シリコン基板上に形成されていることを特徴とする請求項１６に記載の電子機器。
  19. 請求項１０に記載の不揮発性メモリを有し、更に、送信データ符号化素子、受信データ復号化素子、外部とのデータの送受信を行うアンテナ素子及びこれらの制御を行う制御素子を有する高周波ＩＣタグであることを特徴とする電子機器。
  20. 前記送信データ符号化素子、前記受信データ復号化素子及び前記制御素子は、単結晶半導体基板上に形成されていることを特徴とする請求項１９に記載の電子機器。
  21. 請求項５に記載の半導体装置の前記絶縁性基板上に液晶表示装置の画素回路が形成されており、この画素回路のトランジスタに接続された画素電極が、前記半導体装置の水素化窒化シリコン層と同層の水素化窒化シリコン層上に形成され、前記半導体装置の下部電極を構成するインジウム錫酸化物層と同層のインジウム錫酸化物層であることを特徴とする液晶表示装置であることを特徴とする電子機器。
JP2004187036A 2004-06-24 2004-06-24 半導体装置、その製造方法及び電子機器 Expired - Fee Related JP4904671B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004187036A JP4904671B2 (ja) 2004-06-24 2004-06-24 半導体装置、その製造方法及び電子機器
CNB2005100788612A CN100411176C (zh) 2004-06-24 2005-06-23 半导体器件及其制造方法、电子设备
US11/159,097 US7816716B2 (en) 2004-06-24 2005-06-23 Semiconductor ferroelectric device, manufacturing method for the same, and electronic device
US12/923,281 US8723240B2 (en) 2004-06-24 2010-09-13 Semiconductor device, manufacturing method for the same, and electronic device
US14/226,816 US8877521B2 (en) 2004-06-24 2014-03-26 Semiconductor ferroelectric device, manufacturing method for the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187036A JP4904671B2 (ja) 2004-06-24 2004-06-24 半導体装置、その製造方法及び電子機器

Publications (3)

Publication Number Publication Date
JP2006013081A JP2006013081A (ja) 2006-01-12
JP2006013081A5 true JP2006013081A5 (ja) 2010-10-14
JP4904671B2 JP4904671B2 (ja) 2012-03-28

Family

ID=35718918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187036A Expired - Fee Related JP4904671B2 (ja) 2004-06-24 2004-06-24 半導体装置、その製造方法及び電子機器

Country Status (3)

Country Link
US (3) US7816716B2 (ja)
JP (1) JP4904671B2 (ja)
CN (1) CN100411176C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253540A (ja) * 2005-03-14 2006-09-21 Tohoku Univ 無線信号処理装置
US8586189B2 (en) * 2007-09-19 2013-11-19 Fujifilm Corporation Gas-barrier film and organic device comprising same
JP2009076232A (ja) * 2007-09-19 2009-04-09 Fujifilm Corp 環境感受性デバイス、環境感受性素子の封止方法
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101883647B1 (ko) * 2010-03-04 2018-07-31 제온 코포레이션 반도체 소자 기판의 제조 방법
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
US9548348B2 (en) 2013-06-27 2017-01-17 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9536844B1 (en) * 2014-04-03 2017-01-03 Hrl Laboratories, Llc Transient antennas and transient electronics
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN106960815B (zh) * 2017-05-05 2020-02-28 武汉华星光电技术有限公司 一种制作阵列基板的方法
EP3688804A4 (en) * 2017-09-29 2021-04-14 Intel Corporation FERROELECTRIC CAPACITORS WITH RETURN TRANSISTORS
JP2019075470A (ja) * 2017-10-17 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び電子機器
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
US10515897B2 (en) 2018-05-17 2019-12-24 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US10515907B2 (en) 2018-05-17 2019-12-24 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US11621269B2 (en) * 2019-03-11 2023-04-04 Globalfoundries U.S. Inc. Multi-level ferroelectric memory cell
CN112563288B (zh) * 2019-09-26 2023-08-04 云谷（固安）科技有限公司 显示面板及其制作方法及电子设备
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
CN115295560A (zh) * 2022-08-05 2022-11-04 厦门天马显示科技有限公司 显示面板和显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485878A (ja) 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP2933121B2 (ja) 1995-10-18 1999-08-09 日本電気株式会社 薄膜トランジスタの製造方法
US5716875A (en) 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
KR100234361B1 (ko) 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
JP2927268B2 (ja) 1997-03-03 1999-07-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
TW434877B (en) * 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2000277706A (ja) * 1999-03-25 2000-10-06 Seiko Epson Corp 強誘電体メモリ素子及びその製造方法
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3252835B2 (ja) * 1999-07-02 2002-02-04 松下電器産業株式会社 半導体装置およびその製造方法
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US7492417B2 (en) * 2000-05-11 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing liquid crystal display device
JP3934370B2 (ja) * 2000-08-08 2007-06-20 株式会社半導体エネルギー研究所 液晶表示装置、電子装置
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP4626925B2 (ja) * 2001-05-08 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2002366920A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd Ｉｃカード装置
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
US6713799B2 (en) * 2002-04-26 2004-03-30 Matsushita Electric Industrial Co., Ltd. Electrodes for ferroelectric components
JP2004071700A (ja) 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
US6982448B2 (en) 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same

Similar Documents

Publication Publication Date Title
JP2006013081A5 (ja)
JP4974541B2 (ja) 無線チップの作製方法
US8841730B2 (en) Semiconductor device and method for manufacturing the same
TWI422037B (zh) 半導體裝置及其製造方法
CN100411176C (zh) 半导体器件及其制造方法、电子设备
KR101447936B1 (ko) 반도체 장치 및 그 제작 방법
TWI623101B (zh) 半導體裝置及其製造方法
KR101478525B1 (ko) 반도체 장치 및 그 제작 방법
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US20120193694A1 (en) Wireless chip and electronic appliance having the same
US6692997B2 (en) Thin film transistors with dual layered source/drain electrodes and manufacturing method thereof, and active matrix display device and manufacturing method thereof
CN107256870A (zh) 一种阵列基板及制作方法、柔性显示面板、显示装置
KR101238753B1 (ko) 반도체 장치 및 이를 제조하는 방법
CN100477171C (zh) 制造双层导线结构的薄膜晶体管显示器阵列的方法
KR20100076618A (ko) 반도체 집적 회로 장치의 제조 방법
WO2017080013A1 (zh) 阵列基板及其制备方法、显示装置
CN114823713A (zh) 一种阵列基板及其制造方法
US7923312B2 (en) Fabricating method of thin film transistor
KR101819214B1 (ko) 반도체 소자 및 그 제조 방법
JP4507546B2 (ja) 半導体装置の製造方法
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
CN111933648A (zh) 阵列基板及其制备方法和显示装置
US8518762B2 (en) Semiconductor device and manufacturing method thereof
US7393724B2 (en) Reduced dielectric breakdown/leakage semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electric apparatus
US20230395616A1 (en) Method of manufacturing array substrate, array substrate, and display device