CN100411176C - 半导体器件及其制造方法、电子设备 - Google Patents

半导体器件及其制造方法、电子设备 Download PDF

Info

Publication number
CN100411176C
CN100411176C CNB2005100788612A CN200510078861A CN100411176C CN 100411176 C CN100411176 C CN 100411176C CN B2005100788612 A CNB2005100788612 A CN B2005100788612A CN 200510078861 A CN200510078861 A CN 200510078861A CN 100411176 C CN100411176 C CN 100411176C
Authority
CN
China
Prior art keywords
film
layer
ferroelectric
semiconductor device
silicon hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100788612A
Other languages
English (en)
Other versions
CN1713388A (zh
Inventor
田边浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1713388A publication Critical patent/CN1713388A/zh
Application granted granted Critical
Publication of CN100411176C publication Critical patent/CN100411176C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

在形成在由玻璃等制成的衬底上的多晶硅薄膜中形成源极/漏极扩散层和沟道区域，此外，通过栅极绝缘膜形成栅极电极6。将硅氢氮化物膜形成在层间介质膜上，由此能够将包括开关薄膜晶体管的有源元件区域中的氢浓度保持在较高水平，并且硅薄膜中的Si-H键变得稳定。此外，通过由导电氧化物膜形成的下电极将铁电膜设置在硅氢氮化物膜上，由此能够将铁电电容元件层的氧浓度保持在较高水平，并防止了铁电膜中氧缺乏的产生。

Description

半导体器件及其制造方法、电子设备
技术领域
本发明涉及一种具有介质电容器的半导体器件及其制造方法，以及一种利用所述半导体器件的电子设备，更具体地，涉及一种其中通过形成在绝缘衬底上的有源元件来驱动介质电容器的半导体器件及其制造方法，以及一种利用所述半导体器件的电子设备。
背景技术
最近，已经对如利用铁电材料的非易失性存储器(铁电存储器)和利用高介电常数材料的动态随机存取存储器(DRAM)等存储半导体器件进行了研究，并且将大量产品投放市场。这些铁电存储器和DRAM的半导体器件具有开关晶体管，电容器与此开关晶体管的一个扩散层(源极区域或漏极区域)相连，以形成存储单元，并且电荷被累积在此电容器中，由此存储数据。
由于被用作铁电存储器的铁电电容器使用如PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)和SBT(SrBi2Ta2O9)等铁电材料作为电容绝缘膜，并且可以通过极化铁电材料来存储非易失性数据。另一方面，被用作DRAM的高介电常数电容器利用BST(BaxSr1-xTiO)的高介电常数薄膜作为电容绝缘膜，并且已经根据所需电容增加改进了有效膜厚度缩减。
例如，现有技术1(日本公开未审专利申请No.2002-334970)公开了一种具有开关晶体管和电容器的半导体器件。图13是这种传统半导体器件的截面图。如图13所示，在此半导体器件中，将MOS(金属氧化物半导体)型开关晶体管119设置在硅单晶衬底101的表面上，并通过层间介质膜105、108和111，将介质电容器118设置在此开关晶体管119的上方。开关晶体管119的源极或漏极通过包括互连107和110在内的多层金属互连结构与介质电容器118的下电极113相连。
在开关晶体管119中，用作源极和漏极的两个扩散层形成在硅单晶衬底101上，由氧化物膜102分隔，以及在扩散层103之间的沟道区域上方，通过栅极绝缘膜120形成栅极电极104。形成层间介质膜105，从而覆盖此开关晶体管119，并在其上形成金属互连107。金属互连107通过插头106与开关晶体管119的两个扩散层103电连接。与一个扩散层103相连的金属互连107用作连接介质电容器118和开关晶体管119的互连。与另一扩散层103相连的金属互连107用作位线。
形成层间介质膜108，以覆盖层间介质膜105和互连107，并在其上形成金属互连110。此外，形成层间介质膜111，以覆盖层间介质膜108和互连110，并将介质电容器118设置在此层间介质膜111上。在此介质电容器118中，下电极113、介质薄膜114和上电极115依次层叠。下电极113通过通孔112与互连110电连接。
此外，形成层间介质膜116，以覆盖介质电容器118和层间介质膜111，并将金属互连117设置在此层间介质膜116上。设置此金属互连117，从而填充形成在层间介质膜116中的接触孔，并与上电极115电连接。金属互连117用作板互连。
在下电极113和上电极115中，为了防止由于氧的不足而引起的介质薄膜114的本征极化的恶化，使用如Pt、Pd、Ir、Rh、Os、Au、Ag或Ru等或如PtOx、PdOx、IrOx、Rhx、OsOx、AuOx、AgOx或RuOx等与氧具有较低亲和力的金属或导电氧化物膜。在下电极113和通孔112之间的界面处，为了防止下电极113的Pt等与通孔112的W等之间的相互反应和相互扩散，形成由导电氮化膜TiN等制成的阻挡层(未示出)。
介质薄膜114是BaTiO3、PbTiO3、PZT、PLZT、SBT等的铁电薄膜或BST等高介电常数薄膜。通过溅射、溶胶凝胶(sol-gel)方法或CVD(化学汽相淀积)方法在下电极上形成这些介质薄膜，并通过在预定的温度下进行退火，晶体化为类似钙钛矿的结构。这样形成的铁电薄膜具有多晶结构。在此退火中，根据现有技术2(日本公开未审专利申请No.H04-85878)，优选的是在600℃、包含氧的环境下进行加热，并且需要一个小时的退火。在现有技术1中，提及将CVD方法用于膜形成，并通过在300到500℃的氢环境下进行加热来实现晶体化，并可以通过受激准分子激光的照射来平整膜的表面。
在这种传统半导体器件中，存储单元下电极113下方的结构与不具有电容器的LSI(大规模集成电路)的结构相同。因此，可以利用现有的逻辑电路，通过常规的LSI制造工艺来制造。
但是，如上所述，半导体非易失性存储器件是利用与针对一般现有逻辑电路的处理相同的LSI制造工艺来制造的，所以制造成本相对较高，尽管相对容易增加存储容量。
另一方面，随着无所不在的社会的到来，不仅期望计算机，而且期望包括电视和其他家用电器在内的多种电子设备与因特网相连。因此，由于因特网协议IPv6的引进，电子设备的因特网地址数量(IP地址)将快速增长。IP地址数量上的这种增长将导致如IC标签(无线ID标签和射频ID标签等)和IC卡等临时(使用时间比传统的电子设备短得多)或一次性电子设备(识别和存储)的增加。这些电子设备中的大多数不具有电源，从而利用上述铁电薄膜或高介电常数薄膜的非易失性半导体器件被用于数据的识别和存储。在这种临时或一次性电子设备中，与实现大容量相比，更需要的是以非常低的成本制造具有适当存储容量的半导体器件。但是，上述传统的半导体器件难以满足这种需求。
另一方面，作为以低成本制造并取代了通过LSI制造处理制造的传统开关晶体管的晶体管，可以使用薄膜晶体管，其中将半导体层形成在便宜的衬底上，如不包含碱金属(无碱)低熔点衬底等，并将其用作有源层。作为这种薄膜晶体管，利用非晶硅或多晶硅(多结晶硅)氢化物作为有源层的薄膜晶体管已经实用化，但是，在非易失性半导体器件中，已经使用了具有较高载流子迁移率和较高驱动性能的多晶硅薄膜。在利用这种多晶硅薄膜的薄膜晶体管中，例如，如现有技术3(日本公开未审专利申请No.H09-116159)和现有技术4(日本公开未审专利申请No.H10-242471)中所公开，将用作源极/漏极和沟道的多晶硅薄膜形成在绝缘衬底上，并将栅极绝缘膜和栅极电极形成在此多晶硅薄膜上，并应用氢等离子体处理，由此通过氢钝化作用来激活多晶硅薄膜。
另一方面，需要半导体存储器件与具有运算功能的高级半导体器件一起使用。传统上，通过将如CPU等通过LSI形成在单晶硅衬底上的高级元件和存储元件形成在一个芯片中，降低封装成本。此外，对于存储元件，更为详细地制定了设计规则，并且增进了要形成在每个单位面积上的存储容量，结果，降低了成本。
另一方面，通过如CVD方法来形成薄膜晶体管的多晶硅薄膜，并且此CVD膜包含许多Si悬空键，这在硅单晶衬底中几乎不存在。Si悬空键是Si-Si键断裂而形成的悬空键，并且与杂质原子键合，并恶化半导体性能。因此，需要消除这种Si悬空键。
因此，例如，在现有技术3中，通过对用作形成在绝缘衬底上的源极/漏极区域和沟道区域的多晶硅膜进行氢等离子体处理，使Si悬空键与氢键合，形成Si-H键，由此使悬空键电去活。
但是，上述传统技术具有以下问题。当利用现有技术2的技术形成开关晶体管并在其上形成介质电容器时，Si-H键是热不稳定的，并由于在形成用于介质电容器的铁电氧化物膜时的加热处理，Si-H键断裂，并再次产生Si悬空键。
此外，由于包含在多晶硅膜中的氢作为还原剂的作用，在用于介质电容器的铁电氧化物膜中发生氧缺乏，而这将导致非介电常数的降低和漏电流的增加。
发明内容
本发明的目的是提供一种半导体器件，在其开关晶体管区域中具有稳定的Si-H键，并且不会引起介质电容器区域的铁电氧化物膜中的氧缺乏，所述半导体器件的制造方法，以及一种利用所述半导体器件的电子设备。
根据本发明第一方面的一种半导体器件包括：绝缘衬底；有源元件，形成在位于此绝缘衬底上方的有源元件层中；铁电电容元件，形成在位于有源元件层上方的铁电电容元件层中；以及硅氢氮化物层，形成在有源元件层和铁电电容元件层之间，其中所述有源元件包括薄膜晶体管，所述薄膜晶体管具有包括源极/漏极区域和沟道区域的多晶硅薄膜、形成在沟道区域上方的栅极电极、以及形成在多晶硅薄膜和栅极电极之间的栅极绝缘膜，所述有源元件层具有覆盖多晶硅薄膜并包括嵌入栅极电极的层间介质膜，所述铁电电容元件是通过层叠下电极、铁电层和上电极形成的，并且有源元件层的氢浓度高于铁电电容元件的氢浓度。
在本发明中，有源元件层由具有薄膜晶体管的有源元件、和覆盖薄膜晶体管的多晶硅薄膜并包括嵌入其中的栅极电极的层间介质膜构成。铁电电容元件层由铁电电容元件构成，在一些情况下，形成保护膜覆盖此铁电电容元件。
根据本发明第二方面的一种半导体器件包括：绝缘衬底；有源元件，形成在位于绝缘衬底上方的有源元件层中；铁电电容元件，形成在位于有源元件层上方的铁电电容元件层中；硅氢氮化物层，形成在有源元件层和铁电电容元件层之间；以及导电氧化物层，形成在此硅氢氮化物层和铁电电容元件之间，其中所述有源元件包括薄膜晶体管，所述薄膜晶体管包括具有源极/漏极区域和沟道区域的多晶硅薄膜、形成在沟道区域上方的栅极电极、以及形成在多晶硅薄膜和栅极电极之间的栅极绝缘膜，所述有源元件层具有覆盖多晶硅薄膜并包括嵌入其中的栅极电极的层间介质膜，所述铁电电容元件是下电极、铁电层和上电极的叠层，以及有源元件层的氢浓度高于铁电电容元件层的氢浓度，铁电电容元件层的氧浓度高于有源元件层的氧浓度。
在这种情况下，可以提供通过刺穿硅氢氮化物层连接有源元件和铁电电容元件的连接部件。可以由导电氧化物形成下电极。例如，所述导电氧化物是铟锡氧化物。优选的是，通过等离子体化学汽相淀积(CVD)来形成硅氢氮化物。
例如，所述连接部件具有形成在硅氢氮化物层中的互连、穿过硅氢氮化物层并连接下电极和互连的第一通孔、以及穿过层间介质膜并连接源极/漏极区域和互连的第二通孔。所述连接部件还可以包括形成在硅氢氮化物层中的互连、穿过硅氢氮化物层并连接上电极和互连的第一通孔、以及穿过层间介质膜并连接源极/漏极区域和互连的第二通孔。在这种情况下，将铁电膜形成在硅氢氮化物层上，从而覆盖下电极，并可以形成第一通孔，从而通过形成在铁电膜中的开口插入。
例如，所述半导体器件是其中将有源元件用作开关元件并将铁电电容元件用作电容部件的非易失性存储器。
根据本发明第三方面的一种半导体器件制造方法包括以下步骤：通过在绝缘衬底上形成多晶硅薄膜、形成通过栅极绝缘膜的栅极电极、以及通过利用栅极电极作为掩膜将离子注入多晶硅薄膜中形成源极/漏极区域和沟道区域，形成薄膜晶体管；在覆盖此薄膜晶体管的层间介质膜上形成互连层，以及形成要通过层间介质膜与薄膜晶体管相连的第一触点，在层间介质膜上形成硅氢氮化物膜，从而覆盖互连层；在此硅氢氮化物膜上形成下电极，以及形成要通过硅氢氮化物膜与互连层相连的第二触点；在下电极上形成铁电层；以及在铁电层上形成上电极。
根据本发明第四方面的一种半导体器件制造方法包括以下步骤：通过在绝缘衬底上形成多晶硅薄膜，形成通过栅极绝缘膜的栅极电极，以及通过利用栅极电极作为掩膜进行多晶硅薄膜中的离子注入，形成源极/漏极区域和沟道区域，从而形成薄膜晶体管；在覆盖此薄膜晶体管的层间介质膜上形成互连层，以及形成要通过层间介质膜与薄膜晶体管相连的第一触点；在层间介质膜上形成硅氢氮化物膜，从而覆盖互连层；在此硅氢氮化物膜上形成下电极；在下电极上形成铁电层；以及在铁电层上形成上电极，并形成要通过硅氢氮化物膜与互连层相连的第二触点。
在这些半导体器件制造方法中，最后通过等离子体CVD(化学汽相淀积)来形成硅氢氮化物膜。此外，在形成硅氢氮化物层的步骤之后的步骤中，优选的是多晶硅薄膜的温度不高于350℃。
根据本发明第五方面的一种电子设备使用上面第一到第三方面所述内容的半导体器件。
例如，所述电子设备是利用根据本发明第三方面所述的非易失性存储器的IC卡。可以将非易失性存储器与中央处理单元(CPU)、用于向和从外部发射和接收数据的射频(RF)接口、以及用于存储数据的只读存储器(ROM)一起集成在相同的衬底上，或者可以将中央处理单元(CPU)、用于向和从外部发射和接收数据的射频(RF)接口、以及用于存储数据的只读存储器(ROM)形成在与非易失性存储器分离的单晶硅衬底上。
例如，所述电子设备是射频IC标签，具有根据本发明第三方面所述的非易失性存储器，还具有发射数据编码元件、接收数据解码元件、用于与外部进行数据交换的天线元件、以及用于控制这些元件的控制元件。在这种情况下，可以将发射数据编码元件、接收数据解码元件和控制元件形成在单晶硅半导体衬底上。
例如，所述电子设备是液晶显示单元，并且在此液晶显示单元中，将液晶显示单元的像素电路形成在根据本发明第二方面内容所述的半导体器件的绝缘衬底上，将与此像素电路的晶体管相连的像素电极形成在与半导体器件的硅氢氮化物层相同层的硅氢氮化物层上，并且是与形成了半导体器件的下电极的铟锡氧化物层相同层的铟锡氧化物膜。
根据本发明，在形成在绝缘衬底上的多晶硅薄膜上形成硅氢氮化物层，由此能够将包括如开关晶体管等薄膜晶体管的有源元件层的氢浓度保持在较高水平，并且Si-H键变得稳定。即，可以通过氢端接硅氢氮化物层下方的有源元件层的薄膜晶体管的硅悬空键，防止氧和水蒸气从衬底上方进入，并且薄膜晶体管的操作变得稳定。此外，在本发明第二方面所述的情况下，通过导电氧化物膜将铁电电容元件设置在硅氢氮化物层上，或者在本发明第一和第二方面所述的情况下，由导电氧化物形成下电极，导电氧化物存在于硅氢氮化物层和铁电层之间，从而能够防止保留在通过等离子体CVD而形成的硅氢氮化物层中的氢原子向铁电层中的扩散，即能够防止由氢作为还原剂而引起的氧缺乏，由此能够防止由于氧缺乏所引起的问题。
附图说明
图1是示出了根据本发明第一实施例的半导体器件的截面图；
图2是示出了根据本发明第二实施例的半导体器件的截面图；
图3是示出了根据本发明第三实施例的半导体器件的截面图；
图4是示出了根据本发明第四实施例的半导体器件的截面图；
图5是示出了利用根据本发明实施例的半导体器件的1T/1C型非易失性存储器的电路图；
图6是示出了利用根据本发明实施例的半导体器件的2T/2C型非易失性存储器的电路图；
图7是示出了根据本发明实施例的半导体器件的制造方法的流程图；
图8是示出了根据本发明实施例的半导体器件的另一制造方法的流程图；
图9是示出了利用根据本发明实施例的半导体器件的IC卡的示意图；
图10是示出了利用根据本发明实施例的半导体器件的另一IC卡的示意图；
图11是示出了利用根据本发明实施例的半导体器件的RF-ID标签的示意图；
图12是示出了利用根据本发明实施例的半导体器件的另一RF-ID标签的示意图；以及
图13是传统半导体器件的截面图。
具体实施方式
此后，将参照附图，对本发明的实施例进行详细描述。图1是示出了根据第一实施例的半导体器件的截面图。在衬底1上，形成保护氧化物膜2。例如，衬底1的厚度为0.1到1.5mm。例如，衬底1由具有少量碱金属的玻璃、石英、如聚碳酸酯、聚酰亚胺等塑料材料制成。保护氧化物膜2防止包含在衬底1中的杂质扩散到比保护氧化物膜2高的层中，并且在衬底1由高质量的石英制成时，保护氧化物膜2不是必需的。但是，在衬底1由包含金属杂质的玻璃或包含有机杂质的塑料制成的情况下，根据衬底材料，选择适当的材料用于保护氧化物膜2。例如，在将非碱金属玻璃(由Nippon Electric Glass Co.Ltd制造的OA-10)用作衬底1时，将膜厚度为大约300nm的氧化物膜用作保护氧化物膜2。
在保护氧化物膜2上，设置作为开关晶体管的薄膜晶体管7。在薄膜晶体管7中，在保护氧化物膜2上形成多晶硅薄膜，并通过栅极绝缘膜5，在此多晶硅薄膜上形成栅极电极6的图案。在多晶硅薄膜中，通过利用栅极电极6作为掩膜注入磷或硼等杂质离子，形成源极/漏极扩散层4，并且在位于栅极电极6下方的扩散层4之间的区域中，形成沟道区域3。在源极/漏极扩散层4中，通过形成掩膜和控制杂质注入量，形成沟道区域3一侧的低浓度区域和低浓度区域以外的高浓度区域，由此能够提供所谓的LDD(轻掺杂漏极)结构。扩散层4之一是源极区域，而另一个是漏极区域，通过将沟道区域3夹在中间而彼此相对设置。
例如，形成50nm厚的非晶硅层(a-Si：H层)，进行退火以去除氢原子，然后以受激准分子激光进行照射，由此使多晶硅薄膜(扩散层4和沟道区域3)多晶化。通过将受激准分子激光照射的强度设置为300到450mJ/cm2，获得平均颗粒尺寸为20nm到2μm的多结晶硅薄膜。平均颗粒尺寸越大，薄膜晶体管的驱动性能越高，但是，这将导致衬底内晶体管性能的波动增加，所以平均颗粒尺寸最好为200nm。例如，沟道长度是1微米，并且在这种情况下，当平均颗粒尺寸是200nm时，其与沟道长度的比值足够小(1/5)，由此能够最小化由晶粒尺寸差异所引起的晶体管性能的变化。
可以将栅极绝缘膜5形成在通过等离子体CVD、由多晶硅薄膜形成的岛上。可以通过等离子体CVD来形成此栅极绝缘膜5。例如，通过在利用四乙基原硅酸盐(TEOS)作为源气体的氧混合等离子体中使衬底温度达到370℃，来形成厚度为50nm的、由氧化硅膜形成的栅极绝缘膜。
在栅极绝缘膜5上，形成栅极电极6。例如，此栅极电极6是磷掺杂多晶硅膜和铬膜的叠层，而且多晶硅膜和铬膜的厚度分别为100nm和200nm。即，例如，通过等离子体CVD，将掺杂有磷气体的多晶(多结晶)硅膜沉积到100nm，并连续地，通过溅射将Cr膜沉积到200nm。之后，通过照排和刻蚀使多结晶硅和Cr层叠膜形成图案，以形成栅极电极和栅极配线。在此处理中，确定薄膜晶体管的沟道长度(栅极长度)。
利用栅极作为掩膜，按照自对准的方式，将磷或硼等杂质掺杂到多晶硅薄膜中。在这种情况下，采用CMOS、PMOS或NMOS结构的电路设计选择，但是，如果要满足运算速度和功率消耗的性能，PMOS/NMOS更有利于降低制造成本。
在形成薄膜晶体管7之后，在整个表面上形成层间介质膜8。例如，此层间介质膜8是氧化硅膜，可以通过等离子体CVD形成，并且其膜厚度为400nm。与栅极绝缘膜5的情况相同，可以在利用四乙基原硅酸盐(TEOS)作为源气体、并将衬底温度设置为370℃的氧混合等离子体中沉积此层间介质膜8。但是，根据用途，也可以通过大气CVD来形成氧化物膜。
在形成层间介质膜8之后，进行较短时间的热处理，如在600℃下5分钟，由此激活所注入的杂质(磷或硼)。此外，通过将衬底暴露于氢等离子体放电，去活包含沟道区域3的硅薄膜的悬空键(等离子体氢化)。
在层间介质膜8中，形成与一个扩散层4相连的插头9a，以及在层间介质膜8上，层叠互连层9和互连层10。首先，在层间介质膜8中，通过照排和刻蚀在预定的位置形成接触孔，之后，在层间介质膜8上形成互连层9，以填充此接触孔。此外，在互连层9上形成互连层10。例如，互连层9是厚度为500nm的Al膜，以及互连层10是厚度为50nm的Ti膜。可以在形成处理中、无需暴露于大气环境地、在相同的假设设备中依次形成A1膜和Ti膜。
在层间介质膜8的整个表面上，形成硅氢氮化物(SiNx:H)膜11。通过在350℃、与氢气混合的原材料气体的等离子体CVD，将此硅氢氮化物膜11形成到400nm的厚度，从而覆盖互连层9和10。在本实施例中，已经进行了等离子体氢化，但是，在不施加单独的等离子体氢化时，通常可以将此处理用作等离子体氢化。互连层10改善了互连层9和硅氢氮化物膜11之间的粘附性。
在形成硅氢氮化物膜11的处理之后，将加热温度控制为350℃或更低，从而使多晶硅薄膜中的氢被保留在多晶硅薄膜中。在硅氢氮化物膜11中，形成到达互连10的接触孔，并在硅氢氮化物膜11上形成由作为导电氧化物的ITO(铟锡氧化物)制成的下电极12，从而填充此接触孔。在下电极12上，层叠铁电膜13和上电极14。下电极12、铁电膜13和上电极14形成了铁电电容元件。例如，铁电膜13由PZT(Pb(Zr，Ti)O3)膜组成。例如，通过在室温下进行溅射来沉积此PZT，然后，以能量密度为200mJ/cm2且激光脉冲宽度为50纳秒的XeCl受激准分子激光(波长λ＝308nm)进行照射，以使其晶体化。当形成PZT薄膜时，通常，通过溶胶-凝胶方法或溅射然后在等于或高于600℃的温度下的后加热来形成PZT薄膜。或者，采用其中以大约450℃(350到500℃)的较低温度下的CVD获得具有良好晶体的薄膜的方法。但是，与本实施例的情况一样，当在室温下进行溅射，然后照射XeCl受激准分子激光(λ＝308nm)时，受激准分子激光是脉冲宽度约为50纳秒的超短脉冲激光，从而可以使已经进行了氢等离子体处理的多晶硅薄膜保持在350℃或更低。由此，多晶硅薄膜中的氢被保留。通过照排和刻蚀和射频(RF)等离子体刻蚀形成这样形成的铁电层的图案。
在铁电膜13上，设置上电极14。例如，上电极14由金膜制成。可以使此上电极14公共地用作互连。在包括此上电极14的表面的硅氢氮化物膜11上，设置保护膜15，以对其进行覆盖。例如，保护膜15由硅氧氮化物膜制成。
接下来，将解释如上构成的第一实施例的操作。在此实施例中，由于通过等离子体CVD来形成硅氢氮化物膜11，在形成了位于硅氢氮化物膜下方的有源元件区域中的薄膜晶体管的源极/漏极扩散层4和沟道区域3的多晶硅薄膜中，通过氢端接并去活Si悬空键。因此，在本发明中，在具有通过氢去活的Si悬空键的多晶硅薄膜中形成沟道区域3。在由层间介质膜8覆盖的开关薄膜晶体管7的有源元件层中，氢具有较高的浓度，此外，将硅氢氮化物膜11设置在其上。由此，可以稳定地保持沟道区域3中的Si-H键，并且半导体性能不会受到杂质的恶化。此外，硅氢氮化物膜11可以防止氧和水蒸气等从衬底的上方进入，由此开关薄膜晶体管7的操作变得稳定。
此外，在本实施例中，下电极12由导电氧化膜制成，从而防止硅氢氮化物膜(SiNx:H)11的氢原子扩散到铁电膜13中。由此，能够防止由于铁电电容元件的氧缺乏而引起的非介电常数的降低和漏电流增加。因此，能够利用由具有少量碱金属的玻璃、石英或如聚碳酸酯或聚酰亚胺等塑料材料制成的便宜衬底，从而能够降低半导体器件的制造成本。
接下来，将解释示出了将上述半导体器件安装在其内部的半导体非易失性存储器件的存储单元的电路。图5是示出了此1T/1C存储单元的电路图。图1所示的开关晶体管7的栅极6与字线23相连。此外，未与铁电电容元件的下电极12相连的扩散层4与位线21相连。此外，铁电电容元件的上电极14与通过向介质电容器施加电压来极化铁电膜13的板线24相连。位线21与用于放大小电压的读出放大器25相连。因此，由一个开关薄膜晶体管7和一个铁电电容元件形成了铁电存储单元。
在如上构成的存储单元中，通过向铁电电容元件施加电压来极化铁电膜13，进行对介质电容器的写入。当写入数据“1”时，开关薄膜晶体管7导通，将位线21的电位设置为电源电压Vcc，并将板线24的电位设置为0V。当写入数据“0”时，将位线21的电位设置为0V，而将板线24的电位设置为电源电压Vcc。为了执行读取，在事先将位线23的电压充电到0V之后，将通过将开关薄膜晶体管7的阈值电压Vth与电源电压Vcc相加而获得的电压施加到字线23上，开关薄膜晶体管7导通，并且板线24的电位从0增加到电源电压Vcc。
于是，当数据“1”被写入铁电电容元件时，发生磁滞性能的较大电荷运动并涉及极性反转。由此，对位线21的电容进行充电，位线21的电位上升。将位线21此时的电位定义为VH。另一方面，当写入数据“0”时，并不发生极性反转，所以电荷运动较小，而且位线21的电位增加较小。将位线21此时的电位定义为VL。当数据“1”被写入介质电容器时，在读出之后，数据被极性反转所破坏。因此，在读出之后，需要进行数据重写。因此，将读出放大器25的参考电位Vref设置为VH和VL的中点电位，并通过读出放大器25将VH和VL放大为Vcc和0V。此外，通过将板线24的电位降低到0V来进行数据重写。
接下来，将描述包括根据图1所示的实施例的半导体器件的半导体非易失性存储器件的存储单元的修改示例。图6是示出了此2T/2C存储单元的电路图。图5所示的铁电存储单元包括一个开关薄膜晶体管7和一个介质电容元件。另一方面，如图6所示，2T/2C铁电存储单元由两个开关薄膜晶体管7和两个铁电电容元件制成。两个开关薄膜晶体管7的栅极与字线23相连。未与介质电容器相连的扩散层4分别与位线21和22相连。此外，介质电容器与板线24相连。位线21和22与读出放大器25相连。
在如上构成的存储单元中，将互补数据写入一对两个铁电电容元件中。即，在将数据“1”写入位线21侧的介质电容器时，将数据“0”写入位线22侧的介质电容器。即，彼此相反地极化彼此相邻地设置在一个存储单元内部的介质电容器。读出放大器25根据累积在介质电容器中的极性来检测数据“1”和数据“0”之间的信号电压差。在这种情况下，数据“1”和数据“0”之间的信号电压差较大，且易于检测，从而操作容差较大。由此，针对开关晶体管7的性能变化和介质电容器的容量变化的设计余量变高。因此，与本发明一样，对于降低了制造温度的半导体器件而言，具有宽操作余量的2T/2C存储单元是有利的。图6所示的存储单元的其他结构、操作和效果与图5所示的1T/1C电容元件相同。
接下来，将描述根据本发明第二实施例的半导体器件。图2是示出了根据第二实施例的半导体器件的结构的截面图。第二实施例与图1所示的第一实施例的不同之处在于：在包括薄膜晶体管7和层间介质膜8的有源元件层、和包括由下电极12、铁电膜13和上电极14构成的铁电电容元件和保护膜15的铁电电容元件层之间，形成硅氢氮化物膜(SiNx:H)11和导电氧化物膜16的叠层。即，在图1中，只形成硅氢氮化物膜(SiNx:H)11，但是，在图2所示的第二实施例中，通过在薄膜晶体管侧沉积硅氢氮化物膜(SiNx:H)来形成硅氢氮化物膜(SiNx:H)11和导电氧化物层16的叠层。
在本实施例中，由于导电氧化物膜16位于硅氢氮化物膜(等离子体CVD-SiNx:H层)11和铁电膜13之间，从而防止了包含在硅氢氮化物膜11中的氢原子扩散到铁电膜13中，并能够防止如氧缺乏等由于氢作为还原剂而引起的问题。因此，如图1所示的第一实施例的情况那样将导电氧化物膜用于下电极12不是必要的。
接下来，将参照图3来描述本发明的第三实施例。在第一实施例中，如图1所示，下电极12和互连10通过接触孔彼此电连接。另一方面，在本实施例中，如图3所示，上电极14与互连10相连。即，设置铁电膜13覆盖硅氢氮化物膜11和下电极12，并且在硅氢氮化物膜11和铁电膜13中，形成到达互连10的接触孔。将上电极14形成在铁电膜13上，并且在形成此上电极14时，其材料填充接触孔，由此形成连接互连10和上电极14的接触点14a。除了下电极12与板线相连之外，第三实施例的半导体器件具有与第一实施例的半导体器件相同的结构，并具有相同的操作和效果。
接下来，将描述本发明的第四实施例。图4是示出了此第四实施例的半导体器件的截面图。根据本实施例，将ITO用于下电极，并将铁电电容元件(存储部件)和液晶显示单元(显示像素部件)集成在相同的绝缘衬底1上。一直到由ITO形成下电极12作为透明电极的处理，可以应用与图1和图7和8中相同的处理。在显示像素部件中，防止铁电膜13和上电极14形成在下电极12上，并且保留由ITO制成的下电极12，并且在形成在相对衬底19上的、由ITO制成的对电极18和显示像素部件的下电极12之间，密封液晶17。由此，可以将铁电存储器和液晶显示部件形成在相同的衬底上。因此，可以降低液晶板的制造成本。
也可以将进行了打磨的有机定向膜(未示出)设置在液晶显示部件的下电极12和液晶17之间。打磨是通过以具有人造丝纤维的辊沿一个方向摩擦表面而形成精细沟槽的方法。也可以通过离子束或激光在下电极12的表面上形成精细沟槽来进行定向处理。由此，下电极12上的液晶分子可以沿精细沟槽的方向定向。
接下来，将描述本发明的半导体器件(第四实施例)的制造方法。图7是按照各个步骤的次序示出了用于制造图1所示的半导体器件的方法的流程图。首先，清洁衬底1(步骤S1)，并在清洁的衬底1上形成保护氧化物膜2(步骤S2)。例如，衬底1的厚度为0.1到1.5mm。衬底1由具有少量碱金属的玻璃、石英、如聚碳酸酯、聚酰亚胺等塑料材料制成，例如，非碱金属玻璃(由Nippon Electric Glass Co.Ltd制造的OA-10)制成。例如，保护氧化物膜2的膜厚度为300nm。
接下来，在保护氧化物膜2上形成非晶硅膜(步骤S3)。例如，通过CVD来形成非晶硅膜。通过进行退火等以去除氢原子，并通过受激准分子激光使其多晶化，将此非晶硅膜形成为多晶硅膜(步骤S4)例如，受激准分子激光的照射强度为300到500mJ/cm2，这是获得平均晶粒尺寸200nm的多晶硅的条件。通过300到500mJ/cm2的照射强度，获得平均晶粒尺寸为20nm到2μm的多晶硅。接下来，利用照排和干法刻蚀形成多晶硅膜的图案(步骤S5)。
接下来，在多晶硅膜上形成栅极绝缘膜5(步骤S6)。例如，通过在利用四乙基原硅酸盐(TEOS)作为原料气体的氧混合等离子体中的等离子体VCD来形成栅极绝缘膜5。在沉积过程中，例如，将衬底温度设置为370℃，并且膜厚度为50nm。
接下来，形成栅极6(步骤S6)。通过等离子体CVD形成掺杂有磷气体的多晶硅膜并在其上溅射铬膜，来形成栅极6。例如，此多晶硅膜的膜厚为100nm，并且铬膜的膜厚为200nm。通过照排和刻蚀形成此多晶硅/铬叠层膜的图案，以形成栅极电极。例如，栅极长度和沟道长度是1微米。
接下来，利用栅极6作为掩膜，按照自对准的方式，将杂质离子注入到多晶硅膜中，来形成扩散层4(步骤S8)。例如，杂质离子是磷或硼。栅极6下方未被注入杂质离子的部分成为沟道膜3。从而，形成了开关晶体管7。
接下来，在保护氧化物膜2上，形成层间介质膜8，以覆盖薄膜晶体管部件7和保护氧化物膜2(步骤S9)。例如，对于层间介质膜8，使用氧化硅膜。例如，通过利用四乙基原硅酸盐(TEOS)作为原料气体的氧混合等离子体中的等离子体CVD或大气CVD来形成层间介质膜8。在沉积过程中，例如，将衬底温度设置为370℃，并将膜厚度设置为400nm。接下来，通过热处理来激活扩散层4中的杂质离子(步骤S10)。例如，热处理温度是600℃，并且热处理时间段为5分钟。
接下来，通过氢等离子体处理使包含在沟道膜3中的Si悬空键与氢反应来形成Si-H键，以去活Si悬空键(步骤S11)。接下来，通过照排和刻蚀部分去除层间介质膜8，以便在层间介质膜8中形成部分打开两个扩散层4之一的表面的接触孔(步骤S12)。接下来，形成互连9，以填充此接触孔并覆盖层间介质膜8的表面，并在互连9上形成互连10(步骤S13)。例如，互连9和10分别由铝和钛制成，并通过如溅射等连续形成。互连9和10的膜厚度分别是500nm和50nm。之后，通过照排和刻蚀对铝膜和钛膜进行刻蚀，以形成互连9和10。
接下来，在层间介质膜8上，形成硅氢氮化物膜11，以覆盖互连9和互连10的侧表面(步骤S14)。通过利用氢混合原料气体的等离子体CVD来形成硅氢氮化物膜11。例如，硅氢氮化物膜11的膜厚度是400nm。在此步骤之后的步骤中，例如，将开关晶体管7的温度设置为等于或低于350℃。如果开关晶体管7的温度变得高于350℃，则将引起以下问题：通过上述氢等离子体处理而在沟道膜3中形成的Si-H键断裂，并再次形成Si悬空键。
接下来，通过照排和刻蚀部分去除硅氢氮化物膜11，以便在硅氢氮化物膜11中形成部分打开互连10的表面的接触孔(步骤S15)。接下来，形成下电极9，从而填充此接触孔，并覆盖硅氢氮化物膜11的表面(步骤S16)。例如，下电极12通过溅射、由ITO膜制成，并通过照排和刻蚀形成图案。
接下来，在下电极12上形成铁电膜13(步骤S17)。例如，铁电膜由PZT制成，并通过将衬底温度设置为室温来进行溅射，并以受激准分子激光照射而晶体化，来形成。例如，此受激准分子激光是XeCl受激准分子激光。例如，激光照射的条件是200mJ/cm2的能量密度和50纳秒的激光脉冲宽度。在激光照射之后，通过照排和刻蚀进行图案形成，以形成铁电膜13。例如，此刻蚀是利用高频等离子体的干法刻蚀。
接下来，在铁电膜13上形成上电极14(步骤S18)。例如，上电极14通过溅射、由金膜制成，并通过照排和刻蚀形成图案。接下来，在硅氢氮化物膜11上，形成保护膜15，以覆盖硅氢氮化物膜11的表面、下电极、铁电膜13的侧表面和上电极(步骤S19)。例如，保护膜15通过CVD、由硅氧氮化物膜制成。
在这样构成的本实施例的半导体制造方法中，通过氢等离子体处理，可以通过与氢键合来去活沟道膜3的Si悬空键。此外，通过氢等离子体处理，可以增加层间介质膜8所覆盖的开关晶体管7的有源元件区域中的氢浓度，并在其上形成硅氢氮化物膜11，由此沟道膜3的Si-H键变得稳定。此外，在氢等离子体处理步骤之后、形成铁电膜13的步骤中，通过受激准分子激光照射使铁电膜13晶体化，致使包含Si-H键的沟道膜3不会达到超过350℃的温度。由此，防止了Si-H键的断裂和Si悬空键的产生，由此能够形成具有所需介电性能的铁电膜13。
接下来，将描述本发明的半导体器件制造方法的另一实施例。图8是示出了此半导体器件制造方法的部分步骤的流程图。在图7所示的实施例中，在步骤S14中形成硅氢氮化物膜11之后，在步骤15到18中，在硅氢氮化物膜11中形成接触孔，并形成下电极12、铁电膜13和上电极14。另一方面，在图8所示的半导体器件制造方法中，代替图7的步骤15到18，首先形成下电极12(步骤S25)，然后形成铁电膜13，以覆盖下电极12和硅氢氮化物膜11(步骤S26)。
接下来，通过照排和刻蚀，部分去除硅氢氮化物膜11和铁电膜13，在硅氢氮化物膜11和铁电膜13中形成部分打开互连10的表面的接触孔(步骤S27)。形成硅氢氮化物膜11中的接触孔的方法与图7相同。在铁电膜13中，使用与图7的步骤S17中所使用的图案形成相同的方法。接下来，形成上电极14，从而填充此接触孔，并覆盖铁电膜13的表面(步骤S28)。下电极12、铁电膜13和上电极14的形成方法以及下电极12和上电极14的图案形成方法与图7相同。
接下来，将解释应用本发明的半导体非易失性存储器件的电子设备的实施例。图9是对IC卡的应用示例。在具有卡的整个形状的衬底31上，设置其上安装有芯片的衬底32。例如，衬底31由塑料等制成。在衬底32上，设置存储数据的ROM 33、用于与外部进行数据交换的RF/IF(射频接口)34、以及用于数据运算的CPU(内部处理单元)35。此外，将用于存储由RF/IF接收到的数据或作为CPU的运算结果而输出的数据的非易失性存储器36设置在衬底32上。通过上述半导体器件制造方法，将ROM 33、RF/IF 34、CPU 35和非易失性存储器36形成在同一衬底32上。即，对于ROM 33、RF/IF 34、CPU 35和非易失性存储器36，可以使用由具有少量碱金属的玻璃、石英或如聚碳酸酯或聚酰亚胺等塑料材料制成的便宜衬底，由此能够降低半导体器件的制造成本。此IC卡利用本发明的非易失性存储器代替传统的EEPROM，并且与利用EEPROM的IC卡相比，能够改善写入速度、写入功率消耗和最大重写次数。将这样构成的半导体器件用作如ID卡、金融卡或交通卡等IC卡。
图10示出了使用本发明的非易失性存储器的另一IC卡。在图10所示的IC卡中，通过将通过LSI处理而获得的IC芯片安装在单晶硅衬底52来形成ROM 37、RF/IF 39和CPU 40，并通过图1、图7和图8所示的方法，在玻璃衬底上形成非易失性存储器40。与利用EEPROM的IC卡相比，在此IC卡中，也能够改善写入速度、写入功率消耗和最大重写次数，此外其制造成本与传统的IC卡的成本相比降低了很多。
接下来，将解释其中将本发明的半导体器件应用于射频ID标签的实施例。图11是示出了此射频ID标签的示意图。在具有标签形状的衬底31上，设置衬底32。此衬底32是由具有少量碱金属的玻璃、石英或如聚碳酸酯或聚酰亚胺等塑料材料制成的便宜衬底。在此衬底32上，在包括本发明的存储器的薄膜晶体管处理过程中，集成地设置接收数据解码电路41、发射数据编码电路42、用于与外部进行数据交换的天线元件43、根据本实施例的用于存储数据的非易失性存储器45、以及用于控制这些元件的操作的控制电路44。通过这样使用本发明的非易失性存储器，可以降低RF-ID标签的制造成本。此外，与利用EEPROM的RF-ID标签相比，改善了写入速度、写入功率消耗和最大重写次数。
接下来，将参照图12，解释利用本发明的半导体器件的另一射频ID标签。在此射频ID标签中，在衬底31上，设置了通过常规LSI处理形成在单晶硅衬底48上的IC芯片、通过本发明的方法形成在由具有少量碱金属的玻璃、石英或如聚碳酸酯或聚酰亚胺等塑料材料制成的便宜衬底上的非易失性存储器49、和天线元件50。IC芯片具有形成在单晶硅衬底48上的接收数据解码电路46、发射数据编码电路47和控制元件48。在本实施例中，制造成本与利用EEPROM的传统RF-ID标签相比减少很多。此外，与利用EEPROM的传统RF-ID标签相比，改善了写入速度、写入功率消耗和最大重写次数。

Claims (20)

1. 一种半导体器件，包括：
绝缘衬底；
有源元件，形成在位于此绝缘衬底上方的有源元件层中；
铁电电容元件，形成在位于有源元件层上方的铁电电容元件层中；以及
硅氢氮化物层，形成在有源元件层和铁电电容元件层之间，
其中所述有源元件包括薄膜晶体管，所述薄膜晶体管包括具有源极/漏极区域和沟道区域的多晶硅薄膜、形成在沟道区域上方的栅极电极、以及形成在多晶硅薄膜和栅极电极之间的栅极绝缘膜，
所述有源元件层具有层间介质膜，所述层间介质膜覆盖所述多晶硅薄膜，且所述栅极电极嵌入在所述层间介质膜中，
所述铁电电容元件是通过层叠下电极、铁电层和上电极形成的，
所述有源元件层的氢浓度高于所述铁电电容元件的氢浓度，并且
设置连接部件，通过刺穿所述硅氢氮化物层而连接所述有源元件和所述铁电电容元件。
2. 一种半导体器件，包括：
绝缘衬底；
有源元件，形成在位于绝缘衬底上方的有源元件层中；
铁电电容元件，形成在位于有源元件层上方的铁电电容元件层中；
硅氢氮化物层，形成在有源元件层和铁电电容元件层之间；以及
导电氧化物层，形成在此硅氢氮化物层和铁电电容元件之间，
其中所述有源元件包括薄膜晶体管，所述薄膜晶体管包括具有源极/漏极区域和沟道区域的多晶硅薄膜、形成在沟道区域上方的栅极电极、以及形成在多晶硅薄膜和栅极电极之间的栅极绝缘膜，
所述有源元件层具有层间介质膜，所述层间介质膜覆盖所述多晶硅薄膜，且所述栅极电极嵌入在所述层间介质膜中，
所述铁电电容元件是下电极、铁电层和上电极的叠层，
所述有源元件层的氢浓度高于所述铁电电容元件层的氢浓度，所述铁电电容元件层的氧浓度高于所述有源元件层的氧浓度，并且
设置连接部件，通过刺穿所述硅氢氮化物层而连接所述有源元件和所述铁电电容元件。
3. 根据权利要求1或2所述的半导体器件，其特征在于由导电氧化物形成下电极。
4. 根据权利要求2所述的半导体器件，其特征在于所述导电氧化物是铟锡氧化物。
5. 根据权利要求1或2所述的半导体器件，其特征在于通过等离子体化学汽相淀积来形成硅氢氮化物。
6. 根据权利要求1或2所述的半导体器件，其特征在于所述连接部件具有形成在硅氢氮化物层中的互连、穿过硅氢氮化物层并连接下电极和互连的第一通孔、以及穿过层间介质膜并连接源极/漏极区域和互连的第二通孔。
7. 根据权利要求1或2所述的半导体器件，其特征在于所述连接部件具有形成在硅氢氮化物层中的互连、穿过硅氢氮化物层并连接上电极和互连的第一通孔、以及穿过层间介质膜并连接源极/漏极区域和互连的第二通孔。
8. 根据权利要求7所述的半导体器件，其特征在于将铁电膜形成在硅氢氮化物层上，从而覆盖下电极，并且第一通孔穿过形成在铁电膜中的开口。
9. 根据权利要求1或2所述的半导体器件，其特征在于所述半导体器件是将有源元件用作开关元件且将铁电电容元件用作电容部件的非易失性存储器。
10. 一种半导体器件制造方法，包括以下步骤：
在绝缘衬底上形成多晶硅薄膜，形成通过栅极绝缘膜的栅极电极，以及利用栅极电极作为掩膜进行多晶硅薄膜中的离子注入而形成源极/漏极区域和沟道区域，从而形成薄膜晶体管；
在覆盖此薄膜晶体管的层间介质膜上形成互连层，以及形成要通过层间介质膜与薄膜晶体管相连的第一触点，在层间介质膜上形成硅氢氮化物膜，从而覆盖互连层；
在此硅氢氮化物膜上形成下电极，以及形成要通过硅氢氮化物膜与互连层相连的第二触点；
在下电极上形成铁电层；以及
在铁电层上形成上电极。
11. 一种半导体器件制造方法，包括以下步骤：
在绝缘衬底上形成多晶硅薄膜，形成通过栅极绝缘膜的栅极电极，以及利用栅极电极作为掩膜将离子注入多晶硅薄膜中而形成源极/漏极区域和沟道区域，从而形成薄膜晶体管；
在覆盖此薄膜晶体管的层间介质膜上形成互连层，以及形成要通过层间介质膜与薄膜晶体管相连的第一触点；
在层间介质膜上形成硅氢氮化物膜，从而覆盖互连层；
在此硅氢氮化物膜上形成下电极；
在下电极上形成铁电层；以及
在铁电层上形成上电极，并形成要通过硅氢氮化物膜与互连层相连的第二触点。
12. 根据权利要求10或11所述的半导体器件制造方法，其特征在于通过等离子体化学汽相淀积来形成硅氢氮化物膜。
13. 根据权利要求10或11所述的半导体器件制造方法，其特征在于在形成硅氢氮化物层的步骤之后的步骤中，多晶硅薄膜的温度不高于350℃。
14. 一种电子设备，其中使用根据权利要求1或2所述的半导体器件。
15. 一种电子设备，所述电子设备是利用根据权利要求9所述的非易失性存储器的IC卡。
16. 根据权利要求15所述的电子设备，其特征在于将非易失性存储器与中央处理单元(CPU)、用于与外部进行数据交换的射频(RF)接口、以及用于存储数据的只读存储器(ROM)一起集成在相同的衬底上。
17. 根据权利要求15所述的电子设备，其特征在于将中央处理单元(CPU)、用于与外部进行数据交换的射频(RF)接口、以及用于存储数据的只读存储器(ROM)形成在与非易失性存储器分离的单晶硅衬底上。
18. 一种电子设备，所述电子设备是具有根据权利要求10所述的非易失性存储器的射频IC标签，还具有发射数据编码元件、接收数据解码元件、用于与外部进行数据交换的天线元件、以及用于控制这些元件的控制元件。
19. 根据权利要求18所述的电子设备，其特征在于将发射数据编码元件、接收数据解码元件和控制元件形成在单晶硅半导体衬底上。
20. 一种电子设备，所述电子设备是液晶显示单元，并且在此液晶显示单元中，将液晶显示单元的像素电路形成在根据权利要求4所述的半导体器件的绝缘衬底上，将与此像素电路的晶体管相连的像素电极形成在硅氢氮化物层上，该硅氢氮化物层是与半导体器件的硅氢氮化物层相同的层，并且所述像素电极是与形成了半导体器件的下电极的铟锡氧化物层相同的层的铟锡氧化物层。
CNB2005100788612A 2004-06-24 2005-06-23 半导体器件及其制造方法、电子设备 Active CN100411176C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004187036 2004-06-24
JP2004187036A JP4904671B2 (ja) 2004-06-24 2004-06-24 半導体装置、その製造方法及び電子機器

Publications (2)

Publication Number Publication Date
CN1713388A CN1713388A (zh) 2005-12-28
CN100411176C true CN100411176C (zh) 2008-08-13

Family

ID=35718918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100788612A Active CN100411176C (zh) 2004-06-24 2005-06-23 半导体器件及其制造方法、电子设备

Country Status (3)

Country Link
US (3) US7816716B2 (zh)
JP (1) JP4904671B2 (zh)
CN (1) CN100411176C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253540A (ja) * 2005-03-14 2006-09-21 Tohoku Univ 無線信号処理装置
JP2009076232A (ja) * 2007-09-19 2009-04-09 Fujifilm Corp 環境感受性デバイス、環境感受性素子の封止方法
US8586189B2 (en) * 2007-09-19 2013-11-19 Fujifilm Corporation Gas-barrier film and organic device comprising same
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102640268B (zh) * 2010-03-04 2016-03-23 日本瑞翁株式会社 半导体元件基板的制造方法
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
US9548348B2 (en) 2013-06-27 2017-01-17 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9536844B1 (en) * 2014-04-03 2017-01-03 Hrl Laboratories, Llc Transient antennas and transient electronics
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN106960815B (zh) * 2017-05-05 2020-02-28 武汉华星光电技术有限公司 一种制作阵列基板的方法
EP3688804A4 (en) * 2017-09-29 2021-04-14 Intel Corporation FERROELECTRIC CAPACITORS WITH RETURN TRANSISTORS
JP2019075470A (ja) * 2017-10-17 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び電子機器
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
US10515897B2 (en) 2018-05-17 2019-12-24 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US10515907B2 (en) 2018-05-17 2019-12-24 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US11621269B2 (en) * 2019-03-11 2023-04-04 Globalfoundries U.S. Inc. Multi-level ferroelectric memory cell
CN112563288B (zh) * 2019-09-26 2023-08-04 云谷（固安）科技有限公司 显示面板及其制作方法及电子设备
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
CN115295560A (zh) * 2022-08-05 2022-11-04 厦门天马显示科技有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
CN1257311A (zh) * 1998-12-03 2000-06-21 松下电子工业株式会社 半导体存储器及其制造方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US20020167032A1 (en) * 2001-05-11 2002-11-14 Kazuo Umeda Semiconductor device and method for fabricating the same
JP2002334970A (ja) * 2001-05-08 2002-11-22 Nec Corp 半導体装置の製造方法
CN1383027A (zh) * 2001-04-24 2002-12-04 株式会社日立制作所 图像显示装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485878A (ja) 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP2933121B2 (ja) 1995-10-18 1999-08-09 日本電気株式会社 薄膜トランジスタの製造方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
KR100234361B1 (ko) 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
JP2927268B2 (ja) 1997-03-03 1999-07-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2000277706A (ja) * 1999-03-25 2000-10-06 Seiko Epson Corp 強誘電体メモリ素子及びその製造方法
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3252835B2 (ja) * 1999-07-02 2002-02-04 松下電器産業株式会社 半導体装置およびその製造方法
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US7492417B2 (en) * 2000-05-11 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing liquid crystal display device
JP3934370B2 (ja) * 2000-08-08 2007-06-20 株式会社半導体エネルギー研究所 液晶表示装置、電子装置
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP2002366920A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd Ｉｃカード装置
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
US6713799B2 (en) * 2002-04-26 2004-03-30 Matsushita Electric Industrial Co., Ltd. Electrodes for ferroelectric components
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
US6982448B2 (en) 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
CN1257311A (zh) * 1998-12-03 2000-06-21 松下电子工业株式会社 半导体存储器及其制造方法
CN1383027A (zh) * 2001-04-24 2002-12-04 株式会社日立制作所 图像显示装置及其制造方法
JP2002334970A (ja) * 2001-05-08 2002-11-22 Nec Corp 半導体装置の製造方法
US20020167032A1 (en) * 2001-05-11 2002-11-14 Kazuo Umeda Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20110001141A1 (en) 2011-01-06
US20140206107A1 (en) 2014-07-24
JP4904671B2 (ja) 2012-03-28
US8723240B2 (en) 2014-05-13
CN1713388A (zh) 2005-12-28
US20060051910A1 (en) 2006-03-09
JP2006013081A (ja) 2006-01-12
US8877521B2 (en) 2014-11-04
US7816716B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
CN100411176C (zh) 半导体器件及其制造方法、电子设备
US6190957B1 (en) Method of forming a ferroelectric device
US6337496B2 (en) Ferroelectric capacitor
JP4998461B2 (ja) 半導体装置及びその製造方法
US20020164850A1 (en) Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
JP3343055B2 (ja) 半導体装置の製造方法および半導体装置
US7030435B2 (en) Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US5977577A (en) Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation
US6194751B1 (en) Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
US6559469B1 (en) Ferroelectric and high dielectric constant transistors
US20020190274A1 (en) High density single transistor ferroelectric non-volatile memory
JPH11297963A (ja) 電荷蓄積容量素子及びその製造方法、半導体記憶装置及びこれを用いたｉｄカード
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
CN100452404C (zh) 半导体装置的制造方法
KR19990084635A (ko) 강유전체 트랜지스터 메모리 소자
EP0493621A1 (en) Semiconductor device
JP3715551B2 (ja) 半導体装置の製造方法
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
JPH05135570A (ja) 不揮発性半導体記憶装置
JP2004039782A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
Yang et al. Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film
JPH09321237A (ja) 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法
JP2000036569A (ja) 半導体記憶装置の構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130416

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130416

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right

Effective date of registration: 20230524

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: Apia, hiSoft center, No. 217 mailbox

Patentee before: Jinzhen Co.,Ltd.

TR01 Transfer of patent right