JP2005519281A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005519281A5 JP2005519281A5 JP2003573406A JP2003573406A JP2005519281A5 JP 2005519281 A5 JP2005519281 A5 JP 2005519281A5 JP 2003573406 A JP2003573406 A JP 2003573406A JP 2003573406 A JP2003573406 A JP 2003573406A JP 2005519281 A5 JP2005519281 A5 JP 2005519281A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical property
- providing
- trace
- lattice structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 39
- 230000003287 optical Effects 0.000 claims 36
- 239000004065 semiconductor Substances 0.000 claims 12
- 230000000875 corresponding Effects 0.000 claims 9
- 230000001678 irradiating Effects 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 238000011112 process operation Methods 0.000 claims 3
Claims (25)
- 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップを有し、
少なくとも1つの格子構造がその上部に形成されている基板を提供するステップであって、前記格子構造は複数のゲート・スタックを含むものであるステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造に光を照射するステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造から反射される光を測定して、前記形成された格子構造の光学特性トレースを生成するステップを有し、
前記生成された光学特性トレースと前記目標光学特性トレースとを比較するステップを有する方法。 - 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップは、
複数のゲート・スタックを含む複数の格子構造の複数の光学特性トレースを生成するステップと、
少なくとも1つの半導体デバイスの電気試験データを生成するステップと、
前記複数の光学特性トレースの少なくとも1つと前記電気試験データとを相関させて、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応する目標光学特性トレースを決定するステップと、を有する請求項1に記載の方法。 - 前記生成されたトレースと前記目標光学特性トレースとの前記比較の結果に基づいて、今後処理されるウェハにゲート・スタックを形成するための少なくとも1つのプロセスのパラメータの少なくとも1つを調整するステップをさらに有する請求項1に記載の方法。
- 前記生成されたトレースと前記目標光学特性トレースとの逸脱に基づいて、前記提供された前記基板に対して実施しようとしている少なくとも1つのプロセス操作のパラメータの少なくとも1つを調整するステップをさらに有する請求項1に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、前記基板のスクライブ線に形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項1に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、基板であって前記基板に形成されている生産ダイに形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項1に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、複数の格子構造がその上部に形成されている基板を提供するステップを有する請求項1に記載の方法。
- 前記提供された基板の上部に形成されている前記格子構造は、約100×120μmの寸法の領域に形成されている請求項1に記載の方法。
- 前記少なくとも1つの所望の電気性能特性は、駆動電流および動作周波数の少なくとも1つを含む請求項1に記載の方法。
- 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップを有し、
少なくとも1つの格子構造がその上部に形成されている基板を提供するステップであって、前記格子構造は複数のゲート・スタックを含むものであるステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造に光を照射するステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造から反射される光を測定して、前記形成された格子構造の光学特性トレースを生成するステップを有し、
前記生成された光学特性トレースと前記目標光学特性トレースとを比較するステップを有し、
前記生成されたトレースと前記目標光学特性トレースとの前記比較の結果に基づいて、今後処理されるウェハにゲート・スタックを形成するための少なくとも1つのプロセスのパラメータの少なくとも1つを調整するステップをさらに有する方法。 - 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップは、
複数のゲート・スタックを含む複数の格子構造の複数の光学特性トレースを生成するステップと、
少なくとも1つの半導体デバイスの電気試験データを生成するステップと、
前記複数の光学特性トレースの少なくとも1つと前記電気試験データとを相関させて、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応する目標光学特性トレースを決定するステップと、を有する請求項10に記載の方法。 - 前記生成されたトレースと前記目標光学特性トレースとの逸脱に基づいて、前記提供された前記基板に対して実施しようとしている少なくとも1つのプロセス操作のパラメータの少なくとも1つを調整するステップをさらに有する請求項10に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、前記基板のスクライブ線に形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項10に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、基板であって前記基板に形成されている生産ダイに形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項10に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、複数の格子構造がその上部に形成されている基板を提供するステップを有する請求項10に記載の方法。
- 前記提供された基板の上部に形成されている前記格子構造は、約100×120μmの寸法の領域に形成されている請求項10に記載の方法。
- 前記少なくとも1つの所望の電気性能特性は、駆動電流および動作周波数の少なくとも1つを含む請求項10に記載の方法。
- 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップを有し、
少なくとも1つの格子構造がその上部に形成されている基板を提供するステップであって、前記格子構造は複数のゲート・スタックを含むものであるステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造に光を照射するステップを有し、
前記基板の上部に形成された前記少なくとも1つの格子構造から反射される光を測定して、前記形成された格子構造の光学特性トレースを生成するステップを有し、
前記生成された光学特性トレースと前記目標光学特性トレースとを比較するステップを有し、
前記生成されたトレースと前記目標光学特性トレースとの逸脱に基づいて、前記提供された前記基板に対して実施しようとしている少なくとも1つのプロセス操作のパラメータの少なくとも1つを調整するステップを有する方法。 - 複数のゲート・スタックを含む格子構造の少なくとも1つの目標光学特性トレースを含むライブラリを提供するステップであって、前記目標光学特性トレースは、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応するものであるステップは、
複数のゲート・スタックを含む複数の格子構造の複数の光学特性トレースを生成するステップと、
少なくとも1つの半導体デバイスの電気試験データを生成するステップと、
前記複数の光学特性トレースの少なくとも1つと前記電気試験データとを相関させて、少なくとも1つの所望の電気性能特性を有する半導体デバイスに対応する目標光学特性トレースを決定するステップと、を有する請求項18に記載の方法。 - 前記生成されたトレースと前記目標光学特性トレースとの前記比較の結果に基づいて、今後処理されるウェハにゲート・スタックを形成するための少なくとも1つのプロセスのパラメータの少なくとも1つを調整するステップをさらに有する請求項18に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、前記基板のスクライブ線に形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項18に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、基板であって、前記基板に形成されている生産ダイに形成された少なくとも1つの格子構造を有する基板を提供するステップを有する請求項18に記載の方法。
- 少なくとも1つの格子構造がその上部に形成されている基板を提供するステップは、複数の格子構造がその上部に形成されている基板を提供するステップを有する請求項18に記載の方法。
- 前記提供された基板の上部に形成されている前記格子構造は、約100×120μmの寸法の領域に形成されている請求項18に記載の方法。
- 前記少なくとも1つの所望の電気性能特性は、駆動電流および動作周波数の少なくとも1つを含む請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/084,987 US6785009B1 (en) | 2002-02-28 | 2002-02-28 | Method of using high yielding spectra scatterometry measurements to control semiconductor manufacturing processes, and systems for accomplishing same |
PCT/US2002/040273 WO2003074995A2 (en) | 2002-02-28 | 2002-12-17 | Method of using high yielding spectra scatterometry measurements to control semiconductor manufacturing processes and systems for accomplishing same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005519281A JP2005519281A (ja) | 2005-06-30 |
JP2005519281A5 true JP2005519281A5 (ja) | 2006-03-09 |
JP4562119B2 JP4562119B2 (ja) | 2010-10-13 |
Family
ID=27787469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003573406A Expired - Fee Related JP4562119B2 (ja) | 2002-02-28 | 2002-12-17 | 半導体製造プロセスの制御に高収量スペクトル・スキャタロメトリ計測を使用する方法ならびにこのためのシステム |
Country Status (9)
Country | Link |
---|---|
US (1) | US6785009B1 (ja) |
JP (1) | JP4562119B2 (ja) |
KR (2) | KR100964001B1 (ja) |
CN (1) | CN100424501C (ja) |
AU (1) | AU2002367742A1 (ja) |
DE (1) | DE10297664B4 (ja) |
GB (1) | GB2405201B (ja) |
TW (1) | TWI294658B (ja) |
WO (1) | WO2003074995A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6842261B2 (en) * | 2002-08-26 | 2005-01-11 | Timbre Technologies, Inc. | Integrated circuit profile value determination |
DE102004006258B4 (de) | 2004-02-09 | 2007-08-02 | Infineon Technologies Ag | Verfahren zum Angleichen von zwei Messverfahren für die Messung von Strukturbreiten auf einem Substrat |
DE102007009901B4 (de) * | 2007-02-28 | 2011-07-07 | Globalfoundries Inc. | Technik zum Strukturieren unterschiedlich verspannter Schichten, die über Transistoren ausgebildet sind, durch verbesserte Ätzsteuerungsstrategien |
JP2009162494A (ja) * | 2007-12-28 | 2009-07-23 | Nec Electronics Corp | 計測方法 |
JP5175605B2 (ja) * | 2008-04-18 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | パターン形状検査方法 |
JP5337578B2 (ja) * | 2009-05-28 | 2013-11-06 | 株式会社日立ハイテクノロジーズ | 微細凹凸パターンの欠陥判定方法、および、パターンドメディアの欠陥判定方法 |
US9728470B1 (en) | 2016-05-10 | 2017-08-08 | Infineon Technologies Austria Ag | Semiconductor structure and methods |
CN106547146A (zh) * | 2017-01-22 | 2017-03-29 | 京东方科技集团股份有限公司 | 像素结构及其制造方法、阵列基板和显示装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5607800A (en) * | 1995-02-15 | 1997-03-04 | Lucent Technologies Inc. | Method and arrangement for characterizing micro-size patterns |
US5592295A (en) * | 1995-05-08 | 1997-01-07 | Memc Electronic Materials, Inc. | Apparatus and method for semiconductor wafer edge inspection |
US5877860A (en) | 1996-05-13 | 1999-03-02 | Boxer Cross, Inc. | System and method for measuring the microroughness of a surface of a substrate |
US5880838A (en) | 1996-06-05 | 1999-03-09 | California Institute Of California | System and method for optically measuring a structure |
US5867276A (en) | 1997-03-07 | 1999-02-02 | Bio-Rad Laboratories, Inc. | Method for broad wavelength scatterometry |
JP3109581B2 (ja) * | 1997-10-30 | 2000-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
US6483580B1 (en) | 1998-03-06 | 2002-11-19 | Kla-Tencor Technologies Corporation | Spectroscopic scatterometer system |
US6081334A (en) | 1998-04-17 | 2000-06-27 | Applied Materials, Inc | Endpoint detection for semiconductor processes |
US6245584B1 (en) | 1999-07-01 | 2001-06-12 | Advanced Micro Devices | Method for detecting adjustment error in photolithographic stepping printer |
US6051348A (en) | 1999-08-17 | 2000-04-18 | Advanced Micro Devices | Method for detecting malfunction in photolithographic fabrication track |
US6432729B1 (en) * | 1999-09-29 | 2002-08-13 | Lam Research Corporation | Method for characterization of microelectronic feature quality |
DE10014914C2 (de) * | 2000-03-17 | 2003-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
US6643557B1 (en) * | 2000-06-09 | 2003-11-04 | Advanced Micro Devices, Inc. | Method and apparatus for using scatterometry to perform feedback and feed-forward control |
US6433878B1 (en) | 2001-01-29 | 2002-08-13 | Timbre Technology, Inc. | Method and apparatus for the determination of mask rules using scatterometry |
US6650422B2 (en) | 2001-03-26 | 2003-11-18 | Advanced Micro Devices, Inc. | Scatterometry techniques to ascertain asymmetry profile of features and generate a feedback or feedforward process control data associated therewith |
US6660542B1 (en) * | 2001-04-06 | 2003-12-09 | Advanced Micro Devices, Inc. | Method of controlling stepper process parameters based upon optical properties of incoming process layers, and system for accomplishing same |
US6618149B1 (en) * | 2001-04-06 | 2003-09-09 | Advanced Micro Devices, Inc. | Method of identifying film stacks based upon optical properties |
US6479200B1 (en) * | 2001-04-19 | 2002-11-12 | Advanced Micro Devices, Inc. | Method of controlling stepper process parameters based upon scatterometric measurements of DICD features |
US6383824B1 (en) * | 2001-04-25 | 2002-05-07 | Advanced Micro Devices, Inc. | Method of using scatterometry measurements to control deposition processes |
US6433871B1 (en) * | 2001-05-25 | 2002-08-13 | Advanced Micron Devices, Inc. | Method of using scatterometry measurements to determine and control gate electrode profiles |
US6582863B1 (en) * | 2001-06-11 | 2003-06-24 | Advanced Micro Devices, Inc. | Method of controlling photolithography processes based upon scatterometric measurements of sub-nominal grating structures |
US6529282B1 (en) * | 2001-06-11 | 2003-03-04 | Advanced Micro Devices, Inc. | Method of controlling photolithography processes based upon scatterometric measurements of photoresist thickness, and system for accomplishing same |
US6597463B1 (en) * | 2001-06-13 | 2003-07-22 | Advanced Micro Devices, Inc. | System to determine suitability of sion arc surface for DUV resist patterning |
US6614540B1 (en) * | 2001-06-28 | 2003-09-02 | Advanced Micro Devices, Inc. | Method and apparatus for determining feature characteristics using scatterometry |
US6609086B1 (en) * | 2002-02-12 | 2003-08-19 | Timbre Technologies, Inc. | Profile refinement for integrated circuit metrology |
-
2002
- 2002-02-28 US US10/084,987 patent/US6785009B1/en not_active Expired - Lifetime
- 2002-12-17 KR KR1020047013398A patent/KR100964001B1/ko active IP Right Grant
- 2002-12-17 KR KR1020107009970A patent/KR101018837B1/ko active IP Right Grant
- 2002-12-17 DE DE10297664T patent/DE10297664B4/de not_active Expired - Lifetime
- 2002-12-17 AU AU2002367742A patent/AU2002367742A1/en not_active Abandoned
- 2002-12-17 JP JP2003573406A patent/JP4562119B2/ja not_active Expired - Fee Related
- 2002-12-17 CN CNB028283864A patent/CN100424501C/zh not_active Expired - Lifetime
- 2002-12-17 WO PCT/US2002/040273 patent/WO2003074995A2/en active Application Filing
- 2002-12-17 GB GB0419076A patent/GB2405201B/en not_active Expired - Lifetime
-
2003
- 2003-02-26 TW TW092103984A patent/TWI294658B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5688453B2 (ja) | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング | |
CN106077965B (zh) | 多步骤和非对称塑形的激光束划线 | |
JP6081993B2 (ja) | プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング | |
TW201700249A (zh) | 晶圓的生成方法 | |
JP2006516824A5 (ja) | ||
CN104541157B (zh) | 表面增强拉曼散射元件的制造方法 | |
JP2015130470A (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
JP2009135453A5 (ja) | ||
JP2005519281A5 (ja) | ||
TW201622935A (zh) | 晶圓的生成方法 | |
JP2005051149A5 (ja) | ||
Braun et al. | Panel Level Packaging–Where are the Technology Limits? | |
CN102360090A (zh) | 宽带金属介电反射光栅 | |
JP4562119B2 (ja) | 半導体製造プロセスの制御に高収量スペクトル・スキャタロメトリ計測を使用する方法ならびにこのためのシステム | |
CN104576620B (zh) | 半导体封装结构与其制造方法 | |
CN100535759C (zh) | 判定半导体工艺条件的方法 | |
JP2019075563A5 (ja) | ||
CN102810491B (zh) | 后栅工艺移除多晶硅假栅制程的监控方法 | |
US9146193B2 (en) | Scatterometry metrology methods and methods of modeling formation of a vertical region of a multilayer semiconductor substrate to comprise a scatterometry target | |
TWI697972B (zh) | 檢測鰭片移除之方法 | |
Teh et al. | Multistrata subsurface laser-modified microstructure with backgrind-assisted controlled fracture for defect-free ultrathin die fabrication | |
TWI768860B (zh) | 沉積製程控制方法 | |
US20240047225A1 (en) | Control method of multi-stage etching process and processing device using the same | |
US10070536B2 (en) | Manufacturing method of circuit board structure | |
KR100545216B1 (ko) | 반도체 소자의 패드 제조 방법 |