CN100535759C - 判定半导体工艺条件的方法 - Google Patents

判定半导体工艺条件的方法 Download PDF

Info

Publication number
CN100535759C
CN100535759C CNB2006100715870A CN200610071587A CN100535759C CN 100535759 C CN100535759 C CN 100535759C CN B2006100715870 A CNB2006100715870 A CN B2006100715870A CN 200610071587 A CN200610071587 A CN 200610071587A CN 100535759 C CN100535759 C CN 100535759C
Authority
CN
China
Prior art keywords
wafer
graph area
prediction
critical dimension
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100715870A
Other languages
English (en)
Other versions
CN101046636A (zh
Inventor
周文湛
于劲
施继雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2006100715870A priority Critical patent/CN100535759C/zh
Publication of CN101046636A publication Critical patent/CN101046636A/zh
Application granted granted Critical
Publication of CN100535759C publication Critical patent/CN100535759C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

判断半导体曝光条件的方法,包括提供一具有多个相异线条间距的图形区的光掩模,依据多组设定值相异的工艺参数经由该光掩模对多个晶片曝光,量测各该晶片上的各个图形区的一临界尺寸,并建立该多个图形区的线条间距与相对应的多个临界尺寸的对应关系数据库;经由该光掩模对一预测晶片曝光,以同样方法建立该预测晶片上的一组对应关系;由所建立的该对应关系数据库中,找出一组最近似于该预测晶片所建立的该组对应关系,并依此判断当该预测晶片进行曝光时所使用的该多个工艺参数的设定值。

Description

判定半导体工艺条件的方法
技术领域
本发明涉及一种判断半导体工艺参数的方法,尤其涉及一种藉由散射临界尺寸量测法来判断晶片曝光时的各工艺参数的设定值的方法。
背景技术
随着半导体工艺技术的进步,先进光刻技术已使得线宽尺寸突破至100纳米以下的半导体元件量产。然而当半导体元件的尺寸不断的缩小,例如以场效应晶体管而言,其沟道长度、结深度和栅极隔离层厚度等关键尺寸(critical dimension)都会随工艺而缩小;而这些关键尺寸在半导体制造过程中必须精确的控制,因为这些关键尺寸的些微变化,将可能造成整个半导体元件的特性改变许多。因此,未来先进工艺里关键尺寸的量测更加重要,快速且高重覆性的量测方法将会大量用于工艺线上检测,而量测的准确性将直接影响产品元件的良率和可靠性。
近几年在半导体工艺控制具有潜力的检测技术包括先进亮场显微术(Bright-field Microscopy),扫描式电子显微术(SEM,Scanning ElectronMicroscopy),散射术(Scatterometry),及原子力显微术(Atomic ForceMicroscopy,AFM)等。其中散射仪技术不管在关键尺寸量测或者轮廓解析的应用上都获致快速的进步。这项技术还可以提供其他技术所无法提供的资讯,除了线宽的关键尺寸量测之外,这项技术也能提供间距(pitch)、侧壁角度(sidewall angles)、高度、以及底层薄膜厚度等结构细节。因此近来光学关键尺寸量测已经被应用于光掩模的制造,用以提供关键尺寸量测与复杂轮廓分析的方法。在光掩模制造过程中藉由光学方法测定重要关键尺寸的优点在于:对光致抗蚀剂不具破坏性,且可以量测小至约40纳米的光栅结构关键尺寸,此外装设时的厂务端设备需求低。
散射仪的量测原理是光束入射于等距式光栅(Periodic gratings),其散射光的亮度(Intensity)随光束入射角度变化或波长变化而被记录为不同的特性图谱(Signature),即亮度对角度或波长变化图(Reflectance vs.angle/wavelength)。散射术量测法的观念分成两部分,包括正向量测和逆向分析。正向量测是指散射仪硬体量测激光被周期性光栅散射的图谱,而逆向分析是指以理论建立的模型软件对图谱的分析比对以提供量测结构的数据。逆向分析比对部分通常有两种方法,第一种是用数据库比对法,是以一绕射理论建立的数据库,当实验量测得到一散射数据,即把它与数据库的数据进行比对,找出最接近的模型数据。此模型数据所代表的结构参数即为散射仪所测得的结构参数。第二种是用回归分析法,是将由散射仪机台量测出的散射图谱数据与及时输入结构参数所计算出的理论图谱以最佳化搜寻演算法即时进行曲线比对,而根据量测图谱与理论推算图谱之间的差异再逐次修改输入的结构参数直到差异降至允许范围内。
然而,在先前技术中,仅以控制曝光能量来调整光致抗蚀剂图案上的关键尺寸,而分析聚焦在工艺中对关键尺寸所造成的影响。而其他工艺中的变数,例如曝光后烘烤温度和曝光能量所造成的照亮状况等因素,所造成的影响则难以从中区隔。
发明内容
判断半导体曝光条件的方法,包括提供一具有多个图形区的光掩模,各该图形区具有多个线条,该多个图形区的线条间距是相异;依据多组设定值相异的工艺参数经由该光掩模对多个晶片曝光,以于各该晶片上形成多个线条间距相异的图形区;量测各该晶片上的各个图形区的一临界尺寸;建立该多个晶片上的多个图形区的线条间距与相对应的多个临界尺寸的多组对应关系,各该晶片上的多个图形区的线条间距与相对应的多个临界尺寸是建立有一组对应关系;经由该光掩模对一预测晶片曝光,以于该预测晶片上形成多个线条间距相异的图形区;量测该预测晶片上的各该图形区的一临界尺寸;建立该预测晶片上的该多个图形区的线条间距与相对应的多个临界尺寸的一组对应关系;由所建立的该多组对应关系中,找出一组对应关系,其是最近似于该预测晶片所建立的该组对应关系;以及依据找出的该组对应关系,判断当该预测晶片进行曝光时所使用的该多个工艺参数的设定值。依据所判断出的该多个工艺参数的设定值与一组标准设定值,可以调整该多个工艺参数的设定值。依据调整后的该多个工艺参数的设定值,可以经由该光掩模对一晶片进行曝光。
附图说明
图1为本发明中用于量测关键尺寸的晶片的示意图;
图2为本发明中使用散射关键尺寸量测法量测的示意图;
图3为图1的晶片上用于量测关键尺寸的栅栏图案;
图4为依据图2量测出的数值所得的邻近轮廓曲线;
图5为依据邻近轮廓曲线的差值所制的邻近轮廓误差标记曲线;
图6为将待测邻近轮廓误差标记与数据库中的邻近轮廓误差标记比对的示意图;
图7为晶片曝光的示意图;
图8为待测晶片曝光的示意图;
图9为利用邻近轮廓误差标记侦测工艺变动的流程图;
图10为将待测频谱邻近误差标记与数据库中的频谱邻近误差标记比对的示意图;
图11为利用频谱邻近误差标记侦测工艺变动的流程图。
主要元件符号说明
31晶片
36薄膜层
37校准凹槽
38光致抗蚀剂层              38A光致抗蚀剂结构
42管芯                      42A切割线
52光致抗蚀剂结构间的间隔
60、60A-60I晶片上的栅栏图案
61图案阵列
62侧壁
63侧壁角度
64光致抗蚀剂结构间的间距
65厚度
73光源
74散射仪
75侦测器
110待测的邻近轮廓误差标记
120邻近轮廓误差标记的数据库
132、134、136、138邻近轮廓曲线
142、144邻近轮廓误差标记
210待测的频谱邻近误差标记
220频谱邻近误差标记的数据库
500光掩模
560A-560I光掩模上的栅栏图案
570光源
580曝光系统
631待测晶片
660A-660I晶片上的栅栏图案
具体实施方式
随着半导体工艺的进步,半导体元件的尺寸不断的缩小,使邻近效应(proximty effect)越来越重要,而邻近效应可由光刻过程中的某些参数所影响,例如照明设定、离焦(defocus)、曝光后烘烤状态及光致抗蚀剂的特性等,这些参数对邻近效应有着不同的影响,本发明将分别分析这些参数对邻近效应的影响,而能在半导体制造过程中更精确的发现及修正问题。
请参照图1,图1为本发明中用于散射关键尺寸量测法(scatterometrycritical dimension metrology)的一晶片31,晶片31包括用以制造集成电路的多个管芯(die)42,而多个切割线42A是用以区隔多个管芯42,并在制造程序完成后沿着切割线42A将各个管芯42分离;一校准凹槽37是用以在制造过程中初步的校准晶片31的位置;此外,一图案阵列61包括九栅栏图案60A-60I,其中栅栏图案的尺寸、形状、数目、在管芯上的位置和栅栏图形的方向等,皆可因设计而改变而不限于图1所示。请同时参照图2和图3,图2为本发明中使用散射关键尺寸量测法量测的装置示意图,其中一散射仪74包括一光源73及一侦测器75;图中的栅栏图案60可为任一图1中栅栏图案60A-60I;一光致抗蚀剂层38形成于一薄膜层36之上,而多个光致抗蚀剂结构38A构成了栅栏图案60,光致抗蚀剂结构38A有一厚度65、一侧壁62及一侧壁角度63;而光致抗蚀剂结构38A间的间隔52则决定了栅栏图案60的关键尺寸。在本图中光致抗蚀剂图案的厚度65、侧壁角度63、间距64、及间隔52皆可因设计考量而有所不同。此为量测装置的设定,而散射仪的量测原理为本领域者熟知,故不多做赘述。散射关键尺寸量测法的量测杂讯值非常低,其量测杂讯的三个标准差约为1-2纳米,因此非常适合本发明的方法。然而本发明的方法不仅限于使用散射关键尺寸量测法,任何量测杂讯值相当于此量测杂讯值的关键尺寸量测法皆适用于本发明的方法。
为分析光刻过程中的参数的影响,在本发明的一实施例中使用一个邻近轮廓误差标记(Proximity Profile Error Signature,PPES)量化这些参数的影响,邻近轮廓误差标记定义为基准邻近轮廓与偏移后的邻近轮廓的差值,而这些邻近轮廓可由如图2的散射关键尺寸量测法所量测而推算所得,如图4所示,图4为分析某一变数而使用不同间距对关键尺寸做图,其包括一量测光致抗蚀剂结构顶部的基准邻近轮廓曲线134、一量测光致抗蚀剂结构底部的基准邻近轮廓曲线132、一量测光致抗蚀剂结构顶部的偏移后的邻近轮廓曲线138及一量测光致抗蚀剂结构底部的偏移后的邻近轮廓曲线136。而将图4中量测光致抗蚀剂结构顶部的基准邻近轮廓曲线134和量测光致抗蚀剂结构顶部的偏移后的邻近轮廓曲线138的差值,以及量测光致抗蚀剂结构底部的基准邻近轮廓曲线132和一量测光致抗蚀剂结构底部的偏移后的邻近轮廓曲线136的差值做图,即可产生如图5的一量测光致抗蚀剂结构顶部的邻近轮廓误差标记144及一量测光致抗蚀剂结构底部的邻近轮廓误差标记142。将每一工艺变数依此方法产生独特的邻近轮廓误差标记,然后将这些邻近轮廓误差标记建立为一数据库,如图6所示,当欲追踪造成工艺偏移的原因时,可将此时的邻近轮廓误差标记110与数据库中各种工艺变数的邻近轮廓误差标记120做比对,而找出造成工艺偏移的参数。此外,邻近轮廓曲线也可以一二元方程式表示,故邻近轮廓误差标记也可用代表基准邻近轮廓的二元方程式与代表偏移后的邻近轮廓的二元方程式的差值来表示。同时参照图7、图8及图9,本发明的步骤可归纳如下:
步骤901:开始;
步骤902:提供一具有多个图形区560A-560I的光掩模500,图形区560A-560I具有多个线条且线条间距是相异,并对晶片31曝光,以于晶片31上形成多个线条间距相异的图形区60A-60I;
步骤903:使用散射关键尺寸量测法量测图形区60A-60I的临界尺寸,并依据图形区560A-560I的线条间距与相对应的临界尺寸制作一邻近轮廓曲线;
步骤904:若改变工艺参数则重复步骤902,否则继续步骤905;
步骤905:将各种工艺参数的邻近轮廓曲线与基准邻近轮廓曲线的差值制作成邻近轮廓误差标记数据库;
步骤906:若欲分析一待测的工艺则至步骤907,否则继续步骤911;
步骤907:经由光掩模500对一预测晶片631曝光,以于预测晶片631上形成多个线条间距相异的图形区660A-660I;
步骤908:使用散射关键尺寸量测法量测预测晶片631上的图形区660A-660I的临界尺寸,并依据图形区560A-560I的线条间距与相对应的临界尺寸制作一邻近轮廓曲线;
步骤909:将预测晶片631的邻近轮廓曲线与基准邻近轮廓曲线的差值制作成邻近轮廓误差标记;
步骤910:将预测晶片631的邻近轮廓误差标记与邻近轮廓误差标记数据库相比对,以分析出预测晶片631进行曝光时所使用的工艺参数的设定值;
步骤911:结束。
在本实施例中,步骤901-步骤905的数据库建立可事先制作并储存,而不需每次比对皆需要重复建立,此外此方式也可以应用于线上作业时作即时的分析。而在图7和图8中的曝光程序仅为示意图,实际曝光程序可能包括使用光源570对多个光掩模及曝光系统580对晶片曝光及蚀刻等过程来产生晶片31和631上的图形。
在本发明的另一实施例中直接采用散射关键尺寸量测法所量测得的频谱来量化这些参数,此时频谱邻近误差标记(Spectra Proximity Error Signature)定义为基准频谱与偏移后的频谱的差值,而这些频谱可由如图2的散射关键尺寸量测法所量测。将基准频谱与偏移后的频谱的差值做图,即可产生如频谱邻近误差标记。然后,将每一工艺变数依散射关键尺寸量测法所量测得的频谱建立为一频谱邻近误差标记数据库,如图10所示,当欲追踪造成工艺偏移的原因时,可将此时的频谱邻近误差标记210与数据库中各种工艺变数的频谱邻近误差标记220做比对,而找出造成工艺偏移的参数。请同时参照图7、图8及图11,本发明的步骤可归纳如下:
步骤1101:开始;
步骤1102:提供一具有多个图形560A-560I的光掩模500,图形区560A-560I具有多个线条,线条间距是相异,并对晶片31曝光,以于晶片31上形成多个线条间距相异的图形区60A-60I;
步骤1103:使用散射关键尺寸量测法量测图形区60A-60I的临界尺寸,并依据图形区560A-560I的线条间距与相对应的临界尺寸制作一频谱曲线;
步骤1104:若改变工艺参数则重复步骤1102,否则继续步骤1105;
步骤1105:将各种工艺参数的频谱曲线与基准频谱曲线的差值制作成频谱邻近误差标记数据库;
步骤1106:若欲分析一待测的工艺则至步骤1107,否则继续步骤1111;
步骤1107:经由光掩模500对一预测晶片631曝光,以于预测晶片631上形成多个线条间距相异的图形区660A-660I;
步骤1108:使用散射关键尺寸量测法量测预测晶片631上的图形区660A-660I的临界尺寸,并依据图形区560A-560I的线条间距与相对应的临界尺寸制作一频谱曲线;
步骤1109:将预测晶片631的频谱曲线与基准频谱曲线的差值制作成频谱邻近误差标记;
步骤1110:将预测晶片631的频谱邻近误差标记与频谱邻近误差标记数据库相比对,以分析出预测晶片631进行曝光时所使用的工艺参数的设定值;
步骤1111:结束。
在本实施例中,步骤1101-步骤1105的数据库建立可事先制作并储存,而不需每次比对皆需要重复建立,此外此方式也可以应用于线上作业时作即时的分析。在此实施例中,直接以量测得的频谱比对,而不需将频谱转换成关键尺寸的轮廓。
本发明的方法能在半导体制造过程中分析各种不同参数对工艺的影响,而能侦测出工艺参数的改变,而使用轮廓分析及频谱分析的方法,在使用不同的关键尺寸量测法比对时将更有弹性。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (18)

1.一种判断半导体曝光条件的方法,包括:
(a)提供一具有多个图形区的光掩模,各该图形区具有多个线条,该多个图形区的线条间距相异;
(b)依据多组设定值相异的工艺参数经由该光掩模对多个晶片曝光,以于各该晶片上形成多个线条间距相异的图形区;
(c)量测各该晶片上的各个图形区的一临界尺寸;
(d)建立该多个晶片上的多个图形区的线条间距与相对应的多个临界尺寸的多组对应关系,各该晶片上的多个图形区的线条间距与相对应的多个临界尺寸是建立有一组对应关系;
(e)经由该光掩模对一预测晶片曝光,以于该预测晶片上形成多个线条间距相异的图形区;
(f)量测该预测晶片上的各该图形区的一临界尺寸;
(g)建立该预测晶片上的该多个图形区的线条间距与相对应的多个临界尺寸的一组对应关系;
(h)由步骤(d)所建立的该多组对应关系中,找出一组对应关系,其是最近似于步骤(g)所建立的该组对应关系;以及
(i)依据步骤(h)所找出的该组对应关系,判断当该预测晶片进行曝光时所使用的该多个工艺参数的设定值。
2.如权利要求1所述的方法,还包括步骤(j):依据步骤(d)所建立的各组对应关系,建立对应于该组对应关系的线条间距与临界尺寸的一二元方程式。
3.如权利要求2所述的方法,其中依据步骤(g)所建立的各组对应关系,建立对应于该组对应关系的线条间距与临界尺寸的一二元方程式,步骤(h)是由步骤(j)所建立的该多个二元方程式中,找出一二元方程式,其是最吻合于步骤(g)所建立的该组二元方程式。
4.如权利要求2所述的方法,还包括步骤(k):依据步骤(g)所建立的该组对应关系,建立对应于该组对应关系的线条间距与临界尺寸的一二元方程式。
5.如权利要求4所述的方法,其中步骤(h)是由步骤(j)所建立的该多个二元方程式中,找出一二元方程式,其是最吻合于步骤(k)所建立的该二元方程式。
6.如权利要求4所述的方法,还包括下列步骤:
(1)根据于步骤(j)建立的各该二元方程式与一标准二元方程式的差产生一邻近轮廓误差标记曲线;
(m)根据于步骤(k)建立的该二元方程式与该标准二元方程式的差产生一邻近轮廓误差标记曲线;以及
(n)由步骤(l)所产生的该多个邻近轮廓误差标记曲线中,找出一邻近轮廓误差标记曲线,其是最吻合于步骤(m)所产生的该邻近轮廓误差标记曲线。
7.如权利要求1所述的方法,其中步骤(c)是量测各该晶片上的各个图形区中的凸起结构的顶部的临界尺寸;步骤(f)是量测该预测晶片上的各个图形区中的凸起结构的顶部的临界尺寸。
8.如权利要求1所述的方法,其中步骤(c)是量测各该晶片上的各个图形区中的凸起结构的底部的临界尺寸;步骤(f)是量测该预测晶片上的各个图形区中的凸起结构的底部的临界尺寸。
9.如权利要求1所述的方法,其中步骤(c)是量测各该晶片上的各个图形区中的凸起结构的顶部及底部的临界尺寸;步骤(f)是量测该预测晶片上的各个图形区中的凸起结构的顶部及底部的临界尺寸。
10.如权利要求1所述的方法,还包括步骤(o):依据步骤(i)所判断出的该多个工艺参数的设定值与一组标准设定值,调整该多个工艺参数的设定值。
11.如权利要求10所述的方法,还包括步骤(p):依据步骤(o)调整后的该多个工艺参数的设定值,经由该光掩模对一晶片进行曝光。
12.如权利要求1所述的方法,其中步骤(c)是藉由一散射临界尺寸量测法量测各该晶片上的各个图形区的一临界尺寸。
13.如权利要求1所述的方法,其中步骤(f)是藉由一散射临界尺寸量测法量测该预测晶片上的各个图形区的一临界尺寸。
14.一种判断半导体曝光条件的方法,包括:
(a)提供一具有多个图形区的光掩模,各该图形区具有多个线条,该多个图形区的线条间距相异;
(b)依据多组设定值相异的工艺参数经由该光掩模对多个晶片曝光,以于各该晶片上形成多个线条间距相异的图形区;
(c)量测各该晶片的该多个图形区,并据以产生该晶片的该多个图形区的一组频谱图;
(d)经由该光掩模对一预测晶片曝光,以于该预测晶片上形成多个线条间距相异的图形区;
(e)量测该预测晶片的该多个图形区,并据以产生该预测晶片的该多个图形区的一组频谱图;
(f)由步骤(c)所产生的该多组频谱图中,找出一组频谱图,其是最近似于步骤(e)所产生的该组频谱图;以及
(g)依据步骤(f)所找出的该组频谱图,判断当该预测晶片进行曝光时所使用的该多个工艺参数的设定值。
15.如权利要求14所述的方法,还包括步骤(h):依据步骤(g)所判断出的该多个工艺参数的设定值与一组标准设定值,调整该多个工艺参数的设定值。
16.如权利要求15所述的方法,还包括步骤(i):依据步骤(h)调整后产生的该多个工艺参数的设定值,经由该光掩模对一晶片进行曝光。
17.如权利要求14所述的方法,其中步骤(c)是藉由一散射临界尺寸量测法量测各该晶片的该多个图形区,并据以产生该晶片的该多个图形区的该多个频谱图。
18.如权利要求14所述的方法,其中步骤(e)是藉由一散射临界尺寸量测法量测该预测晶片的该多个图形区,并据以产生该预测晶片的该多个图形区的该多个频谱图。
CNB2006100715870A 2006-03-30 2006-03-30 判定半导体工艺条件的方法 Active CN100535759C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100715870A CN100535759C (zh) 2006-03-30 2006-03-30 判定半导体工艺条件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100715870A CN100535759C (zh) 2006-03-30 2006-03-30 判定半导体工艺条件的方法

Publications (2)

Publication Number Publication Date
CN101046636A CN101046636A (zh) 2007-10-03
CN100535759C true CN100535759C (zh) 2009-09-02

Family

ID=38771339

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100715870A Active CN100535759C (zh) 2006-03-30 2006-03-30 判定半导体工艺条件的方法

Country Status (1)

Country Link
CN (1) CN100535759C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929103B (zh) * 2011-08-10 2015-04-22 无锡华润上华科技有限公司 一种光刻工艺验证方法和系统
CN104749973B (zh) * 2013-12-30 2017-12-19 北京北方华创微电子装备有限公司 深硅刻蚀工艺控制的方法及系统
CN107037694A (zh) * 2017-05-25 2017-08-11 苏州灯龙光电科技有限公司 一种检测显示性能的检测板及其检测方法
TWI716684B (zh) * 2018-05-09 2021-01-21 華邦電子股份有限公司 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置

Also Published As

Publication number Publication date
CN101046636A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
TWI641828B (zh) 特徵化半導體晶圓上之所關注結構之方法及半導體度量衡系統
US8832611B2 (en) Process aware metrology
CN107741207B (zh) 多重图案化参数的测量
US7532317B2 (en) Scatterometry method with characteristic signatures matching
KR102515228B1 (ko) 반도체 파라미터들을 측정하기 위한 장치, 기법들, 및 타겟 설계들
TWI649628B (zh) 用於半導體目標之量測的微分方法及裝置
JP4799402B2 (ja) 2以上の計測された散乱計測信号間の比較によるプロセス最適化および制御の方法
US6767680B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
US8930156B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
KR20150096776A (ko) 모델-기반 계측 및 프로세스 모델의 통합 사용
TWI671835B (zh) 圖案化結構中之量測用度量衡測試結構設計及量測方法
TW201732264A (zh) 使用非對稱次解析特徵以提昇量測之微影程序之光學度量衡
IL140179A (en) Method and system for measuring in patterned structures
US7879516B2 (en) Manufacturing method of semiconductor integrated circuit device
KR20050027953A (ko) 광 계측학에 이용되는 가설 프로파일 선택
US7553678B2 (en) Method for detecting semiconductor manufacturing conditions
US7742177B2 (en) Noise-reduction metrology models
CN100535759C (zh) 判定半导体工艺条件的方法
TWI294141B (en) Method for detecting semiconductor manufacturing conditions
CN101145535A (zh) 非破坏性检测线宽粗糙现象的方法
US10216098B2 (en) Test structure for use in metrology measurements of patterns
KR100711923B1 (ko) 반도체 소자의 보이드 검출 방법
Sorkhabi et al. Performance of measuring contact holes using the Opti-Probe 7341 3-D RT/CD technology
Lensing et al. Shallow trench isolation scatterometry metrology in a high volume fab
Jekauc et al. Metal etcher qualification using angular scatterometry

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant