JP2005515636A - ｎチャンネル・トランジスタおよびｐチャンネル・トランジスタ用の、正のボディ・バイアスでの適応閾値電圧制御 - Google Patents

Abstract

ＣＭＯＳトランジスタのための閾値コントロール回路であって、ｎチャンネル基準トランジスタのボディの電圧が、該ボディへ正電圧を生成し、基準トランジスタの閾値を所望の値へ減少させるフィードバック回路で制御され、ｐチャンネル基準トランジスタのボディへの電圧が、ボディへ負電圧を生成し、基準トランジスタの閾値を所望の値へ減少させるフィードバック回路で制御される、閾値コントロール回路。

Description

本発明は、閾値電圧制御の技術分野に関連し、より詳細には、フィードバック制御システムでトランジスタの閾値電圧を制御すること、所望の値に閾値電圧を減少させるようにトランジスタのボディ電圧をバイアスすることに関連する。

ここ数年の間、高い信頼性を維持しつつ集積回路（ＩＣ）へ印加される電源電圧を低下させ、よって電力消費を減少させることが所望されているが、その結果ＩＣのスピードを非常に減少している。従来技術において、トランジスタの閾値の値を制御することによりこの問題を軽減する試みがなされている。１９７６年のＩＥＥＥの国際ソリッドステート回路会議において、Ｍａｓａｈａｒｕ Ｋｕｂｏ，Ｒｙｏａｃｈｉ Ｈｏｒｉ，Ｏｓａｍｕ Ｍｉｎａｔｏ及びＫｉｋｕｊｉ Ｓａｔｏによる「ショートチャンネルＭＯＳ集積回路のための閾値電圧制御回路」という題の文献が提示され、その中で負のフィードバックでＭＯＳＩＣチップの基板電圧を調整することにより、デバイスの製造過程における変動の影響を受けない回路閾値電圧を自動的に設定することができる閾値制御回路が開示されている。さらに、１９９４年のＩＥＥＥのカスタム集積回路会議で、Ｔｓｕｇｕｏ Ｋｏｂａｙａｓｈｉ及びＴａｋａｙａｓｕ Ｓａｋｕｒａｉによる「低電圧高スピード動作用自動調整閾値電圧スキーム（ＳＡＴＳ）」という題の文献が提示され、その中で閾値電圧の変動が自動基板バイアス技術により減少されることが開示されている。

これらの文献において述べられている技術に関する主な困難は、トランジスタ・ボディが異なる方向にバイアスされ、すなわち例えば、ｎチャンネル・トランジスタの場合にグランドに対して負に感知し、従って余分な電源及びより複雑なコントローラを必要とする。

本発明は、高い信頼性を維持しつつ、特に小さな電源電圧で、従って低い電力消費で集積回路の速度を増加させることである。本発明は、ｎチャンネル・トランジスタの場合にトランジスタのボディをグランドに対して正にのみバイアスし、ｐチャンネル・トランジスタの場合、電源電圧に対して負にのみバイアスするようにし、従って従来技術を単純化し、余分な電力のコストを削減することができる。

本発明は、ｐチャンネル・トランジスタおよびｎチャンネル・トランジスタの両方に対して等しく良好に動作し、以下で説明されるように、ｐチャンネル・トランジスタに対して利用される回路は、ｐチャンネル・トランジスタとｎチャンネル・トランジスタとが反対方向の感度で動作することを除いてｎチャンネル・トランジスタに対して利用される回路と実質的には同じである。

図１は、ｎチャンネルＦＥＴのゲート電圧／ドレイン電流特性に対するボディ電圧の実際の影響を示している。＋０．５ボディ電圧での特性曲線は、曲線１０Ｎにより示され、０．０ボディ電圧の場合は曲線１１Ｎにより、−０．５ボディ電圧の場合は曲線１２Ｎにより、−１．０ボディ電圧の場合は曲線１３Ｎにより、−１．５ボディ電圧の場合は曲線１４Ｎにより、−２．０ボディ電圧の場合は曲線１５Ｎにより、−２．５ボディ曲線は曲線１６Ｎによって示される（全てのボディ電圧は、電源に対してものである）。公称０．０ボディ電圧で、閾値電圧（すなわちトランジスタがオンになるゲート電圧）は、矢印２０によって示されるように約０．７ボルトであることが注目されるべきである。

ｐチャンネルのＦＥＴの場合、ゲート電圧／ドレイン電流特性に対するボディ電圧の影響は、図２に示されるようにｐチャンネルＦＥＴに適した符号規約以外はｎチャンネルＦＥＴの場合とほぼ同様である。図２において、ボディ電圧は全て電源に対するものであり、−０．５ボディ電圧の場合は曲線１０Ｐにより、０．０ボディ電圧の場合は１１Ｐにより、＋０．５ボディ電圧の場合は曲線１２Ｐによって、＋１．０ボディ電圧の場合は曲線１３Ｐにより、＋１．５ボディ電圧の場合は曲線１４Ｐにより、＋２．０ボディ電圧の場合は曲線１５Ｐにより、＋２．５ボディ電圧の場合は曲線１６Ｐによって示される。ここで再び公称０．０ボディ電圧で、閾値電圧（すなわちトランジスタがオンになるゲート電圧）は矢印２０によって示されるように約０．７ボルトであることが注目されるべきである。（ここで使用されているように、エンハンスメント型ｐチャンネル・トランジスタの閾値は、正であると考えられる）
本発明では、ｎチャンネル・トランジスタのボディに対して、例えば０．０ボルトから＋０．５ボルトの間の正の電圧のみを印加し（すなわち図１の曲線１１Ｎと１０Ｎの間）、従って閾値電圧は約０．７ボルト（矢印２０）以下に制御される。同様に、ｐチャンネル・トランジスタのボディに対して、例えば０．０ボルトから−０．５ボルトの間の負の電圧のみを印加し（すなわち図２の曲線１１Ｐと１０Ｐの間）、従って閾値電圧も同様に約０．７ボルト（矢印２０）以下に制御される。

ｎチャンネル・トランジスタ及びｐチャンネル・トランジスタの両方に対して適用可能である図３は、本発明の制御がある場合とない場合の、ワーストケースの、ＣＭＯＳ論理ゲートへの電源電圧Ｖ_ＤＤと規格化された相対的な遅延との関係を示している。ハネウエルの絶縁体上シリコン（ＳＯＩ）トランジスタに対する閾値電圧のワーストケース変化は、示されている値を得るために使用され得る。摂氏−５５度から＋１２５度までの温度範囲が使用された。曲線２２は、本発明の制御のない場合のテストを示しており、印加される電圧Ｖ_ＤＤが１．０に近づくにつれ、遅延は約１．０ユニットから、約３０又は４０ユニット（スケールから外れている）まで変化することが注意されるべきである。曲線２４は、本発明を使用した場合のテストを示しており、ここでは遅延は約０．７ユニットから約８ユニットまで変化することを注意すべきである。本発明では、最大閾値電圧は＋１２５度Ｃで約０．６８ボルトであり、−５５度Ｃで約０．７５ボルトであることが見出された。１．８ボルトでのＶ_ＤＤで、遅延は約３０％減少し、１．５ボルトでのＶ_ＤＤで、遅延は約４０％減少し、１．２ボルトでのＶ_ＤＤで遅延は約７のファクタで減少していることに注意すべきである。従って、本発明はダッシュ線２６で示されるように、１．０ボルト程度の低い電源電圧の使用を可能とし、それに対し本発明における制御がない場合には、１．０ボルトでの電源電圧でスピードは非実践的なほど遅くなる。

図４は、ｐチャンネル型及びｎチャンネル型の両方のＣＭＯＳトランジスタを使用する本発明の好適な実施の形態の概略図である。図４において、コントローラの上部は、出力ＢＮを生成するｎチャンネル・コントローラ３０Ｎであり、下部は出力ＢＰを生成するｐチャンネル・コントローラ３０Ｐである。上部および下部は４つの基本的なサブ回路、つまり、１）それぞれダッシュ線のボックス３６Ｎ及び３６Ｐにより示される一定の電流源、２）それぞれダッシュ線のボックス４０Ｎ及び４０Ｐにより示される基準電圧回路、３）それぞれダッシュ線のボックス４４Ｎ及び４４Ｐにより示されるクランプ回路、４）それぞれダッシュ線のボックス４８Ｎ及び４８Ｐにより示される出力回路を利用している。

一定の電流源３６Ｎ及び３６Ｐは、従来技術においてよく知られている一般的な回路であり、ここでは詳細には記述しない。電源３６Ｎによって生成される一定の電流は、Ｉ_ｃｎとラベルされ、３６Ｐによって生成される一定の電流はＩ_ｃｐとラベルされている。Ｐチャンネル・トランジスタおよびｎチャンネル・トランジスタに対する符号規約により、Ｉ_ｃｎは一定の電流源３６Ｎから流れるように示されており、Ｉ_ｃｐは一定の電流源３６Ｐに流れ込むことように示されていることを注意すべきである。ｎチャンネル・コントローラ３０Ｎにおいてｎチャンネル・トランジスタを使用し、ｐチャンネル・コントローラ３０Ｐにおいてｐチャンネル・トランジスタを使用すること以外は、コントローラ３０の残存部分は同じであり、つまり、基準回路４０Ｐは基準回路４０Ｎと同様であり、クランプ回路４４Ｐはクランプ回路４４Ｎと同様であり、出力回路４８Ｐは出力回路４８Ｎと同様である。従って、ｐチャンネル・コントローラ３０Ｐ及びｎチャンネル・コントローラ３０Ｎは反対方向に感知する以外には同じ方法で動作する。

上述したように、ｎチャンネル・コントローラは、トランジスタのボディ端子に印加される負の電圧ではなく、正で制御されるバイアスを使用する（すなわち図１の曲線１１Ｎと１０Ｎの間）。従来技術においては、ｎチャンネル・トランジスタは非常に低い閾値で開始され、従って負の電圧が、閾値を所望の値へ増加するようにボディへ印加されなくてはならない。このことは、更なる電源を必要とする。本発明においては、ｎチャンネル・トランジスタは、ちょうど正しいところから非常に高い範囲の閾値で開始され、ボディへの電圧は、減少ではなく増加されるため、さらなる電源を必要とせずに所望の閾値を得ることができる。

図４において、ｎチャンネル・コントローラ３０Ｎの一定電流源３６Ｎは、電源電圧Ｖ_ＤＤを受信し、接合点５０Ｎに対して一定の電流Ｉｃｎを生成することが示されている。そして接合点５０Ｎは、ａ）基準回路４０ＮのトランジスタＴ１のドレイン端子、ｂ）出力回路４８ＮにおけるトランジスタＴ３のゲート端子、ｃ）クランプ回路４４Ｎにおけるゲートおよびドレイン端子の双方に結合されている。クランプ回路４４Ｎはさらにボディ及びトランジスタＴ６のソース端子に結合されたボディ端子及び、全てグランドの結合されているソース端子、ゲート端子、ドレイン端子をさらに含んでいる。基準電圧Ｖ_ＲＮがライン５１Ｎを介して基準回路４０ＮのトランジスタＴ１のゲート端子、出力回路４８ＮのトランジスタＴ２のゲート端子に印加される。Ｔ１のボディの電圧は、ライン５２Ｎにより、ａ）トランジスタＴ２のドレイン端子、ｂ）トランジスタＴ３のソース端子、及びｃ）出力回路４８Ｎにおける接合点５４ＮでトランジスタＴ２及びＴ３のボディ端子、ｄ）出力ＢＮに結合されている。接合点５４Ｎでの電圧は、出力回路４８Ｎからのフィードバック電圧であり、トランジスタＴ１のボディ端子およびコントローラ３０Ｎの出力ＢＮに供給する。集積回路の残りのｎチャンネル・トランジスタは、ｎチャンネル・トランジスタＴ１と実質的に同じように動作し、後述するようにトランジスタＴ１に対する所望の閾値を得るために必要な大きさのボディ電圧を供給し、従って、集積回路の他のｎチャンネル・トランジスタに対する所望の閾値を得るために必要な大きさのボディ電圧を供給することが推定される。従って、出力ＢＮは、プリントされた回路のおけるＴ２０によって示されるｎチャンネル・トランジスタに結合するように使用され、ダッシュ線５６Ｎにより示されるような閾値制御電圧を供給する。

上述したように、ｐチャンネル・コントローラにおいて、バイアス電圧はトランジスタのボディ端子へ印加される負の電圧により制御される（すなわち図２の曲線１１Ｐ及び１０Ｐの間）。本発明では、ｐチャンネル・トランジスタは電源Ｖ_ＤＤに対してまさに正確なところから非常に低い値までの範囲の閾値で開始され、ボディへの電圧は増加するのではなく減少するのでさらなる電源を必要とせずに所望の閾値を得ることが出来る。

ｐチャンネル・コントローラ３０Ｐの一定の電流源３６Ｐは、トランジスタＴ１３及びＴ１４が、抵抗Ｒが一定の電流源３６Ｎ内置かれている場所に配置されていることから、一定の電流源３６Ｎとはわずかに異なる。この回路は、当業者に良く知られており、ここで詳細に記述しない。一定の電流源３６Ｐは、電源電圧Ｖ_ＤＤを受信して、接合点５０Ｐへ結合される一定の電流Ｉｃｐを生成するように示されている。そして接合点５０Ｐは、ａ）基準回路４０ＰにおけるトランジスタＴ８のドレイン端子、ｂ）出力回路４８ＰにおけるトランジスタＴ１０のゲート端子、ｃ）クランプ回路４４ＰにおけるトランジスタＴ１１のゲート及びドレイン端子の双方に結合されている。クランプ回路４４Ｐは、さらにトランジスタＴ１１のボディ及びにソース端子に結合されたボディ端子、すべて電源Ｖ_ＤＤに結合されたソース端子、ゲート端子、ドレイン端子を含んでいる。基準電圧Ｖ_ＲＰは、ライン５１Ｐを介して基準回路４０ＰにおけるトランジスタＴ８のゲート端子、出力回路４８ＰにおけるトランジスタＴ９のゲート端子に結合されている。トランジスタＴ８のボディ端子の電圧は、ライン５２Ｐによりａ）トランジスタＴ９のドレイン端子、ｂ）トランジスタＴ１０のソース端子、ｃ）出力回路４８Ｐの接合点Ｔ５４でトランジスタＴ９及びＴ１０の双方のボディ端子、ｄ）出力ＢＰに結合されている。接合点５４Ｐでの電圧は、出力回路４８Ｐからのフィードバック電圧であり、コントローラ３０ＮのトランジスタＴ８のボディ端子及び出力ＢＰに供給する。集積回路の残りのｐチャンネル・トランジスタは、後述するように、ｐチャンネル・トランジスタＴ１と実質的に同じように動作し、トランジスタＴ８に対する所望の閾値を得るために必要な大きさのボディ電圧を供給し、よって集積回路の他のｐチャンネル・トランジスタに対する所望の閾値を得るために必要な大きさのボディ電圧を供給することが推定される。従って、出力ＢＰは、プリントされた回路のおけるＴ２２によって示されるｎチャンネル・トランジスタに結合するように使用され、ダッシュ線５６Ｐにより示されるような閾値制御電圧を供給する。

ｎチャンネル・コントローラ３０Ｎの動作において、例えば、Ｔ１の閾値電圧が０．６ボルトであり、基準電圧Ｖ_ＲＮが０．５ボルトであると推定すると、Ｔ１は「オフ」になり、トランジスタＴ３のゲート電圧は、接合点５０Ｎへの電流Ｉ_ＣＮにより増加する。フィードバック、すなわち接合点５４ＮでのトランジスタＴ１のボディ電圧は、正に増加し始め、図１に見られるように、ボディ電圧が増加するにつれ、閾値電圧が低下する。

フィードバック電圧が基準電圧Ｖ_ＲＮ、すなわち０．５ボルトに到達すると、トランジスタＴ１は、「オン」になり、一定の電流ＩｃｎはトランジスタＴ１を通過し始めるであろう。これによりトランジスタＴ３のゲートへの電圧は低下し、接合点５４Ｎでの出力は減少し始めるであろう。トランジスタＴ１のボディ電圧が、トランジスタＴ３のゲートを、トランジスタＴ１を流れ、トランジスタＴ３のゲートへ流れる電流を一定に維持する値でトランジスタＴ３のゲートへの電圧を維持するのに充分高くなった場合に平衡に到達するであろう。この点で、トランジスタＴ１の閾値（及び集積回路のＴ２０などの全てのｎチャンネル・トランジスタ）は、所望の閾値となるであろう。Ｖ_ＲＮの値を変化させることにより、所望の閾値電圧が変化し得るであろうことに注意すべきである。このことで、同じチップで複数の異なる値の閾値を得ることが可能となり、プロセスを変化させずに与えられた部分の型の閾値電圧を変化させることが出来る。

クランプ４４は必要ではないが、いくらかの場合、トランジスタＴ１へのボディ電圧の増加が平衡に到達するのに決して充分高くならないことがある。このような場合、クランプ４４Ｎは、増加するのをやめるであろう。トランジスタＴ６とトランジスタＴ７は、Ｔ３のゲートと同じ電圧を受け取り、直列に結合された二つのダイオードのように動作する。従って、接合点５０Ｎでの電圧が所定の値に到達した場合、電流は、クランプ４４Ｎを通過してグランドへ流れ、トランジスタＴ１へのボディ電圧がさらに増加するのを防止する。その点で到達された閾値電圧はｎチャンネル・トランジスタには理想的ではないが、本発明がない場合に比べ未だかなり低いであろう。

Ｐチャンネル・コントローラ３０Ｐの動作において、例えばＴ８の閾値電圧が、０．６ボルトで、基準電圧がＶ_ＲＰがＶ_ＤＤより０．５ボルト低い場合、Ｔ８は「オフ」になり、トランジスタＴ１０のゲート電圧は接合点５０Ｐからの電流Ｉ_ｃｎにより減少し始めるであろう。フィードバック、すなわち接合点５４ＰでのトランジスタＴ８のボディ電圧は、負に減少し始め、図２に示すように、ボディ電圧が減少するにつれ、閾値電圧は低下する。

フィードバック電圧が基準電圧Ｖ_ＲＰ、すなわち０．５ボルトに到達する場合、トランジスタＴ８はオンになり、一定の電流Ｉ_ｃｐがトランジスタＴ８を流れ始めるであろう。これにより、トランジスタＴ１０のゲートへの電圧が増加し、接合点５４Ｐでの出力が増加し始めるであろう。平衡は、トランジスタＴ８のボディ電圧がまさに、トランジスタＴ８を通り、トランジスタＴ１０のゲートから流れる電流を一定に維持するのに充分なほど高い場合に到達されるであろう。この点で、トランジスタＴ８（及び集積回路のＴ２２などの全てのｐチャンネル・トランジスタ）の閾値は、所望の閾値になるであろう。Ｖ_ＲＰの値を変化させることによって、所望の閾値電圧は変化され得る。このことにより、同じチップで閾値電圧として複数の異なる値を得ることが出来、プロセスの変化なしに所与の部分の型の閾値電圧を変化させることが可能となる。

クランプ４４Ｎと同様に、クランプ４４Ｐは必要ではないが、いくつかの場合には、トランジスタＴ８へのボディ電圧の減少が、決して平衡に到達する程度に充分に低くはならないことがある。この場合、クランプ４４Ｐは減少を停止する。トランジスタＴ１１とトランジスタＴ１２は、Ｔ１０のゲートと同じ電圧を受け取り、直列に結合された二つのダイオードのように動作する。従って、接合点５０Ｐでの電圧が所定の値に到達した場合、電流は、クランプ４４Ｐを通過してＶ_ＤＤへ流れ、トランジスタＴ８へのボディ電圧がさらに減少するのを防止する。その点で到達された閾値電圧はｐチャンネル・トランジスタにとって理想的ではないが、本発明がない場合に比べ未だかなり低いであろう。

ｐチャンネル・コントローラは、出力回路４０Ｐにより生成された電圧が電源電圧に対して負であり、基準回路４０Ｐが負のフィードバック電圧に対して反応してｐチャンネル・トランジスタのボディへ負のバイアスを生成し、閾値電圧として減少された絶対値を生成することで、ｐチャンネル・トランジスタの場合には動作スピードを増加するよう動作するであろうこと以外は、ｎチャンネル・コントローラと同じく動作することがわかるであろう。

従って、更なる電源を必要とせずにｎチャンネル・トランジスタのボディへ正のバイアスを提供し、ｐチャンネル・トランジスタのボディへ負のバイアスを提供することによりスピードを増加させる、負のフィードバックを有する改善された閾値電圧源が提供される。当業者には多くの変化が可能であろう。例えば、基準トランジスタＴ１のボディへのフィードバック電圧がここに記述されるような方法で制御される限り、３６Ｐ及び３６Ｎ以外の一定の電源を使用することができ、４４Ｐ及び４４Ｎ以外のクランプが代用でき、４８Ｐ及び４８Ｎ以外の出力回路が利用できる。従って、好適な実施の形態に関して使用される特定の記述に限定することを意図していない。本発明の範囲は、添付された特許請求の範囲によって決定される。

様々なボディ電圧でのｎチャンネルＦＥＴのゲート電圧とドレイン電流特性との関係を示すグラフである。 様々なボディ電圧でのｐチャンネルＦＥＴのゲート電圧とドレイン電流特性の関係を示すグラフである。 本発明の適応閾値電圧制御を行う場合及び適応閾値電圧制御行わない場合の、ゲート遅延と電源電圧との関係を示すグラフである。 本発明の概略図である。

Claims (32)

1. ボディを有する基準トランジスタであって、該ボディの電圧が該基準トランジスタの閾値電圧を減少させるように第一の方向に変化され得る、基準トランジスタと、
   前記第一の方向に増加するフィードバック電圧を生成するように動作可能なフィードバック回路と、
   前記フィードバック電圧を受信して前記基準トランジスタの前記閾値を所望の値に減少させるよう前記基準トランジスタのボディを接続する手段と、
   を含む、ＣＭＯＳトランジスタ閾値コントローラ。
2. 前記基準トランジスタへのフィードバック電圧の増加は、前記閾値が前記フィードバック電圧により前記所望の値に維持される平衡に到達するまでフィードバック電圧の大きさを減少させるように動作することを特徴とする、請求項１に記載のコントローラ。
3. 前記コントローラは、ｎチャンネル・トランジスタ閾値コントローラであり、前記基準トランジスタはボディを有するｎチャンネル・トランジスタであり、前記方向は正であり、前記フィードバック回路は正の電圧を生じるように動作しうる、請求項１に記載のコントローラ。
4. さらに基準電圧源を含み、前記基準トランジスタは前記基準電圧源に結合されたゲート電極を有する、請求項３に記載のコントローラ。
5. 一定の電流源を含み、前記基準トランジスタは前記基準電流源に結合されたドレイン電極を有する、請求項４に記載のコントローラ。
6. 前記フィードバック回路は、前記一定の電流源に結合されたゲート電極を有する第一の出力トランジスタを含むことを特徴とする、請求項５に記載のコントローラ。
7. 前記フィードバック回路は、前記基準電圧源に結合されたゲート電極を有する第二の出力トランジスタを含むことを特徴とする、請求項６に記載のコントローラ。
8. 前記第二の出力トランジスタは、グランドに結合されたソース電極を有することを特徴とする、請求項７に記載のコントローラ。
9. 電圧源をさらに含み、前記第一の出力トランジスタは、前記電圧源に結合されているドレイン電極を含む、請求項８に記載のコントローラ。
10. 前記第一の出力トランジスタはソース電極を含み、前記第二の出力トランジスタは、前記第一の出力トランジスタの前記ソース電極に結合されたドレイン電極を含み、前記第一の出力トランジスタと前記第二の出力トランジスタの双方は、前記基準トランジスタのボディに結合されたボディを含み正の出力電圧を供給する、請求項９に記載のコントローラ。
11. 前記正の電圧をダウンストリームｎチャンネル・トランジスタに供給するために、前記基準トランジスタのボディへ結合された出力端子をさらに含む、請求項１０に記載のコントローラ。
12. 前記正の電圧が所定の値を超えないように前記フィードバック回路に結合されているクランプをさらに含むことを特徴とする、請求項３に記載のコントローラ。
13. 前記基準トランジスタへの正の電圧が所定の値を超えないようにするように、前記第一の出力トランジスタのゲート電極に結合されたクランプをさらに含むことを特徴とする、請求項１１に記載のコントローラ。
14. 前記コントローラはｐチャンネル・トランジスタの閾値コントローラであり、前記基準トランジスタはボディを有するｐチャンネル・トランジスタであり、前記方向は負であり、前記フィードバック回路は負の電圧を生成するように動作可能であることを特徴とする、請求項１に記載の装置。
15. 基準電圧源をさらに含み、前記基準トランジスタは、前記基準電圧源に結合されたゲート電極を持つことを特徴とする、請求項１４に記載のコントローラ。
16. 一定の電流源をさらに含み、前記基準トランジスタは、前記一定の電流源に結合されたドレイン電極を有する、請求項１５に記載のコントローラ。
17. 前記フィードバック回路は、前記一定の電流源に結合されたゲート電極を有する第一の出力トランジスタを含むことを特徴とする、請求項１６に記載のコントローラ。
18. 前記フィードバック回路は、前記基準電圧源に結合されたゲート電極を有する第二の出力トランジスタを含むことを特徴とする、請求項１７に記載のコントローラ。
19. 前記第一の出力トランジスタは、グランドに結合されたドレイン電極を有することを特徴とする、請求項１８に記載のコントローラ。
20. 電圧電源をさらに含み、前記第二の出力トランジスタは前記電圧源に結合されたソース電極を含むことを特徴とする、請求項１９に記載のコントローラ。
21. 前記第一の出力トランジスタは、ソース電極を含み、前記第二の出力トランジスタは、前記第一の出力トランジスタの前記ソース電極に結合されたドレイン電極を含み、前記第一の出力トランジスタと前記第二の出力トランジスタは前記基準トランジスタの前記ボディに結合されボディを含み、負の電圧を供給することを特徴とする、請求項２０に記載のコントローラ。
22. ソース電極、ゲート電極、ドレイン電極、ボディを有する基準トランジスタを含み、電力消費を維持しつつ、第一の方向に電圧が増加する場合に、減少した減少された閾値を生成するボディ上の電圧で、スピードを増加させるようにＣＭＯＳの閾値を制御する方法であって、フィードバック回路は、
    Ａ．前記第一の方向に増加するフィードバック電圧を生成するためのフィードバック回路を結合するステップと、
    Ｂ．前記基準トランジスタの閾値を所望の値に減少させるために前記フィードバック回路から前記フィードバック電圧を受信するよう前記基準トランジスタの前記ボディを結合するステップと、
    を含む、方法。
23. Ｃ．前記基準トランジスタの前記ゲート電極への基準電圧源を提供す源を提供するステップと、
    をさらに含むことを特徴とする、請求項２２に記載の方法。
24. Ｄ．前記基準トランジスタの前記ドレイン電極への一定の電流源を提供するステップと、
    をさらに含むことを特徴とする、請求項２３に記載の方法。
25. 前記フィードバック回路は、ソース電極、ゲート電極、ドレイン電極およびボディを有する第一の出力トランジスタを含み、
    Ｅ．前記第一の出力トランジスタの前記ゲート電極を前記一定の電流源に結合するステップと、
    をさらに含むことを特徴とする、請求項２４に記載の方法。
26. 前記フィードバック回路は、ソース電極、ゲート電極、ドレイン電極及びボディを有する第二の出力トランジスタを含み、さらに、
    Ｆ．前記第二の出力トランジスタのゲート電極を前記基準電圧のソースに結合させるステップと、
    をさらに含むことを特徴とする、請求項２５に記載の方法。
27. 電圧源を含み、さらに、
    Ｇ．前記第二の出力トランジスタの前記ソース電極をｎチャンネル・トランジスタのグランド及びｐチャンネル・トランジスタの電圧源に結合するステップを、
    含むことを特徴とする、請求項２６に記載の方法。
28. Ｈ．フィードバック電圧を供給するために、前記第二の出力トランジスタの前記ドレイン電極及び前記第一の出力トランジスタ及び第二の出力トランジスタのボディを前記基準トランジスタのボディに結合するステップと、
    をさらに含むことを特徴とする、請求項２７に記載の方法。
29. Ｉ．ダウンストリームＣＭＯＳトランジスタへ前記フィードバック電圧を提供するために、前記基準トランジスタのボディを出力端子に結合するステップと、
    をさらに含むことを特徴とする、請求項２８に記載の方法。
30. クランプを含み、さらに
    Ｊ．前記電圧が所定の値を超過することを防止するために、前記フィードバック回路を該クランプに結合するステップと、
    をさらに含むことを特徴とする、請求項２２に記載の方法。
31. クランプをさらに含み、前記基準トランジスタのボディへの電圧が所定の値を超過しないように、前記第一の出力トランジスタの前記ゲート電極を該クランプに結合するステップと、
    をさらに含むことを特徴とする、請求項２９に記載の方法。
32. 電圧源、
    第一の基準電圧源、
    第一の一定の電流源、
    ソース電極、ドレイン電極、ボディを有し、前記第一の基準電圧源に結合されたグリッド電極を有するｎチャンネル・トランジスタを含む、第一の基準回路と、
    ソース電極、グリッド電極、ドレイン電極及びボディを各々が有する第一及び第二のｎチャンネル出力トランジスタを含む第一の出力回路と、
    前記第一の出力回路の前記第一のトランジスタと前記第二のトランジスタのボディを、前記第一の出力回路の前記第一のトランジスタの前記ソース電極と、前記第一の出力回路の前記第二のトランジスタの前記ドレイン電極に結合する手段と、
    前記第一の基準回路の前記トランジスタのボディを前記第一の出力回路の前記第一及び第二のトランジスタの前記ボディへ結合する手段と、
    ソース電極、グリッド電極、ドレイン電極、ボディを有するｐチャンネル・トランジスタを含む第二の基準回路と、
    第二の基準電圧源と、
    第二の基準電流源と、
    前記第二の基準電圧源に結合されたゲート電極と、ソース電極と、ドレイン電極と、ボディを有するｐチャンネル・トランジスタを含む、第二の基準回路と、
    ソース電極、グリッド電極、ドレイン電極およびボディを各々が有し、第一および第二のｐチャンネル出力トランジスタを含む第二の出力回路と、
    前記第二の出力回路の前記第一のトランジスタ及び第二のトランジスタの前記ボディを、前記第二の出力回路の前記第一のトランジスタの前記ソース電極及び前記第二の出力回路の前記第二のトランジスタの前記ドレイン電極に結合する手段と、
    前記第二の基準回路の前記トランジスタの前記ボディを、前記第二の出力回路の前記第一のトランジスタ及び第二のトランジスタのボディへ結合する手段と、
    前記基準回路の前記ｐチャンネル・トランジスタの前記ドレイン電極及び前記出力回路の前記第一のトランジスタの前記ゲート電極を前記一定の電流源に結合する手段と、
    前記基準回路の前記トランジスタの前記ゲート電極及び前記出力回路の前記第二のトランジスタの前記グリッド電極を基準電圧源に結合する手段と、
    前記基準回路の前記トランジスタの前記ボディにそれぞれ結合され、信号をｎチャンネルおよびｐチャンネル・トランジスタのダウンストリームに提供する出力手段と、
    を含む、閾値コントローラ。
    

Images