JP2005508066A - 個別のコンデンサを利用する集積回路用電力分配システム - Google Patents

個別のコンデンサを利用する集積回路用電力分配システム Download PDF

Info

Publication number
JP2005508066A
JP2005508066A JP2003539407A JP2003539407A JP2005508066A JP 2005508066 A JP2005508066 A JP 2005508066A JP 2003539407 A JP2003539407 A JP 2003539407A JP 2003539407 A JP2003539407 A JP 2003539407A JP 2005508066 A JP2005508066 A JP 2005508066A
Authority
JP
Japan
Prior art keywords
power
connector
socket
signal
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003539407A
Other languages
English (en)
Other versions
JP4050700B2 (ja
Inventor
ディー ロパタ ジョン
ピー パネラ アウグスト
ドゥッタ アリンダム
ウルバノフスキ ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of JP2005508066A publication Critical patent/JP2005508066A/ja
Application granted granted Critical
Publication of JP4050700B2 publication Critical patent/JP4050700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/6608—Structural association with built-in electrical component with built-in single component
    • H01R13/6625—Structural association with built-in electrical component with built-in single component with capacitive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【解決手段】集積回路に電力を分配するためのシステムは、ＩＣ用ソケット又はフレームとして形成されたコネクタ内に設けられたデカップリングコンデンサを有する。この電力分配システムは、ソケット型コネクタによって支持された複数の個別のコンデンサを通って様々な表面に沿ってＩＣに電力を分配する。ソケット型コネクタは、回路基板に取り付けられ、その中にＩＣを収容するために画定された凹部を備えた絶縁性の本体部を有する。複数のコンデンサは本体部と一体化され、コンデンサの各々は、ＩＣに適切な量の電力を供給する。コンデンサは、回路基板上のリード線を通して充電され、かつ、ＩＣがソケットから電力を受けるときに放電することによってソケットと一体となって電力リザーバを形成し、それにより、コンデンサをＩＣに近接して回路基板に取り付ける必要性をなくし、基板回路上のスペースを増加させる。
【選択図】図２３

Description

【技術分野】
【０００１】
本出願は、米国仮特許出願第６０，３２５，１０７号（２００１年９月２６日出願）に基づく優先権を主張する。
【０００２】
本発明は、一般に集積回路用のシステムに関する。より詳細には、本発明は、半導体技術の進歩を支える、集積回路用の電力供給システム、信号伝達システム、パッケージ設計システム、熱管理システム及び電磁障害（ＥＭＩ）放射制御システムに関する。
【背景技術】
【０００３】
Ｉ．半導体技術
消費者は、より機能が多く、より性能が高く、より小型で、より軽量で、より信頼性が高く、より安価で、市場により早く出回る革新的な電子製品を望んでいる。半導体技術は、消費者が望む革新的な電子製品のためのコアとなるビルディングブロックである。長年に亘（わた）り、半導体技術の進歩により、サイズ、重量、欠陥及びコストを最小にしながら、集積回路（ＩＣ）装置の機能及び性能が飛躍的に高められている。
【０００４】
歴史的に見ると、電子産業が半導体チップ上に置くことができるトランジスタの数はほぼ１８ヶ月毎に２倍に増加している。この速い開発サイクルにより、新しい革新的製品を市場へ早く供給することを可能にしている。例えば、半導体製造業者は、１〔ＧＨｚ〕のクロック速度で動作するマイクロプロセッサを完成させるのに３０年近くも要したが、最近、１〔ＧＨｚ〕に到達した後１８ヶ月に満たない期間で、マイクロプロセッサクロック速度を２〔ＧＨｚ〕に到達させた。製造業者は、より速いシリコントランジスタを作ることによって、半導体技術の速い進歩を次の１０年も続けることについて基本的な障害はないと予想している。これらのトランジスタは約２０ナノメータ〔ｎｍ〕のサイズになるものと予想され、これにより、製造業者は、２０〔ＧＨｚ〕に近い速度で１〔ボルト〕未満で動作する、１０億個のトランジスタを含むマイクロプロセッサを数年以内に作ることが可能になることが見込まれる。マイクロプロセッサ内部での電子の流れを制御するスイッチのように作用するこれらの新しいトランジスタは、１秒間に１兆回以上オンオフを繰り返すであろう。そのような半導体技術の進歩によって、クロック速度がより速く、パワーがより大きく、供給電圧がより低く、直流電流がより大きく、過渡電流がより大きく、電圧マージンがより狭く、熱密度の不均一性がより高く、電磁障害放射周波数がより高いマイクロプロセッサが製造されるであろう。これらの進歩に付随する利点は、マイクロプロセッサの相互接続が増加すること、回路基板の占有面積及びパッケージの容積が減少すること、並びに、製品の製造及び信頼性が改善されることである。
【０００５】
近い将来のマイクロプロセッサの仕様は、１．０〔Ｖ〕の動作電圧、１００〔Ａ〕の電流、３００〔Ａ／μ秒〕の過渡電流、９０〔％〕を超える効率、５〔％〕以内の変動率、及び、１〔％〕未満の電圧リプルを要求する。これらの条件は、現在のマイクロプロセッサ設計を上回る大きな利点をもたらす。これらの特性や条件を有するマイクロプロセッサ、及び、特性や条件に対する要求がより高い将来のマイクロプロセッサは、電力分配、信号伝達、パッケージング、熱管理及び電磁障害（ＥＭＩ）放射制御等の新しいサポートシステムを必要とするであろう。
ＩＩ．電力分配
電力分配は、電力を必要とする装置に電力を供給することに関する。慣例では、理想的な電源を想定し、電力分配については設計の最終段階まで殆（ほとん）ど考慮されない。プリント回路基板（ＰＣＢ）の設計者は、ＰＣＢ内の慣用の電源及び接地平面、並びに、ＰＣＢ上の幅広で厚いトレースを用いて理想的な電力分配供給を確立し、電力をＰＣＢ上の装置間で分配するように試みる。高周波セラミックコンデンサは、トランジスタのオンオフ切り換えによって発生される高周波ノイズを、該高周波ノイズをアースに短絡することによって制御する。その後、低周波バルクコンデンサ（タンタルコンデンサ等）が高周波セラミックコンデンサを再充電する。種々のＩＣのために必要とされる各種の静電容量を決定するための種々経験則が存在する。
【０００６】
この電力分配システムを電気的にモデル化するために考慮すべき点は、電力を受ける装置と電源の抵抗やコンデンサ等の部品、接点、ピン、ＰＣＢ、コネクタ及びケーブルのインダクタンスと抵抗である。過去においては、インダクタンス（Ｖ＝Ｌｄｉ／ｄｔ）及び抵抗（Ｖ＝ＩＲ）に起因する電圧降下は、殆どのシステムにおける装置の許容範囲に対してほぼ無視可能であった。同様に、単純な経験則により、高周波ノイズをデカップリングするための方法が決められる。
【０００７】
各世代の半導体技術は、進んだサブミクロン半導体技術の要求に応えるとともに信頼性を向上させるために、電源電圧を低下させてきた。電源電圧を低下させると、電力消費量も低下する。しかし、低下させた電源電圧でも、マイクロプロセッサの電力消費量は増加し続ける。何故なら、トランジスタの数が増加し、ダイ上のトランジスタの密度が増加し、絶縁体の厚さの減少により容量が増加し、更に動作周波数が高くなるからである。マイクロプロセッサの電源電圧が１．０〔Ｖ〕に近付いているが、マイクロプロセッサにおける電力消費量は、２年毎に３倍程度上昇している。電力消費量（Ｐ）は、動作周波数（ｆ）、電源電圧（Ｖ）及びマイクロプロセッサのチップ容量（Ｃ）に関連し、式（Ｐ＝ＣｆＶ２）によって表される。例えば、典型的なチップ容量が２０〔ナノファラッド〕、電源電圧が１．６５〔ボルト〕、動作周波数が１〔ＧＨｚ〕であるマイクロプロセッサは、５５〔ワット〕の電力（０．０２０×１．６５×１．６５×１，０００）を消費するであろう。他の例では、典型的なチップ容量が４０〔ナノファラッド〕、電源電圧が１〔ボルト〕、動作周波数が３〔ＧＨｚ〕であるマイクロプロセッサは、１２０〔ワット〕の電力（０．０４０×１．０×１．０×３，０００）を消費するであろう。
【０００８】
また、電力消費量（Ｐ）は、電源電圧（Ｖ）と電流（Ｉ）に関連し、式（Ｐ＝ＶＩ）によって表される。この式は、低電源電圧（Ｖ）で高い電力消費量（Ｐ）の場合、大きな電流（Ｉ）（Ｉ＝Ｐ／Ｖ）をマイクロプロセッサに分配しなければならないことを示している。上記の二つの例の場合を引き続き考えると、５５〔ワット〕の電力を消費する電源電圧が１．６５〔ボルト〕のマイクロプロセッサは、３３〔アンペア〕（５５／１．６５）の供給電流を必要とし、１２０〔ワット〕の電力を消費する電源電圧が１．０〔ボルト〕のマイクロプロセッサは、１２０〔アンペア〕（１２０／１）の供給電流を必要とし、これは３３〔アンペア〕のマイクロプロセッサに対し約３．６倍の増加であることを表している。
【０００９】
これらの電圧及び電流レベルでは、電力分配経路に沿う受け入れられない電圧降下を引き起こすインピーダンスレベルのため、中央電源が大電流低電圧の電力をコンピュータシステム全体を通して分配することはより困難である。コンピュータシステムは、現在、高電圧低電流でコンピュータシステム全体を通して電力を送り、その後、マイクロプロセッサが必要とするような低電圧大電流に変換する分散型電力システムを使用している。必要とされる低電圧大電流の電力を提供する電圧調整器又はモジュール型ＤＣ／ＤＣコンバータがマザーボード上でマイクロプロセッサに可能な限り接近して位置決めされ、これにより、インピーダンス、及び、これによって発生する電圧降下を最小にしている。マザーボード上における電力分配経路の位置は、他の部品が使用することができる貴重な空間を奪ってしまう。
【００１０】
分散型電力分配システムを使用しても、分配経路の各部分は、発生する電圧降下を最小にするために低インピーダンスでなければならない。典型的には、電圧調整器での電圧変動は、マイクロプロセッサでの電圧変動の（例えば、約半分）未満である。慣例では、ピンの数が多く厚い銅の電源／接地平面を有するコネクタを使用してインピーダンスを最小化している。しかし、これらの解決策は、余分なプリント回路基板のスペースと追加のコストを必要とする。
【００１１】
ある電力分配のアプローチでは、マイクロプロセッサと電圧調整器が、それぞれ、モジュールを形成し、各モジュールをマザーボードに接続するために対応するソケットに依存している。マイクロプロセッサがインターポーザ基板に取り付けられる場合もあり、この場合、マザーボードは、電圧調整器を受け入れるソケットと、インターポーザ基板を受け入れる別のソケットとを有している。マイクロプロセッサと電圧調整器は、迅速で容易な交換、及び、効率的な製造とサービスのためにモジュール型となっている。電流は、電圧調整器からマイクロプロセッサへ、電圧調整器から延在する経路を通って流れる。この経路は、電圧調整器のソケット、マザーボード、インターポーザソケット及び基板、マイクロプロセッサパッケージを通り、ダイで終わる。この比較的長い電流経路によってインピーダンス、及び、電圧降下が発生し、これは先進のマイクロプロセッサ設計には望ましくない。
【００１２】
他の電力システムのアプローチでは、マザーボードとマイクロプロセッサのソケットを迂（う）回する。このアプローチでは、インターポーザ基板がマイクロプロセッサのダイと電圧調整器を支持する。電流は、電圧調整器からマイクロプロセッサへ、電圧調整器から始まり、電圧調整器のソケット、インターポーザ基板、マイクロプロセッサパッケージを通り、ダイで終わる経路を通って流れる。このアプローチでは、マザーボードとマイクロプロセッサのソケットが迂回されるため、電流経路が短くなる。したがって、このアプローチは、相対的に短い経路のインピーダンス、及び、これによって発生する電圧降下を改善する。
【００１３】
いつの日か、電圧調整器をマイクロプロセッサパッケージに集積し、電流経路を非常に短くし、インピーダンス、及び、これによって発生する電圧降下を減少させることが可能となるであろう。しかし、半導体技術は、このレベルの集積システムを提供できる程まだ進歩していない。
【００１４】
マイクロプロセッサの応答時間又は過渡電流条件（ｄｉ／ｄｔ）、すなわち、電流要求の変化速度は、電力に関連する別の問題である。マイクロプロセッサの種々の演算要求は、電源からの供給すべき電流に変化をもたらす。演算要求は、クロック速度が高い回路及び省電力設計、例えば、クロックゲーティング、スリープモード等のために変化する。これらの技術の結果、供給電流に高速で予測不能な大きな変化が生じ、数ナノ秒の間に数百〔アンペア〕の電流が必要となる。電圧調整器からマイクロプロセッサに供給することが要求される電流のサージは、式（ｄＶ＝ＩＲ＋Ｌｄｉ／ｄｔ）に従って、許容することができない電圧スパイクを電力分配電圧に引き起こす。
【００１５】
電力分配システム全体に、例えば、電圧調整器モジュール、マザーボード、インターポーザＰＣＢ、ダイパッケージ、ダイ自体の上などにデカップリングコンデンサを設けることによってサージ電流を管理することが試みられている。デカップリングコンデンサは、典型的には回路基板上でマイクロプロセッサパッケージの外側に位置しており、典型的には、回路基板上のマイクロプロセッサパッケージに隣接して取り付けられたいくつかの個別のデカップリングコンデンサが使用される。このアプローチでは、回路基板上の導電トレースがデカップリングコンデンサをマイクロプロセッサ上の電源及び接地ピンに接続する。他のアプローチでは、個別のデカップリングコンデンサがＩＣの一部として形成される。
【００１６】
これらのデカップリングコンデンサは、必要なときに電力供給システムがマイクロプロセッサにサージ電流を供給できることを確実にするために一般的に使用される。デカップリングコンデンサは電源をマイクロプロセッサの電源リードに接続する。必要なデカップリング容量は、マイクロプロセッサの電力要求に依存する。マイクロプロセッサは、必要とするサージ電流をデカップリングコンデンサ内に貯蔵された電力から引き出すことができる。デカップリングコンデンサは、電力をマイクロプロセッサの近くに貯蔵して、マイクロプロセッサのサージ電流の必要性に応えることにより、電力分配システムを安定化させる。しかし、基板に取り付けられた個別のデカップリングコンデンサを使用すると、電力分配システムのコストが増加するだけでなく、ＩＣ又は回路基板上、あるいは、別の場所に追加の領域が必要となる。
【００１７】
マイクロプロセッサの電力要求が増加すると、より大きなデカップリング容量が必要となり、これにより、大きな値、すなわち、大きなサイズのデカップリングコンデンサ、及び、それらを収容するより大きい空間が必要となる。残念なことに、大きな値、すなわち、サイズのデカップリングコンデンサは回路基板上でより大きな領域を占有する。
【００１８】
トランジスタのスイッチング速度が増加すると、半導体ダイとデカップリングコンデンサとの間の相互接続に関連する、インダクタンスに起因する好ましくない抵抗の値が、式（ＸＬ＝２ｆＬ）に従って増加する。デカップリングコンデンサとマイクロプロセッサ内の半導体ダイとを相互接続する導電性経路が長くなる程、インダクタンスが増加する。マイクロプロセッサの動作周波数が高くなる程、インダクタンスに起因するシステムの抵抗値が高くなり、抵抗値が高くなると電圧降下が大きくなる。したがって、導電性経路を最短にしてインダクタンスを最小にするために、前述されたように、デカップリングコンデンサをマイクロプロセッサパッケージの内部に置く等、デカップリングコンデンサを半導体ダイにできるだけ接近して位置決めすることが望ましい。
【００１９】
更に、コンデンサは容量特性だけでなく抵抗特性を有し、ＲＬＣ直列回路として電気的にモデル化することができる。１００〔ＭＨｚ〕以上等の高周波では、インダクタンス特性が従来の個別のデカップリングコンデンサの有効性を制限する。マイクロプロセッサによって大きなサージ電流が要求された場合、この残留インダクタンスにより、受け入れられない電圧降下及び交流ノイズが発生する。
【００２０】
歴史的には、電力はＩＣソケット内のピンを介してＩＣに供給されていた。ＩＣの電力要求が増加すると、電力増加に対応するために追加のピンが必要となり、これらの追加のピンのためにＩＣパッケージのサイズが大きくなり、したがって、回路基板上の貴重な空間が奪われてしまう。また、ピンの数の増加は、ＩＣを回路基板のソケットに挿入したり外したりするために必要な力を増加させる。電源ピンがＩＣの同じ面、典型的には、下面を貫通して延びており、密度が高い場合、電源ピンと信号ピンを互いに分離してクロストークやノイズを防止しなければならない。
【００２１】
したがって、低電圧、狭い電圧マージン、大電流、大過渡電流をマイクロプロセッサ等の高性能集積回路に分配することができ、信頼性を改善しつつ、コストと空間を最小にすることができる電力分配システムに対する要求がある。
ＩＩＩ．信号伝達
信号の完全性は、デジタル及びアナログ設計、回路、並びに、伝送ライン理論を含む複雑な研究分野であり、クロストーク、接地反射（ground bounce ）及び電源ノイズ等の現象が関与している。信号の完全性は常に重要であるが、過去においては、マイクロプロセッサのトランジスタのスイッチング速度が遅かったため、実際には、デジタル信号は１を表すハイパルスと０を表すローパルスに似ていた。信号伝搬の電気的なモデリングが不要な場合が多かった。残念なことに、１〔ＧＨｚ〕以上の現在のマイクロプロセッサの速度では、配線、ＰＣ基板、コネクタ及びマイクロプロセッサパッケージ等の高速設計の単純な受動要素が、信号の波形や電圧レベルに大きな影響を与える。更に、これらの受動要素は、グリッチ（glitch）、リセット、ロジックエラーや他の問題を引き起こす可能性がある。
【００２２】
典型的には、マイクロプロセッサは、ランドグリッドアレイ（ＬＧＡ）、ボールグリッドアレイ（ＢＧＡ）、ピングリッドアレイ（ＰＧＡ）及びハンダ等のガルバニック（galvanic）（すなわち、金属間）接続を使用してマザーボードと接触し、これにより、マイクロプロセッサとマザーボードとの間で信号を伝達している。トランジスタのスイッチング速度が増加すると、マイクロプロセッサ内部の半導体ダイとマザーボードとの間の導電性相互接続に関連する、インダクタンスに起因する好ましくない抵抗の値が、式（ＸＬ＝２ｆＬ）に従って増加する。マイクロプロセッサ内の半導体ダイとマザーボードとを相互接続する導電性経路が長くなる程、インダクタンスが増加する。マイクロプロセッサの動作周波数が高くなる程、信号経路上のインダクタンスに起因する抵抗値が高くなり、抵抗値が高くなると信号レベルの電圧降下が大きくなる。したがって、マイクロプロセッサの動作周波数が増加しているため、信号経路のインダクタンスを最小にすることが望ましい。導電性接点を介しての信号伝達の他の欠点が、１９９７年５月１３日に発行された米国特許第５，６２９，８３８号に開示されている。マイクロプロセッサの要求動作周波数の増加とシステムの信号の完全性との間にはエンジニアリング的妥協が存在する。
【００２３】
したがって、信号の完全性を低下させることなくマイクロプロセッサの動作周波数を高めることができるシステムに対する要求が存在する。その様なシステムは性能を最高にし、高速デジタル信号設計で使用される相互接続技術のコストを最小にすることができる。
ＩＶ．集積回路パッケージ設計
半導体技術の進歩により、性能がより高くサイズがより小さいマイクロプロセッサが提供され、これはマイクロプロセッサのパッケージの設計に直接的な影響を与えている。マイクロプロセッサのパッケージ設計に関連するファクタには、コンタクトあたり及びソケットあたりの電流、接地及び電源ピンの数、信号コンタクトの数、単位面積あたりの信号コンタクトの数、コンタクトのピッチ、すべてのコンタクトの数、単位面積あたりのすべてのコンタクトの数、Ｚ軸方向の接触力、嵌（かん）合コンタクト高さ、信号帯域幅、半導体ダイのサイズ等がある。
【００２４】
マイクロプロセッサ内のトランジスタの数及びパワーが増加すると、典型的には、コンタクトあたり及びソケットあたりの電流が増加するとともに、接地及び電源ピンの数が増加する。マイクロプロセッサの性能が向上すると、信号コンタクトの数及び半導体ダイのサイズを増加させる必要がある。マイクロプロセッサのパワーが増加し性能が上がると、コンタクトの総数が増加し、コンタクトピッチが減少する。コンタクトの総数が増加し、コンタクトピッチが減少すると、Ｚ軸方向の接触力が増加し、これにより、嵌合コンタクト高さが増加する。マイクロプロセッサの動作周波数が高くなると、信号帯域幅が狭くなる。したがって、最適化したパッケージ設計を有するマイクロプロセッサを製造するためには、これらのファクタの間でのエンジニアリング的妥協が存在することを理解しなければならない。
Ｖ．熱管理
電子パッケージング設計の進歩により、性能がより高くサイズがより小さい装置が提供され、この結果、発熱及び熱密度が増加し、このため、装置の信頼性を維持するために、パッケージ設計において熱管理により高い優先度が与えられる。
【００２５】
マイクロプロセッサの場合、性能の向上、集積度の向上及びダイサイズの最適化により、マイクロプロセッサダイのある領域において不均一な熱密度が高くなってきている。発熱及び熱密度は、半導体技術が更に進歩するに伴い増加し続ける。マイクロプロセッサの信頼性は、ダイ接合部の動作温度に依存して指数関数的に変化し、ダイ接合部の動作温度は、ダイ接合部を有するトランジスタが消費する電力に依存する。
【００２６】
マイクロプロセッサの熱管理は、電圧調整器の熱管理に関連している。電圧調整器の効率とプロセッサによって消費される電力は一緒に考えなければならない。例えば、１２０〔ワット〕の電力を消費するマイクロプロセッサを駆動する、８５〔％〕の効率で動作する電圧調整器は、約１８〔ワット〕の電力を消散する。この電力を電圧調整器やマイクロプロセッサから引き出してこれらのデバイスを冷却し、それらの信頼性を維持する必要がある。したがって、電圧調整器をマイクロプロセッサの近くに置いてインピーダンス、及び、その結果生じる前述されたような電圧降下を最小にすることと、電圧調整器をマイクロプロセッサから遠ざけて発熱と熱密度を最小にすることとの間にエンジニアリング的妥協が存在する。
【００２７】
したがって、発熱及び熱密度を効率的に消散して信頼性を最大にしながら、インピーダンス、及び、その結果生じる電圧降下を最小にするために高電力マイクロプロセッサを電圧調整器の近くに位置決めすることを可能にする熱管理の解決法に対するニーズが存在する。
ＶＩ．電磁インターフェイス
電磁障害（ＥＭＩ）放射源には、マイクロプロセッサ内のトランジスタ、回路基板上の信号経路及びケーブルがある。コンピュータシステムにおいては、マイクロプロセッサが最も大きなＥＭＩ源の一つである。マイクロプロセッサのクロック信号の周波数は１〔ＧＨｚ〕まで増加し、現在ではそれを越えている。１〔ＧＨｚ〕では、これらのクロック信号は、５〔ＧＨｚ〕に達する高調波信号を発生することがあり、これらの信号は何れも、信号の周波数に反比例する波長のＥＭＩ波を発生する（すなわち、周波数が高い程、波長が短い）。
【００２８】
典型的には、ＥＭＩを制御するために導電性のシールド又はカバーが使用される。ＥＭＩのための消散経路を提供するためにシールドが接地され、これにより、ＥＭＩが他の回路に障害を与えるのを防止する。通常、シールドには熱管理用の孔（あな）が設けられ、ＥＭＩを発生するデバイスを冷却するために空気流を作り出す。しかし、シールドの孔が大きいと、シールドを通ってＥＭＩが逃げてしまうため、シールドの孔は、ＥＭＩは逃げないが、空気流によるデバイスの冷却が制限されないサイズにしなければならない。高周波信号は、ＥＭＩを閉じ込めるためにより小さい孔を必要とするが、孔を小さくすると冷却に利用できる空気流が制限されてしまう。したがって、冷却の目的とＥＭＩ閉じ込めの目的のためのシールドの孔のサイズを決定するに当たってエンジニアリング的妥協が存在する。
【００２９】
シールドはマイクロプロセッサ又はシャシーのレベル若くはその両方に設けられる。マイクロプロセッサは、ＥＭＩを引き起こす高周波の高調波信号を発生するため、シールドをマイクロプロセッサに接近させて設けることにより、ＥＭＩの発生源の近傍に高調波信号を効果的に閉じ込めることができる。局所的閉じ込めにより、ＥＭＩがコンピュータシステム内の他の回路と干渉するのを防ぐことができるが、この場合も、マイクロプロセッサの熱の消散に必要な空気流を制限してしまう。あるいは、コンピュータのシステムのシャシーをシールドとして使用することもあり、これはマイクロプロセッサの周囲における空気流を改善するが、ＥＭＩがシステム内の他の回路と干渉することを許容してしまう。シャシーレベルの解決策では、ＥＭＩの阻止のためにシャシーの孔を小さくする必要があるが、これは空気流を減少させる。
【００３０】
マイクロプロセッサの近くに位置するヒートシンクを接地することがＥＭＩを減少させる別の方法である。しかし、ヒートシンクと結合しているマイクロプロセッサは、ヒートシンクをアンテナとして作動させてＥＭＩを放射する。マイクロプロセッサパッケージを介してヒートシンクを接地することは困難である。ヒートシンクを接地すればＥＭＩが減少するかもしれないが、この解決策だけでは、必要とされるＦＣＣのエミッションテストに合格するには不充分であろう。ＥＭＩを阻止するためには追加のシールドが必要になるであろう。したがって、システムの熱管理を妥協することなく、高周波信号からのＥＭＩを閉じ込めるＥＭＩ閉じ込めシステムに対する要求がある。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
要約すると、半導体技術の現在及び将来における進歩をサポートするために集積回路用の電力分配、信号伝達、パッケージ設計、熱管理及び電磁障害（ＥＭＩ）放射制御に関連するシステムが必要とされる。
【００３２】
したがって、本発明の全般的な目的は、回路基板上で大きな空間を占有することなく、集積回路への電力の分配における上記の問題を克服する改善された電力分配システム及び装置を提供することである。
【００３３】
本発明の他の目的は、集積回路と係合するカバー又は類似の部材によって支持された１個以上のコンデンサを利用して集積回路に電力を提供するシステム及び装置を提供することである。
【００３４】
本発明の更なる目的は、集積回路用のコネクタを提供することであり、該コネクタは、本体内に電力伝達手段を含む。好ましくは、コネクタは集積回路の側部又は頂部に沿って電力を集積回路に供給可能であり、この結果、集積回路のために必要とされる導電ピン（リード）の数を減少することができ、これにより、集積回路をコネクタに挿入したりコネクタから外したりするのに必要な力を減少することができるとともに、集積回路との間での信号伝達に使用する追加のピンを設けることができる。
【００３５】
本発明の更に他の目的は、ソケット又はカバーの形態の電力分配部材を提供することであり、該ソケット又はカバーは、その内部に形成された平面状の複数のコンデンサを含み、該コンデンサは、フィルムの形態であるのが好ましい誘電体材料で互いに離間された少なくとも二枚の金属板を含む。コンデンサは、更に電力分配部材によって相互に離間されており、これにより、コンデンサは複数の異なる電圧を集積回路の別個の領域に供給する。
【００３６】
本発明の更なる目的は、１個以上のコンデンサを内部に一体化した電力分配部材を提供することであり、集積回路上のリードと係合するために電力分配部材から延在する複数の個別の接触アームを含み、前記リードは、集積回路の頂部、底部又は側部の回りに配設されている。
【００３７】
本発明の更なる目的は、回路基板上での占有空間が少なく、回路基板上のリードとの係合をガルバニ結合に依存しないで行うプロセッサパッケージを提供することであり、該パッケージは、集積回路を上側で受けるハウジングを有し、該ハウジングはハウジングの壁を形成する誘電性プレートを備えるとともに、その内側表面上に、集積回路のリードが終端される複数のコンタクトパッドを備え、誘電性プレートは、ハウジングの内側コンタクトパッドを回路基板の対向面に配設されたコンタクトパッドから分離し、ハウジングの内側コンタクトパッドは回路基板の対応するコンタクトパッドと位置が整合されて、それらの間に容量性結合を提供して集積回路から回路基板への信号伝達を行い、ハウジングは更に、ハウジングによって支持された少なくとも１個のコンデンサを有し、該コンデンサが集積回路への電力の供給を行う。
【００３８】
本発明の更なる目的は、集積回路に用いるための電力伝達コネクタを提供することであり、該コネクタは、集積回路が取り付けソケット内に取り付けられるか否か関わらず、回路基板上に取り付けられた集積回路を覆うように寸法が決められたカバー部材の形態を採り、カバー部材は、その内部に配設された複数の離間された導電性コンデンサプレート有し、コネクタは、カバー部材が集積回路に装着されたときに、集積回路上の導電性トレースと接触するためにコンデンサプレートから延在している端子を更に有し、コンデンサプレートはそれらに電圧が印加されたときに選択的に電力を貯蔵し、必要なときに集積回路に電力を放電し、コンデンサプレートの端子は、集積回路の側部又は頂部から集積回路に接触し、これにより、回路基板又は取り付けソケット内に電力コンタクト又は端子を設ける必要性をなくし、回路基板又は取り付けソケット内の端子数を減少させるとともに、集積回路の取り付けに必要な力を減少させる。
【００３９】
本発明の更に他の目的は、マイクロプロセッサに対して電力を容量的に提供し、マイクロプロセッサが動作中に発生する熱を消散させるための手段を備えたシステム及び装置を提供することである。
【００４０】
本発明は、これら及び他の目的をその独特で新規な構成によって達成する。
【課題を解決するための手段】
【００４１】
本発明の電力分配システムは、電源と、電圧調整器モジュールと、個別の及び／又は集積型コンデンサの形態のデカップリングコンデンサとを有する。電圧調整器モジュールとデカップリングコンデンサは何れも、ＩＣと係合するコネクタ内に設けられている。コネクタは、システムがＩＣの一面以上に電力を分配することができるようにＩＣと係合する、カバー、ソケット又はフレームの形態を採ることができる。システムは、ＩＣから、該ＩＣが設けられる回路基板上のコネクタ内に設けられた遠隔回路へ、導線又はＰＣＢトレースを介して信号を結合する信号伝達システムを有していてもよい。
【００４２】
本発明のパッケージ設計システムは、半導体パッケージの外側、面一、凹状又は内側の接続を利用して、信号及び／又は電力をＩＣの一以上の面に結合することができるようにする。好ましくは、本パッケージ設計システムは、周波数が異なる、例えば、高周波と低周波の、信号を、異なるタイプの信号インターフェイス、例えば、導電性、容量性、誘導性、光学的、伝送ライン及び無線を用いて伝達する。
【００４３】
また、本発明では種々のシステムにおいて熱管理を行ってもよい。ヒートシンクがＩＣの発熱面と接触するようにヒートシンクとファンがコネクタに取り付けられ、これにより、ＩＣが発生する熱と電力分配システム（システム内で使用される電圧調整器モジュール含む）が発生する熱の両方を消散させる。
【００４４】
本発明は、更に、ＥＭＩ制御システムを利用してもよい。該ＥＭＩ制御システムは、コネクタの一部として形成され、ＩＣによって放射されるＥＭＩをシールドする。これらのすべてのシステムにより、相互接続密度を増加することができ、回路基板の占有面積及びＩＣパッケージの容積を減少することができ、製品の製造及び信頼性を改善することができる。
【００４５】
本発明の上記及びその他の目的、特徴及び利点は、以下の詳細な説明の検討することによって明瞭に理解されよう。
【００４６】
以下の詳細な説明において添付図面を頻繁に参照する。
【発明を実施するための最良の形態】
【００４７】
本発明は、ＩＣ２２用の、改良された電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６、熱管理システム１８及びＥＭＩ制御システム２０に関する。現在及び将来の半導体技術の進歩によって、マイクロプロセッサ等のＩＣのクロック速度はより速く、パワーはより大きく、供給電圧はより低く、ＤＣ電流はより大きく、過渡電流はより大きく、電圧マージンはより狭く、不均一な熱密度は高く、ＥＭＩ放射周波数は高くなる。また、このような技術進歩に伴って得られる恩恵としては、マイクロプロセッサの接続密度が高くなり、生産性や信頼性も高くなるということが挙げられる。半導体製造者は、近い将来のマイクロプロセッサは、典型的には、動作電圧１．０〔Ｖ〕以下、電流１００〔Ａ〕以上、過渡電流３００〔Ａ／μ秒〕以上、電圧調整器の効率９０〔％〕超、電圧変動率５〔％〕以下、電圧リプル１〔％〕未満となると予想している。これらの条件を満たすには、現在のマイクロプロセッサの設計に対して非常に大きな進歩が必要となり、このような特性を備えたマイクロプロセッサには、将来におけるパッケージングとして、電力分配、信号伝達、パッケージング、熱管理、ＥＭＩ制御のための新しいサポートシステムが必要となるであろう。本発明は、先進の半導体技術を支えることができ有益な、これらのシステムや他のシステムの改良に関する。
【００４８】
図１〜２０は、図面に示した本発明の各種実施形態におけるＩＣ２２用の電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６、熱管理システム１８及びＥＭＩ制御システム２０の概略を示し、図２１〜５８はそれらをより詳細に示す。図１は、ＩＣ２２用の電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６、熱管理システム１８及びＥＭＩ制御システム２０を含む電子装置、すなわち、システム１０の概略ブロック図を示す。図２は、図１の電力分配システム、信号伝達システム、パッケージ設計システムのより詳細なブロック図（符号）３２であり、ＩＣ２２用の電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６間の関係が示されている。
【００４９】
図３は、図２に示した各システムブロックの代替的な位置、及び、該システムブロック間の代替的な接続を記載した表（符号）５６である。図４〜１０は、図１〜３に示したＩＣ２２のための各種パッケージ設計システム１６を示す。図１１、１２Ａ、１２Ｂ及び１２Ｃは、図５に示した集積回路（ＩＣ）を示し、該集積回路は、カバー、ソケット又はフレームとして形成されたコネクタ１１２内に設けられているか又はプリント回路基板（ＰＣＢ）１１４上に設けられており、導線１１６及び／又はＰＣＢトレース１１８として形成されている信号接続２６及び／又は電力接続２４を有している。図１３及び１４は、図１１に示したＩＣ２２が、コネクタ１４０内又はＰＣＢ１１４上に設けられている遠隔回路（ＲＣ）に結合している２タイプの配置を示す。図１５〜１９は、ＩＣ２２及びＲＣ５２を示し、図１３及び１４に示すように、これらは電圧調整器３８とデカップリングコンデンサ４２とを有しており、電圧調整器３８とデカップリングコンデンサ４２は各々、コネクタ１１２の内の１個か、導線１１６上か、ＰＣＢ１１４上か、又は、これらの組み合わせのいずれかに設けられている。図２０は、ＩＣ２２を示し、図１１に示すように、図１に示した熱管理システム１８とＥＭＩ放射制御システム２０がより詳細に示されている。図２１及び２２は、ＩＣ２２のためのパッケージ設計システム１６を示し、該パッケージシステム１６は、ＩＣ２２の側部に設けられた電源コンタクトを有している。図２３は、図２１に示したＩＣ２２を用いたシステム１０の組み立て体を示す。図２４〜２６は、ＩＣ２２のためのパッケージ設計システム１６を示し、該パッケージ設計システム１６は、ＩＣ２２の頂部に設けられた電源コンタクトを有している。図２７は、図２６に示したＩＣ２２を用いたシステム１０の組み立て体を示す。図２８〜３１は、システム１０の各種組み立て図を示す。図３２及び３３は、ソケット又はカバーとして形成されたコネクタ１１２を示し、該コネクタ１１２は、集積コンデンサとして形成されたデカップリングコンデンサ４２を有している。図３４〜４４は、集積コンデンサとして形成されたデカップリングコンデンサ４２の各種実施形態を示し、該デカップリングコンデンサ４２は、カバー、ソケット又はフレームとして形成された別体又は一体のコネクタ１１２に支持されている。図４５〜６０は、複数の個別のコンデンサとして形成されたデカップリングコンデンサ４２の各種実施形態を示し、該デカップリングコンデンサ４２はカバー、ソケット又はフレームとして形成されたコネクタ１１２に支持されている。
【００５０】
図１に戻って参照すると、図１は、ＩＣ２２用の電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６、熱管理システム１８及びＥＭＩ制御システム２０を含む電子装置１０のブロック図を示す。本発明は、コンピュータ分野において使用されるマイクロプロセッサの形のＩＣでの使用が最大の用途であるが、その原理及び構造は他の用途に使用される他のＩＣにも適用することができるものと理解される。電力分配システム１２はＩＣ２２に電源を供給し、信号伝達システム１４はＩＣ２２からの又はＩＣ２２への信号を伝達する。パッケージ設計システムは、ＩＣ２２が保持されるパッケージ、すなわち、ハウジングの構築に関するものであり、熱管理システム１８は動作中にＩＣ２２を冷却し、ＥＭＩ制御システム２０は、ＩＣ２２から又はＩＣ２２へのＥＭＩをブロックする。
【００５１】
電力分配システム１２は、電力接続２４によってＩＣ２２に連結され、前記電力接続２４は、好ましくは、電源要素と接地要素（図示せず）とを含む。図１及び２に示された電力接続２４は好ましくは二方向接続であり、これは、電力分配システム１２から電源経路を介してＩＣ２２に向かう電力を示すとともに、ＩＣ２２から電力分配システム１２に向かう接地経路を示す。
【００５２】
信号伝達システム１４は、信号接続２６によってＩＣ２２に連結される。前記信号接続２６は一以上の信号経路を含むことができ、単一信号は単一経路によって送り、複数の信号は個別の経路によって送るか、又は、一以上の経路によって多重化されて送ることができる。信号接続２６も好ましくは二方向接続であり、これにより、ＩＣ２２から信号伝達システム１４に向かう信号を示すとともに、信号伝達システム１４からＩＣ２２に向かう信号を示す。信号は、通常、データ及び／又は制御情報を含む。
【００５３】
パッケージ設計システム１６は通常ＩＣ２２に固有であり、前記各種システム１２、１４、１８、２０と一緒に動作するようにＩＣ２２を構築することを含む。熱管理システム１８は、好ましくは、熱の流れの経路を示す熱接続２８により、熱発生面に対向してＩＣ２２に直接結合されている、すなわち、取り付けられている。熱接続２８は二方向接続を示し、ＩＣ２２から熱管理システム１８に発散した熱を示すとともに、熱管理システム１８からＩＣ２２へ向けて冷却を行っていることを示す。
【００５４】
ＥＭＩ制御システム２０は、ＥＭＩ接続３０によりＩＣ２２に連結されている。ＥＭＩ接続３０はＥＭＩ２０の経路を示す。ＥＭＩ接続３０は二方向接続を示し、これは、ＩＣ２２から発生して放射されたＥＭＩ３０と、他の回路からＩＣ２２に向かって放射されたＥＭＩ３０とを示す。
【００５５】
ＩＣ２２は、高度な半導体技術を支えるための前述された特性や条件を一以上有する半導体装置を含む。ＩＣ２２は好ましくはマイクロプロセッサであるが、例えば、デジタル信号プロセッサ（ＤＳＰ）や特定用途向け集積回路（ＡＳＩＣ）等の別のタイプの信号プロセッサとすることもできる。あるいは、適切な用途においては、ＩＣ２２は、別のタイプの素子、例えば、メモリ装置、コントローラ、送信器又は受信器とすることもできる。
【００５６】
図１の電子装置、すなわち、システム１０は、集積回路を使用する任意のタイプの電気的及び／又は機械的システム、例えば、コンピュータ、通信装置及びシステム、並びに、医療装置及びシステムを示す。コンピュータには、典型的には、ワークステーション、デスクトップコンピュータ、ノートブックコンピュータ、ハンドヘルドコンピュータ、パーソナルデジタルアシスタント等が含まれる。通信装置及びシステムには、通信システム、衛星通信システム、マイクロ波システム、地上電話交換システム、インターネットシステム、無線電話システムの他、サーバ、ルータ等のインターネットシステム等が含まれる。医療装置及びシステムには、診断装置及びシステム、分析装置及びシステム、治療装置及びシステム等が挙げられる。これら装置は携帯式であっても、携帯式でなくてもよい。本技術分野においては、通常、周期的に充電する必要がある短時間電力分配システムを有するものを「携帯」装置と呼ぶ。このような携帯装置は、再充電可能な又は再充電不可能なＤＣ電源を用いて電力分配システム１２から直流（ＤＣ）電力を得る。
【００５７】
携帯式でない電子装置とは、交流（ＡＣ）電源コンセントから交流の形で電力を電力分配システム１２へ導く固定式電力分配システムを有するものである。ＩＣ２２がＤＣ電力を使うため、この装置においては通常、ＡＣ電力がＤＣ電力に変換される。しかしながら、用途によっては、ＩＣ２２がＡＣ電力を使用することもある。
【００５８】
図２は、ＩＣ２２用の電力分配システム１２、信号伝達システム１４、パッケージ設計システム１６を示す詳細ブロック図（符号）３２である。前記電力分配システム１２は、電源３４、電源と電圧調整器モジュールとの間の接続３６、電圧調整器モジュール３８、電圧調整器モジュールとデカップリングコンデンサ４２との間の接続４０、デカップリングコンデンサからＩＣまでの接続４４、及び、必要な場合は電圧調整器モジュールとＩＣとの間の接続５４を含む。信号伝達システム１４は、遠隔回路５２及び該遠隔回路５２とＩＣとの間の接続５０を含む。パッケージ設計システム１６は、好ましくは、ＩＣ電力接続部４６及びＩＣ信号接続部４８を含む。
【００５９】
動作においては、電源３４は比較的粗く調整されたＤＣ電力を電力接続３６において発生させる。電圧調整器モジュール３８は、この粗いＤＣ電力を比較的細かく調整されたＤＣ電力に変換し下流の電力接続４０に出力し、必要に応じてデカップリングコンデンサ４２に送る。該デカップリングコンデンサ４２は、この調整済ＤＣ電力を所定の量だけ蓄え、電力接続４４を介してＩＣの電力接続部、すなわち、入力部４６へ提供する。あるいは、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いずに、直接ＩＣのＩＣ電力接続部４６に調整済ＤＣ電力を供給することもできる。ＩＣ信号接続部４８は、信号接続５０を介して、遠隔回路５２への信号を送信したり、遠隔回路５２からの信号を受信したりする。
【００６０】
電力分配システム１２においては、電力接続３６、４０、４４及び５４は、隣接するシステムブロック間に延びる電力と接地を示す二方向接続である。図１に示した電力接続２４は、図２の電力接続４４と同一のものである。同様に、信号接続５０は二方向接続であり、これは、信号接続２６を参照して前述したように、ＩＣ２２から遠隔回路５２に向かう信号を示すとともに、遠隔回路５２からＩＣ２２に向かう信号を示す。同様に、図１の信号接続２６は、図２の信号接続５０と同一のものである。
【００６１】
電源３４は好ましくは、図３の表５６のＡ列第２行に示すように、電子装置、すなわち、システム１０内の遠隔位置に置かれる。この遠隔位置は、電子装置、すなわち、システム１０に電力を供給するのに適切な任意の位置とすることができる。したがって、電子装置、すなわち、システム１０がハウジングや包囲部材等を有する場合、電源をその内側か外側に置くことができる。好ましくは、電源３４は、ハウジングの内側に設けられ、シャシーや回路基板等の構造物に取り付けられる。電源３４がハウジングの外側に設けられる場合、電源は、通常、ハウジングの外側に取り付けられる。電源３４は、電力を発生し、好ましくは交流（ＡＣ）の電源を直流（ＤＣ）の電源に変換して電力接続３６に出力するものであればいかなるタイプの装置であってもよい。このようなＡＣからＤＣへの電力変換は、前述したように、携帯式でない電子装置においては通常行われていることである。あるいは、電源３４は、バッテリやコンデンサ等のＤＣ電源から直接ＤＣ電力を発生させるものであってもよい。電源３４は、好ましくは、電源３４のコストと複雑さを最小限のものとするために、調整レベルの比較的粗いＤＣ電源を発生させる。
【００６２】
電源３４は、電源の技術分野では知られているように、通常、比較的高電圧で比較的低電流のＤＣ電力を電力接続３６に発生させる。しかしながら、ＩＣ２２は比較的低電圧で比較的大電流のＤＣ電力を必要とする。したがって、本発明の好ましい実施形態によれば、ＤＣ電力の高電圧低電流から低電圧大電流への変換がなされる位置と、高電圧低電流のＤＣ電力のための電力接続及び低電圧大電流のＤＣ電力のための電力接続の位置と種類に、特別な考慮がなされている。
【００６３】
高電圧低電流のＤＣ電源は、比較的少ない量の導電材料で構成した電力接続、例えば、配線や回路基板トレース等を介して電力を送ることを許容するので、電力接続に係るコストを最小限にするため有利である。この導電性材料としては、金属、導電性インク等が挙げられる。通常、電力接続を形成する回路基板上のトレースの設計によって、回路基板上に設けられる導電性メッキの最大量が決まる。回路基板上の導電性メッキの厚さは回路基板全体に亘って均一とするが、これは回路基板上のメッキの量、すなわち、厚さを領域別に選択して適用することはコスト的に不利であるからである。回路基板の電力接続にかかるコストによって、回路基板のコストが高くなってしまう場合が多い。例えば、高電圧低電流のＤＣ電力を電源３４から回路基板上のトレースを介して回路基板上に設けられた各種電子部品に送るのには通常、１〔オンス〕の銅メッキが使用される。一方、電源３４が低電圧大電流の電力を出力する場合には、回路基板上の要素に同量の電力を送るためには、基板上に４〔オンス〕の銅メッキが必要となるであろう。このような４倍量のメッキを有する回路基板は、非常に高価なものとなる。
【００６４】
本発明の好ましい実施形態によれば、下記において詳細に説明するように、回路基板上に電力接続を形成する回路基板トレースは、好ましくは、回路基板のコストを最小限にするために、低電圧大電流のＤＣ電力ではなく高電圧低電流のＤＣ電力を送る。この場合、導電体は、低電圧大電流のＤＣ電力を、回路基板トレースを介さずに、電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２から直接ＩＣ２２へ送る。
【００６５】
電圧調整器モジュール３８は、電力接続３６の高電圧低電流のＤＣ電力をＩＣ２２に適切な低電圧大電流のＤＣ電力に変換する任意のデバイスとすることができる。好ましくは、電圧調整器モジュール３８は、電圧調整器モジュール３８の性能を最大限にしながら電圧調整器モジュール３８のコストと複雑さを最小限にするために、ＤＣ電力を比較的細かく調整されたレベルで発生させる。本明細書において、「粗い」及び「細かい」と「高（大）」及び「低」という用語は、電源３４と電圧調整器モジュール３８の性能及び動作を区別する相対的な用語であって、特定の値やレベルに限定されることを意図していない。電圧調整器モジュール３８は、個別の回路部品群及び／又は一体化された回路部品群のモジュールとして構成され、必要であれば別の回路基板に設けられることが好ましい。あるいは、電圧調整器モジュール３８は、必要や要望に応じて、個別の回路部品群だけであるいは一体化された回路部品群だけで構成することができる。
【００６６】
デカップリングコンデンサ４２は、ＩＣ２２からの電力をデカップリングする任意のタイプのコンデンサを含むことができる。デカップリングコンデンサ４２は、前述したように、必要なときに大きな過渡電流をＩＣ２２に好適に供給することができる。デカップリングコンデンサ４２は、個別のコンデンサからあるいは集積コンデンサから形成することができる。個別のコンデンサとしては、セラミックコンデンサ、タンタルコンデンサ、ゲル（ポケッティッドエアロゲル（pocketed aero gel ）等）コンデンサ等が挙げられ、これらはリード接続又は表面接続用の終端接続部を有する。このようなコンデンサには、チップタイプコンデンサも含まれる。個別のコンデンサは、所定の仕様を提供し、サイズが分かっているものであることが有利である。個別のコンデンサへの接続には、単芯（しん）ワイヤや多芯ワイヤ、打ち抜き成形リード、ブランクリード（blanked lead）等の導線を用いる。前述の個別のコンデンサは、キャリアリードフレームと一体に形成してもよいし、適切な絶縁体により離間された比較的大きな平行プレート群を含むものでもよい。集積コンデンサは剛性のものあるいは可撓（とう）性のものとすることができ、固体、液体、ペースト、ゲル、気体で形成することができる。集積コンデンサは、注文に応じた仕様、形状、構成を許容することができ有利である。デカップリングコンデンサ４２については、下記においてより詳細に説明する。
【００６７】
電源３４、電圧調整器モジュール３８及びデカップリングコンデンサ４２は、任意の適切な方法で組み合わせて、個別あるいは一体のモジュール、装置、部品等とすることができる。好ましくは、電源３４、電圧調整器モジュール３８及びデカップリングコンデンサ４２は別々に構成してもよいし、それに類する他の構成としてもよい。すなわち、電源３４と電圧調整器モジュール３８は、低電圧大電流の細かく調整されたＤＣ電力を発生させる単一の一体化された装置として設計することもできる。更に、電圧調整器モジュール３８とデカップリングコンデンサ４２は、デカップリングされた低電圧大電流の細かく調整されたＤＣ電力を発生させることができる単一の一体化された装置として設計することができる。
【００６８】
ＩＣ２２は、必要に応じ、デカップリングコンデンサ４２から電力接続４４を介して、あるいは、電圧調整器モジュール３８から電力接続５４を介して電力を得る。通常、ＩＣ２２の仕様により、デカップリングコンデンサ４２及び／又は電圧調整器モジュール３８から出力すべき電力が決まる。ＩＣ２２が必要とする大過渡電流が電圧調整器モジュール３８だけでは満たせない場合、適切な量のデカップリングコンデンサ４２が必要である。あるいは、電圧調整器モジュール３８が、ＩＣ２２が必要とする過渡電流を満たすことができる場合、デカップリングコンデンサ４２は連続的には必要ない。
【００６９】
電力接続４４としては、例えば、導電性接続、容量性接続、誘導性接続等の任意のタイプの接続が挙げられる。ＩＣと回路基板との間の信号接続としては、ハンダ、ランドグリッドアレイ（ＬＧＡ）、ピングリッドアレイ（ＰＧＡ）、ボールグリッドアレイ（ＢＧＡ）、スプリングコンタクト等の接続が挙げられる。容量性信号インターフェイスは、適切な誘電材料で離間された適切なサイズの二枚の導電性プレート間の信号伝達をするためのインターフェイスを提供する。誘導性信号インターフェイスは、所定の距離だけ離間し互いに特定の方向を向いた二枚の導電体の間の信号伝達をするためのインターフェイスを提供する。
【００７０】
遠隔回路５２は、メモリ装置、マイクロプロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、ハードディスクドライブ、ユーザインターフェイス装置、受信器、送信器等を示す。用途によっては、遠隔回路５２とＩＣ２２は、同一の又は異なる電子回路又は電子装置である。
【００７１】
信号接続５０は、導電性信号インターフェイス、容量性信号インターフェイス、誘導性信号インターフェイス、光学的信号インターフェイス、伝送線信号インターフェイス、無線式信号インターフェイス等を含むことができる。導電性信号インターフェイスは、ハンダ接続、ランドグリッドアレイ（ＬＧＡ）、ピングリッドアレイ（ＰＧＡ）、ボールグリッドアレイ（ＢＧＡ）等の本技術分野で知られているもの等の金属間接触によるガルバニック信号インターフェイスを提供する。容量性信号インターフェイスは、適切な誘電性材料や空気で離間され、好ましくは略等しいサイズの二枚の離間した導電性プレート間で信号を伝達することができるものである。誘導性信号インターフェイスは、所定の距離だけ離間し互いに特定の方向を向いた二枚の導電体の間で信号を伝達することができるものである。光学的信号インターフェイスは、光ファイバ等の光学ウェーブガイドを介して、チャネル全体に亘り、光等の光学周波数で、送信器で変調され受信器で変調が戻される信号を送るためのインターフェイスを提供する。伝送線信号インターフェイスは、同軸（coax）、マイクロストリップ、コプレナ、ストリップライン等の二つの平行導電体間で又はそれらを介して信号を送るためのインターフェイスを提供する。無線信号インターフェイスは、空気や空間等の無線伝達媒体を介して、無線周波数チャネルを通して、無線周波数で、送信器で変調され受信器で復調される信号を送るためのインターフェイスを提供する。電力接続４４と信号接続５０のＩＣ２２への延長は、回路基板、エッジカード組み立て体、ピン・ソケット組み立て体、プラグ組み立て体、ハンダ、導電性接着剤、ピン、スプリングフィンガ等の任意のタイプの嵌（は）め合い構造によって行うことができる。
【００７２】
図３は表（符号）５６を示し、該表５６におけるＡ、Ｃ、Ｅ、Ｈ及びＫ列には、図２に示したシステムブロック３４、３８、４２、２２及び５２の代替的な位置がそれぞれ示されており、また、Ｂ、Ｄ、Ｆ、Ｇ、Ｉ及びＪ列には、図２のシステムブロック間接続３６、４０、４４、４６、４８及び５０の代替的な接続がそれぞれ示されている。図２のシステムブロックの符号３６、４０、４４及び５０は表５６の列に直接的に対応し、表５６では括弧が付けられていない。例えば、電力接続３６は、Ｂ列第１行に記載されている電力接続に直接的に対応する。図２のシステムブロックの符号３４、３８、４２、４６、２２、４８及び５２は表５６の列に間接的に対応し、表５６では括弧が付けられている。例えば、図２の電源３４は電源自体を示すが、Ａ列第１行は電源の位置を示している。表５６では、図２の電圧調整器モジュールからＩＣへの電力接続５４への代替の接続は明確化のため図示していない。しかしながら、代替の電力接続５４は導線と回路基板トレースとを含む。これは、図３の表５６に示される他の接続と同じである。
【００７３】
表５６では、電源の位置は、Ａ列第２行に示すように遠隔と記載されている。本明細書における「遠隔」という用語は一般に、電源が、電子装置１０の残りの回路から離れた任意の適切な場所に置かれることを意味する。この記載は、その性質上比較的複雑な回路であり、通常残りの回路にインターフェイスするモジュールとして形成される電源の現在又は予想される将来の設計を反映している。「遠隔」という用語は、電源が残りの回路から離れている場合の距離関係を示すものではない。これは、実際のところ、電源３４は残りの回路に電気的に接続されるからである。
【００７４】
Ｃ、Ｅ、Ｈ及びＫ列の第１行目にそれぞれ示された、電圧調整器モジュール３８、デカップリングコンデンサ４２、ＩＣ２２、遠隔回路５２の位置は、それぞれ、各列の２、３及び４行目にそれぞれ記載されているように、コネクタ内、ＰＣＢ上及び／又は導線上に位置すると記載されている。
【００７５】
コネクタは、電気信号を電子装置に電気的に結合させる装置である。コネクタによって運ぶ電気信号には、通常、電力及び／又は情報信号が含まれる。コネクタは、電子装置への電気的接続を容易にするための機械的な特徴も有する。本発明の好ましい実施形態においては、コネクタは、ＩＣ用のカバー、フレーム及びソケットとして形成される。
【００７６】
回路基板は、非導電性材料からなる一以上の層を含む、トレースやコンタクトパッドとしても知られている導電性経路を支持するための基板である。導線は、電子装置からの電気信号を別の電子装置に電気的に結合させるための装置である。導線によって運ばれる電気信号には通常、電力及び／又は信号が含まれる。導線は可撓性、剛性又はその組み合わせである。可撓性導線としては、フレキシブル回路、リボンケーブル、ワイヤ、ケーブル等が挙げられる。剛性導線としては、導電性トレースを設けた従来の回路基板等が挙げられる。導線は、通常、一般に、マザーボードと呼ばれる主回路基板から離して設けられる。
【００７７】
電力接続３６、４０及び４４と信号接続５０はそれぞれＢ、Ｄ、Ｆ及びＪ列の第１行目に示されており、各列の第２行目と第３行目にそれぞれ記載されているように、導線及び／又は回路基板トレースであると記載されている。この記載における「導線」という用語は一般に、機能ブロックの位置を参照して前述したのと同じ意味である。したがって、導線は、機能ブロックの位置としても、電力及び／又は信号接続としても用いられる。トレースは、非導電性材料からなる一以上の層上に設けられた電気信号を運ぶための導電性経路を提供する。トレースによって運ばれる電気信号は通常、電力及び／又は情報信号を含む。
【００７８】
ＩＣ電力接続部４６及びＩＣ信号接続部４８の位置は、それぞれ、Ｇ及びＩ列の第１行目に示されており、各列の第２、３及び４行目に記載のようにＩＣ２２の頂部、側部（横方向）及び／又は底部に設けられると記載されている。本明細書において、「頂部」「側部」及び「底部」という用語は、通常、正方形、円形又は長方形のＩＣ２２の異なる側部あるいは表面をいい、これらは説明のみを目的として用いた相対的な用語であり、ＩＣ２２の頂部、側部又は底部として一般に考えられるであろうものに限定されるものではない。通常、マイクロプロセッサとして形成される現在のＩＣに典型的であるように、ＩＣ２２の頂部表面と底部表面は、ＩＣの各側部の表面より表面積が大きい。ＩＣ電力接続部４６とＩＣ信号接続部４８の位置については、下記において更に詳細に説明する。
【００７９】
図３の表５６を概観すると、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊ及びＫ列には、それぞれ、１、２、３、２、３、２、３、３、３、２及び３個の個別の選択肢が第２、３及び４行目に記載されている。したがって、表５６だけで他の記載や図面を考慮しない場合、各種個別の選択肢としては１１６６４個（すなわち、１×２×３×２×３×２×３×３×３×２×３＝１１６６４）の組み合わせが考えられる。可能性のある組み合わせのこの個数は、ＩＣ２２用の電力分配システム１２、信号伝達システム１４及びパッケージング設計システム１６が実施され得る方法が多いことを示している。本発明は、可能性のある組み合わせがこの個数に限定されるものではない。これは、表５６に挙げた選択肢と組み合わせて、本明細書に記載し、本図面に図示した他の多くの特徴や代替例を使用し得るためである。更に、各種の選択肢を同時に用いて組み合わせることによって、可能性のある組み合わせの数は増えるであろう。
【００８０】
図２に示したデカップリングコンデンサ４２と電力接続４４を用いずに別の電力接続５４を用いた場合、合計の組み合わせの数は、デカップリングコンデンサ４２の位置の３通りの選択肢、電力接続４４のタイプの２通りの選択肢によって減少する（すなわち、１１６６４／（３×２）＝１９９４通りの組み合わせが考えられる）。
【００８１】
図４Ａ、４Ｂ、４Ｃ、４Ｄ及び４Ｅは、図１、２及び３に示したＩＣ２２を示し、４Ａから４Ｅに向かって集積レベルが０、１、２、３、４の順で増え、これはパッケージ設計システム１６を示す。図４Ａは、集積レベル０で構成されたＩＣ２２を示し、チップ、ウェハ等として知られている半導体ダイ５８を含む。図４Ｂは、集積レベル１で構成されたＩＣ２２を示し、図４Ａに示した半導体ダイ５８が半導体基板６０上に設けられている。図４Ｃは、集積レベル２で構成されたＩＣ２２を示し、図４Ｂに示した半導体基板６０上に設けられた半導体ダイ５８がプラスチック、セラミック等の半導体パッケージ６２で囲まれている。図４Ｄは、集積レベル３で構成されたＩＣ２２を示し、図４Ｃに示した半導体パッケージ６２が回路基板６４上に設けられている。該基板は、インターポーザ基板と呼ばれる場合も多い。図４Ｅは、集積レベル４で構成されたＩＣ２２を示し、図４Ｄに示した半導体パッケージ６２とＰＣＢ６４がより大きな回路基板６６上に設けられている。該基板は、マザーボードと呼ばれる場合も多い。好ましくは、ＩＣ２２は、図４Ｃに示すように集積レベル２で構成される。しかしながら、ＩＣは、図４Ｂに示すように集積レベル１で構成されると予想される。
【００８２】
各種集積レベルは参照のためだけに図示したのであって、これにより、集積レベルが厳密に定義されるものと解釈すべきではない。具体的には図示されていないが、種々の集積レベルの組み合わせが可能である。例えば、図４Ｂに示した半導体基板６０上に設けられた半導体ダイ５８は、半導体パッケージ６２を用いずに直接ＰＣＢ６４上に設けることができる。また、図４Ｃに示した半導体パッケージ６２は、ＰＣＢ６４を用いずにマザーボード６６上に直接設けることができる。したがって、図示したレベルのＩＣ２２の個々の部品を組み合わせて適合させ、図４Ａ、４Ｂ、４Ｃ、４Ｄ及び４Ｅに具体的には図示されていない多くの集積の組み合わせを提供することができる。
【００８３】
図４Ｂ〜４Ｅにおいて、各パッケージは、全体として「頂部」表面や「側部」表面と考えられる複数の表面を有する。これら複数の表面は、各要素が互いに組み合わされ、あるいは、取り付けられて階段形状を形成するために生じる。したがって、「頂部」や「側部」という用語は、同一方向に向いているすべての表面を含むことができ、前記方向において最も外側の表面に限定されるものではない。
【００８４】
図５に、ＩＣ２２、電力分配システム１２、信号伝達システム１４を概略的に示す。この図におけるＩＣ２２は一般に、ＩＣ電力接続部４６とＩＣ信号接続部４８とを有するパッケージング設計システム１６を含む。したがって、図５に示すブロック図は、ＩＣ２２が概略立面図で図示されていることを除いては、図２に示したブロック図と略同じである。図５において、すべての図面に適用される凡例を示す。実線は信号接続２６の好ましい経路と好ましい電力接続２４を示す。点線は、信号接続２６の代替の経路を示す。破線は、電力接続２４の代替の経路を示す。これらの凡例は、図面や本明細書をより明確にし、かつ、理解を容易にするためのものであり、何らかの限定（例えば、任意の一接続が他の接続より重要である、あるいは、良い等）を加えるものと理解すべきでない。
【００８５】
信号伝達システム１４は、図２で説明した通り、信号接続２６を介してＩＣ２２のＩＣ信号接続部４８に電気的に結合される。信号接続２６は、ＩＣ２２の頂部６８、底部７０及び／又は側部７４に電気的に結合される。好ましくは、信号接続２６は、ＩＣ２２の底部７０に電気的に結合される。したがって、ＩＣ２２の立面図内に示したＩＣ信号接続部４８は、信号接続２６がＩＣ２２の任意の表面に設けられることを示す。
【００８６】
電力分配システム１２は、図２で説明した通り、電力接続２４を介してＩＣ２２のＩＣ電力接続部４６に電気的に結合される。電力接続２４は、ＩＣ２２の頂部６８、底部７０及び／又は側部７２に電気的に結合される。好ましくは、電力接続２４は、ＩＣ２２の側部７２に電気的に結合される。したがって、ＩＣ２２の立面図内に示したＩＣ電力接続部４６は、電力接続２４がＩＣ２２の任意の表面に設けられることを示す。
【００８７】
本発明の好ましい実施形態においては、信号接続２６、電力接続２４はＩＣ２２の異なる面（すなわち、それぞれ、底部７０、側部７２）に設けられる。信号接続２６と電力接続２４をＩＣ２２の異なる面に設けることには、ＩＣ２２のパッケージ設計システム１６に関していくつかの利点がある。利点としては、接地コンタクト数と電源コンタクト数を減らせる、信号コンタクト数を増やせる、単位面積あたりの信号コンタクト数を増やせる、信号コンタクトピッチを小さくすることができる、全コンタクト数を減少することができる、単位面積あたりの全コンタクト数を増やせる、単位面積あたりコンタクトあたりのＺ軸方向の力を減少することができる、嵌め合いコンタクト高さを低くすることができる、信号帯域幅を大きくすることができる、半導体ダイのサイズを大きくすることができる、ＩＣ２２のサイズを小さくすることができる、エレクトロニクスや機械や材料に関する他のファクタをよくすることができる等が挙げられる。
【００８８】
あるいは、信号接続２６、電力接続２４はＩＣ２２の一以上の面（すなわち、頂部６８、底部７０及び側部７２）の内の同一面に設けてもよい。この場合、エンジニアリング上の種々の理由から信号接続２６と電力接続２４を最適化するために、ＩＣ２２の同一面上のこれらの接続の位置に関して特別な考慮がなされるであろう。これについては、下記において更に詳細に説明する。
【００８９】
図６Ａは、本発明の好ましい実施形態における、第一の（高）周波数信号インターフェイス７６と、この第一の（高）周波数信号インターフェイス７６とは別の第二の（低）周波数信号インターフェイス７８とを有する図５に示したＩＣ２２を示し、これらインターフェイスは、パッケージ設計システム１６を示すＩＣ２２の異なる面にそれぞれ結合されている。すなわち、信号接続２６は、第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８との両方を含む。第一の（高）周波数信号インターフェイス７６の周波数と第二の（低）周波数信号インターフェイス７８の周波数は、少なくとも１〔ヘルツ〕だけ離れている。しかしながら、周波数に基づいてＩＣ２２の異なる面に設けられる信号インターフェイス同士を離して設けることによって得られる利点は、周波数間の差が大きくなる程大きくなる。
【００９０】
第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８は各々、ＩＣ２２の任意の面（すなわち、頂部６８、底部７０及び側部７２）に接続することができる。好ましくは、第一の（高）周波数信号インターフェイス７６はＩＣ２２の頂部６８に接続し、第二の（低）周波数信号インターフェイス７８はＩＣ２２の底部７０に接続する。この位置配列により、ＩＣ２２の側部７２における信号接続２６の位置を考慮せずにＩＣ２２の側部７２に電力接続２４を接続することができ有利である。
【００９１】
更に、この位置配列においては、（図７Ａ及び７Ｂの表８４に示した）一種類の信号インターフェイスをＩＣ２２の一面に使用し、他の種類のインターフェイスをＩＣ２２の別の一面に使用することが有利である。例えば、第一の（高）周波数信号インターフェイス７６に容量性タイプの信号インターフェイスを用い、第二の（低）周波数信号インターフェイス７８に導電性タイプの信号インターフェイスを用いる。この例においては、第二の（低）周波数信号インターフェイス７８がＰＣＢとの間で導電性タイプの信号インターフェイスを介して信号を伝達し、第一の（高）周波数信号インターフェイス７６が導線との間で容量性タイプの信号インターフェイスを介して信号の伝達を行うことが有利である。言い換えると、低周波数信号はＰＣＢ上のＰＣＢトレースを介して運ばれ、高周波数信号は導線を介して運ばれる。導線は、ＰＣＢに入らずに直接他の回路へ高周波数信号を運ぶか、あるいは、他の回路に隣接するＰＣＢに入った後、短い距離だけＰＣＢトレースを介して延び該回路に高周波数信号を送る。この特定の配置は、ＰＣＢのコストとサイズを最小限とすることを許容する。これは、複数のＰＣＢ層間に亘る高周波伝達ラインの複雑なルーティングを最小限にする、あるいは、なくすことができるためである。
【００９２】
図６Ｂは、本発明の好ましい実施形態における、第一の（高）周波数信号インターフェイス７６と、この第一の（高）周波数信号インターフェイス７６とは別の第二の（低）周波数信号インターフェイス７８とを有する図５に示したＩＣ２２の立面図であり、これらインターフェイスは、パッケージ設計システム１６を示すＩＣ２２の同一面にそれぞれ結合されている。したがって、ＩＣ２２の面（すなわち、頂部６８、底部７０及び側部７２）に設けられた第一の（高）周波数信号インターフェイス７６の位置及び第二の（低）周波数信号インターフェイス７８の位置以外は、図６Ｂは図６Ａと同じものである。
【００９３】
第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８はいずれも、ＩＣ２２の任意の面（すなわち、頂部６８、底部７０及び側部７２）に接続することができる。好ましくは、第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８はともにＩＣ２２の底部７０に設けられる。あるいは、第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８はＩＣ２２の頂部６８か側部７４に設けることもできる。
【００９４】
第一の（高）周波数信号インターフェイス７６と第二の（低）周波数信号インターフェイス７８をともにＩＣ２２の同一面に設けることによって、高周波信号と低周波信号を同一のＰＣＢ、コネクタ、導線、又は、他のＩＣに電気的に結合することができ有利である。この位置配列は、信号接続２６が一周波数の信号インターフェイスを多く有し、その他の周波数の信号インターフェイスを殆ど有さず、インターフェイスをＩＣ２２の別々の面に割り振ることがＩＣ２２の同一面に置くよりもより高価になり複雑になる場合に実用的である。
【００９５】
この位置配列では、異なる周波数に対応するために、ＰＣＢ、コネクタ、導線又は他のＩＣとＩＣ２２との間にハイブリッドインターフェイス接続が必要となる場合がある。例えば、第一の（高）周波数信号インターフェイス７６には容量性タイプの信号インターフェイスを用い、第二の（低）周波数信号インターフェイス７８には導電性タイプの信号インターフェイスを用いることがある。この場合、ハイブリッドインターフェイス接続は、容量性と導電性の両方の信号を収容する。より具体的には、ハイブリッドインターフェイス接続は、容量性タイプの信号のための誘電性要素と、導電性タイプの信号のためのガルバニック接触部との両方を含むであろう。
【００９６】
図７Ａは、本発明の好ましい実施形態における、第一のタイプの信号インターフェイス８０と、このタイプの信号インターフェイス８０とは別の第二のタイプの信号インターフェイス８２とを有する図５に示したＩＣ２２の立面図であり、これらインターフェイスは、パッケージ設計システム１６を示すＩＣ２２の異なる面（すなわち、頂部６８、底部７０及び側部７２）にそれぞれ結合されている。したがって、信号接続２６は、第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２の両方を含む。第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２は同一の周波数で又は異なる周波数で信号伝達を行う。
【００９７】
第一のタイプの信号インターフェイス８０や第二のタイプの信号インターフェイス８２としては、図７Ａの表８４に示すように、導電性信号インターフェイス、容量性信号インターフェイス、誘導性信号インターフェイス、光学的信号インターフェイス、伝送線信号インターフェイス、無線式信号インターフェイス等が挙げられるが、これらにより限定されるものではない。信号インターフェイスのタイプのこれらの例については、上に詳細に説明している。信号インターフェイスのタイプは、上記タイプの信号インターフェイスにより運ばれる信号の特性も含む。このような信号の特性としては、周波数、振幅、変調等が挙げられるが、これらに限定されるものではない。
【００９８】
第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２は各々、ＩＣ２２の任意の面（すなわち、頂部６８、底部７０及び側部７２）に接続することができる。好ましくは、第一のタイプの信号インターフェイス８０はＩＣ２２の頂部６８に接続し、第二のタイプの信号インターフェイス８２はＩＣ２２の底部７０に接続する。あるいは、第二のタイプの信号インターフェイス８２は、ＩＣ２２の側部７４に接続することもできる。
【００９９】
このタイプの信号インターフェイス配置は、各々のタイプの信号インターフェイスの電気的及び／又は機械的特性が異なるためＩＣ２２の異なる面にインターフェイスを置く方が費用がかからないか、あるいは、容易である場合に有利である。例えば、第一のタイプの信号インターフェイス８０として光学的なものを、第二のタイプの信号インターフェイス８２として容量性のものを用いる場合がある。この場合、光学的インターフェイスは光の形の信号を伝達し、容量性インターフェイスは電子の形の電気信号を伝達する。したがって、ＩＣ２２の一面に光学的信号インターフェイスを、ＩＣ２２の別の面に容量性信号インターフェイスを構成することが有利であろう。
【０１００】
図７Ｂは、本発明の好ましい実施形態における、第一のタイプの信号インターフェイス８０と、このタイプの信号インターフェイス８０とは別の第二のタイプの信号インターフェイス８２とを有する図５に示したＩＣ２２を示し、これらインターフェイスは、パッケージ設計システム１６を示すＩＣ２２の同一面にそれぞれ結合されている。したがって、ＩＣ２２の面（すなわち、頂部６８、底部７０及び側部７４）に設けられた第一のタイプの信号インターフェイス８０の位置及び第二のタイプの信号インターフェイス８２の位置以外は、図７Ｂは図７Ａと同じものである。
【０１０１】
第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２はいずれも、ＩＣ２２の任意の面（すなわち、頂部６８、底部７０及び側部７４）に接続することができる。好ましくは、第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２の両方ともＩＣ２２の底部７０に設けられる。あるいは、第一のタイプの信号インターフェイス８０と第二のタイプの信号インターフェイス８２の両方ともＩＣ２２の頂部６８か側部７４に設けることもできる。この配列の利点は、図６Ｂにおいてハイブリッドインターフェイス接続について説明した利点と同様である。
【０１０２】
なお、図６Ａ及び６Ｂに記載の周波数信号インターフェイスと図７Ａ及び７Ｂに記載のタイプの信号インターフェイスとは重複している部分がある。これは、図６Ａ及び６Ｂに記載の周波数信号インターフェイスは必然的に図７Ａ及び７Ｂに記載したもの等のタイプの信号インターフェイスを有するためである。例えば、図６Ａにおいては、第一の（高）周波数信号インターフェイス７６は好ましくは容量性タイプの信号インターフェイスであり、第二の（低）周波数信号インターフェイス７８は好ましくは導電性タイプの信号インターフェイスである。この例においては、各タイプの信号インターフェイスは異なる周波数で信号伝達を行う。したがって、この記述や例示に示すように、図６Ａ、６Ｂ、７Ａ及び７Ｂの種々の組み合わせが可能であり、それらは本明細書の範囲に含まれる。
【０１０３】
図８Ａ、８Ｂ、８Ｃ及び８Ｄは、本発明の好ましい実施形態における、信号接続部４８及び／又は電力接続部４６とを有する図４Ｃ及び５に示したＩＣ２２の断面図であり、これら接続部は、パッケージ設計システム１６を示す半導体パッケージ６２に対して外側に、面一に、凹んだ位置に又は内側にそれぞれ設けられている。好ましくは、ＩＣ２２は、上の図４Ｃに示す集積レベル２の設計で形成された半導体パッケージ６２である。しかし、ＩＣ２２は、図４Ａ、４Ｂ、４Ｃ、４Ｄ及び４Ｅに示した集積レベル設計のどのレベルで形成されていてもよいし、これらの組み合わせでもよい。なお、図４Ｃに示した半導体ダイ５８と半導体基板６０はいずれも、図８Ａ、８Ｂ、８Ｃ及び８Ｄの４図においては明瞭さを維持するため図示していない。
【０１０４】
図８Ａ、８Ｂ、８Ｃ及び８Ｄは、前述した、半導体パッケージ６２（頂部６８、底部７０、側部７２及び７４を含む）、ＩＣ信号接続部４８、ＩＣ電力接続部４６、信号接続２６、電力接続２４等の共通の特徴を有する。ＩＣ電力接続部４６と信号接続２６は、前述したものと同じである。
【０１０５】
半導体パッケージ６２は所定の厚さ８８を有する。この所定の厚さ８８は任意の値をとることができ、半導体パッケージ６２の一以上の面によって異なる値であってもよい。半導体パッケージ６２は、任意の適切な材料で形成される。好ましくは、所定の厚さ８８の値は、半導体パッケージ６２にプラスチック材料あるいはセラミック材料を用いたマイクロプロセッサに対して適切な値である。好ましくは、所定の厚さ８８の値は、半導体パッケージ６２のすべての面で同一の値である。
【０１０６】
ＩＣ２２は、ＩＣ２２を他の構造体に位置合わせする及び／又は取り付けるための機械的特徴部（図示せず）を有する。他の構造体としては、ＰＣＢ、カバー、ソケットやフレームを形成するコネクタ、導線、他のＩＣ等が挙げられるが、これらに限定されるものではない。機械的特徴部は、ＩＣ２２に取り付けられる別体の部品として形成されてもよいし、ＩＣ２２に一体に形成されていてもよい。機械的特徴部としては、ＩＣ２２の一以上の面から延在するピン、うね（ridge ）、ポスト、杭（くい）（peg ）、突起（bump）等、及び／又はＩＣ２２の一以上の面の中に延びる孔、凹部、溝（trough）等が挙げられる。機械的特徴部は、それ自体で固定具を形成してもよいし、別の固定具と協働してＩＣ２２に位置合わせ及び／又は取り付けられていてもよい。
【０１０７】
ＩＣ信号接続部４８は、信号コンタクト９０を含む。該信号コンタクト９０は任意のタイプの経路を提供し、この経路により、信号接続２６上の信号がＩＣ２２によって受信される及び／又はＩＣ２２により送信される。したがって、信号コンタクト９０は、図７Ａ及び７Ｂの表８４に示した各種のタイプの信号インターフェイスと適合することができる。インターフェイスとしては、導電性信号インターフェイス、容量性信号インターフェイス、誘導性信号インターフェイス、光学的信号インターフェイス、伝送線信号インターフェイス、無線式信号インターフェイスが挙げられるが、これらに限定されるものではない。用いられる信号インターフェイスのタイプに応じて、信号コンタクト９０は種々の機械的及び電気的な特徴や特性を有する。信号コンタクトが導電性タイプの信号インターフェイスと適合することができるものであるとき、信号コンタクト９０を金属製としガルバニックコンタクトを提供するのが好ましい。
【０１０８】
信号コンタクト９０が容量性タイプの信号インターフェイスと適合することができるものである場合、信号コンタクト９０は金属製とし、容量性信号伝達に必要な導電性プレートの一方の側を提供するのが好ましい。また、導電性プレート上のＩＣ２２に絶縁材料が設けられてもよい。なお、他方の側の導電性プレート（図示せず）はＰＣＢ上又はコネクタ上に設けることができ、これについては下記においてより詳細に説明する。
【０１０９】
信号コンタクト９０が誘導性タイプの信号インターフェイスと適合することができるものである場合、信号コンタクト９０を金属製とし、誘電性信号伝達に必要な導電性要素（図示せず）の一方の側を提供するのが好ましい。なお、導電性要素の他方の側（図示せず）はＰＣＢ上又はコネクタ上に設けることができ、これについては下記においてより詳細に説明する。
【０１１０】
信号コンタクト９０が光学タイプの信号インターフェイスと適合することができるものである場合、信号コンタクト９０は、一以上の光学送信器及び／又は光学受信器を形成するのが好ましい。これについては下記においてより詳細に説明する。
【０１１１】
信号コンタクト９０が伝送線タイプの信号インターフェイスと適合できるものである場合、信号コンタクト９０は、伝送線インターフェイスを形成し、これにより、ＩＣ２２の外側の信号接続２６とＩＣ２２の内側の信号接続（図示せず）との間で適切なインピーダンスマッチングを提供するのが好ましい。
【０１１２】
信号コンタクト９０が無線タイプの信号インターフェイスと適合することができるものである場合、信号コンタクト９０は、アンテナインターフェイスを形成し、これにより、ＩＣ２２の外側のアンテナ（図示せず）を介した信号接続２６とＩＣ２２の内側の信号接続（図示せず）との間で適切なインピーダンスマッチングを提供するのが好ましい。しかし、信号コンタクト９０自体がアンテナを形成してもよい。
【０１１３】
信号コンタクト９０は、半導体パッケージ６２内に設けられた半導体ダイ５８（図示せず）に電気的に結合する。電気的結合を提供するための慣用の方法としては、半導体製造の技術分野でよく知られているワイヤボンディング、タブボンディング、フリップ−チップボンディング等が挙げられるが、これらに限定されるものではない。好ましくは、信号コンタクト９０と半導体ダイ５８との電気的結合は、半導体製造の技術分野でよく知られているワイヤ及びワイヤボンディングを用いて行われる。
【０１１４】
信号コンタクト９０は、ＩＣ２２の任意の面あるいはすべての面（すなわち、頂部６８、底部７０、側部７２及び７４）に設けられる。好ましくは、信号コンタクト９０は、ＩＣ２２の底部７０に、前述したように信号接続２６の好ましい位置に適合するように設けられる。信号コンタクト９０の代替的な位置を、半導体パッケージ６２の頂部６８及び側部７４に示す。信号コンタクト９０は、各図においては明確化のため単純なブロックで示される。実際は、信号コンタクト９０は、各信号経路に対応する複数の別個の信号コンタクトを含む。信号コンタクト９０は、半導体パッケージ６２に対して任意の高さを有することができる。好ましくは、信号コンタクト９０の半導体パッケージ６２に対する高さはすべて同じである。この配列とすることで、半導体パッケージ６２の製造が容易になり、信号コンタクト９０への接続が容易になる。あるいは、エンジニアリング上の各種要求事項を考慮して、信号コンタクト９０のパッケージ６２に対するそれぞれの高さを異なるものとすることができる。信号コンタクト９０の形状、サイズ、ピッチ、材料等は任意のものとすることができる。形状としては、正方形、長方形、円形、長円形等が挙げられるが、これらに限定されるものではない。好ましくは、サイズは０．５〜１．０〔ｍｍ〕×０．５〜１．０〔ｍｍ〕の正方形範囲である。好ましくは、材料はガルバニック材料である。
【０１１５】
ＩＣ電力接続部４６は、金属製の導電性電源コンタクト９２を含む。電力接続部は任意のタイプの経路を提供し、該経路により、電力接続２４の電力がＩＣ２２により送られる。電源コンタクト９２は、半導体パッケージ６２内に設けられた半導体ダイ５８（図示せず）に結合される。好ましくは、電源コンタクト９２と半導体ダイ５８との間の電気的結合は、ＩＣパッケージ設計の技術分野でよく知られているワイヤ及びワイヤボンディングによって行われる。好ましくは、電源コンタクト９２は、信号コンタクト９０よりサイズが大きく、電源コンタクト９２と半導体ダイ５８との間の電気的結合度は、信号コンタクト９０と半導体ダイ５８との間の電気的結合度より高い。このような構成とすることにより、電源コンタクト９２から半導体ダイ５８に流れる電流を、信号コンタクト９０から半導体ダイ５８に流れる電流より大きくすることができ有利である。
【０１１６】
電源コンタクト９２は、ＩＣ２２の任意の面あるいはすべての面（すなわち、頂部６８、底部７０、側部７２及び７４）に設けられる。好ましくは、電源コンタクト９２は、ＩＣ２２の側部７２に、前述したように電力接続２４の好ましい位置に適合するように、また、ＩＣ上のより多くのコンタクトを信号や他の用途に用いることができるように設けられる。電源コンタクト９２の代替的な位置を、半導体パッケージ６２の頂部６８及び底部７０に示す。電源コンタクトをＩＣ２２の側部７２に設ける場合、ＩＣ２２の底部７０にかかる単位面積あたり一信号コンタクトあたりのＺ軸方向の力を大きく減らすことができる。これは、各電源コンタクトあたりの力はＸ軸及びＹ軸方向であるためである。電源コンタクトをＩＣ２２の頂部６８上に設ける場合、ＩＣ２２の底部７０にかかる単位面積あたり一信号コンタクトあたりのＺ軸方向の力を大きく減らすことができる。これは、信号コンタクト９０と電源コンタクト９２がＩＣ２２の対向する面に分散している場合には、必要となる接触力がより小さくなるためである。電源コンタクト９２は、各図においては明確化のため単純なブロックで図示される。実際には、電源コンタクト９２は、図１を参照して説明した電源経路と接地経路に対応する、複数の別個の電源コンタクトと接地コンタクトとを含む。
【０１１７】
電源コンタクト９２は、半導体パッケージ６２に対して任意の高さを有することができる。好ましくは、電源コンタクト９２の半導体パッケージ６２に対する高さはすべて同じである。この配列とすることで、半導体パッケージ６２の製造が容易になり、電源コンタクト９２への接続が容易になる。しかしながら、適切な場合には、エンジニアリング上の各種要求事項を考慮して、電源コンタクト９２の半導体パッケージ６２に対するそれぞれの高さを異なるものとすることができる。
【０１１８】
図８Ａでは、信号コンタクト９０及び／又は電源コンタクト９２が半導体パッケージ６２の外側に設けられている。この場合、信号コンタクト９０及び／又は電源コンタクト９２は、半導体パッケージ６２の外側表面から所定の高さ９４だけ突出している。信号コンタクト９０及び／又は電源コンタクト９２の所定高さ９４は任意の値をとることができ、半導体パッケージ６２の一以上の面において異なっていてもよい。好ましくは、所定の高さ９４の値は、半導体パッケージ６２にプラスチック材料あるいはセラミック材料を用いたマイクロプロセッサに対して適切な値である。好ましくは、信号コンタクト９０及び／又は電源コンタクト９２の所定高さ９４の値は、半導体パッケージ６２のすべての面で同一の値である。
【０１１９】
図８Ｂでは、信号コンタクト９０及び／又は電源コンタクト９２が半導体パッケージ６２に対して面一で設けられている。この場合、信号コンタクト９０及び／又は電源コンタクト９２は、半導体パッケージ６２の外側表面に対して凹凸がない。図８Ｃでは、信号コンタクト９０及び／又は電源コンタクト９２が、半導体パッケージ６２に形成された対応する凹み９８に部分的に凹状に設けられている。この場合、信号コンタクト９０及び／又は電源コンタクト９２は、半導体パッケージ６２の外側表面から所定の高さ９６だけ奥まっている。信号コンタクト９０及び／又は電源コンタクト９２の所定の高さ９６は任意の値をとることができ、半導体パッケージ６２の一以上の面において異なっていてもよい。好ましくは、所定高さ９６の値は、半導体パッケージ６２にプラスチック材料あるいはセラミック材料を用いたマイクロプロセッサに対して適切な値である。好ましくは、信号コンタクト９０及び／又は電源コンタクト９２の所定高さ９６の値は、半導体パッケージ６２のすべての面で同一の値である。この凹部は、信号コンタクト９０及び／又は電源コンタクト９２の汚れ及び／又は損傷を低減させることができ有利である。この凹部により、電力接続２４及び／又は信号接続２６に対して位置合わせや取り付けのための機械的特徴部を提供することもできる。
【０１２０】
図８Ｄでは、信号コンタクト９０及び／又は電源コンタクト９２が半導体パッケージ６２の内部に設けられている。この場合、信号コンタクト９０及び／又は電源コンタクト９２は、半導体パッケージ６２の内側表面よりも内部に設けられている。この配置は、信号コンタクト９０及び／又は電源コンタクト９２の汚れ及び／又は損傷をなくすことができ有利である。
【０１２１】
ＩＣ信号接続部４８は、信号パッケージインターフェイス１００を含む。信号パッケージインターフェイス１００は、半導体パッケージ６２の内部に設けられた信号コンタクト９０が半導体パッケージ６２の外側に設けられた信号接続２６と協働することを許容する任意のタイプのインターフェイスである。信号パッケージインターフェイス１００は、半導体パッケージ６２とは別の部品として形成することができ、それを半導体パッケージ６２に、インサートモールディング、オーバーモールディング、スナップ、締まり嵌め（interference press fit）、接着剤等の各種方法を用いて結合する。別体の部品は、半導体パッケージ６２と同じ材料で形成してもよいし、異なる材料としてもよい。あるいは、信号パッケージインターフェイス１００は半導体パッケージ６２を構成する一部として形成してもよい。信号パッケージインターフェイス１００は、各図において明確化のため単純なブロックとして図示している。実際には信号パッケージインターフェイス１００は各信号経路に対応する一以上の別個の信号パッケージインターフェイス１００を含むことができる。
【０１２２】
信号パッケージインターフェイス１００の機械的及び電気的な特徴や特性は、図７Ａ及び７Ｂの表８４に示した、使用する信号インターフェイスのタイプによって決まる。例えば、容量性タイプの信号インターフェイスの場合は、信号パッケージインターフェイス１００が誘電性材料として形成される必要がある。この場合、信号コンタクト９０は容量性信号伝達に必要な導電性プレートの一方の側を提供する。導電性プレートの第二の側（図示せず）は半導体パッケージ６２の外側にあり、ＰＣＢ上やコネクタ上に設けることができる。信号パッケージインターフェイス１００は、適切な周波数、振幅等を有する信号の導電性プレート間の誘電性信号伝達を許容する、適切な誘電率を有する誘電材料を形成する。
【０１２３】
例えば、光学タイプの信号インターフェイスの場合は、信号パッケージインターフェイス１００が光学レンズとして形成される必要がある。この場合、信号コンタクト９０は、光学送信器及び／又は光学受信器を形成する。信号パッケージインターフェイス１００は、光波の形状に変調された信号を半導体パッケージ６２を通して送るための光学レンズとする。あるいは、信号パッケージインターフェイス１００は、半導体パッケージ６２を貫通して延在する一以上の孔とすることもでき、光ファイバとして形成された信号接続２６をＩＣ２２内の光学送信器及び／又は光学受信器と機械的に位置合わせすることができる。この代替例では、一以上の孔により、ＩＣ２２への光ファイバを固定することもできる。他の例によれば、伝送線タイプや無線タイプの信号インターフェイスでは、信号パッケージインターフェイス１００をインピーダンスマッチング装置として形成する必要がある。
【０１２４】
ＩＣ電力接続４６は電源パッケージインターフェイス１０２を含む。電源パッケージインターフェイス１０２は、半導体パッケージ６２の内部に設けられた電源コンタクト９２が半導体パッケージ６２の外側に設けられた電力接続２４と協働することを許容する任意のタイプのインターフェイスである。
【０１２５】
電源パッケージインターフェイス１０２は、半導体パッケージ６２とは別の部品として形成することができ、それを半導体パッケージ６２に、インサートモールディング、オーバーモールディング、スナップ、締まり嵌め、接着剤等によって結合する。別体の部品は、半導体パッケージ６２と同じ材料で形成してもよいし、異なる材料としてもよい。あるいは、電源パッケージインターフェイス１０２は半導体パッケージ６２を構成する一部として形成してもよい。電源パッケージインターフェイス１０２は、各図において明確化のため単純なブロックとして図示している。実際には電源パッケージインターフェイス１０２は各信号経路に対応する一以上の別個の電源パッケージインターフェイス１０２を含むことができる。電源パッケージインターフェイス１０２の機械的及び電気的な特徴や特性は、電力接続２４から電源コンタクト９２を介してＩＣ２２に電力を送る方法の種類によって決まる。
【０１２６】
図８Ａ、８Ｂ、８Ｃ及び８Ｄにおいて、図示の特徴は例示のためであって、これらにより限定されるものではなく、いずれかの図面に示された任意の特徴部を、他の図面に示された特徴部と組み合わせて特徴部の複数の組み合わせを提供することができる。例えば、図８Ｄに示した半導体パッケージ６２内に設けられた信号コンタクト９０は、図８Ａ、８Ｂ及び８Ｃにそれぞれ示した、半導体パッケージ６２の外側に、半導体パッケージ６２に面一で、又は、半導体パッケージ６２内に凹状に設けられた電源コンタクト９２と組み合わせることができる。
【０１２７】
図９Ａ、９Ｂ及び９Ｃは、本発明の好ましい実施形態における、信号コンタクト９０及び／又は電源コンタクト９２を有する図８Ａ、８Ｂ、８Ｃ又は８Ｄ及び５に示したＩＣ２２の平面図であり、これらコンタクトはパッケージ設計システム１６を示すＩＣ２２の頂部６８、底部７０及び／又は側部７２にそれぞれ設けられている。この３つの図面においては、信号コンタクト９０及び／又は電源コンタクト９２は、等間隔に離間した正方形として示されるが、これは例示のみを目的としたものである。実際には、信号コンタクト９０及び／又は電源コンタクト９２は、任意の適切なサイズ、形状、厚さ、寸法、ピッチ等を有することができる。したがって、信号コンタクト９０及び／又は電源コンタクト９２をＩＣ２２の頂部６８、底部７０及び／又は側部７２の内の一以上に配設することによって、複数の実施形態が提供され、これらは本明細書の範囲に含まれる。
【０１２８】
より具体的に示すと、図９Ａは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができるＩＣ２２の頂部６８を示す。図９Ｂは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができるＩＣ２２の底部７０を示す。本発明の好ましい実施形態においては、信号コンタクト９０は図９Ｂに示すようにＩＣ２２の底部７０に設けられる。図９Ｃは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができるＩＣ２２の側部７２を示す。本発明の好ましい実施形態においては、電源コンタクト９２は、図９Ｃに示すようにＩＣ２２の側部７２に設けられる。
【０１２９】
図１０Ａ、１０Ｂ及び１０Ｃは、信号コンタクト９０及び／又は電源コンタクト９２のＩＣ２２の頂部６８、底部７０及び／又は側部７２の内の一以上における配置と位置をより限定した例を示す。図１０Ａは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができるＩＣ２２の頂部６８の外側部分１０４を示す。ＩＣ２２の内側部分１０６は、ヒートシンク、熱拡散部等を収容するのに利用することができる。好ましくは、ヒートシンクは、ＩＣ２２と機械的に接触状態になっておりＩＣ２２から熱を取り除くための熱経路を提供する。
【０１３０】
図１０Ｂは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができるＩＣ２２の頂部６８の外側部分１０８と内側部分１１０とを示す。好ましくは、外側部分１０８が電源コンタクト９２を支持し、内側部分１１０が信号コンタクト９０を支持する。この配置は、電源コンタクト９２と信号コンタクト９０とが図７Ａ及び７Ｂの表８４に示した信号インターフェイスの内のタイプの異なるものである場合、例えば、電源コンタクト９２が導電性、信号コンタクト９０が容量性である場合に有利である。
【０１３１】
図１０Ｃは、信号コンタクト９０及び／又は電源コンタクト９２を支持するのに利用することができる、ＩＣ２２の頂部６８の外側部分１１２及び内側部分１１４を示す。好ましくは、外側部分１１２が電源コンタクト９２を支持し、内側部分１１４が信号コンタクト９０を支持する。
【０１３２】
図１１において、コネクタ１１２は、信号接続２６及び／又は電力接続２４とＩＣ２２との間の電気的インターフェイスを提供するための適切な電気的及び機械的な特徴や特性を含む。コネクタ１１２は、図７Ａ及び７Ｂの表８４に記載の種々のタイプの信号インターフェイスのいずれにも使用することができる。
【０１３３】
本発明の好ましい実施形態によれば、コネクタ１１２は、下記において更に詳細に説明するように、電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２を支持する。コネクタ１１２はＩＣ２２を支持しているので、電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２をＩＣ２２にできるだけ近付けて配設することによって、電力接続２４の長さを最短にする。電力接続２４の長さを最短にすることは、言い換えると、電力接続２４のインピーダンスとインダクタンスが最小限の値となり、これにより、電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２は高性能ＩＣ２２に低電圧で電圧マージンの狭い大電流を供給することができる。
【０１３４】
コネクタ１１２は種々のエンジニアリング上の考慮事項に応じて、様々な形態、形状、サイズを採ることができるとともに、様々な材料で作ることができる。様々な形態、形状、サイズについては、図１１において、ＩＣ２２の側部７４の破線１２０、１２２及び１２４や、ＩＣ２２の側部７２の破線１２６、１２８及び１３０で示されている。破線１２０、１２２、１２４は、それぞれ、破線１２６、１２８、１３０と水平方向に位置合わせされている。破線は、コネクタ１１２を特定の形態、形状、サイズで形成したときのコネクタ１１２の端部の種々の場所を示している。なお、破線は例示のみを目的としたものであり、これらにより、コネクタ１１２の範囲が限定されると理解すべきでない。
【０１３５】
例えば、ＩＣ２２の頂部６８の上方に位置するコネクタ１１２の上部は、破線１２０及び１２６の位置まで下がったところまで延在するものとすることができ、これにより、基本的には、ＩＣ２２に被せるプレートやキャップとしても知られているカバーを形成している。この場合、カバーとして形成されているコネクタ１１２の底面は、ＩＣ２２の頂部６８と同一面あるいは頂部６８の上方に設けられる。カバーとして形成されているコネクタ１１２は更に、ＩＣ２２の側部７２及び７４の破線１２２及び１２８まで下がった位置まで延在していてもよい。この場合、カバーとして形成されているコネクタ１１２の底面は、ＩＣ２２の頂部６８と底部７０との間の位置に設けられる。カバーとして形成されているコネクタ１１２は更に、ＩＣ２２の側部７２及び７４の破線１２４及び１３０まで下がった位置まで延在していてもよい。この場合、カバーとして形成されているコネクタ１１２の底面は、ＩＣ２２の底部７０と同一面あるいは底部７０より下の位置まで設けられていてもよいし、ＰＣＢ１１４が存在する場合はＰＣＢ１１４の上面まで延在していてもよい。なお、カバーとして形成されているコネクタ１１２は、ＩＣ２２の側部７２及び７４を超えて延在しているように図示されているが、これにより、コネクタ１１２が限定されるものであると理解すべきでない。あるいは、カバーとして形成されているコネクタ１１２は、ＩＣ２２の側部７２及び７４と面一であっても、側部７２及び７４より内側にあってもよい。図１２Ａは、カバーとして形成されているコネクタ１１２のより詳細な図を示す。
【０１３６】
他の例では、ＩＣ２２の底部７０より下方に位置するコネクタ１１２の下部は、破線１２４及び１３０の位置までしか延在しておらず、これにより、基本的には、ＩＣ２２の下方のカップやポケットとしても知られているソケットを形成している。この場合、ソケットとして形成されているコネクタ１１２の上面は、ＩＣ２２の底部７０と同一面あるいは底部７０の下方に設けられる。ソケットとして形成されているコネクタ１１２は更に、ＩＣ２２の側部７２及び７４の破線１２２及び１２８まで上がった位置まで延在していてもよい。この場合、ソケットとして形成されているコネクタ１１２の上面は、ＩＣ２２の底部７０と頂部６８との間の位置に設けられる。ソケットとして形成されているコネクタ１１２は更に、ＩＣ２２の側部７２及び７４の破線１２０及び１２６まで上がった位置まで延在していてもよい。この場合、ソケットとして形成されているコネクタ１１２の上面は、ＩＣ２２の頂部６８と同一面あるいは頂部６８より上の位置まで設けられる。なお、ソケットとして形成されているコネクタ１１２は、ＩＣ２２の側部７２及び７４を超えて延在しているように図示されているが、これにより、コネクタ１１２が限定されるものであると理解すべきでない。あるいは、ソケットとして形成されているコネクタ１１２は、ＩＣ２２の側部７２及び７４と面一であっても、側部７２及び７４より内側にあってもよい。図１２Ｂは、ソケットとして形成されているコネクタ１１２のより詳細な図を示す。
【０１３７】
他の例では、ＩＣ２２の側部７２及び７４の回りに位置するコネクタ１１２の中央部は、ＩＣ２２の周囲を取り囲むリングやボーダとしても知られているフレームを形成している。この場合、フレームとして形成されているコネクタ１１２の上面は、ＩＣ２２の頂部６８の上方に設けてもよく、あるいは、破線１２２及び１２８で示すＩＣ２２の頂部６８と底部７０との間に設けてもよい。フレームとして形成されているコネクタ１１２の底面は、ＩＣ２２の底部７０より下方に設けてもよいし、破線１２４及び１３０で示すＩＣ２２の頂部６８と底部７０との間に設けてもよいし、ＰＣＢ１１４が存在する場合には該ＰＣＢ１１４の上面まで延在してもよい。図１２Ｃは、フレームとして形成されているコネクタ１１２のより詳細な図を示す。
【０１３８】
コネクタ１１２のこれら３つの例、すなわち、カバー、フレーム、又は、ソケットは、コネクタ１１２が取り得る様々な形態、形状、サイズの例を示したものである。なお、これらの例に用いた説明は、互いに混じり合っている（blend ）。例えば、カバーの説明はフレームの説明と混じり合っており、フレームの説明はソケットの説明と混じり合っている。したがって、これらの例は、コネクタ１１２がＩＣ２２の一以上の任意の面に設けることができることを示しており、図１１の図に限定されるものではない。
【０１３９】
コネクタ１１２は、任意の適切な材料で形成することができる。例としては、プラスチックや金属が挙げられるが、これらに限定されるものではない。また、コネクタ１１２は、任意の適切な特性を有することができる。例としては、導電性や非導電性が挙げられるが、これらに限定されるものではない。好ましくは、コネクタは、非導電性のプラスチック材料で形成され、適切な信号コンタクト（図示せず）と電源コンタクトを支持する。これらのコンタクトは、ＩＣ２２により支持された対応する信号コンタクト９０及び電源コンタクト９２とともに作用する。あるいは、コネクタ１１２は、前述の図２に示した電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２を支持する回路基板として形成されていてもよい。あるいは、コネクタ１１２は集積コンデンサ構造を有するデカップリングコンデンサ４２自体として形成されていてもよい。あるいは、コネクタ１１２は、従来のハウジングと考えられるものを有することなく、電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２の機能を提供する個別の部品の組み立て体として形成されていてもよい。
【０１４０】
コネクタ１１２は、コネクタ１１２を他の構造体に位置合わせする及び／又は取り付けるための機械的特徴部（図示せず）を有する。他の構造体としては、回路基板１１４、カバーやソケット、又は、フレームを形成する他のコネクタ１４０（図１３及び１４に示す）、導線１１６等が挙げられるが、これらに限定されるものではない。機械的特徴部は、コネクタ１１２に取り付けられる別体の部品として形成されてもよいし、コネクタ１１２に一体に形成されていてもよい。機械的特徴部としては、コネクタ１１２の一以上の面から延在するピン、うね、ポスト、杭、突起等、及び／又は、コネクタ１１２の一以上の面の中に延在する孔、凹部、溝等が挙げられる。機械的特徴は、それ自体で固定具（スナップ、クリップ等）を形成してもよいし、別の固定具と協働してコネクタ１１２に位置合わせされる及び／又は取り付けられていてもよい。
【０１４１】
信号接続２６及び／又は電力接続２４は、前述したように、それらをＩＣ２２の好ましい及び／又は代替的な位置に位置合わせするようにコネクタ１１２に電気的及び機械的に結合する。また、信号接続２６及び／又は電力接続２４は、前述したように、導線１１６としてあるいはＰＣＢトレース１１８として形成することができる。
【０１４２】
信号接続２６及び電力接続２４が導線１１６として形成されるとき、コネクタ１１２、ＰＣＢ１１４は、全く用いなくてもよいし、コネクタ１１２を機械的に安定させるために用いてもよい。この場合、コネクタ１１２は、ＩＣ２２やＩＣ２２に信号や電力を送る導線１１６のためのホルダとして考えられる。ＰＣＢがコネクタ１１２を機械的に安定させるために存在する場合は、コネクタ１１２はこの回路基板の上方にいくらか浮いているように見える。
【０１４３】
回路基板１１４は、導電性トレース１１８を用いて、信号接続２６及び／又は電力接続２４とＩＣ２２の間のルーティングを行うために用いることができる。回路基板１１４を用いる場合、好ましくは、ＩＣから回路基板への信号及び／又は電源のインターフェイス１３２を用いて、ＩＣ２２と回路基板１１４との間の適切な接続を提供する。好ましくは、インターフェイス１３２は、ＩＣ２２の底部７０と回路基板１１４の頂部との間に設けられる。回路基板１１４は、ＩＣ２２、コネクタ１１２及び／又は導線１１６を位置合わせする及び／又は固定するための種々のタイプの機械的特徴部を有することができる。該機械的特徴部としては、孔や凹部等が挙げられるがこれらに限定されるものではない。この機械的特徴部は、対応する嵌め合い構造の機械的特徴部と機械的に協働する、あるいはピン、ねじ、杭、スナップ、クリップ等を用いて嵌め合い構造を位置合わせする及び／又は固定する。
【０１４４】
インターフェイス１３２は、単独で、あるいは、コネクタ１１２と組み合わせて用いられる。インターフェイス１３２をコネクタ１１２と組み合わせて用いる場合、コネクタ１１２は、好ましくはソケットやフレームとして形成され、ＩＣ２２に対してインターフェイス１３２を保持し位置合わせするのを助ける。この場合、インターフェイス１３２は、ソケットあるいはフレームとして形成されているコネクタ１１２の内側部分に形成され、このソケットあるいはフレームは、インターフェイス１３２の周囲においてコネクタ１１２の外側部分を形成している。インターフェイス１３２は、ＩＣ２２とは別の部分として形成されてもよいし、単一ユニットとしてＩＣ２２と一体的に形成されてもよい。インターフェイス１３２がＩＣ２２とは別の部分として形成される場合、インターフェイス１３２は、ＩＣ２２と分離していてもよいし、ＩＣ２２に取り付けられていてもよい。好ましくは、インターフェイス１３２は、ＩＣ２２とは別の部分として形成されＩＣ２２から分離される。インターフェイス１３２が単一ユニットとしてＩＣ２２と一体的に形成される場合、インターフェイス１３２は、例えば、図４Ｂに示したような半導体基板６０として形成してもよいし、図４Ｃ及び８Ｄに示したような半導体パッケージ６２の側部として形成してもよいし、図４Ｄ又は４Ｅに示したようなＰＣＢ６４又は１１４として形成してもよい。インターフェイス１３２は、種々の形状やサイズとすることができ、種々の材料で形成することができる。インターフェイス１３２の全体あるいは個々の部分の種々の形状としては、円形、正方形、多角形等が挙げられる。インターフェイス１３２は、平坦（たん）であってもよいし、湾曲していてもよいし、特定の形状を有するように形成してもよい。
【０１４５】
インターフェイス１３２の材料の特性としては、固体、流体、ペースト、ゲル、気体等が挙げられる。インターフェイス１３２の材料の硬さは任意のレベルとすることができ、例えば、剛性、可撓性、可圧縮性が挙げられる。可撓性のインターフェイス１３２が、ＩＣパッケージ及び／又は回路基板１１４の製造のばらつきに対して対応することができ、かつ、容易に製造することができるため有利である。用途によっては、インターフェイス１３２の誘電率等の特性を温度や圧力等により調整することが望ましい場合がある。インターフェイス１３２は、各種製造技法により、材料の単一又は複数の層で形成される。製造技法としては、積層法（layered built-up approach ）、スプレー蒸着法や真空蒸着法、押出成形法等が挙げられるが、これらに限定されるものではない。インターフェイス１３２は、同一材料であるいは異なる複数の材料で形成される。異なる複数の材料の場合、第一の材料は担体を形成し、第二の材料は信号経路及び／又は電源経路を形成する。信号経路及び／又は電源経路を形成する第二の材料は、圧入、インサートモールディング、オーバーモールディング、スティッチング等の方法によって第一の材料に取り付けることができる。
【０１４６】
インターフェイス１３２、ＩＣ２２上の信号コンタクト９０及び／又は電源コンタクト９２、ＰＣＢ６４又は１１４上のこれらに対応する信号コンタクト及び／又は電源コンタクト、導線１１６、コネクタ１１２、又は、遠隔回路５２は、多様な方法で配設することができる。例えば、コンタクトとインターフェイス１３２の各種配置としては、コンタクト−インターフェイス１３２、コンタクト−インターフェイス１３２−コンタクト、インターフェイス１３２−コンタクト−インターフェイス１３２、インターフェイス１３２−インターフェイス１３２、コンタクト−インターフェイス１３２−インターフェイス１３２−コンタクト及びコンタクト−インターフェイス１３２−コンタクト−インターフェイス１３２−コンタクト等が挙げられるが、これらに限定されるものではない。したがって、インターフェイス１３２は、ＩＣ２２、ＰＣＢ６４又は１１４、導線１１６、コネクタ１１２又は遠隔回路５２の外面に形成してもよいし、これらの内側の層として形成してもよい。電気的には、インターフェイス１３２は、ＩＣ２２と遠隔回路５２との間の任意のタイプの信号伝達をサポートすることができる。このような信号伝達のタイプとしては、非平衡終端シリアル信号伝達、非平衡終端パラレル信号伝達、差動シリアル信号伝達、及び、差動パラレル信号伝達が挙げられるが、これらに限定されるものではない。更に、インターフェイス１３２及び／又は信号コンタクト９０及び／又は電源コンタクト９２は、インダクタンス、キャパシタンス、クロストーク、伝播遅延、勾配（skew）及びインピーダンス等のエンジニアリング上の電気的な考慮事項を最適化するように設計される。
【０１４７】
あるいは、インターフェイス１３２は、回路基板１１４とのインターフェイスに関して述べたのと同様な方法で、ＩＣ２２と導線１１６やコネクタ１１２や他のＩＣとの間のインターフェイスとして使用することができる。インターフェイス１３２は、図７Ａ及び７Ｂに示した表８４に記載されている各種のタイプの信号インターフェイスに適合することができる。例えば、インターフェイス１３２が導電性タイプの信号インターフェイスに適合している場合、インターフェイス１３２は好ましくは、複数の別々の導電性セグメントを支持する非導電性材料を形成し、前記導電性セグメントは、この導電性タイプの信号インターフェイスと適合している信号コンタクト９０の位置に対応し位置合わせされている。インターフェイス１３２が容量性タイプの信号インターフェイスと適合している場合、インターフェイス１３２は好ましくは、適切な誘電率と適切な所定の厚さを有する誘電材料を形成している。この場合、信号コンタクト９０は好ましくは金属性とし、これにより、容量性信号伝達に必要な導電性プレートの一方を提供する。他方の導電性プレート（図示せず）は、回路基板１１４に設けられるであろう。
【０１４８】
インターフェイス１３２が誘導性タイプの信号インターフェイスと適合している場合、インターフェイス１３２は好ましくは、適切な所定の厚さを有する非導電性材料を形成している。この場合、インターフェイス１３２は、ＩＣ２２内の一方の導電性要素（図示せず）と回路基板内あるいは回路基板上にある他方の導電性要素（図示せず）との間に最適な隔りを提供する。インターフェイス１３２が光学タイプの信号インターフェイスと適合している場合、インターフェイス１３２は好ましくは、変調された光波の形状の光学信号を送るように構成された、レンズ等の光学伝達チャネルを形成している。これとは別に、あるいは光学伝達チャネルと組み合わせて、インターフェイス１３２は、ＩＣ２２と回路基板１１４との間の光学信号を位置合わせする及び／又は該光学信号の焦点を合わせるために用いることができる。インターフェイス１３２が伝送線タイプの信号インターフェイスと適合している場合、インターフェイス１３２は好ましくは、ＩＣ２２と回路基板１１４との間に適切なインピーダンスマッチングを提供するための伝送線インターフェイスあるいはチャネルを形成している。インターフェイス１３２が無線タイプの信号インターフェイスと適合している場合、インターフェイス１３２は好ましくは、ＩＣ２２から回路基板１１４へ無線周波数（ＲＦ）信号を送るのに適切なＲＦチャネルを形成している。
【０１４９】
インターフェイス１３２は、パッケージ設計システム１６と協働することによって、信号の完全性のレベルを落とすことなくマイクロプロセッサの動作周波数を高くすることができ有利である。例えば、誘電材料を形成しているインターフェイス１３２と、信号コンタクト９０として導電性プレートを形成しているパッケージ設計システム１６とが一緒になって、容量性タイプの信号インターフェイスを提供する。この場合、マイクロプロセッサ内部に設けられた半導体ダイとマザーボードとの間の導電性の相互接続に関連するインダクタンスによる抵抗は、容量性タイプの信号インターフェイスにより最小化される。高周波数信号での動作は、信号の完全性を損なわせる信号経路のインピーダンスの増加を伴わずに伝達できる。したがって、この構成は、高速デジタル信号の設計に用いる相互接続技術の性能を最大化し、そのコストを最小化する。
【０１５０】
図１２Ａは、カバーとして形成されているコネクタ１１２を示す。この図において、コネクタ１１２の側部はＩＣ２２の両側部７２及び７４を超えて延在しており、上部はＩＣ２２の頂部６８の上方に設けられており、下部はＩＣ２２の底部７０と面一になっているか又は底部７０より若干下方に設けられている。好ましくは、カバーとして形成されているコネクタ１１２は、ＩＣ２２の４つの側面（側面７２、側面７４、この紙面の手前で紙面と対向する側面、この紙面の後方で紙面と対向する側面）すべてを取り囲んでいる。カバーとして形成されているコネクタ１１２は、ＩＣ２２がＰＣＢ１１４上に直接取り付けられる場合に有利である。
【０１５１】
図１２Ｂは、本発明の好ましい実施形態における、図１１に示したＩＣ２２の立面図であり、ＩＣ２２は、ソケットとして形成されているコネクタ１１２内に設けられている。図１２Ｂに示した、ソケットとして形成されているコネクタ１１２の側部は、ＩＣ２２の両側部７２及び７４を超えて延在しており、下部はＩＣ２２の底部の下方に設けられており、上部はＩＣ２２の頂部６８と面一になっているか又は頂部６８より若干上方に設けられている。好ましくは、ソケットとして形成されているコネクタ１１２は、ＩＣ２２の４つの側面（側面７２、側面７４、この紙面の手前で紙面と対向する側面、この紙面の後方で紙面と対向する側面）すべてを取り囲んでいる。好ましくは、ソケットとして形成されているコネクタ１１２は、ＰＣＢ１１４上に設けられ、ＩＣからＰＣＢへの信号及び／又は電源へのインターフェイス１３２を支持している。ソケットとして形成されているコネクタ１１２は、ソケットがＰＣＢ１１４上に直接設けられ、ソケットがＩＣ２２を支持する場合に有利である。
【０１５２】
図１２Ｃは、本発明の好ましい実施形態における、図１１に示したＩＣ２２の立面図であり、ＩＣ２２は、フレームとして形成されているコネクタ１１２内に設けられている。図１２Ｃに示したフレームとして形成されているコネクタ１１２の側部は、ＩＣ２２の両側部７２及び７４を超えて延在しており、下部はＩＣ２２の底部と面一になっているか又は底部７０より若干下方に設けられており、上部はＩＣ２２の頂部６８と面一になっているかあるいは頂部６８より若干上方に設けられている。フレームとして形成されているコネクタ１１２は、ＩＣ２２がＰＣＢ１１４上に直接設けられる場合に有利である。
【０１５３】
図１３は、本発明の好ましい実施形態における、図１１に示したＩＣ２２の立面図であり、ＩＣ２２は、コネクタ１１２又はＰＣＢ１１４に設けられた遠隔回路５２に結合している。遠隔回路５２は、遠隔回路信号接続部１３４と遠隔回路電力接続部１３６とを含み、頂部１４４、底部１４６並びに側部１４８及び１５０を有する。コネクタ１４０は、遠隔回路５２の一以上の面に設けられている。遠隔回路５２は、コネクタ１４０により支持されるか、あるいは、ＰＣＢ１１４上に設けられる。遠隔回路からＰＣＢに対しての信号及び／又は電源のインターフェイス１３８は、それぞれ、ＰＣＢ１１４と遠隔回路５２との間の信号及び／又は電力を送るための経路を提供する。遠隔回路５２、コネクタ１４０、インターフェイス１３８、ＰＣＢ１１４、遠隔回路信号接続部１３４及び遠隔回路電力接続部１３６の特徴、特性、機能、動作は、それぞれ、前述したＩＣ２２、コネクタ１１２、インターフェイス１３２、ＰＣＢ１１４、集積回路信号接続部４８及び集積回路電力接続部４６と同じである。
【０１５４】
また、導線１１６としてあるいはＰＣＢトレース１１８として形成されている信号接続２６は、ＩＣ２２の頂部６８、底部７０並びに側部７２及び７４の内の任意の一以上と、遠隔回路５２の頂部１４４、底部１４６並びに側部１４８及び１５０の内の任意の一以上の間の信号伝達を行うことができる。好ましくは、信号接続２６はＰＣＢトレース１１８として形成され、ＩＣの底部７０と遠隔回路５２の底部１４６の間の信号伝達を行う。
【０１５５】
電力接続２４は、導線１１６として形成されあるいはＰＣＢトレース１１８として形成されており、遠隔回路５２の頂部１４４、底部１４６並びに側部１４８及び１５０の内の任意の一以上に結合される。好ましくは、電力接続２４は、導線１１６として形成され、電源を遠隔回路５２の側部１４８及び１５０に結合している。なお、電力接続２４が電源を遠隔回路５２に結合していることは、明確化のために図１及び２には図示していない追加的な特徴部である。通常、遠隔回路が能動回路である場合は電力分配システム１２からの電力を必要とし、遠隔回路が受動回路である場合は電力分配システム１２からの電力を必要としない。
【０１５６】
ＩＣ２２と遠隔回路５２は、同一タイプの回路を備えていてもよいし、異なるタイプの複数の回路を備えていてもよい。回路としては、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、メモリ装置、オーディオ・ビジュアルインターフェイス装置、ユーザインターフェイス装置が挙げられるが、これらに限定されるものではなく、これらの回路は能動的装置及び／又は受動的装置である。
【０１５７】
ＰＣＢ１１４にある隙（すき）間１４２は、ＩＣ２２のためのＰＣＢ１１４が、遠隔回路５２のためのＰＣＢと同一である又は異なることを示している。ＩＣ２２と遠隔回路５２が同一のＰＣＢ１１４上に設けられている場合は、信号接続２６及び／又は電力接続２４は導線１１６又はＰＣＢトレース１１８により形成することができる。ＩＣ２２と遠隔回路５２とが異なるＰＣＢ上に設けられている場合は、信号接続２６及び／又は電力接続２４は、各ＰＣＢ上に導線１１６又はＰＣＢトレース１１８を設けるとともに、異なるＰＣＢに設けられたＰＣＢトレース１１８の間のジャンパとなる導線（図示せず）を設けることにより形成することができる。
【０１５８】
コネクタ１１２は、ＩＣ２２と遠隔回路５２の両方のための単一のコネクタとして、コネクタ１４０と一体的に形成することができる。あるいは、コネクタ１１２とコネクタ１４０は、別々の部分として形成することができ、これらを互いに機械的に結合するか又は別々に用いる。各部分を互いに機械的に結合する場合、コネクタ１１２の任意の面とコネクタ１４０の任意の面とを結合することができる。
【０１５９】
インターフェイス１３２は、ＩＣ２２と遠隔回路５２の両方のための単一のインターフェイスとして、インターフェイス１３８と一体的に形成することができる。あるいは、インターフェイス１３２とインターフェイス１３８は、別々の部分として形成することができ、これらを互いに機械的に結合するか又は別々に用いる。各部分を互いに機械的に結合する場合、インターフェイス１３２の任意の面とインターフェイス１３８の任意の面とを結合することができる。
【０１６０】
図１３は、ＩＣ２２と遠隔回路５２が隣接して並設された状態を示すが、図１３はこのような配置に限定することを意図するものではない。実際には、ＩＣ２２と遠隔回路５２は、相対的に任意の物理的配置を取り得る。例えば、ＩＣ２２と遠隔回路５２を積み上げ配設にすることができ、これについては図１４に更に詳細に示す。また、図１３は２個の回路のみ（すなわち、ＩＣ２２と遠隔回路５２）を図示しているが、図１３は、回路の数を２個のみに限定することを意図するものではない。実際には、ＩＣ２２と遠隔回路５２との間の前述したのと同じ特徴、特性、機能及び動作により、任意の数のＩＣと遠隔回路を一緒に作動させることができる。
【０１６１】
図１４は、本発明の好ましい実施形態に係る、図１３に示したＩＣ２２と遠隔回路５２の立面図を示し、ＩＣ２２と遠隔回路５２が積み上げられて結合した配置になっている。図１４では、遠隔回路５２を支持するコネクタ１４０が、ＩＣ２２を支持するコネクタ１１２の上方にあるいはコネクタ１１２の頂部に設けられている。信号接続２６は、導線１１６やＰＣＢトレース（図示せず）を介して別の遠隔回路１５２にルーティングすることができる。図１４は、ＩＣ２２と遠隔回路５２が積み上げられて結合した配置である場合に可能な種々の信号接続２６及び／又は電力接続２４を示す。積み上げ配置は、別個の半導体パッケージのコスト及び／又は性能を最適化するために実質的には互いに協力して動作するが別々にパッケージされるパートナタイプ、クラスタタイプ又はマスタ／スレーブタイプのＩＣに有利である。このようなパートナＩＣとしては、マイクロプロセッサやメモリ装置が挙げられるが、これらに限定されるものではない。
【０１６２】
図１５、１６、１７、１８及び１９は、本発明の好ましい実施形態に係る、図１３及び１４に示したＩＣ２２と遠隔回路５２の立面図を示し、各図においては、電圧調整器モジュール３８及びデカップリングコンデンサ４２が様々な位置に設けられている。各図では、ＩＣ信号接続部４８、ＩＣ電力接続部４６、遠隔回路信号接続部１３４、遠隔回路電力接続部１３６、ＩＣ２２並びに遠隔回路５２の頂部、底部及び側部の符号、並びに、コネクタ１１２及び１４０の６本の破線の符号は、図の明確化のため図示していない。
【０１６３】
これら５つの図においては、図の明確化のため、信号接続２６と電力接続２４は各々、ＩＣ２２と遠隔回路５２の一面に結合しているように図示されている。実際は、信号接続２６及び／又は電力接続２４は、前述したようにＩＣ２２及び／又は遠隔回路５２の一以上の面に結合することができる。
【０１６４】
これら５つの図においては、図１３の説明において述べた理由により図１及び２には図示されなかった電圧調整器モジュール１５４及び／又はデカップリングコンデンサ１５８を含む新しいシステムブロックが導入されている。電圧調整器モジュール１５４及び／又はデカップリングコンデンサ１５８の導入は、ＩＣ２２や遠隔回路５２に信号及び／又は電力を送る各種の代替的な経路の導入により、電圧調整器モジュール３８とデカップリングコンデンサ４２に相乗性（synergy ）を提供する。実線は好ましい経路を示し、破線は代替的経路を示す。この相乗性は、５つの図にそれぞれ適用される。相乗性は、ＩＣ２２、電圧調整器モジュール３８、デカップリングコンデンサ４２に関して前述したのと同様に、遠隔回路５２、電圧調整器モジュール１５４、デカップリングコンデンサ１５８、ＩＣ２２、電圧調整器モジュール３８及びデカップリングコンデンサ４２の仕様に関連している。通常、ＩＣ２２と遠隔回路５２の仕様により、必要な電圧調整器モジュールが１個か２個か、必要なデカップリングコンデンサが１個か２個かが決まる。ＩＣ２２や遠隔回路５２の電圧調整器モジュールやデカップリングコンデンサに対しての物理的近接性が、前述したように、インピーダンスの最小化やその結果の電圧降下の最小化のためのファクタである。したがって、遠隔回路５２とＩＣ２２の仕様によっては、遠隔回路５２がＩＣ２２と電圧調整器モジュール３８及び／又はデカップリングコンデンサ４２を共有することができる。そうでなければ、遠隔回路５２は、それ自身の電圧調整器モジュール１５４及び／又はデカップリングコンデンサ１５８を使用しなければならない。
【０１６５】
電圧調整器モジュール３８、デカップリングコンデンサ４２、電圧調整器モジュール１５４、デカップリングコンデンサ１５８は、コネクタ１１２又は１４０の特定の部分に示されているが、これは単なる例示と図面の明確化のためである。図１１を参照して上に述べたとおり、これらの要素の各々は、コネクタ１１２又は１４０の任意の部分に設けることができる。例としては、図１２Ａ、１２Ｂ及び１２Ｃに示したカバー、ソケット及び／又はフレームが挙げられるが、これらに限定されるものではない。
【０１６６】
図１５は、本発明の好ましい実施形態における、図１３及び１４に示したＩＣ２２と遠隔回路５２の立面図であり、ＩＣ２２は、コネクタ１１２内に設けられた電圧調整器モジュール３８及びデカップリングコンデンサ４２を有し、遠隔回路５２はコネクタ１４０内に設けられた電圧調整器モジュール１５４及びデカップリングコンデンサ１５８を有する。電力分配システム１２は、図２を参照して説明したように、ＩＣ２２に結合しており、これにより、ＩＣ２２に電力を供給する。図２を参照して上に述べたように、高電圧低電流の電力供給に好ましい経路は、導線１１６やＰＣＢトレース１１８によって電源３４から電力接続３６を通って電圧調整器モジュール３８に至り、その後低電圧大電流の電力として導線１１６により電力接続４０を通ってデカップリングコンデンサ４２に至り、その後低電圧大電流の電力として導線１１６により電力接続４４を通ってＩＣ２２に至るものである。また、これに代えて、図２を参照して説明したように、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いることなく、直接、低電圧大電流の電力を導線１１６によって電力接続５４を通ってＩＣ２２に結合してもよい。
【０１６７】
図２を参照して説明したのと同様に、電力分配システム１２は遠隔回路５２に結合し、遠隔回路５２に電力を提供する。電力分配に好ましい経路は、導線１１６やＰＣＢトレース１１８によって電源３４から電力接続３６を通って高電圧低電流の電力として電圧調整器モジュール１５４に至り、その後低電圧大電流の電力として導線１１６によって電力接続１５６を通ってデカップリングコンデンサ１５８に至り、その後、低電圧大電流の電力として導線１１６によって電力接続１６６を通って遠隔回路５２に至るものである。また、これに代えて、図２を参照して説明したのと同様に、電圧調整器モジュール１５４は、デカップリングコンデンサ１５８を用いることなく、直接、低電圧大電流の電力を導線１１６によって電圧調整器モジュール−遠隔回路間電力接続１６０を通って遠隔回路５２に結合してもよい。
【０１６８】
また、電圧調整器モジュール３８は、導線１１６によって電力接続１６２を介してデカップリングコンデンサ１５８に低電圧大電流の電力を送ることができる。あるいは、電圧調整器モジュール３８は、電圧調整器モジュール１５４を用いることなく、導線１１６によって電力接続１６２及び１６０を介して遠隔回路５２に電力を直接送ることもできる。また、デカップリングコンデンサ４２は、電圧調整器モジュール１５４やデカップリングコンデンサ１５８を用いることなく、低電圧大電流の電力を導線１１６によって電力接続１６４を介して遠隔回路５２に直接送ることができる。
【０１６９】
したがって、図１５においては、コネクタ１１２は、電圧調整器モジュール３８のみ、デカップリングコンデンサ４２のみ又は電圧調整器モジュール３８とデカップリングコンデンサ４２の両方を支持してもよい。同様に、コネクタ１４０は、電圧調整器モジュール１５４とデカップリングコンデンサ１５８を両方とも支持しなくてもよいし、あるいは電圧調整器モジュール１５４とデカップリングコンデンサ１５８の一方のみ又は電圧調整器モジュール１５４とデカップリングコンデンサ１５８の両方を支持してもよい。特に好ましい組み合わせは、種々のエンジニアリング上の考慮事項によって決まる。例えば、ＩＣ２２や遠隔回路５２に用いられる回路のタイプ、図７Ａ及び７Ｂの表８４に示した用いるインターフェイスのタイプ、本明細書において述べた熱管理システム１８の好ましい特性等が挙げられるが、これらに限定されるものではない。
【０１７０】
図１６は、本発明の好ましい実施形態における、図１３及び１４に示したＩＣ２２と遠隔回路５２の立面図であり、ＩＣ２２は、導線１１６上に設けられた電圧調整器モジュール３８及びデカップリングコンデンサ４２を有し、遠隔回路５２は導線１１７上に設けられた電圧調整器モジュール１５４及びデカップリングコンデンサ１５８を有する。電力分配システム１２は、図２を参照して説明したようにＩＣ２２に結合しており、これにより、ＩＣ２２に電力を供給する。図２を参照して上に述べたように、高電圧低電流の電力供給に好ましい経路は、導線１１６により電源３４から電力接続３６を通って電圧調整器モジュール３８に至り、その後、低電圧大電流の電力として導線１１６により電力接続４０を通ってデカップリングコンデンサ４２に至り、その後、低電圧大電流の電力として導線１１６により電力接続４４を通ってＩＣ２２に至るものである。また、これに代えて、図２を参照して説明したように、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いることなく、直接、低電圧大電流の電力として導線１１６によって電力接続５４を通ってＩＣ２２に結合してもよい。
【０１７１】
図２を参照して説明したのと同様に、電力分配システム１２は遠隔回路５２に結合し、該遠隔回路５２に電力を提供する。電力分配に好ましい経路は、導線１１７によって電源３４から電力接続３６を通って高電圧低電流の電力として電圧調整器モジュール１５４に至り、その後、低電圧大電流の電力として導線１１７によって電力接続１５６を通ってデカップリングコンデンサ１５８に至り、その後、低電圧大電流の電力として導線１１７によって電力接続１６６を通って遠隔回路５２に至るものである。また、これに代えて、図２を参照して説明したのと同様に、電圧調整器モジュール１５４は、デカップリングコンデンサ１５８を用いることなく、直接、低電圧大電流の電力として導線１１７によって電圧調整器モジュール−遠隔回路間電力接続１６０を通って遠隔回路５２に結合してもよい。
【０１７２】
また、電圧調整器モジュール３８は、導線１１６及び／又は１１７によって電力接続１６２を介してデカップリングコンデンサ１５８に低電圧大電流の電力を送ることができる。あるいは、電圧調整器モジュール３８は、電圧調整器モジュール１５４を用いることなく、導線１１６及び／又は１１７によって電力接続１６２及び１６０を介して遠隔回路５２に電力を直接送ることもできる。
【０１７３】
また、デカップリングコンデンサ４２は、電圧調整器モジュール１５４やデカップリングコンデンサ１５８を用いることなく、低電圧大電流の電力を導線１１６及び／又は１１７によって電力接続１６４を介して遠隔回路５２に直接送ることができる。
【０１７４】
したがって、図１６においては、導線１１６は、電圧調整器モジュール３８のみ、デカップリングコンデンサ４２のみ、又は、電圧調整器モジュール３８とデカップリングコンデンサ４２の両方を支持してもよい。同様に、導線１１７は、電圧調整器モジュール１５４とデカップリングコンデンサ１５８を両方とも支持しなくてもよいし、あるいは、電圧調整器モジュール１５４とデカップリングコンデンサ１５８の一方のみ又は電圧調整器モジュール１５４とデカップリングコンデンサ１５８の両方を支持してもよい。特に好ましい組み合わせは、種々のエンジニアリング上の考慮事項によって決まる。例えば、ＩＣ２２や遠隔回路５２に用いられる回路のタイプ、図７Ａ及び７Ｂの表８４に示した用いるインターフェイスのタイプ、本明細書において述べた熱管理システム１８の好ましい特性等が挙げられるが、これらに限定されるものではない。
【０１７５】
図１７は、本発明の好ましい実施形態における、図１３及び１４に示したＩＣ２２と遠隔回路５２の立面図であり、ＩＣ２２は、ＰＣＢ１１４上に設けられた電圧調整器モジュール３８及びデカップリングコンデンサ４２を有し、遠隔回路５２はＰＣＢ１１４上に設けられた電圧調整器モジュール１５４及びデカップリングコンデンサ１５８を有する。電力分配システム１２は、図２を参照して説明したようにＩＣ２２に結合しており、これにより、該ＩＣ２２に電力を供給する。図２を参照して前述したように、高電圧低電流の電力供給に好ましい経路は、ＰＣＢトレース１１８によって電源３４から電力接続３６を通って電圧調整器モジュール３８に至り、その後、低電圧大電流の電力としてＰＣＢトレース１１８によって電力接続４０を通ってデカップリングコンデンサ４２に至り、その後、低電圧大電流の電力としてＰＣＢトレース１１８と導線１１６によって電力接続４４を通ってＩＣ２２に至るものである。また、これに代えて、図２を参照して説明したように、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いることなく、直接、低電圧大電流の電力としてＰＣＢトレース１１８と導線１１６によって電力接続５４を通ってＩＣ２２に結合してもよい。
【０１７６】
図２を参照して説明したのと同様に、電力分配システム１２は遠隔回路５２に結合し、該遠隔回路５２に電力を提供する。電力供給に好ましい経路は、ＰＣＢトレース１１８によって電源３４から電力接続３６を通って高電圧低電流の電力として電圧調整器モジュール１５４に至り、その後、低電圧大電流の電力としてＰＣＢトレース１１８によって電力接続１５６を通ってデカップリングコンデンサ１５８に至り、その後、低電圧大電流の電力としてＰＣＢトレース１１８と導線１１６によって電力接続１６６を通って遠隔回路５２に至るものである。また、これに代えて、図２を参照して説明したのと同様に、電圧調整器モジュール１５４は、デカップリングコンデンサ１５８を用いることなく、直接、低電圧大電流の電力としてＰＣＢトレース１１８と導線１１６によって電圧調整器モジュール−遠隔回路間電力接続１６０を通って遠隔回路５２に結合してもよい。
【０１７７】
また、電圧調整器モジュール３８は、ＰＣＢトレース１１８によって電力接続１６２を介してデカップリングコンデンサ１５８に低電圧大電流の電力を送ることができる。あるいは、電圧調整器モジュール３８は、電圧調整器モジュール１５４を用いることなく、ＰＣＢトレース１１８と導線１１６とによって電力接続１６２及び１６０を介して遠隔回路５２に電力を直接送ることもできる。また、デカップリングコンデンサ４２は、電圧調整器モジュール１５４やデカップリングコンデンサ１５８を用いることなく、低電圧大電流の電力としてＰＣＢトレース１１８と導線１１６とによって電力接続１６４を介して遠隔回路５２に直接送ることができる。
【０１７８】
したがって、図１７においては、ＰＣＢ１１４は、電圧調整器モジュール３８のみ、デカップリングコンデンサ４２のみ又は電圧調整器モジュール３８とデカップリングコンデンサ４２の両方を支持してもよい。同様に、導線１１７は、電圧調整器モジュール１５４とデカップリングコンデンサ１５８を両方とも支持しなくてもよいし、あるいは、電圧調整器モジュール１５４とデカップリングコンデンサ１５８の一方のみ又は電圧調整器モジュール１５４とデカップリングコンデンサ１５８の両方を支持してもよい。特に好ましい組み合わせは、種々のエンジニアリング上の考慮事項によって決まる。例えば、ＩＣ２２や遠隔回路５２に用いられる回路のタイプ、図７Ａ及び７Ｂの表８４に示した用いるインターフェイスのタイプ、本明細書において述べた熱管理システム１８の好ましい特性等が挙げられるが、これらに限定されるものではない。
【０１７９】
図１８は、本発明の好ましい実施形態における、図１３及び１４に示したＩＣ２２と遠隔回路５２の立面図であり、ＩＣ２２は、導線１１６上に設けられた電圧調整器モジュール３８とコネクタ１１２上に設けられたデカップリングコンデンサ４２とを有し、遠隔回路５２は導線１１７上に設けられた電圧調整器モジュール１５４とコネクタ１４０上に設けられたデカップリングコンデンサ１５８とを有する。電力分配システム１２は、図２を参照して説明したようにＩＣ２２に結合しており、これにより、ＩＣ２２に電力を供給する。図２を参照して上に述べたように、高電圧低電流の電力供給に好ましい経路は、導線１１６によって電源３４から電力接続３６を通って電圧調整器モジュール３８に至り、その後、低電圧大電流の電力として導線１１６によって電力接続４０を通ってデカップリングコンデンサ４２に至り、その後、低電圧大電流の電力として導線１１６によって電力接続４４を通ってＩＣ２２に至るものである。また、これに代えて、図２を参照して説明したように、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いることなく、直接、低電圧大電流の電力として導線１１６によって電力接続５４を通ってＩＣ２２に結合してもよい。
【０１８０】
図２を参照して説明したのと同様に、電力分配システム１２は遠隔回路５２に結合し、遠隔回路５２に電力を提供する。電力供給に好ましい経路は、導線１１６と導線１１７によって電源３４から電力接続３６を通って高電圧低電流の電力として電圧調整器モジュール１５４に至り、その後、低電圧大電流の電力として導線１１７によって電力接続１５６を通ってデカップリングコンデンサ１５８に至り、その後、低電圧大電流の電力として導線１１７によって電力接続１６６を通って遠隔回路５２に至るものである。また、これに代えて、図２を参照して説明したのと同様に、電圧調整器モジュール１５４は、デカップリングコンデンサ１５８を用いることなく、直接、低電圧大電流の電力として導線１１７によって電圧調整器モジュール−遠隔回路間電力接続１６０を通って遠隔回路５２に結合してもよい。
【０１８１】
また、電圧調整器モジュール３８は、導線１１６によって電力接続１６２を介してデカップリングコンデンサ１５８に低電圧大電流の電力を送ることができる。あるいは、電圧調整器モジュール３８は、電圧調整器モジュール１５４を用いることなく、導線１１６によって電力接続１６２、１６０を介して遠隔回路５２に電力を直接送ることもできる。また、デカップリングコンデンサ４２は、電圧調整器モジュール１５４やデカップリングコンデンサ１５８を用いることなく、低電圧大電流の電力を導線１１６によって電力接続１６４を介して遠隔回路５２に直接送ることができる。
【０１８２】
したがって、図１８においては、導線１１６は電圧調整器モジュール３８を支持し、コネクタ１１２はデカップリングコンデンサ４２を支持する。同様に、導線１１７は電圧調整器モジュール１５４を支持し、コネクタ１４０はデカップリングコンデンサ１５８を支持する。
【０１８３】
図１９は、本発明の好ましい実施形態における、図１３又は１４に示したＩＣ２２と遠隔回路５２の立面図であり、ＩＣ２２は、ＰＣＢ１１４上に設けられた電圧調整器モジュール３８とコネクタ１１２上に設けられたデカップリングコンデンサ４２とを有し、遠隔回路５２はＰＣＢ１１４上に設けられた電圧調整器モジュール１５４とコネクタ１４０上に設けられたデカップリングコンデンサ１５８とを有する。電力分配システム１２は、図２を参照して説明したようにＩＣ２２に結合しており、これにより、該ＩＣ２２に電力を供給する。図２を参照して前述したように、高電圧低電流の電力供給に好ましい経路は、好ましくはＰＣＢトレース１１８、あるいは、導線１１６によって電源３４から電力接続３６を通って電圧調整器モジュール３８に至り、その後、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続４０を通ってデカップリングコンデンサ４２に至り、その後、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続４４を通ってＩＣ２２に至るものである。また、これに代えて、図２を参照して説明したように、電圧調整器モジュール３８は、デカップリングコンデンサ４２を用いることなく、直接、低電圧大電流の電力として、好ましくは導線１１６によって電力接続１６２及び４４を通って、あるいは、ＰＣＢトレースと導線１１６により、電力接続５４を通ってＩＣ２２に結合してもよい。
【０１８４】
図２を参照して説明したのと同様に、電力分配システム１２は遠隔回路５２に結合し、該遠隔回路５２に電力を提供する。電力分配に好ましい経路は、好ましくはＰＣＢトレース１１８、あるいは、導線１１６によって電源３４から電力接続３６を通って高電圧低電流の電力として電圧調整器モジュール１５４に至り、その後、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続１５６を通ってデカップリングコンデンサ１５８に至り、その後、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続１６６を通って遠隔回路５２に至るものである。また、これに代えて、図２を参照して説明したのと同様に、電圧調整器モジュール１５４は、デカップリングコンデンサ１５８を用いることなく、直接、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電圧調整器モジュール−遠隔回路間電力接続１６０を通って遠隔回路５２に結合してもよい。
【０１８５】
また、電圧調整器モジュール３８は、好ましくは導線１１６あるいはＰＣＢトレース１１８によって電力接続１６２を介してデカップリングコンデンサ１５８に低電圧大電流の電力を送ることができる。あるいは、電圧調整器モジュール３８は、電圧調整器モジュール１５４を用いることなく、好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続１６２を介して遠隔回路５２に電力を直接送ることもできる。また、デカップリングコンデンサ４２は、電圧調整器モジュール１５４やデカップリングコンデンサ１５８を用いることなく、低電圧大電流の電力として好ましくは導線１１６、あるいは、ＰＣＢトレース１１８によって電力接続１６４を介して遠隔回路５２に直接送ることができる。
【０１８６】
したがって、図１９においては、ＰＣＢ１１４は電圧調整器モジュール３８を支持し、コネクタ１１２はデカップリングコンデンサ４２を支持する。同様に、ＰＣＢ１１４は電圧調整器モジュール１５４を支持し、コネクタ１４０はデカップリングコンデンサ１５８を支持する。
【０１８７】
図１５、１８及び１９において、コネクタに設けられたデカップリングコンデンサ４２は、集積コンデンサ又は複数の個別のコンデンサであり、ＩＣ２２の頂部６８及び／又は側部７２及び７４上の電源コンタクト９２に直接ハンダ付けされる。デカップリングコンデンサ４２は、ＰＣＢトレース１１８を介してＩＣ２２から電力を受けるのではなく、ＩＣ２２上に設けられたコネクタ（図示せず）を介して導線１１６として形成された電力接続２４から電力を受ける。この場合、コネクタ１１２は、デカップリングコンデンサ４２、及び、電源コンタクト９２として形成されたＩＣ電力接続部４６を含み、デカップリングコンデンサ４２と電源コンタクト９２を結合するハンダ、及び、導線１１６とデカップリングコンデンサ４２を結合するコネクタ（図示せず）を含む場合もある。この例においては、コネクタ１１２は、従来のプラスチックカバー等の一体の構造体ではなく、特定の方法で組み立てられた個別の部品の集合を示す。
【０１８８】
図２０は、本発明の好ましい実施形態における、図１１〜１９に示したＩＣ２２の立面図であり、ＩＣ２２は熱管理システム１８と電磁障害（ＥＭＩ）放射制御システム２０とを有する。図２０においては、電力分配システム１２、信号伝達システム１４、信号接続２６、電力接続２４、ＩＣ信号接続部４８、ＩＣ電力接続部４６、並びに、破線１２０、１２２、１２４、１２６、１２８及び１３０は、図の明確化のために図示していないが、これらはより詳細な設計においては含まれるものである。
【０１８９】
熱管理システム１８は、第一ヒートシンク２００を含むか又は第一熱拡散部２０２と第一ファン２０４とを含み、これらは好ましくはＩＣ２２の頂部６８の上方に設けられる。あるいは、熱管理システム１８は、第二ヒートシンク２０６を含むか又は第二熱拡散部２０８と第二ファン２１０とを含み、これらは好ましくはＩＣ２２の底部７０の下方に設けられる。
【０１９０】
第一ヒートシンク２００及び第二ヒートシンク２０６は、図１に示した熱接続２８を介してＩＣ２２から熱が逃げるための経路を提供する。第一ヒートシンク２００及び第二ヒートシンク２０６は、任意の種類の材料で形成することができるが、好ましくは金属製である。第一ヒートシンク２００及び第二ヒートシンク２０６は、ＩＣ２２、熱拡散部２０２及び／又はＰＣＢ１１４と一以上の接触点を有する。第一ヒートシンク２００及び第二ヒートシンク２０６は、任意のタイプの設計とすることができるが、好ましくは、フィン間を空気が通過できる複数のフィンを有する。あるいは、第一ヒートシンク２００及び第二ヒートシンク２０６は、温度によって相が変化する（例えば、液体と気体との間で）材料を内蔵するヒートパイプとして形成することができる。第一ヒートシンク２００及び第二ヒートシンク２０６は、コネクタ１１２、ＰＣＢ１１４又は導線１１６に固定される。第一ヒートシンク２００及び第二ヒートシンク２０６は、好ましくは別々の部品として形成するが、１個の一体化部品として形成することもできる。
【０１９１】
第一熱拡散部２０２及び第二熱拡散部２０８は、それぞれ、ＩＣ２２から第一ヒートシンク２００及び第二ヒートシンク２０６へ熱を伝導する熱伝導経路を提供する。第一熱拡散部２０２及び第二熱拡散部２０８は、任意の種類の材料で形成することができるが、好ましくは金属製であり、あるいは、ゲルやグルー（glue）で形成する。通常、第一熱拡散部２０２及び第二熱拡散部２０８はＩＣ２２と直接接触している。第一熱拡散部２０２及び第二熱拡散部２０８は、好ましくは別々の部品として形成するが、１個の一体化部品として形成することもできる。
【０１９２】
第一ファン２０４及び第二ファン２１０は、熱をそれぞれ第一ヒートシンク２００及び第二ヒートシンク２０６から逃がすために、空気をそれぞれ第一ヒートシンク２００及び第二ヒートシンク２０６を強制的に通すものである。第一ファン２０４及び第二ファン２１０は、それぞれ、第一ヒートシンク２００及び第二ヒートシンク２０６を通して空気の吐き出し及び／又は吸い込みを行うのに適した任意のタイプの設計とすることができる。第一ファン２０４及び第二ファン２１０は、ＰＣＢ１１４、コネクタ１１２又は導線１１６を介して電力を受ける。第一ファン２０４及び第二ファン２１０は、コネクタ１１２、ＰＣＢ１１４及び／又は導線１１６に位置合わせされる及び／又は固定される。第一ファン２０４及び第二ファン２１０は、好ましくは別々の部品として形成するが、１個の一体化部品として形成することもできる。
【０１９３】
第一熱拡散部２０２、第一ヒートシンク２００及び第一ファン２０４は、好ましくは、ＩＣ２２の頂部６８の上方に積み上げ配置で設けられ、ＩＣ２２から熱を放散する。同様に、第二熱拡散部２０８、第二ヒートシンク２０６、第二ファン２１０は、好ましくは、ＩＣ２２の底部７０の下方に積み上げ配置で設けられ、ＩＣ２２から熱を放散する。
【０１９４】
第二熱拡散部２０８は、前述したＩＣとＰＣＢ間の信号及び／又は電源のインターフェイス１３２も提供することができる。この場合、ＩＣとＰＣＢとの間の信号及び／又は電源のインターフェイス１３２は、前述されたように構成されるのに加え、熱拡散部を提供するための熱伝達特性を有するように構成される。したがって、第二熱拡散部２０８がＩＣとＰＣＢとの間の信号及び／又は電源のインターフェイス１３２も提供することは、信号及び／又は電源のインターフェイス機能と熱通路機能のいずれも提供することができ有利である。
【０１９５】
第二熱拡散部２０８は、ＰＣＢ１１４に熱を伝導するか、又は、ＰＣＢビア（via ）、ヒートパイプ等を用いてＰＣＢ１１４を通してＰＣＢ１１４の底部に設けられた第二ヒートシンク２０６に熱を伝達する。第二ファン２１０は第二ヒートシンク２０６を冷却する。コネクタ１１２及び／又はＰＣＢ１１４は、第一ヒートシンク２００、第一熱拡散部２０２、第一ファン２０４、第二ファン２１０、第二ヒートシンク２０６及び第二熱拡散部２０８の内の一以上のための適切な位置合わせ及び／又は取り付け機構を提供する。
【０１９６】
熱グリス（図示せず）を、ＩＣ２２と第一熱拡散部２０２との間、第一熱拡散部２０２と第一ヒートシンク２００との間、ＩＣ２２と第二熱拡散部２０８との間、第二熱拡散部２０８とＰＣＢ１１４との間、及び／又は、第二熱拡散部２０８と第二ヒートシンク２０６との間に用いてもよい。熱グリスは、隣接する部品間の熱伝導率を高める。
【０１９７】
ＥＭＩ放射制御システム２０は、前述したＥＭＩ放射のための経路を示すＥＭＩ接続３０によってＩＣ２２に結合する。ＥＭＩ放射制御システム２０は、ＩＣ２２の一以上の側面に設けることができるが、好ましくは図２０に示すようにＩＣ２２の４つの側面７２及び７４に設ける。ＥＭＩ放射制御システム２０は、任意の適切な導電性材料で形成することができる。例としては、金属、金属被覆プラスチック、可撓性（flex）回路、導電性インク被覆プラスチック等が挙げられるが、これらに限定されるものではない。ＥＭＩ放射制御システム２０は、剛性であってもフレキシブルであってもよい。ＥＭＩ放射制御システム２０の形態、形状、サイズは任意のものとすることができる。好ましくは、ＥＭＩ放射制御システム２０は、適切な位置合わせ及び／又は取り付け機構を提供するコネクタ１１２によって支持される。この場合、ＥＭＩ放射制御システム２０は、コネクタ１１２の内面に設けられるか、コネクタ１１２内に埋め込まれるか又はコネクタ１１２の外面に設けられる。ＥＭＩ放射制御システム２０とコネクタ１１２は、好ましくは、別々の部品として形成され、これらはインサートモールディング、オーバーモールディング、圧入、スナップ、クリップ、接着剤等によって機械的に互いに位置合わせされ固定される。あるいは、これらは単一の部品として一体的に形成される。
【０１９８】
ＥＭＩ放射制御システム２０は、ＥＭＩ接合２１２を介して第一ヒートシンク２００と結合し、ＥＭＩ接合２１４を介して第一熱拡散部２０２と結合することができる。同様に、ＥＭＩ放射制御システム２０は、ＥＭＩ接合２１６を介して第二ヒートシンク２０６と結合し、ＥＭＩ接合２１８を介して第二熱拡散部２０８と結合することができる。ＥＭＩ接合２１２、２１４、２１６及び２１８は、各部品をＥＭＩ放射制御システム２０に電気的に接続するための導電性経路を示す。第一ヒートシンク２００及び／又は第一熱拡散部２０２に向かって放射されたいずれのＥＭＩ放射も、第一熱拡散部２０２及び／又は第一ヒートシンク２００を通り、更にそれぞれＥＭＩ接合２１４及び２１２を通り、ＥＭＩ放射制御システム２０に送られる。したがって、第一熱拡散部２０２及び／又は第一ヒートシンク２００は、ＩＣ２２の頂部６８の上方におけるＥＭＩ放射制御を提供することができ有利である。同様に、第二熱拡散部２０８及び／又はＰＣＢ１１４に向かって放射されたいずれのＥＭＩ放射も、第二熱拡散部２０８及び／又はＰＣＢ１１４を通り、更にそれぞれＥＭＩ接合２１８及び２１６を通り、ＥＭＩ放射制御システム２０に送られる。したがって、第二熱拡散部２０８及び／又はＰＣＢ１１４は、ＩＣ２２の底部７０の下方におけるＥＭＩ放射制御を提供することができ有利である。ＥＭＩ放射制御システム２０は、ＥＭＩ接地経路２２０によって適切な接地電位に電気的に結合される。これにより、ＩＣ２２から放射された好ましくないＥＭＩ放射はすべて、このエリアの他の回路に対する干渉を起こさずに適切に接地され、及び／又は、ＩＣ２２に向かって放射される好ましくないＥＭＩ放射はすべて、ＩＣ２２に対する干渉を起こさずに適切に接地される。
【０１９９】
図２１は、アップライト（upright ）型半導体ダイ５８を有するレベル２の半導体パッケージ６２として形成されたＩＣ２２の断面図である。図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ及び１１に示したように、容量性タイプの信号インターフェイスがＩＣ２２の底部７０上に設けられ、電源コンタクト９２がＩＣ２２の側部７２及び７４に設けられている。このパッケージ６２は好ましくは、本技術分野においてよく知られている低温同時焼成セラミック（「ＬＴＣＣ」）パッケージとして形成される。該ＬＴＣＣパッケージの場合は、図４Ｃに示した半導体パッケージ６２の底面と半導体基板６０は、一部品として一体的に形成される。
【０２００】
半導体基板６０は、信号リードフレーム２２０、電源リードフレーム２２２及び半導体ダイ５８を支持している。信号リードフレーム２２０及び電源リードフレーム２２２は各々、半導体パッケージ６２の内側から半導体パッケージ６２の外側に延在している。各信号リードフレーム２２０は信号パッド２２６及び信号コンタクト９０を有する。信号パッド２２６は、半導体パッケージ６２の内側に、かつ、半導体基板６０の頂部に設けられている。信号コンタクト９０は、図５、９Ｂ及び１１に示すように、半導体パッケージ６２の外側の底部に設けられている。なお、信号コンタクト９０は、図８Ｂを参照して説明したように、半導体パッケージ６２と面一になっている。好ましくは、信号コンタクト９０は、図７Ａ及び７Ｂの表８４に示した容量性タイプの信号接続に用いるように構成された導電性プレートの内の一方を形成する。
【０２０１】
同様に、各電源リードフレーム２２２は電源パッド２２８及び電源コンタクト９２を有する。電源パッド２２８は、半導体パッケージ６２の内側に、かつ、半導体基板６０の頂部に設けられている。電源コンタクト９２は、図５、９Ｃ及び１１に示すように、半導体パッケージ６２の外側の側部７２及び７４に設けられている。好ましくは、電源コンタクト９２は、ＩＣ２２の側部７２に設けられる。しかしながら、電源コンタクト９２はＩＣ２２の側部７４に設けることもできる。なお、電源コンタクト９２は、図８Ａを参照して説明したように、半導体パッケージ６２の外側に突出している。
【０２０２】
半導体ダイ５８は、半導体基板６０上に上向きに設けられており、半導体ダイ５８の頂部２３２は電源パッド及び／又は信号パッド（図示せず）を有し、頂部２３２は半導体基板６０とは反対の側を向いている。
【０２０３】
信号ワイヤボンド２３０は、半導体ダイ５８の頂部２３２上の適切な信号パッドを半導体基板６０の頂部に設けられた対応する信号パッド２２６に接続している。同様に、電力ワイヤボンド２３４は、半導体ダイ５８の頂部２３２上の適切な電源パッドを半導体基板６０の頂部に設けられた対応する電源パッド２２８に接続している。
【０２０４】
ＩＣからＰＣＢへの信号及び／又は電源のインターフェイス１３２は、ＩＣ２２の底部７０に設けられている。好ましくは、インターフェイス１３２は、前述したように、適切な誘電率を有する誘電材料を形成する。好ましくは、インターフェイス１３２は別の部品として形成された後、ＩＣ２２の底部７０に取り付けられる。
【０２０５】
図２２は、フリップ型半導体ダイ５８を有するレベル２の半導体パッケージ６２として形成されたＩＣ２２の断面図である。図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ及び１１に示したように、容量性タイプの信号インターフェイスがＩＣ２２の底部上に設けられ、電源コンタクト９２がＩＣ２２の側部７２及び７４に設けられている。図２２のＩＣ２２は図２１のＩＣ２２と同じであるが、半導体ダイ５８が、半導体設計の分野ではよく知られているように、上下逆向きに半導体基板６０上に設けられている。あるいは、「フリップチップ」としても知られている。フリップチップの向きでは、信号と電力が、アップライトの場合とは異なる方法で信号コンタクト９０と電源コンタクト９２にそれぞれ接続される。
【０２０６】
図２１において半導体基板６０の反対側を向いていた半導体ダイ５８の頂部２３２は、図２２では半導体基板６０の方を向いている。したがって、図２２においては、図２１において、これまでＩＣ２２の頂部２３２と呼んでいたものを、ＩＣ２２の底部２３２と呼ぶことができる。図２２のフリップチップの向きでは、ＩＣ２２の底部２３２上の電源パッド及び／又は信号パッド（図示せず）は半導体基板６０の方を向いている。ＩＣ２２の底部２３２上の信号パッド（図示せず）は、半導体製造の分野ではよく知られている結合技法によって、半導体基板６０の頂部に設けられた対応する信号パッド２２６に電気的に結合される。
【０２０７】
第二の電源リードフレーム２３６は第一の電源パッド２３８と第二の電源パッド２４０を有し、これらは第二の電源リードフレーム２３６の両端部にそれぞれ電気的に接続されている。第一の電源パッド２３８と第二の電源パッド２４０はいずれも、半導体パッケージ６２の内部、かつ、半導体基板６０の頂部に設けられている。第一の電源パッド２３８は、半導体ダイ５８の外側に設けられ半導体ダイ５８には覆われていない。第二の電源パッド２４０は半導体ダイ５８の下に設けられている。好ましくは、電力ワイヤボンド２３４によって、第一の電源パッド２３８は対応する電源パッド２２８に接続されている。しかしながら、第一の電源パッド２３８は、対応する電源パッド２２８と一体的に形成してもよい。また、第一の電源パッド２３８は、対応する電源パッド２２８に溶接されていてもよい。
【０２０８】
図２３は、図２１に示したＩＣ２２の断面図であり、図４Ｃ、５、８Ａ、８Ｂ、１０Ａ、１０Ｂ、１０Ｃ、１１、１２Ｂ及び２０に示したように、ＩＣ２２は、ソケットとして形成されているコネクタ１１２によって支持され、ヒートシンク２００を支持している。図２３のＩＣ２２は、図２１のＩＣ２２について説明したのと同じである。図２３に示されている追加的な要素としては、ソケットとして形成されているコネクタ１１２とヒートシンク２００が挙げられる。
【０２０９】
ＩＣ２２は、図１２Ｂに示したようなソケットとして形成されているコネクタ１１２によって支持されている。ＩＣからＰＣＢへの信号及び／又は電源のインターフェイス１３２は、信号コンタクト９０からコネクタ１１２の底面を横切って延びる湾曲線により図示されている。図２３においては、インターフェイス１３２は、ＩＣ２２とＰＣＢ１１４との間の信号のみを容量的に結合する。これは、電力はＩＣ２２の側部７２又は７４に供給されるためである。好ましくは、インターフェイス１３２は、コネクタ１１２とは別体の部品として又はコネクタ１１２と一体の部品として、コネクタ１１２の底部に支持される。
【０２１０】
ＩＣ２２への電力の供給は、ＩＣ２２の側部７２又は７４に設けられた電源コンタクト９２を介して行われる。好ましくは、電力は、導線１１６として形成された電力接続２４を介してＩＣ２２の側部７２に設けられた電源コンタクト９２に送られる。あるいは、電力は、電力接続２４を介してＩＣ２２の側部７４に設けられた電源コンタクト９２に送られる。この場合の電力接続２４は、ＰＣＢ上のＰＣＢトレース１１８として形成され、かつ、コネクタ１１２により支持されている導線１１６として形成されている。導線１１６は、コネクタ１１２により支持される対応する電力接続２４２を介して電源コンタクト９２に電気的に結合される。コネクタ１１２により支持される電力接続２４２は、金属等の適切な導電性材料で形成されており、ＩＣ２２の電源コンタクト９２に物理的に接触して電気的に接触している。
【０２１１】
ヒートシンク２００は、ＩＣ２２の頂部６８と直接接触して頂部６８の上に設けられている。ヒートシンク２００は、ＩＣ２２から熱を逃がすものである。ヒートシンク２００は、図２０を参照して前述したように、その位置に位置合わせされ、固定される。
【０２１２】
図２４は、アップライト型半導体ダイ５８を有するレベル２の半導体パッケージ６２として形成されたＩＣ２２の断面図である。図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ及び１１に示したように、容量性タイプの信号インターフェイスがＩＣ２２の底部７０上に設けられ、電源コンタクト９２が集積回路の頂部６８に設けられている。図２４のＩＣ２２は図２１のＩＣ２２に関して述べたものと同じであるが、電源コンタクト９２がＩＣ２２の頂部６８に設けられている。
【０２１３】
電源リードフレーム２２２は、電源パッド２２８と電源コンタクト９２とを有し、これらは電源リードフレーム２２２の両端部に接続されている。電源リードフレーム２２２は、半導体基板６０を通り、半導体パッケージ６２の側部７２及び７４内を上に延びて設けられている。電源パッド２２８は、半導体パッケージ６２の内部、かつ、半導体基板６０の頂部に設けられている。電源コンタクト９２は、図５、９Ａ、１０Ａ及び１１に示すように、半導体パッケージ６２の外側に位置し、頂部６８に設けられている。なお、電源コンタクト９２は、図８Ｂを参照して説明したように、半導体パッケージ６２と面一になっている。電力ワイヤボンド２３４が、半導体ダイ５８上の頂部２３２にある適切な電源パッドを対応する電源パッド２２８に接続している。
【０２１４】
図２５は、フリップ型半導体ダイ５８を有するレベル２の半導体パッケージ６２として形成されたＩＣ２２の断面図である。図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ及び１１に示したように、容量性タイプの信号インターフェイスがＩＣ２２の底部７０に設けられ、電源コンタクト９２がＩＣ２２の頂部６８に設けられている。図２５に示したＩＣ２２は、図２２のＩＣ２２について説明したものと図２４のＩＣ２２について説明したものの組み合わせであるが、電源パッド２２８の位置が異なっている。図２５のＩＣ２２は、半導体ダイ５８と電源コンタクト９２を有し、半導体ダイ５８は、図２２を参照して説明したようにフリップチップの向きにあり、電源コンタクト９２は、図２４を参照して説明したようにＩＣ２２の頂部６８に設けられている。電源パッド２２８は、信号パッド２２６と一緒に半導体ダイ５８の下方に設けられており、従来の方法で半導体ダイ５８の底部２３２にある対応する電源パッド（図示せず）に接続されている。
【０２１５】
図２６は、フリップ型半導体ダイ５８を有するレベル１の半導体パッケージとして形成されたＩＣ２２の断面図である。図４Ｂ、５、８Ａ、８Ｂ、１０Ａ、１０Ｂ、１０Ｃ、１１及び２０に示したように、容量性タイプの信号インターフェイスがＩＣ２２の底部７０に設けられ、電源コンタクト９２がＩＣ２２の頂部６８に設けられている。図２６に示したＩＣ２２は、図２２及び２５のＩＣ２２について説明したものと同様であるが、用いる半導体パッケージ６２のタイプが異なっている。図２６においては、半導体ダイ５８は、図２２及び２５を参照して説明したようにフリップチップの向きに半導体基板６０上に設けられている。
【０２１６】
図２２及び２５は各々、図２１を参照して最初に説明したように、半導体ダイ５８を包み込むＬＴＣＣタイプの半導体パッケージ６２を示している。しかしながら、図２６は、封止材料２４２と熱拡散部２０２を組み合わせて形成された半導体パッケージを示している。
【０２１７】
封止材料２４２は、「グラブトップ」としても知られ、液体、ペースト又はゲルの粘度を有する柔軟性の高い（compliant ）材料であり、半導体製造の分野でよく知られているように半導体ダイ５８に直接塗布される。好ましくは、封止材料２４２は半導体ダイ５８の周囲に塗布され、半導体ダイ５８の側面を流れ落ち、半導体基板６０と接触する。あるいは、封止材料２４２は、半導体ダイ５８の頂部及び側面に塗布することもできる。この場合、封止材料２４２の塗布によって半導体ダイ５８が半導体基板６０に対して完全に包み込まれる。
【０２１８】
熱拡散部２０２は、半導体ダイ５８の頂部表面に直接接触して設けられる。熱拡散部は好ましくは、金属等の熱伝導材料として形成される。好ましくは、熱拡散部２０２は、半導体ダイ５８の周縁に置かれた封止材料２４２を乾燥及び固化することによって、あるいは、封止材料２４２の接着性や粘着性によって所定の位置に保持される。この場合、熱拡散部２０２と、封止材料２４２の半導体ダイ５８の周縁への塗布とを組み合わせて、半導体ダイ５８を半導体基板６０に対して完全に包み込む。あるいは、熱拡散部２０２は、半導体基板６０に位置合わせをする及び／又は取り付けることもできる。あるいは、熱拡散部２０２は、半導体ダイ５８の頂部に設けた封止材料２４２により所定の位置に固定することができる。
【０２１９】
図２６においては、半導体基板６０は頂部において電源コンタクト９２を支持している。この場合、半導体パッケージの頂部は、符号６８で表され、熱拡散部２０２の頂部と半導体基板６０の頂部とを含んでいる。
【０２２０】
図２７は、図２６に示したＩＣ２２の断面図であり、図１２Ｂ、１９に更に示されているように、ＩＣ２２は、ソケットとして形成されているコネクタ１１２により支持され、デカップリングコンデンサ４２とヒートシンク２００とを支持している。図２７のＩＣ２２と半導体パッケージ６２は、図２６のＩＣ２２と半導体パッケージ６２について説明したのと同じである。図２７に示されている追加的な要素としては、ソケットとして形成されているコネクタ１１２、ヒートシンク２００及びデカップリングコンデンサ４２が挙げられる。
【０２２１】
デカップリングコンデンサ４２は、第一導電性プレート２４４及び第二導電性プレート２４６を含み、これらは、コンデンサ設計の分野ではよく知られているように、誘電性材料（図示せず）によって離間されており、これにより、デカップリングコンデンサ４２を形成している。デカップリングコンデンサ４２は、ＩＣ２２の頂部６８に、より具体的には熱拡散部２０２の頂部６８に設けられている。
【０２２２】
第一電源コネクタ２５６と第二電源コネクタ２５８がデカップリングコンデンサ４２の両側に設けられており、これにより、電力を電力接続２４からデカップリングコンデンサ４２に電気的に接続するようになっている。電源３４は、電圧調整器モジュール３８を介して電力を第一電源コネクタ２５６に供給する。第二電源コネクタ２５８は、電圧調整器モジュール３８を介して電源３４から電力を受けるか、又は、遠隔回路５２に電力を送る。
【０２２３】
第一電源コネクタ２５６は、第一電源端子２５５と第二電源端子２５７とを含む。第二電源コネクタ２５８は、第一電源端子２５１と第二電源端子２５３とを含む。好ましくは、第一電源コネクタ２５６の第一電源端子２５５と第二電源コネクタ２５８の第一電源端子２５１は、金属の打ち抜き成形、ブランキング（blanking）、成形（forming ）等によって単一ユニットとして第二導電性プレート２４６と一体的に形成される。しかし、これらを別体の部品として形成し、ハンダ付けや溶接等によって第二導電性プレート２４６と電気的に結合してもよい。同様に、第一電源コネクタ２５６の第二電源端子２５７と第二電源コネクタ２５８の第二電源端子２５３は、金属の打ち抜き成形、ブランキング、成形等によって単一ユニットとして第一導電性プレート２４４と一体的に形成される。しかし、これらを別体の部品として形成し、ハンダ付けや溶接等によって第一導電性プレート２４４と電気的に結合してもよい。
【０２２４】
電力接続２４は、電源線２５４と接地線２５２とを含むが、これらは本技術分野でよく知られているものであり、図１を参照して前述されている。電源線２５４は所定の電圧の電位を運び、接地線２５２は接地電位を運ぶ。電源線２５４は電力をデカップリングコンデンサ４２に向かわせ、接地線２５２はデカップリングコンデンサ４２を接地するための戻り経路を提供している。電源線２５４は、第一電源コネクタ２５６の第一電源端子２５５と電気的に結合しているとともに、第二電源コネクタ２５８の第一電源端子２５１と電気的に結合している。接地線２５２は、第一電源コネクタ２５６の第二電源端子２５７と電気的に結合しているとともに、第二電源コネクタ２５８の第二電源端子２５３と電気的に結合している。このような接続では、第一導電性プレート２４４は所定の電圧の電位を保持し、第二導電性プレート２４６は接地電位を保持する。
【０２２５】
デカップリングコンデンサ４２の第一導電性プレート２４４は、一以上の電源部材２５０を含む。該電源部材２５０は、金属の打ち抜き成形、ブランキング、成形等によって第一導電性プレート２４４と形成されるが、電源部材２５０を別体の部品として形成し、ハンダ付けや溶接等によって第一導電性プレート２４４と電気的に結合してもよい。電源部材２５０は、ＩＣ２２上にあり、電位に対応する電源コンタクト９２と電気的に接触している。電源コンタクト９２は、好ましくは、図２７に示したレベル２の半導体パッケージ６２の半導体基板６０の頂部に設けられている。
【０２２６】
デカップリングコンデンサ４２の第二導電性プレート２４６は、一以上の接地部材２４８を含む。該接地部材２４８は、金属の打ち抜き成形、ブランキング、成形等によって第二導電性プレート２４６と形成されるが、接地部材２４８を別体の部品として形成し、ハンダ付けや溶接等によって第二導電性プレート２４６と電気的に結合してもよい。接地部材２４８は、ＩＣ２２上にあり、接地電位に対応する接地コンタクト９２と電気的に接触している。電源コンタクト９２は、好ましくは、図２７に示したレベル２の半導体パッケージ６２の半導体基板６０の頂部に設けられている。
【０２２７】
好ましくは、電源部材２５０と接地部材２４８は、それぞれ、柔軟性の高いばね部材として形成するが、ピンやポスト等の剛性部材として形成することもできる。好ましくは、柔軟性の高いばね部材として形成された電源部材２５０と接地部材２４８とはレッグ部とフット部を有し、レッグ部は半導体ダイ５８から遠ざかる方向に角度が付けられており、フット部は、半導体基板６０から遠ざかる方向の上方に向きを変えて設けられている。あるいは、柔軟性の高いばね部材として形成された電源部材２５０と接地部材２４８とはアーム部を有し、アーム部は内側に半円状又は半楕（だ）円状に巻かれているとともにハンド部を有し、ハンド部は円又は楕円の中心に向けて内方に巻かれている。上方向きのフット部や内側に巻いたハンド部によって、容易で簡便な組み立てのためのハンダ付けのない接続が可能となる。柔軟性の高いばね部材は、ＩＣ２２にかかるＺ軸方向の圧縮力を小さくすることができ有利である。
【０２２８】
ヒートシンク２００は、ＩＣ２２の頂部６８上に設けられている。より具体的には、ヒートシンク２００は、デカップリングコンデンサ４２の頂部６８上に設けられている。熱拡散部２０２は、半導体ダイ５８上の不均一な熱密度を消散させる。ヒートシンク２００は、熱拡散部２０２及び／又はデカップリングコンデンサ４２を介して半導体ダイ５８から熱を伝達させる。
【０２２９】
好ましくは、デカップリングコンデンサ４２は、第一導電性プレート２４４、第二導電性プレート２４６及び誘電材料の中心部を貫通する孔を有し、これにより、ヒートシンク２００を熱拡散部２０２に直接接触させる。この場合、ＩＣ２２から発生した熱の多くは、熱拡散部２０２を介してヒートシンク２００に熱伝導されるが、一部の熱はデカップリングコンデンサ４２を介してヒートシンク２００に熱伝導される。あるいは、デカップリングコンデンサ４２の孔をなくして、ヒートシンク２００がすべての熱をデカップリングコンデンサ４２を介して伝導させるようにすることもできる。更に、ヒートシンク２００は、デカップリングコンデンサ４２の周縁の少なくとも一部分の周りにおいて熱拡散部２０２と直接接触する一以上の領域を有することもできる。
【０２３０】
図２８は、レベル２の半導体パッケージ６２として形成されたＩＣ２２のシステム１０の側面斜視組み立て図である。図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ、１１、１２Ａ、１２Ｂ、１９及び２０に示したように、ＩＣ２２は、二個の部品のカバー及びソケットとして形成されたコネクタ１１２内に支持されており、デカップリングコンデンサ４２及びヒートシンク２００を支持している。コネクタ１１２は、レベル２の半導体パッケージ６２として形成されたＩＣ２２（図２８には図示されていない）と、デカップリングコンデンサ４２と、ＩＣからＰＣＢに対する信号及び／又は電源のインターフェイス１３２（図２８には図示されていない）とを支持している。コネクタ１１２はＰＣＢ１１４上に設けられている。ヒートシンク２００は、コネクタ１１２上に設けられている。図２８には、ファンは詳しくは図示されていないが、通常、ヒートシンク２００の頂部のＢに取り付けられている。
【０２３１】
コネクタ１１２は、図２７に示したものと同じ第一電源コネクタ２５６と第二電源コネクタ２５８とを含む。第一電源コネクタ２５６は、好ましくはエッジカードコネクタとして示されている。第二電源コネクタ２５８は、好ましくはピンコネクタとして示されている。システム１０は、一以上の孔２６０を含み、該孔２６０は好ましくはシステム１０の４つのコーナに設けられる。孔２６０は好ましくは、コネクタ１１２とデカップリングコンデンサ４２を貫通して延びており、これにより、システム１０の位置合わせと固定を機械的に行う。
【０２３２】
図２９は、図２７に示したシステム１０の組み立て体の分解図であり、図２９には、上から下に、ヒートシンク２００、第一電源コネクタ２５６、第二電源コネクタ２５８、コネクタ１１２の上部２６２、第一導電性プレート２４４、第二導電性プレート２４６、コネクタ１１２の中央部２６４、信号コンタクトプレート２６８、ＩＣ２２、ＰＣＢ６４、コネクタ１１２の底部２６６及びＰＣＢ１１４が含まれている。
【０２３３】
ヒートシンク２００は、コネクタ１１２の上部２６２上に設けられている。コネクタ１１２の上部２６２は、第一電源コネクタ２５６と第二電源コネクタ２５８を収容するように一体成形された特徴部を有する。コネクタ１１２の上部２６２の中央領域には貫通孔があり、ヒートシンク２００の底部の中央部分を収容するように構成されている。コネクタ１１２の上部２６２の４つのコーナには４個の孔２６０が設けられている。
【０２３４】
電位を保持する第一導電性プレート２４４は、第二電源コネクタ２５８の第二電源端子２５３と、第一電源コネクタ２５６の第二電源端子２５７と、複数の電源コンタクト２５０とを含む。電源部材２５０は、第一導電性プレート２４４の４つの側部から延在している。第二電源コネクタ２５８の第二電源端子２５３と第一電源コネクタ２５６の第二電源端子２５７は上方に曲がっている。電源部材２５０は下方に曲がっている。第一導電性プレート２４４のコーナ４ヶ所にも４個の孔２６０が設けられている。
【０２３５】
接地電位を保持する第二導電性プレート２４６は、第一電源コネクタ２５６の第一電源端子２５５と、第二電源コネクタ２５８の第一電源端子２５１と、接地部材２４８とを含む。接地コンタクト２４８は、第二導電性プレート２４６の４つの側部から延在している。第一電源コネクタ２５６の第一電源端子２５５と第二電源接続２５８の第一電源端子２５１は上方に曲がっている。接地部材２４８は下方に曲がっている。第二導電性プレート２４６のコーナ４ヶ所にも４個の孔２６０が設けられている。
【０２３６】
好ましくは、第二導電性プレート２４６に保持されている、第一電源コネクタ２５６の第一電源端子２５５と、第一導電性プレート２４４に保持されている、第一電源コネクタ２５６の第二電源端子２５７とは、第一電源コネクタ２５６内では所定のピッチで互いに隣接して交互に配設される。しかしながら、任意の配置とすることもできる。好ましくは、第二導電性プレート２４６に保持されている、第二電源コネクタ２５８の第一電源端子２５１と、第一導電性プレート２４４に保持されている、第二電源コネクタ２５８の第二電源端子２５３とは、第二電源コネクタ２５８内では所定のピッチで互いに隣接して交互に配設される。しかしながら、任意の配置とすることもできる。好ましくは、第二導電性プレート２４６に保持されている電源コンタクト２５０と、第二導電性プレート２４６に保持されている接地コンタクト２４８は、所定のピッチで互いに隣接して交互に配設される。しかしながら、任意の配置とすることができる。
【０２３７】
コネクタ１１２の中央部２６４は、第一電源コネクタ２５６と第二電源コネクタ２５８を収容するように構成された一体成形された特徴部を有する。コネクタ１１２の上部２６２上の一体成形された特徴部と、コネクタ１１２の中央部２６４上の一体成形された特徴部とは、互いに機械的に位置合わせされて嵌められ、これにより、各端子のためのコネクタハウジングを提供する。コネクタハウジングは、第一電源コネクタ２５６と第二電源コネクタ２５８を収容するように構成されている。コネクタ１１２の中央部２６４とコネクタ１１２の上部２６２は、機械的に位置合わせされて嵌められ、これにより、図１２Ａに示したカバーとしても説明した、デカップリングコンデンサ４２のためのハウジングを提供する。コネクタ１１２の中央部２６４の４ヶ所のコーナにも４個の孔２６０が設けられている。
【０２３８】
信号コンタクトプレート２６８は、第二導電性プレート２４６に支持されている、第二電源コネクタ２５８の第一電源端子２５１と、第一導電性プレート２４４に支持されている、第二電源コネクタ２５８の第二電源端子２５３とを、位置合わせし固定する。ＩＣ２２は回路基板６４（インターポーザ基板としても知られている）上に設けられ、ＩＣ製造分野においてはよく知られているように、図４Ｄに示したレベル３のＩＣ２２を形成している。
【０２３９】
コネクタ１１２の底部２６６は、図１２Ｂに示したようなソケット又は図１２Ｃに示したようなフレームを形成し、ＩＣからＰＣＢへの信号及び／又は電力のインターフェイス１３２を支持している。コネクタ１１２の底部２６６は、ＰＣＢ６４をインターフェイス１３２に機械的に位置合わせし固定するように構成されており、これにより、ＰＣＢ６４の底部にある信号コンタクト９０（図示せず）が、好ましくはインターフェイス１３２、あるいは、ＰＣＢ１１４上の対応する信号コンタクトと位置合わせできる。コネクタ１１２の底部２６６の４ヶ所のコーナにも４個の孔２６０が設けられている。
【０２４０】
コネクタ１１２の上部２６２、第一導電性プレート２４４、第二導電性プレート２４６、コネクタ１１２の中央部２６４及びコネクタ１１２の底部２６６の各４ヶ所のコーナにある孔２６０は、各コーナにおいて４本の共通軸に沿って互いに位置合わせされる。
【０２４１】
４ヶ所のコーナの各々で共通軸上に位置合わせされた５個の孔を固定具が貫通して、コネクタ１１２を図２８に示したようなシステム１０の組み立て体として機械的に固定する。あるいは、システム１０の４個の孔と位置合わせされた４個の孔がＰＣＢ１１４を貫通して延び、これにより、システム１０をＰＣＢ１１４に取り付けることができる。固定具は任意のタイプのものとすることができ、例えば、ねじ、熱かしめ（heat stakes ）、ピン、杭、クリップ等が挙げられるが、これらに限定されるものではない。固定具は、コネクタ１１２とは別体の部品として又はコネクタ１１２と一体的に形成される。好ましくは、固定具は４個の別々の部品として形成される。あるいは、固定具は、コネクタ１１２の少なくとも一部分に一体的に形成されたスナップやクリップを形成し、これがコネクタ１１２の少なくとも他の一部分に設けられた嵌め合い部と機械的に係合する。この場合、スナップやクリップとして形成された固定具は、好ましくは、修理や再利用をするために組み立てや分解が容易にできる、システムの組み立て体を作る。しかしながら、システム１０の組み立て体に損傷を与えずには分解できないという意味において恒久的に組み立て状態にあるシステム１０の組み立て体を作ることもできる。
【０２４２】
回路基板１１４は、コネクタ１１２とヒートシンク２００とを支持する。回路基板１１４は、ＩＣ２２とインターフェイスしている他の回路の多くをも支持しているため、通常マザーボードと呼ばれる。基板１１４は、ＩＣ２２上やインターフェイス１３２上の導電性コンタクト９０に対応する複数の導電性コンタクト（図示せず）を含む。また、ＰＣＢは、ＰＣＢ上の導電性コンタクト（図示せず）を、ＩＣ２２がインターフェイスしている他の各種回路に電気的に結合する複数のＰＣＢトレース１１８（図２９では図示せず）も含む。
【０２４３】
なお、図２９には、図２７に示した、デカップリングコンデンサ４２の第一導電性プレート２４４と第二導電性プレート２４６の中央領域にある孔が図示されていない。また、図２９には、図２７に示した熱拡散部２０２も図示されていない。図２９においてはこれら２個の要素がないが、これは、図２７を参照して説明した代替例を示したものである。この例においては、図２９のデカップリングコンデンサ４２が図２７の熱拡散部２０２の機能を実行し、ヒートシンク２００がデカップリングコンデンサ４２の頂部に直接接触している。この代替例については、図３０及び３１を参照しつつ更に説明する。
【０２４４】
図３０は、図２８及び２９に示したシステム１０の組み立て体の断面図を示す。ＰＣＢ１１４はコネクタ１１２を支持している。インターフェイス１３２は、前述したように、ＰＣＢ６４とＰＣＢ１１４との間の信号インターフェイスを提供する。ＰＣＢ６４はＩＣ２２を支持している。デカップリングコンデンサ４２はＩＣ２２の上方に設けられている。デカップリングコンデンサ４２は、熱拡散部の特性を有し、ＩＣ２２の頂部と直接接触しており、これにより、ＩＣ２２の熱をデカップリングコンデンサ４２の構造体を貫通させて放散する。電源部材２４８と接地部材２５０とは、図２７を参照して説明したように、延在しているレッグ部と上方に曲がっているフット部を形成し、ＰＣＢ６４上の対応する電源コンタクト９２（図示せず）と接地コンタクト９２（図示せず）に接触している。ヒートシンク２００はコネクタ１１２の頂部に支持されている。ヒートシンク２００の中央部分は、コネクタ１１２の上部２６２の孔を貫通して延在し、デカップリングコンデンサ４２の頂部と直接接触している。
【０２４５】
図３１は、図２８に示したシステム１０の組み立て体の別の断面図を示す。図３０のシステム１０の組み立て体は図３１のシステム１０の組み立て体と同じであるが、電源コンタクト９２はＩＣ２２の側部（７２及び７４）に設けられており、電源部材２４８と接地部材２５０は内方に巻いているアーム部とハンド部で示されており、信号インターフェイス１３２はＩＣ２２とＰＣＢ１１４との間の信号の結合を容量的に行うための誘電材料を形成している点が異なる。
【０２４６】
ＰＣＢ１１４はコネクタ１１２を支持している。インターフェイス１３２は、ＩＣ２２とＰＣＢ１１４との間に容量性信号インターフェイスを提供する。なお、図３１にはＰＣＢ６４は存在しない。この場合、ＩＣ２２は、個々のコンデンサの一方を形成する信号コンタクト９０（図示せず）を一組有し、ＰＣＢ１１４は、個々のコンデンサの他方を形成する対応する信号コンタクト（図示せず）を一組有する。インターフェイス１３２は、適切な誘電率を有する誘電材料を、対応するＩＣ２２上の信号コンタクトとＰＣＢ１１４上の信号コンタクトの間に提供し、これにより、ＩＣ２２とＰＣＢ１１４との間の容量性信号結合を許容する。
【０２４７】
デカップリングコンデンサ４２はＩＣ２２の上方に設けられている。内方に巻いているアーム部とハンド部を形成している電源部材２４８及び接地部材２５０は、ＩＣ２２の側部７２、側部７４、後方の側部（図示せず）及び前方の側部（図示せず）に設けられている対応する電源コンタクト９２及び接地コンタクト９２と接触している。ヒートシンク２００は、コネクタ１１２の頂部上に支持されており、デカップリングコンデンサ４２と直接的に接触している。
【０２４８】
図３２は、ＩＣを収容するための凹部を有するソケットとしても、ＩＣ上に嵌まるカバーとしても使用することができる両方の性質を有する本発明のコネクタ１１２を示す。このタイプの構成は、図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ、１１、１２Ａ及び１２Ｂに示したレベル２のタイプの半導体パッケージに用いるのに適している。この構成では、コネクタは電源と接続するための外部手段を含む。該手段は、エッジ回路カード、すなわち、基板２５６、２５８として示されており、これらはそれぞれ第一電源コネクタ及び第二電源コネクタとなる。この構成は、電力がＩＣパッケージの側部から該パッケージに供給される場合に適している。コネクタ１１２はデカップリングコンデンサ４２を支持する。該デカップリングコンデンサ４２は好ましくは、別個の電源コンタクト２４８と接地コンタクト２５０とを含むプレートコンデンサの形状をしている。コネクタ１１２は、コネクタ１１２の一部として形成された凹部あるいは空洞部を有し、電源コンタクト２４８と接地コンタクト２５０は、凹部の内側のコネクタ１１２の周囲に設けられている。凹部の形状及び深さはＩＣ２２を収容するのに適したものとなっており、これにより、電源コンタクト２４８と接地コンタクト２５０が、図３４に全体が示されているＩＣ２２上に設けられた電源コンタクト９２及び接地コンタクト９２と位置合わせされて接触することができる。
【０２４９】
コネクタ１１２は、図３１に示したＩＣ２２の頂部を覆うように嵌められる、図１２Ａに概略的に示したようなカバーと考えることもできる。この例では、デカップリングコンデンサ４２はＩＣ２２の頂部６８上に設けられ、電源コンタクト部材２４８と接地コンタクト部材２５０は、ＩＣ２２の各側面に設けられた対応するコンタクト９２と接触する。あるいは、コネクタ１１２は、図１２Ｂに示したようなソケットとして考えることもできる。この場合、コネクタ１１２は、ソケットの内側に設けられた特徴部を示すように上向きに示されている。ソケットの場合、ＩＣ２２は図２３に示すようにコネクタ１１２内に嵌め込まれる。デカップリングコンデンサ４２はＩＣ２２の底部７０の下方に設けられ、電源コンタクト２４８と接地コンタクト２５０は、ＩＣ２２の各側面に設けられた対応する電源コンタクト９２と接触する。この場合、信号は、信号導線によってＩＣ２２の頂部６８を通って伝達される。これは、デカップリングコンデンサ４２によって、信号がコネクタ１１２の底部を通って伝達されることが阻害されるためである。エッジカードコネクタとして示されている第一電源コネクタ２５６及び第二電源コネクタ２５８は、デカップリングコンデンサ４２へ電位及び接地電位を接続する。
【０２５０】
図３３は、別のコネクタ１１２を示す。該コネクタ１１２は、カバーとして形成されており、図４Ｃ、５、８Ａ、８Ｂ、９Ａ、９Ｂ、９Ｃ、１１、１２Ａ及び１２Ｂに示したレベル２の半導体パッケージ６２に用いるのに適している。コネクタ１１２は、図３２に示したものと同じであると考えることができ、コネクタ本体は逆向きになっており、異なるスタイルの電源供給用嵌合部を有している。この実施形態においては、電源と接続するための外側の手段は２個のピンヘッダ２５６、２５８の形で設けられており、各ピンヘッダは導電性のピン２５５、２５７を含む。ピンは、カバーから外側に、すなわち、図３３においては上方に延在している。このタイプの構成では、電力をパッケージにその頂部からもたらすことができる。複数の導電性コンデンサプレートはコネクタ内に形成されている。
【０２５１】
図３４は、本発明の他の実施形態を示す。この図では、電力分配システムは、ＩＣ２２を覆うように嵌められるカバー部材（図示せず）に組み込まれている。この実施形態においては、電力分配システムは、サイズの略等しい少なくとも一対の導電性プレート２４４、２４６を含み、該一対のプレート同士は垂直（Ｚ軸）方向に位置合わせされている。この二枚のプレートは介在誘電体層３００により離間されており、該介在誘電体層３００の誘電率及び／又は厚さは、ＩＣに通常の動作電流やサージ電流を提供するのに十分な電力を蓄積するためのキャパシタンスを提供するように選択される。第二の絶縁層３０２が底部コンデンサプレート２４６の底面に設けられ、該プレートをＩＣから絶縁させる。前述したように、電力分配システムは複数のコンタクト２４８、２５０を含み、該コンタクトは、交互に置かれた電源コンタクトと接地（電源戻り）コンタクトとを含むことができる。これらは、プレート２４４、２４６から外方に、かつ、ＩＣパッケージの側面に沿って延び、好ましくは図示の片持ち梁（はり）状又はベローズ状となっており、ＩＣに形成されたコンタクト３０３と係合する。二枚のプレート２４４、２４６及びコンタクト２４８、２５０は通常、プラスチック等の外側絶縁部材によって包み込まれるかあるいは該部材内に成形される。
【０２５２】
これらコンタクト２４８、２５０は、二枚のプレート２４４、２４６の各々に形成され、ＩＣパッケージと接触している。この実施形態は、ヒートシンク（図示せず）と組み合わせて使用する場合に適しており、このような場合には、両プレート２４４、２４６、介在誘電体層３００及び下方の絶縁層３０２を貫通して延在する開口３０５を設けることができる。ヒートシンクの一部が、この開口３０５を貫通して延在しＩＣ２２の熱発生面と接触するようにすることもできる。いくつかの構成においては、開口に嵌まりＩＣの熱発生面とヒートシンクの間を伸びる熱伝導部材を用いることができる。
【０２５３】
図３５は図３４の断面図であるが、明確化のため下部の絶縁層３０２は図示されていない。この図は、ＩＣ２２とパッケージ１１４と電力分配システムの関係を示している。図３５に示すように、絶縁層３０２はＩＣの上面２２ａに接しており、別の小さな開口３０６が追加の冷却のために設けられている。より明確にするために、図４２にこの断面の端部を示す。コンタクト２４８、２５０が図示のように周囲を取り囲むように設けられており、この配置により、コンタクトのＩＣ２２への係合は、垂直作用線（vertical line of action ）に沿ってではなく水平作用線（horizontal line of action ）に沿って行われるため、挿入や取り外しに必要な力が小さくなる。
【０２５４】
図３６及び３７は、本発明の他の実施形態を示す。この実施形態では、ＩＣの本体の種々の位置に複数の別個の電圧を供給することができる電源分配供給部が組み込まれている。これは、カバー部材に複数の別個のコンデンサを設けることによって達成することができる。該コンデンサは、別個の下方導電性プレート３１０〜３１３として形成されている。各プレートは、間隔３１５を介在させることによって、図３７に最もよく示されるように互いに離間しており、このようなプレートの各々が図示のように別個のコンタクト部材３１６を含んでいる。コンタクト部材３１６は、プレートから外方、かつ、下方に延びて、ＩＣあるいはＩＣパッケージと接触するための所定の位置に至っている。既に述べた実施形態と同様に、別個のプレート３１０〜３１３は、介在誘電体層３００によって、単一の又は複数のセクションに分割された上方コンデンサプレート２４４と離間しており、これにより、システムの下方プレート３１０〜３１３は、介在誘電体層３００によって、上方プレート２４４と垂直方向に離間するとともに、間隔３１５内の空気又は絶縁体によって３１０〜３１３の各プレートが互いにＸ軸方向及びＹ軸方向に離間する。また、下方プレート３１０〜３１３は、これらと組み合わされる対応する別々の上方プレートを有することもでき、コネクタは、図３２の実施形態における一対の容量性プレートを４組支持することになる。
【０２５５】
図３６は、ハウジングあるいはカバー部分１１２に埋め込まれているあるいは包み込まれている複数のプレートのセット（と上方プレート２４４及び介在誘電体３００）を示す。このタイプの構造においては、カバー部分１１２を形成する材料が、下方コンデンサプレート３１０〜３１３の間の間隔３１５を満たす。プレートから延びているプレートコンタクト３１６は、コンタクトのばね作用を過度に制限しないように、カバー部分１１２に部分的に埋め込まれていてもよく、カバー部分に形成された一連のスロット３１６内に設けられてもよい。図３８は、カバー部分１１２に埋め込む前の図３７の電源供給構造部（及び３４の一部）の断面図である。この構造の場合、ＩＣの各部分に異なる電圧（例えば、０．５〔Ｖ〕、１．０〔Ｖ〕、−２．０〔Ｖ〕等）を供給することができる。
【０２５６】
図３９は、本発明の電力分配システムに用いることができる互い違いのコンタクト配置を示す。図３９においては、二枚の導電性プレート２４４、２４６は介在誘電体層３００によって離間されて図示されており、各プレートのコンタクト２４８、２５０は、プレートから略直角に下方に伸びているが、コンタクト２４８、２５０の接触位置は垂直方向において異なっている。図示のように、下方プレート２４６のコンタクト２４８の第一の長さと、上方プレート２４４のコンタクト２５０の第二の長さは等しい。しかしながら、コンタクト２４８のコンタクトアーム部と、コンタクト２５０のコンタクトアーム部は、異なる高さで配設されている。この互い違い配置は、ＩＣやそのパッケージに対するカバー部分１１２の挿入や取り外しに必要な力を減少させるのに役立つ。これは、最初のコンタクト時にＩＣ／パッケージと係合するコンタクトの数が半分になるからである。更に、この配置によって、最初に係合し最後に離れる形態（first mate last break aspect）を電源供給構造において実施することができ、接続中にショートやアークが発生する可能性が少なくなる。
【０２５７】
図４０は、電力分配システムの更に他の実施形態を示し、これは、本発明の原則により構成されている。電力分配システム３７５は三枚のコンデンサプレート３１８、３１９及び３２１を含み、これらは、介在誘電体層３００、３２３により離間されている。上のコンデンサプレート３１８と下のコンデンサプレート３１９は互いに接続されている。この接続は、好ましくは図示のようにそれらの側部で、相互接続部材３２０により行われる。この相互接続部分は、空間、すなわち、隙間３２２により、中央の内部コンデンサプレート３２１と分離され離間されている。３種類のコンタクト２４８、２５０、３２５のセットは、ＩＣやそのパッケージ上の対応するコンタクトと接触するために、電力分配システムの周縁に配設される。この形状とその前の形状の電力分配システムは、一様相においては、その構造により、カバーやソケット等に挿入することができるモジュールとして考えることもできる。この図は、コンタクト２４８、２５０及び３２５の例示的な構成を示しており、これらコンタクトは、長尺、あるいは、片持ち梁状又はベローズ状のアーム部３６０を有している。該アーム部３６０は、下方に曲げられ、やや内方に曲げられ、自由端３６１で終端している。これにより、コンタクトの内側接触アーム部３６２を画定する。このような接触アーム部の各々は、好ましくは、内方に傾斜した接触面３６３を有する。この接触面は、ＩＣ／パッケージの側部との接触のために使用される。
【０２５８】
この実施形態における二枚の外側コンデンサプレートは内側コンデンサプレートの両側に位置するため、これらを使用すると、上側と下側のプレートの表面積が大きくなるため、デカップリングコンデンサの総キャパシタンスが大きくなるという効果がある。言い換えると、この実施形態では、コネクタ本体の水平方向の面積を変えずにキャパシタンス（及びＩＣへの供給電流）を大きくすることができる。したがって、このような構成は、設計者が回路基板に使用できるスペースが限られている場合やＩＣが小さい場合に利用できる。この構成においては、コンデンサプレートは、好ましくは、垂直方向に電源−接地−電源、又は、接地−電源−接地の順に配設される。
【０２５９】
図４１は、ＩＣ２２に上から嵌まるカバー部分１１２内に組み込まれた電力分配システムを示す。カバー部分１１２は明確化のため透視図で描かれており、カバー部分の周縁でどのようにＩＣ／パッケージと係合しているかを見ることができる。
【０２６０】
図４３は、電力分配システムを内部に組み込んだＩＣパッケージ組み立て体の外側を示す。この図では、デカップリングコンデンサ４２がＩＣの上方にカバー部材２６２により保持されている。組み立て体の本体には、組み立て体を回路基板に取り付けるための複数の取り付け孔が形成されている。更に、組み立て体は、デカップリングコンデンサ４２に電力を供給するための外側電源リードと係合するための手段２５６、２５８を有する。
【０２６１】
図４４〜５０は、本発明の他の実施形態を示す。この実施形態では、ＩＣ１３２はソケットタイプのコネクタ１１２内に保持されており、コネクタ１１２にはデカップリングコンデンサ４２が組み込まれている。図示のように、ソケットコネクタ１１２の形状は長方形か正方形であり、ソケットコネクタ１１２は、複数の側壁４０１から形成された本体部４００を有する。複数の側壁４０１は一緒になってその内側に、ＩＣ１３２を収容する中央開口４０２を画定する。該開口４０２は貫通孔とすることができ、この開口４０２内にＩＣが収容され、回路基板上がコンタクト又は端子８９０と接触する（図４６）。デカップリングコンデンサ４２は複数の個別のコンデンサ４０３を含み、各個別のコンデンサ４０３は、同一又は異なる電圧をＩＣ１３２上に設けられた適切なコンタクトに供給する（図示せず）。カバープレート４０４はＩＣをソケットコネクタ１１２内に封止する。コンデンサ４０３は、回路基板４０６上に設けられた電源供給部４０５からトレースによって電源を受ける（図４５）。これら個別のコンデンサをソケットコネクタ内に設けることによって、回路基板４０６上のＩＣ１３２の周りの空間を使用しなくて済む。
【０２６２】
コンデンサ４０３は、ソケットコネクタの側壁４０１に設けられたスロットや開口等の開口４１０に受けられる。コンデンサとしては、接続のために導電性ワイヤリード４１１を利用する図４４〜４８に示したような従来のコンデンサやチップタイプコンデンサ５０５が挙げられる。これらのリード４１１を収容するために、本体部の側壁４０１内には、リードを収容する通路４１２を形成し、これにより、背が低く、かつ、小さなスペースのソケットコネクタの様相を維持することができる（図４８）。本体部の側壁４０１の高さは、ヒートシンク２００等の熱伝達部材を収容する段差の小さな凹部を形成することができる高さとする。このタイプのコネクタは、固定具４１５によって回路基板に固定することができる（図５０）。コンデンサを受けるための開口４１０は、好ましくは、図示のように差し込み口の周縁において互いに離間しているが、これらはＩＣ上の各種電源コンタクトや端子の位置に対応する種々の配置で離間させることもできる。
【０２６３】
図５１〜５４は、本発明の原則により構成された電力分配システム５００の他の好ましい実施形態を示す。この実施形態では、コネクタ１１２はソケット５０１の形状となっており、該ソケット５０１の側壁５０４には複数の分離した開口５０２が形成されている。各開口はチップコンデンサ５０５の形状のデカップリングコンデンサ４２を収容している。この実施形態には、異種の端子あるいはリードの構造を用いることができる。リード５０６は、ワイヤで形成された略Ｕ字状のリードとして示されており、リードの一端はループエンド５０７に、他端５０８は自由端５０９になっている。この自由端は回路基板にハンダ付けされている。ワイヤループリード５０６は、ソケットコネクタ１１２の側壁５０４を貫通しており、ソケットコネクタの製造中に所定の位置に容易に成形することができる。ループエンド５０７は、若干上方に曲げられており、ソケットコネクタに挿入されたＩＣの底部と有効な電気的接触をすることができるようになっている。端子５０６のこの部分が「ループ」となっているという性質によって、ＩＣに対して冗長な回路経路が提供され、端子やコネクタ全体のインダクタンスを下げることができる。リードは、第一の端子、すなわち、電源端子のセットとして機能する。電源端子は、パターン又はアレイ状に配設され、複数の第二の端子、好ましくは非電源端子５５０を取り囲む。非電源端子５５０はコネクタ差し込み口の内部に配設され、ＩＣを下方の回路基板に接続するために用いられる。これら非電源端子５５０としては、ＬＧＡ、ＰＧＡ、ＢＧＡ、スプリングコンタクト等が挙げられる。
【０２６４】
内側支持フレーム５１０はパッケージの一部として設けられており、この内側フレーム５１０はソケットコネクタの側壁内に設けられてＩＣのための支持体を形成している。ワイヤリード５０６のループエンドを収容するために、フレーム５１０には図示のように凹部５１５が設けられている。凹部は、ループエンド５０７を囲んでおり、ＩＣがソケットコネクタの開口に挿入されてＩＣから挿入力を受けると、ループエンドは撓（たわ）むことができる。ワイヤリード５０６は、オーバーオールキャリアストリップ５２０の一部として、打ち抜き成形により低コストで容易に形成することができ、また、ＩＣの位置と適合させるために図示の方向とは異なる方向で形成することもできる。内側フレーム５１０と側壁５０４とは、インサートモールディングやオーバーモールディング等により一体部品として形成でき、これにより、実質的には、内側フレーム５１０をソケットコネクタのハウジングのベースあるいは床部分として機能する。
【０２６５】
図５８は、他の例を示す。この例では、個別のコンデンサ４０３の端子あるいはリード４４が、コネクタ本体部の側壁４０１に設けられたスロット４３０を貫通して延在している。この例においては、リードはコンデンサ４０３の端子に接続され、コンデンサを収容する開口４１０を取り囲む側壁４０１は、コンデンサ４０３とリードをコネクタ本体部の所定の位置に保持するために、余分な材料をそれらに追加するか、コンデンサ４０３とリードの熱かしめを容易にするような構成とされる。あるいは、個別のコンデンサ４０３は、開口４１０を別の材料４４０で密閉することによりあるいはコネクタ本体部内の所定の位置にコンデンサとリードを成形することによって、側壁４０１内に完全に包み込まれるようにすることもできる。
【０２６６】
最後に、図５６及び５７は、図３０に図示したシステムに用いたカバー部材の下方からの斜視図である。この図は、外側支持部材２６２、２６４内にコンデンサプレート２４４、２４６が組み立てられた状態の配置を示している。
【０２６７】
本発明の好ましい実施形態の多くの特徴や特性が明細書に記載され図面に図示されている。明細書の任意の各部に記載されている又は各図面に図示されている特徴や特性はいずれも、明細書の他の部分に記載されている又は同じ図面や他の図面の他の部分に図示されている特徴や特性と組み合わせることができる。例えば、上の記載は電力分配システムについて述べられているが、最適な性能のためのサイズとされた各種コンデンサプレートを用いて信号伝達を行うために本発明を使用できることは分かるであろう。
【０２６８】
本発明の好ましい実施形態を図示し説明してきたが、添付の特許請求の範囲により定義される本発明の精神から離れることなく、各種変形や変更を行うことができることは当業者に明白であろう。
【図面の簡単な説明】
【０２６９】
【図１】本発明の最も広い様相の機能的ブロック図であり、各種システムの様相と集積回路との関係を示している。
【図２】図１のシステムの詳細なブロック図である。
【図３】図２の各システムの様相の代替的な位置及び前記システムの様相間の代替的接続を記載した表である。
【図４】４Ａ、４Ｂ、４Ｃ、４Ｄ及び４Ｅは、それぞれ、図１、２及び３の集積レベル０、１、２、３、４の集積回路及び本発明のパッケージ設計システムの様相の概略図である。
【図５】本発明の原則によるＩＣパッケージ設計の電力接続及び信号接続を示す、図４Ａ〜４Ｅの集積回路の概略図である。
【図６Ａ】ＩＣの異なる面に結合した高周波数信号インターフェイス及び低周波数信号インターフェイスを示す、図５と同様の図である。
【図６Ｂ】集積回路の同一面に結合した対の第一の（高）周波数信号インターフェイス及び第二の（低）周波数信号インターフェイスを示す、図５と同様の図である。
【図７Ａ】集積回路の異なる面に結合した、タイプの異なる第一のタイプの信号インターフェイス及び第二のタイプの信号インターフェイスを示す、図５と同様の図である。
【図７Ｂ】集積回路の同一面に結合した、タイプの異なる第一のタイプの信号インターフェイス及び第二のタイプの信号インターフェイスを示す、図５と同様の図である。
【図８Ａ】半導体パッケージの外側に設けられた信号接続及び／又は電力接続を示す、図４Ｃ及び５の集積回路の概略断面図である。
【図８Ｂ】半導体パッケージと面一に設けられた信号及接続び／又は電力接続を示す、図４Ｃ及び５の集積回路の概略断面図である。
【図８Ｃ】半導体パッケージ内に凹状に設けられた信号接続及び／又は電力接続を示す、図４Ｃ及び５の集積回路の概略断面図である。
【図８Ｄ】半導体パッケージの内側に設けられた信号接続及び／又は電力接続を示す、図４Ｃ及び５の集積回路の概略断面図である。
【図９】集積回路の（ａ）頂部、（ｂ）底部、（ｃ）側部に設けられた信号接続及び／又は電源コンタクトの位置を示す、図５及び８Ａ〜８Ｄに示した集積回路の概略図である。
【図１０】本発明の好ましい実施形態に係るパッケージ設計システムを示す集積回路の（ａ）頂部、（ｂ）底部、（ｃ）側部に設けられた信号コンタクト及び／又は電源コンタクトを有する、図８Ａ、８Ｂ、８Ｃ又は８Ｄ及び５に示す集積回路の平面図である。
【図１１】コネクタ内に設けられた図５の集積回路の概略立面図である。
【図１２Ａ】集積回路のカバーとして形成されたコネクタ内に設けられた図１１の集積回路の概略立面図である。
【図１２Ｂ】集積回路のソケットとして形成されたコネクタ内に設けられた図１１の集積回路の概略立面図である。
【図１２Ｃ】集積回路のフレームとして形成されたコネクタ内に設けられた図１１の集積回路の概略立面図である。
【図１３】コネクタ内又は回路基板上に設けられた遠隔回路と結合している図１１の集積回路の概略立面図である。
【図１４】積み上げ配置で結合されている図１３の集積回路の概略立面図である。
【図１５】図１３又は１４の集積回路及び遠隔回路の概略立面図であり、各回路がコネクタ内に電圧調整器モジュールとデカップリングコンデンサを含む状態を示す。
【図１６】図１３又は１４の集積回路及び遠隔回路の概略立面図であり、各回路が電圧調整器モジュールとデカップリングコンデンサを含む状態を示す。
【図１７】図１３又は１４の集積回路及び遠隔回路の概略立面図であり、各回路が回路基板上に設けられた電圧調整器モジュールとデカップリングコンデンサを含む状態を示す。
【図１８】図１３又は１４の集積回路及び遠隔回路の概略立面図であり、各回路が導線上に設けられた電圧調整器モジュールとコネクタ内に設けられたデカップリングコンデンサを含む状態を示す。
【図１９】図１３又は１４の集積回路及び遠隔回路の概略立面図であり、各回路が回路基板上に設けられた電圧調整器モジュールとコネクタ内に設けられたデカップリングコンデンサを含む状態を示す。
【図２０】熱管理・電磁障害（ＥＭＩ）制御システムと組み合わされた図１１の集積回路の概略立面図である。
【図２１】アップライト型半導体ダイと容量性タイプの信号インターフェイスとを有し、電力がＩＣの側部に供給される、本発明の原則により構成されたレベル２の半導体パッケージの断面図である。
【図２２】フッリプ型半導体ダイを有し、容量性タイプの信号インターフェイスと集積回路の側部に供給される電源を利用する、本発明の原則により構成されたレベル２の半導体パッケージの断面図である。
【図２３】ヒートシンク部材が取り付けられた図２１のＩＣパッケージの断面図である。
【図２４】アップライト型半導体ダイと容量性タイプの信号インターフェイスとを有し、電力がパッケージの側壁に供給される、レベル２の半導体パッケージの断面図である。
【図２５】フリップ型半導体ダイと容量性タイプの信号インターフェイスを有し、電源コンタクトが集積回路の頂部に設けられている、本発明のレベル２の半導体パッケージの断面図である。
【図２６】フリップ型半導体ダイと容量性タイプの信号インターフェイスを有し、電源コンタクトが半導体パッケージの頂部に設けられている、レベル１の半導体パッケージの断面図である。
【図２７】図１２Ｂ及び１９に示したのと同様に、デカップリングコンデンサとヒートシンクの両方を支持するソケットコネクタにより支持される、図２６の集積回路の断面図である。
【図２８】本発明のシステムを組み込んでいるＩＣ組み立て体の斜視図であり、該ＩＣ組み立て体がレベル２の半導体パッケージとして形成され、カバー及びソケットとして形成されデカップリングコンデンサとヒートシンクとを支持するコネクタ内に支持されている状態を示す。
【図２９】図２８のシステム組み立て体の分解図である。
【図３０】線３０−３０に沿った図２８の組み立て体の断面図である。
【図３１】本発明の原則により構成された別のシステム組み立て体の断面図である。
【図３２】コンデンサ構造体に電力を供給する別の手段を示す、ＩＣが図４Ｃに示したレベル２の半導体パッケージとして形成されている、本発明の電源分配部材の別の実施形態を下から見た斜視組み立て図である。
【図３３】電源に接続するための外部手段を有する、図４Ｃに示したレベル２の半導体パッケージに用いる別のシステム組み立て体カバーの斜視図である。
【図３４】本発明のコンデンサ電源分配構造をチップパッケージ上の所定の位置において利用し、ヒートシンクとの連通手段を有するシステム組み立て体の別の実施形態の斜視図である。
【図３５】図３４の線３５−３５に沿った断面図である。
【図３６】ＩＣに様々なレベルの電力を供給するのに有用な、本発明の電力分配システムに用いられるコンデンサ構造の別の実施形態を下から見た斜視図である。
【図３７】明確化のためにカバーを外し異なる角度から見た、図３６と同様の図である。
【図３８】図３７のコンデンサ構造体の線３８−３８に沿った断面図である。
【図３９】本発明の原則により構成された、互い違いの電源リードが延びているコンデンサ構造体の別の実施形態の部分的な端面図である。
【図４０】三枚以上のコンデンサプレートの使用を示す、本発明の原則により構成された電力分配構造体の別の実施形態のコーナを拡大した詳細斜視図である。
【図４１】ＩＣに設けられたハウジング（明確化のため透視的に示されている）に収容されている、本発明の電力分配部材の斜視図である。
【図４２】図３５の断面の端面図である。
【図４３】本発明の原則により構成されたコネクタ構造体の斜視図である。
【図４４】ＩＣを支持するハウジング内に設けられた複数の個別の電源コンデンサを利用している、本発明の原則により構成された別の電力分配システムの分解図である。
【図４５】各種部品が回路基板上に一体的に組み立てられている、図４４と同様の図である。
【図４６】線４６−４６に沿った図４５の組み立て体の断面図である。
【図４７】ＩＣ及び組み立て体の上の所定の位置にヒートシンク部材が置かれている、図４５の組み立て体の斜視図である。
【図４８】図４５の組み立て体の中に用いられている個別のコンデンサを示す、該組み立て体の部分拡大詳細図である。
【図４９】線４９−４９に沿った図４７のコネクタ組み立て体の断面図である。
【図５０】図４５の組み立て体を所定の位置に保持するための手段を示す、該組み立て体のコーナの拡大詳細図である。
【図５１】ＩＣと個別のコンデンサの両方に接触するワイヤコンタクトの使用を示す、本発明の原則により構成されたソケットコネクタの別の構成の拡大詳細図である。
【図５２】図５１のコネクタ組み立て体の斜視図である。
【図５３】図５２のコネクタ組み立て体の内部領域「Ａ」の拡大詳細断面図である。
【図５４】図５２のコネクタ組み立て体内における個別のコンデンサの配置を示す、該組み立て体の一部の詳細分解図である。
【図５５】図５２のコネクタ組み立て体に用いられるリードを含むキャリアストリップの斜視図である。
【図５６】図３０に示したシステムに用いられるカバー部材を下から見た斜視図である。
【図５７】図３０に示したシステムに用いられるカバー部材を下から見た斜視図である。
【図５８】本発明のコネクタ内に個別のコンデンサを設ける別の方法を示す拡大詳細図である。

Claims (30)

  1. 集積回路用ソケットであって、
    集積回路を回路基板上の所定位置に保持するためのソケットハウジングであって、前記集積回路を収容するための差し込み口を設けた電気的に絶縁性の本体部を備え、前記ソケットハウジング内に前記差し込み口を協働して画定する複数の壁部材を更に含むソケットハウジングと、
    前記集積回路が前記差し込み口内の所定の位置にあるときに前記集積回路に電力を供給するための、前記ソケットハウジングと一体化された電力リザーバと、
    前記集積回路と接触して電力を前記電力リザーバから前記集積回路へ運ぶ、前記ソケットハウジングによって支持された複数の第一導電性端子であって、前記集積回路上の導電性トレースと接触するためにその第一端部に配設された接触部と、その第二端部に配設されたテール部とを備え、端子接触部が前記差し込み口内に延び、端子テール部が前記ソケットハウジングから延出している端子とを有するソケット。
  2. 前記電力リザーバは、前記ソケットハウジング内に支持された複数の個別のコンデンサを含む、請求項１に記載のソケット。
  3. 前記個別のコンデンサはチップコンデンサを含む、請求項２に記載のソケット。
  4. 前記第一端子は、前記端子接触部と端子テール部を相互接続する本体部を含み、該本体部は前記ハウジングの壁を貫通して延在している、請求項２に記載のソケット。
  5. 前記ソケットハウジングの差し込み口は、前記ソケットハウジングが前記回路基板に取り付けられたときに該回路基板の方向に開口する、請求項１に記載のソケット。
  6. 前記ソケットハウジングは、該ソケットハウジングが前記回路基板に取り付けられたときに該回路基板と対向する絶縁性のベース部を含む、請求項２に記載のソケット。
  7. 前記差し込み口の前記ベース部に配置されるとともに前記第一端子から離間された複数の第二導電性端子を更に含み、該第二導電性端子の各々は、前記集積回路上の対向する導電性リードと接触するために前記差し込み口内に配設された接触部と、前記ソケットを前記回路基板に終端させるために前記ベース部から延出するテール部とを含む、請求項６に記載のソケット。
  8. 前記ソケットハウジングの壁は、前記差し込み口を取り囲むとともに、前記ソケットハウジングのベース部から上方に延在し、前記ソケットの壁は所定の厚さを有し、複数の凹部が前記壁内に配設され、各凹部が少なくとも１個の前記個別のコンデンサを収容する、請求項６に記載のソケット。
  9. 前記ソケットハウジングは４つの壁を含み、各壁は１個の個別のコンデンサを収容した少なくとも一つの凹部を含む、請求項２に記載のソケット。
  10. 前記個別のコンデンサは前記壁内において互いに等間隔で離間されている、請求項９に記載のソケット。
  11. 前記電力リザーバは、前記ソケットハウジングの本体内に配設された複数の凹部内に収容された複数の個別のコンデンサを含み、前記端子は、前記接触部とテール部を相互接続する本体部を含み、端子本体部が前記凹部内に配設されて、前記個別のコンデンサと接触する、請求項２に記載のソケット。
  12. 前記電力リザーバは、前記ソケットハウジングの壁内に形成された複数の個別のコンデンサを含み、該個別のコンデンサが前記第一端子に電気的に接触し、これにより、該第一端子が前記集積回路に電力を供給する、請求項１に記載のソケット。
  13. 前記第一端子は、前記ソケットの端子アレイの外側境界を画定し、該端子アレイは、前記ソケットハウジング内でかつ端子アレイの外側境界内に配設された、非電力端子である複数の第二端子を更に含む、請求項９に記載のソケット。
  14. 前記非電力端子は、本質的にピングリッドアレイ端子、ランドグリッドアレイ端子及びボールグリッドアレイ端子から成る群から選択される、請求項１３に記載のソケット。
  15. 前記第一端子の各々はＵ字状であり、その一端に閉じたループを備え、他端に開いたループを備える、請求項１に記載のソケット。
  16. 前記第一端子の各々は、所定の長さの導電材料から形成されるとともに、前記端子の２つの離間した電気経路を画定するためにＵ字状に成形されており、前記第一端子の接触部は閉じたループを含み、前記第一端子のテール部は２つの自由端を含む、請求項１に記載のソケット。
  17. 前記コンデンサは前記ソケットハウジングの本体部と一緒に形成されている、請求項２に記載のソケット。
  18. 集積回路を回路基板へ取り付けるための電力デカップリングコネクタであって、集積回路は対向する上面と底面を備えた画定された形状を有し、該底面は、前記集積回路との間で電気信号と電力を伝導するための複数の導電性トレースを含み、デカップリングコネクタは、
    前記回路基板へ取り付けるためのベースを備えるとともに、前記集積回路を収容するための差し込み口を形成した本体部を有する絶縁性のコネクタハウジングと、
    前記コネクタハウジング内に配設された前記集積回路に電力を供給する手段であって、複数のコンデンサを含み、該コンデンサの各々が前記集積回路にそれを動作させるための所定の量の電力を供給することができ、これにより、前記回路基板上に前記集積回路に近接して個別の電源を取り付ける必要性をなくした電力供給手段と、
    前記コネクタハウジングによって支持されるとともに前記コンデンサに接続された複数の導電性電力端子であって、該端子は、前記集積回路の導電性トレースの選択されたものと接触するために前記差し込み口内に延在する接触部と、前記回路基板上の電力トレースに終端するために前記コネクタハウジングから延在するテール部とを含む端子とを有する電力デカップリングコネクタ。
  19. 前記コネクタハウジングの本体部は、前記コンデンサを収容する複数の凹部を含む、請求項１８に記載の電力デカップリングコネクタ。
  20. 前記コンデンサは前記凹部内において熱かしめされている、請求項１９に記載の電力デカップリングコネクタ。
  21. 前記コンデンサは前記コネクタハウジングの本体部とともに形成されている、請求項１８に記載の電力デカップリングコネクタ。
  22. 前記コネクタハウジングの本体部の差し込み口内に配設された複数の導電性非電力端子を更に含む、請求項１８に記載の電力デカップリングコネクタ。
  23. 前記電力端子は前記非電力端子の側部に位置する、請求項２２に記載の電力デカップリングコネクタ。
  24. 前記非電力端子は、本質的にピングリッドアレイ端子、ランドグリッドアレイ端子及びボールグリッドアレイ端子から成る群から選択される、請求項２２に記載の電力デカップリングコネクタ。
  25. 前記コンデンサはチップコンデンサを含む、請求項１８に記載の電力デカップリングコネクタ。
  26. 前記電力端子は、各端子のために一対の離間した導電性部分を提供するためにＵ字状である、請求項１８に記載の電力デカップリングコネクタ。
  27. 本体部内に複数の電力及び非電力回路を含む集積回路（ＩＣ）へ電源から電力を運ぶ電力伝送コネクタであって、ＩＣの本体部には、前記電力及び非電力回路に至る複数の導電性部分が配設されており、前記コネクタは、
    回路基板へ取り付けるための取り付け面と、前記ＩＣを載置するＩＣ受け面とを備え、該ＩＣ受け面に前記ＩＣの少なくとも一部を収容する大きさの凹部を設けた絶縁性のコネクタ本体部と、
    コネクタ本体部によって支持された複数の導電性の第一端子であって、各端子は、前記コネクタ本体部の凹部内に前記ＩＣの電力導電性部分と対向するように延在した第一端部と、前記コネクタ本体部から延出する反対側の第二端部とを備えた端子と、
    前記コネクタ本体部内に配設された前記集積回路の電力回路に電力を供給するための、前記第一端子の各々に接続された電力供給手段とを有する電力伝送コネクタ。
  28. 前記電力供給手段は、前記コネクタ本体部内に配設されるとともに前記端子に接続された複数の個別のコンデンサを含む、請求項２７に記載の電力伝送コネクタ。
  29. 前記コネクタ本体部は、前記凹部に近接して前記コネクタ本体部内に形成された複数のキャビティを更に含み、該キャビティの各々が少なくとも１個の個別のコンデンサを含む、請求項２８に記載の電力伝送コネクタ。
  30. 前記コネクタハウジングの本体部によって支持された複数の導電性の第二端子を更に含み、該第二端子は、前記コネクタ本体部の凹部内に前記ＩＣの非電力導電性部分と対向するように延在した第一の端部と、前記コネクタを前記回路基板に取り付けたときに該回路基板上に配設された導電性部分と対向するように前記コネクタ本体部から延出する反対側の第二端部とを備える、請求項２６に記載の電力伝送コネクタ。
JP2003539407A 2001-09-26 2002-09-26 ソケット Expired - Fee Related JP4050700B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32510701P 2001-09-26 2001-09-26
PCT/US2002/030592 WO2003037054A1 (en) 2001-09-26 2002-09-26 Power delivery system for integrated circuits utilizing discrete capacitors

Publications (2)

Publication Number Publication Date
JP2005508066A true JP2005508066A (ja) 2005-03-24
JP4050700B2 JP4050700B2 (ja) 2008-02-20

Family

ID=23266471

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2003539407A Expired - Fee Related JP4050700B2 (ja) 2001-09-26 2002-09-26 ソケット
JP2003531778A Expired - Fee Related JP4133819B2 (ja) 2001-09-26 2002-09-26 集積回路用電力分配システムの熱管理
JP2003537382A Expired - Fee Related JP4150670B2 (ja) 2001-09-26 2002-09-26 コンデンサを備えた集積回路用電力分配コネクタ
JP2003531522A Pending JP2005505126A (ja) 2001-09-26 2002-09-26 集積回路用電力分配及び他のシステム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2003531778A Expired - Fee Related JP4133819B2 (ja) 2001-09-26 2002-09-26 集積回路用電力分配システムの熱管理
JP2003537382A Expired - Fee Related JP4150670B2 (ja) 2001-09-26 2002-09-26 コンデンサを備えた集積回路用電力分配コネクタ
JP2003531522A Pending JP2005505126A (ja) 2001-09-26 2002-09-26 集積回路用電力分配及び他のシステム

Country Status (7)

Country Link
US (4) US6936917B2 (ja)
EP (2) EP1433370B1 (ja)
JP (4) JP4050700B2 (ja)
CN (4) CN1288948C (ja)
AU (1) AU2002343431A1 (ja)
DE (1) DE60204032T2 (ja)
WO (4) WO2003028095A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200120A (ja) * 2007-02-16 2008-09-04 Tohoku Univ 不整脈信号の検出方法、不整脈信号検出装置および除細動装置

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117717B (fi) * 1999-07-09 2007-01-31 Ciba Sc Holding Ag Pintaliimakoostumus
US6936917B2 (en) * 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
US6780057B2 (en) * 2001-12-21 2004-08-24 Intel Corporation Coaxial dual pin sockets for high speed I/O applications
WO2003073250A2 (en) * 2002-02-25 2003-09-04 Molex Incorporated Electrical connector equipped with filter
US6731493B2 (en) * 2002-03-28 2004-05-04 Intel Corporation Low impedance inter-digital capacitor and method of using
US6862184B2 (en) * 2002-06-27 2005-03-01 Intel Corporation High performance microprocessor power delivery solution using flex connections
WO2004029858A1 (en) * 2002-09-25 2004-04-08 Koninklijke Philips Electronics N.V. Connector for chip-card
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
KR100488518B1 (ko) * 2002-11-14 2005-05-11 삼성전자주식회사 반도체 장치의 방열 시스템
TWI278273B (en) * 2002-12-13 2007-04-01 Arima Computer Corp Heat dissipation device for electronic component
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
US6809417B1 (en) * 2003-04-07 2004-10-26 Fairchild Semiconductor Corporation Power circuitry with a thermionic cooling system
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US6916181B2 (en) 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7495322B2 (en) * 2003-05-26 2009-02-24 Panasonic Electric Works Co., Ltd. Light-emitting device
US6869290B2 (en) 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
JP2005012004A (ja) * 2003-06-19 2005-01-13 Mitsumi Electric Co Ltd 半導体集積回路装置
US6956387B2 (en) * 2003-08-15 2005-10-18 Intel Corporation Socket connection test modules and methods of using the same
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7581124B1 (en) 2003-09-19 2009-08-25 Xilinx, Inc. Method and mechanism for controlling power consumption of an integrated circuit
US7504854B1 (en) 2003-09-19 2009-03-17 Xilinx, Inc. Regulating unused/inactive resources in programmable logic devices for static power reduction
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7549139B1 (en) 2003-09-19 2009-06-16 Xilinx, Inc. Tuning programmable logic devices for low-power design implementation
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US6979784B1 (en) * 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
US20080142369A1 (en) * 2003-12-31 2008-06-19 Microfabrica Inc. Integrated Circuit Packaging Using Electrochemically Fabricated Structures
US20060134831A1 (en) * 2003-12-31 2006-06-22 Microfabrica Inc. Integrated circuit packaging using electrochemically fabricated structures
US7115988B1 (en) * 2004-01-21 2006-10-03 Altera Corporation Bypass capacitor embedded flip chip package lid and stiffener
ES2350007T3 (es) * 2004-02-12 2011-01-14 Askoll Holding S.R.L. Componente electrónico discreto y método de ensamblaje relacionado.
JP2005286305A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp 光半導体装置
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7383632B2 (en) 2004-03-19 2008-06-10 Neoconix, Inc. Method for fabricating a connector
JP4552524B2 (ja) * 2004-06-10 2010-09-29 パナソニック株式会社 複合型電子部品
US20060016994A1 (en) * 2004-07-22 2006-01-26 Suresh Basoor System and method to prevent cross-talk between a transmitter and a receiver
US7262951B2 (en) * 2004-09-27 2007-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits
US20160170456A9 (en) * 2004-09-30 2016-06-16 Intel Corporation Power management integrated circuit
US7315463B2 (en) * 2004-09-30 2008-01-01 Intel Corporation Apparatus and method for multi-phase transformers
US7425760B1 (en) * 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
US7498839B1 (en) 2004-10-22 2009-03-03 Xilinx, Inc. Low power zones for programmable logic devices
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7235875B2 (en) * 2004-12-09 2007-06-26 International Business Machines Corporation Modular heat sink decoupling capacitor array forming heat sink fins and power distribution interposer module
US20060171527A1 (en) * 2004-12-30 2006-08-03 Mills Michael J Switched supply coupling for driver
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
US8416556B2 (en) * 2005-05-02 2013-04-09 Conti Temic Microelectronic Gmbh Power capacitor
ATE512446T1 (de) * 2005-05-02 2011-06-15 Epcos Ag Modul der leistungselektronik umfassend einen kondensator
US7408780B2 (en) * 2005-06-14 2008-08-05 International Business Machines Corporation Compliant thermal interface structure utilizing spring elements with fins
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US20060289887A1 (en) * 2005-06-24 2006-12-28 Jabil Circuit, Inc. Surface mount light emitting diode (LED) assembly with improved power dissipation
US7504808B2 (en) 2005-06-30 2009-03-17 Intel Corporation Multiphase transformer for a multiphase DC-DC converter
JP5181415B2 (ja) * 2005-09-30 2013-04-10 富士通株式会社 電気部品の電源ピンへの給電装置
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP4366352B2 (ja) * 2005-10-19 2009-11-18 富士通テン株式会社 電子装置
TWI324378B (en) * 2005-10-21 2010-05-01 Freescale Semiconductor Inc Method of making semiconductor package with reduced moisture sensitivity
US7498835B1 (en) 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7345944B1 (en) 2006-01-11 2008-03-18 Xilinx, Inc. Programmable detection of power failure in an integrated circuit
US20070206363A1 (en) * 2006-03-01 2007-09-06 Wetherill Associates, Inc., Corporation Of The State Of Delaware Voltage regulator with welded lead frame connectors and method of making
TWM302140U (en) * 2006-04-10 2006-12-01 Hon Hai Prec Ind Co Ltd Electrical connector assembly
TW200743268A (en) * 2006-05-02 2007-11-16 Hon Hai Prec Ind Co Ltd Electrical connector
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US7837455B2 (en) * 2006-07-28 2010-11-23 Ethicon, Inc. Apparatus and method for making suture packages
US7514684B2 (en) * 2006-08-28 2009-04-07 L-3 Communications Corporation Surface mounted infrared image detector systems and associated methods
US20080145977A1 (en) * 2006-12-18 2008-06-19 Xiang Yin Zeng Increasing the resistance of a high frequency input/output power delivery decoupling path
US7344383B1 (en) * 2006-12-27 2008-03-18 Intel Corporation Split socket optical interconnect
CN200994225Y (zh) * 2006-12-29 2007-12-19 帛汉股份有限公司 电路基板结构
US7675160B2 (en) * 2006-12-29 2010-03-09 Intel Corporation Individual sub-assembly containing a ceramic interposer, silicon voltage regulator, and array capacitor
US20080157343A1 (en) * 2006-12-29 2008-07-03 Sriram Dattaguru Ceramic interposer with silicon voltage regulator and array capacitor combination for integrated circuit packages
US20080186650A1 (en) * 2007-02-03 2008-08-07 Benjamin Beker Decoupling Capacitor with Controlled Equivalent Series Resistance
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
US7728771B2 (en) * 2007-07-03 2010-06-01 Northrop Grumman Systems Corporation Dual band quadpack transmit/receive module
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
DE102007049523A1 (de) * 2007-10-15 2009-04-16 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG System für die Prozessautomatisierung mit einer Vielzahl von intelligenten Sensoren und ein Verfahren zur Kalibrierung der Sensoren
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device
TWI380419B (en) * 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
US20100187910A1 (en) * 2008-01-29 2010-07-29 Alexander Brengauz Method and system for wireless delivery of power and control to a miniature wireless apparatuses
US20090194434A1 (en) * 2008-02-04 2009-08-06 Kevin Ellis Unit dose packaging system with reusable electronics component
US20090194452A1 (en) * 2008-02-04 2009-08-06 Christopher Hession Unit dose packaging system with reusable electronics component
WO2009107303A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法
JP5479703B2 (ja) * 2008-10-07 2014-04-23 株式会社東芝 半導体装置及びその製造方法
US20100237462A1 (en) * 2009-03-18 2010-09-23 Benjamin Beker Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
US8787022B2 (en) * 2009-07-24 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing the same
KR20110028999A (ko) * 2009-09-14 2011-03-22 삼성전자주식회사 이종의 커넥터를 선택적으로 적용할 수 있는 메모리 장치
KR101051576B1 (ko) * 2009-09-15 2011-07-22 삼성전기주식회사 최적화된 전장용 파워패키지
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8079849B2 (en) * 2010-05-11 2011-12-20 Tyco Electronics Corporation Socket connector assembly with compressive contacts
US8823405B1 (en) 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
US8536935B1 (en) 2010-10-22 2013-09-17 Xilinx, Inc. Uniform power regulation for integrated circuits
KR101797106B1 (ko) 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
TWI433617B (zh) * 2010-11-08 2014-04-01 Delta Electronics Inc 電路板
US8590387B2 (en) * 2011-03-31 2013-11-26 DePuy Synthes Products, LLC Absolute capacitive micro pressure sensor
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
JP2013026160A (ja) * 2011-07-25 2013-02-04 Alps Electric Co Ltd 電子部品用ソケット
KR101879907B1 (ko) * 2011-09-15 2018-08-16 키사, 아이엔씨. 유전체 매체와의 무선 통신
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US8862802B2 (en) 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US9449756B2 (en) 2013-05-02 2016-09-20 Bedrock Automation Platforms Inc. Electromagnetic connectors
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US11967839B2 (en) 2011-12-30 2024-04-23 Analog Devices, Inc. Electromagnetic connector for an industrial control system
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
TWI483489B (zh) * 2012-03-07 2015-05-01 Hon Hai Prec Ind Co Ltd 電連接器及其組合
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
JP5890252B2 (ja) * 2012-05-30 2016-03-22 日本航空電子工業株式会社 電気コネクタ
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
KR101966250B1 (ko) * 2012-09-12 2019-04-05 삼성전자주식회사 무선 전력 전송의 영향을 받는 디바이스의 공진주파수 제어 장치 및 이의 방법
DE102012112389A1 (de) * 2012-12-17 2014-06-18 Aptronic Ag Elektrische Baugruppe zur Montage auf einer Hutschiene
TWI506273B (zh) * 2013-01-09 2015-11-01 Giga Byte Tech Co Ltd 電子元件測試治具及測試方法
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9338918B2 (en) * 2013-07-10 2016-05-10 Samsung Electronics Co., Ltd. Socket interposer and computer system using the socket interposer
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system
USD721706S1 (en) * 2013-08-06 2015-01-27 Bedrock Automation Platforms Inc. Input output module for an industrial control system
USD758978S1 (en) 2013-08-06 2016-06-14 Bedrock Automation Platforms, Inc. Backplane for an industrial control system (ICS)
USD721707S1 (en) * 2013-08-06 2015-01-27 Bedrock Automation Platforms Inc. Communications control module for an industrial control system
CN104933837A (zh) * 2014-03-21 2015-09-23 鸿富锦精密工业(武汉)有限公司 散热器报警装置
US8929169B1 (en) * 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
US9536805B2 (en) * 2014-07-03 2017-01-03 Qualcomm Incorporated Power management integrated circuit (PMIC) integration into a processor package
WO2016069018A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Server device with capacitive circuit
US9419624B2 (en) 2014-11-12 2016-08-16 Xilinx, Inc. Power management system for integrated circuits
US9439278B2 (en) 2014-12-12 2016-09-06 Deere & Company Film capacitor having a package for heat transfer
TWI557857B (zh) * 2015-01-22 2016-11-11 台達電子工業股份有限公司 功率模組之封裝結構
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
CN104881984B (zh) * 2015-05-28 2020-05-22 乐鑫信息科技（上海）股份有限公司 一种触摸式可交互Wi-Fi物联网控制设备
US9438225B1 (en) 2015-06-11 2016-09-06 Applied Micro Circuits Corporation High efficiency half-cross-coupled decoupling capacitor
CN107534029B (zh) * 2015-07-31 2021-11-26 慧与发展有限责任合伙企业 多芯片模块
CN108713354B (zh) * 2016-03-03 2020-12-11 株式会社村田制作所 探针卡用层叠布线基板以及具备它的探针卡
JP2017208481A (ja) * 2016-05-19 2017-11-24 株式会社オートネットワーク技術研究所 電源装置およびその製造方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US11407634B2 (en) 2016-09-12 2022-08-09 MEMS Drive (Nanjing) Co., Ltd. MEMS actuation systems and methods
US11261081B2 (en) 2016-09-12 2022-03-01 MEMS Drive (Nanjing) Co., Ltd. MEMS actuation systems and methods
WO2018049175A1 (en) * 2016-09-12 2018-03-15 Mems Drive, Inc. Mems actuation systems and methods
US10861803B1 (en) * 2017-03-17 2020-12-08 Scientific Components Corporation Low cost millimeter wave integrated LTCC package and method of manufacturing
US10686269B2 (en) * 2017-09-25 2020-06-16 Johnstech International Corporation High isolation contactor with test pin and housing for integrated circuit testing
CN114421199A (zh) 2017-11-14 2022-04-29 申泰公司 数据通信系统
CN108337009B (zh) * 2018-03-14 2019-05-03 深圳市晟江科技有限公司 一种电台信号接口选择设备
WO2020000413A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Hybrid socket for higher thermal design point processor support
DE102018118765A1 (de) * 2018-08-02 2020-02-06 Endress+Hauser SE+Co. KG Hochfrequenzbaustein
US10225932B1 (en) * 2018-08-27 2019-03-05 Tactotek Oy Interfacing arrangement, method for manufacturing an interfacing arrangement, and multilayer structure hosting an interfacing arrangement
US10901161B2 (en) 2018-09-14 2021-01-26 Toyota Motor Engineering & Manufacturing North America, Inc. Optical power transfer devices with an embedded active cooling chip
CN109346449B (zh) * 2018-11-13 2024-04-16 北方电子研究院安徽有限公司 一种大功率高电压ltcc模块散热封装
US10651583B1 (en) * 2018-12-18 2020-05-12 Te Connectivity Corporation Power supply for socket assembly
US10993352B2 (en) * 2019-01-08 2021-04-27 Te Connectivity Corporation Thermal transfer device for a pluggable module assembly
US10840216B2 (en) * 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US11457524B2 (en) * 2019-04-29 2022-09-27 Nxp B.V. Integrated filter for de-sense reduction
TW202137559A (zh) * 2020-03-30 2021-10-01 智原科技股份有限公司 電容器
US11329035B2 (en) 2020-04-16 2022-05-10 International Business Machines Corporation Tetherless chip module
US11289836B2 (en) 2020-07-23 2022-03-29 International Business Machines Corporation Land grid array electrical contact coating
KR20220029128A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지
US11482802B2 (en) 2020-12-04 2022-10-25 Cisco Technology, Inc. High speed traceless interconnect
DE102021201482A1 (de) 2021-02-17 2022-08-18 Robert Bosch Gesellschaft mit beschränkter Haftung Optische Schaltungsträgeranordnung sowie Verfahren zum Ausrichten einer solchen
TWI798647B (zh) * 2021-02-23 2023-04-11 華泰電子股份有限公司 電子封裝件及其製法
TWI792358B (zh) * 2021-06-18 2023-02-11 新加坡商鴻運科股份有限公司 具有卸除功能的散熱器
US11758690B2 (en) 2021-06-18 2023-09-12 Nanning Fulian Fugui Precision Industrial Co., Ltd. Heat-dissipation device allowing easy detachment from heat-generating component
US20230050002A1 (en) * 2021-08-13 2023-02-16 Cisco Technology, Inc. Integrated circuit interconnect techniques
US11778725B2 (en) * 2021-11-11 2023-10-03 Cisco Technology, Inc. Thermal interface material (TIM) filling structure for high warpage chips
CN115332199B (zh) * 2022-08-29 2023-07-11 杭州芯正微电子有限公司 一种集成电路封装体

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754366A (en) * 1985-01-22 1988-06-28 Rogers Corporation Decoupling capacitor for leadless surface mounted chip carrier
US4734819A (en) * 1985-12-20 1988-03-29 Rogers Corporation Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
WO1989005570A1 (en) 1987-12-08 1989-06-15 Rogers Corporation Mounting substrate for leadless ceramic chip carrier
US4853826A (en) * 1988-08-01 1989-08-01 Rogers Corporation Low inductance decoupling capacitor
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5022869A (en) * 1989-11-06 1991-06-11 Amp Incorporated Adapter for use with a bumperless chip carrier
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
US5734555A (en) * 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5403195A (en) * 1994-05-24 1995-04-04 The Whitaker Corporation Socket having an auxiliary electrical component mounted thereon
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
US5892275A (en) * 1995-08-29 1999-04-06 Intel Corporation High performance power and ground edge connect IC package
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
AU6900096A (en) * 1995-09-29 1997-04-17 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US5721673A (en) * 1995-10-05 1998-02-24 Micron Electronics, Inc. Socket for retaining multiple electronic packages
US5844419A (en) * 1996-05-14 1998-12-01 Micron Technology, Inc. Method for testing semiconductor packages using decoupling capacitors to reduce noise
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6081426A (en) * 1996-09-18 2000-06-27 Shinko Electric Industries Co., Ltd. Semiconductor package having a heat slug
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6222260B1 (en) * 1998-05-07 2001-04-24 Vlsi Technology, Inc. Integrated circuit device with integral decoupling capacitor
FR2780577B1 (fr) * 1998-06-26 2000-09-15 Valeo Equip Electr Moteur Sous-ensemble a composants electroniques pour un alternateur de vehicule automobile
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
AU2001266551A1 (en) 2000-02-18 2001-09-12 Incep Technologies, Inc. Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
US6558181B2 (en) * 2000-12-29 2003-05-06 Intel Corporation System and method for package socket with embedded power and ground planes
US6936917B2 (en) * 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
WO2003073250A2 (en) * 2002-02-25 2003-09-04 Molex Incorporated Electrical connector equipped with filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200120A (ja) * 2007-02-16 2008-09-04 Tohoku Univ 不整脈信号の検出方法、不整脈信号検出装置および除細動装置

Also Published As

Publication number Publication date
CN1294792C (zh) 2007-01-10
EP1433369A1 (en) 2004-06-30
JP4150670B2 (ja) 2008-09-17
DE60204032T2 (de) 2006-01-26
WO2003028095A3 (en) 2004-02-12
EP1433370B1 (en) 2005-05-04
US6936917B2 (en) 2005-08-30
US20030197198A1 (en) 2003-10-23
JP2005507143A (ja) 2005-03-10
EP1433370A1 (en) 2004-06-30
AU2002343431A1 (en) 2003-04-07
CN1288948C (zh) 2006-12-06
WO2003037054A1 (en) 2003-05-01
US6885563B2 (en) 2005-04-26
JP2005505127A (ja) 2005-02-17
US6853559B2 (en) 2005-02-08
CN1315360C (zh) 2007-05-09
US20030202330A1 (en) 2003-10-30
WO2003028420A1 (en) 2003-04-03
CN1559084A (zh) 2004-12-29
JP2005505126A (ja) 2005-02-17
DE60204032D1 (de) 2005-06-09
US6888235B2 (en) 2005-05-03
JP4050700B2 (ja) 2008-02-20
US20030194832A1 (en) 2003-10-16
CN1559164A (zh) 2004-12-29
CN1545828A (zh) 2004-11-10
WO2003028095A2 (en) 2003-04-03
US20030193791A1 (en) 2003-10-16
CN1559163A (zh) 2004-12-29
WO2003034799A1 (en) 2003-04-24
JP4133819B2 (ja) 2008-08-13
WO2003034799B1 (en) 2003-10-16
CN1290181C (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
JP4133819B2 (ja) 集積回路用電力分配システムの熱管理
US7881072B2 (en) System and method for processor power delivery and thermal management
US6947293B2 (en) Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US7580269B2 (en) Apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US7245507B2 (en) Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US20030156400A1 (en) Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
US7209366B2 (en) Delivery regions for power, ground and I/O signal paths in an IC package
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6452804B1 (en) Method and apparatus for thermal and mechanical management of a power regulator module and microprocessor in contact with a thermally conducting plate
US6948943B2 (en) Shunting arrangements to reduce high currents in grid array connectors
US7005586B1 (en) Supplying power/ground to a component having side power/ground pads
US6888064B2 (en) Modular packaging arrangements and methods

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Ref document number: 4050700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees