JP2005012004A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005012004A JP2005012004A JP2003174748A JP2003174748A JP2005012004A JP 2005012004 A JP2005012004 A JP 2005012004A JP 2003174748 A JP2003174748 A JP 2003174748A JP 2003174748 A JP2003174748 A JP 2003174748A JP 2005012004 A JP2005012004 A JP 2005012004A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- integrated circuit
- semiconductor integrated
- circuit device
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【課題】本発明は、低インピーダンスの外部端子数を増加することなくクロストークを低減できる半導体集積回路装置を提供することを目的とする。
【解決手段】複数系統の高周波信号を入出力する半導体集積回路装置において、高周波信号を入出力する第１外部端子２２２，２２４，２２６，２２８，２２１０，２２１２の間に前記第１外部端子２２２，２２４，２２６，２２８，２２１０，２２１２より高インピーダンスの第２外部端子２２５，２２７，２２９，２２１１を配置し、前記第２外部端子２２５，２２７，２２９，２２１１に一端を接続され他端を所定電位とされた容量素子を設け構成する。
【選択図】 図４
【解決手段】複数系統の高周波信号を入出力する半導体集積回路装置において、高周波信号を入出力する第１外部端子２２２，２２４，２２６，２２８，２２１０，２２１２の間に前記第１外部端子２２２，２２４，２２６，２２８，２２１０，２２１２より高インピーダンスの第２外部端子２２５，２２７，２２９，２２１１を配置し、前記第２外部端子２２５，２２７，２２９，２２１１に一端を接続され他端を所定電位とされた容量素子を設け構成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置に関し、特に、複数系統の高周波信号を入出力する半導体集積回路装置に関する。
【０００２】
【従来の技術】
映像信号等の高周波信号を入出力する半導体集積回路装置では、半導体集積回路の外部端子間の浮遊容量の影響により、高周波信号を入出力する外部端子間のクロストークが問題となる。このため、通常は高周波信号を入出力する２つの外部端子間に電源Ｖｃｃの外部端子や接地ＧＮＤの外部端子のような低インピーダンスの外部端子を配置している。
【０００３】
図６は、従来の半導体集積回路装置の一例の平面図を示す。同図中、半導体集積回路装置本体１０の外周縁には複数の外部端子１２ａ〜１２ｘが設けられている。このうち、外部端子１２ａ，１２ｃ，１２ｅは映像信号が入力または出力する外部端子である。外部端子１２ａ，１２ｃ間の外部端子１２ｂは電源Ｖｃｃを入力する外部端子とされ、外部端子１２ｃ，１２ｅ間の外部端子１２ｄは接地ＧＮＤを入力する外部端子とされている。
【０００４】
【発明が解決しようとする課題】
半導体集積回路装置に入出力する映像信号の数（系統数）が増加した場合、電源Ｖｃｃや接地ＧＮＤのような低インピーダンスの外部端子数が不足し、不足分だけ低インピーダンスの外部端子を追加しなければならず、外部端子数が増加するという問題があった。また、映像信号の外部端子間に低インピーダンスの外部端子を配置するために、外部端子の配置の自由度が低いという問題があった。
【０００５】
本発明は、上記の点に鑑みなされたもので、低インピーダンスの外部端子数を増加することなくクロストークを低減できる半導体集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、複数系統の高周波信号を入出力する半導体集積回路装置において、
前記高周波信号を入出力する第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）の間に前記第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）より高インピーダンスの第２外部端子（２２５，２２７，２２９，２２１１）を配置し、
前記第２外部端子（２２５，２２７，２２９，２２１１）に一端を接続され他端を所定電位とされた容量素子を設けたことにより、
高周波信号を入出力する第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）の間のクロストークを低減することができ、かつ、低インピーダンスの外部端子の増加を防止できる。
【０００７】
請求項２に記載の発明では、第２外部端子（２２５，２２７，２２９，２２１１）は、Ｄ映像端子接続確認用またはＤ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【０００８】
請求項３に記載の発明では、第２外部端子（２２５，２２７，２２９，２２１１）は、Ｓ映像端子接続確認用またはＳ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【０００９】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１０】
【発明の実施の形態】
図１は、本発明の半導体集積回路装置の一例の平面図を示す。同図中、半導体集積回路装置本体２０の外周縁には複数の外部端子２２１〜２２ｎが設けられている。このうち、外部端子２２２，２２４，２２６，２２８，２２１０，２２１２は映像信号が入力（または出力）される外部端子である。
【００１１】
外部端子２２１は電源Ｖｃｃを入力する外部端子とされ、外部端子２２２，２２４間の外部端子２２３は接地ＧＮＤを入力する外部端子とされている。また、電源Ｖｃｃを入力する外部端子とされ、外部端子２２４，２２６間の外部端子２２５はＤ端子接続確認用の外部端子、外部端子２２６，２２８間の外部端子２２７及び外部端子２２８，２２１０間の外部端子２２９及び外部端子２２１０，２２１２に隣接する外部端子２２１１それぞれはＤ端子判別用の外部端子とされている。
【００１２】
なお、「Ｄ端子」は「Ｄ映像端子」を略した一般的な呼び方であり、Ｄ端子接続確認用の外部端子２２５は、Ｄ端子ケーブルが接続されると接地ＧＮＤの外部端子と短絡されることで、Ｄ端子ケーブルの接続有無を検出する。Ｄ端子判別用の外部端子２２７，２２９，２２１１は、それぞれの電圧が５Ｖか２．２Ｖか０Ｖかによって映像フォーマットとアスペクト比を識別する。つまり、外部端子２２５，２２７，２２９，２２１１は直流電圧が検出できれば良い。
【００１３】
図２は、本発明の半導体集積回路装置の内部でＤ端子接続確認用またはＤ端子判別用の外部端子２２５，２２７，２２９，２２１１が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子３０にはダイオードＤ１のアノード、ダイオードＤ２のカソード、ｐｎｐトランジスタＱ１のベース及びコンデンサＣ１の一端が接続されている。
【００１４】
ダイオードＤ１のカソードは電源Ｖｃｃに接続され、ダイオードＤ２のアノードは接地されている。トランジスタＱ１のエミッタは定電流源３２を介して電源Ｖｃｃに接続されており、このエミッタ出力が後続回路に供給される。コンデンサＣ１の他端は接地されている。
【００１５】
従来はコンデンサＣ１が設けられておらず外部端子３０は高インピーダンス（直流抵抗略１００ｋΩ）であったが、コンデンサＣ１（例えば静電容量１０ｐＦ）を設けたことにより、外部端子３０に供給される映像信号に対し低インピーダンスとされている。Ｄ端子接続確認用及びＤ端子判別用の外部端子２２１，２２７，２２９，２２１１では、外部端子３０は開放または所定の直流電圧を印加された状態で使用される。従って、外部端子３０にコンデンサＣ１を接続して低インピーダンス化しても何ら問題はない。
【００１６】
図３は、本発明の半導体集積回路装置の内部で映像信号入力用の外部端子２２２，２２４，２２６，２２８，２２１０，２２１２が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子４０にはダイオードＤ１１のアノード、ダイオードＤ１２のカソード、ｎｐｎトランジスタＱ１２のベース及び抵抗Ｒ１の一端が接続されている。
【００１７】
ダイオードＤ１１のカソードは電源Ｖｃｃに接続され、ダイオードＤ１２のアノードは接地されている。抵抗Ｒ１の他端はｎｐｎトランジスタＱ１１のエミッタ及び抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は接地されている。トランジスタＱ１１はコレクタを電源Ｖｃｃに接続され、ベースには定電圧源４２から所定電圧が印加されている。
【００１８】
トランジスタＱ１２のコレクタは抵抗Ｒ３を介して電源Ｖｃｃに接続され、トランジスタＱ１２のエミッタはｎｐｎトランジスタＱ１３のベースに接続されている。トランジスタＱ１３はベース・エミッタ間を抵抗Ｒ４で接続され、コレクタは電源Ｖｃｃに接続され、エミッタは定電流源４４を介して接地されており、このエミッタ出力が後続回路に供給される。外部端子４０のインピーダンスは直流抵抗７５Ωである。
【００１９】
図４は、本発明の半導体集積回路装置の外部端子の等価回路図を示す。同図中、外部端子２２８に映像信号が入力される。外部端子２２８，２２１０それぞれの直流抵抗Ｒａ，Ｒｂは７５Ωであり、外部端子２２９の直流抵抗Ｒｃは１００ｋΩであり、外部端子２２９は静電容量１０ｐＦのコンデンサＣ１を介して接地されている。外部端子２２８，２２９間には浮遊容量Ｃａが存在し、外部端子２２９，２２１０間には浮遊容量Ｃｂが存在する。なお、Ｃａ，Ｃｂの静電容量は略０．５ｐＦである。
【００２０】
この場合、外部端子２２８から外部端子２２１０に漏れる高周波信号のクロストークを図５に実線で示す。図５においては、周波数略３０ＭＨｚ以下でクロストークは−７０ｄＢ以下となり、最大周波数が３０ＭＨｚである映像信号のクロストークはほとんど無視できる。これに対し、外部端子２２９のコンデンサＣ１を削除した場合、外部端子２２８から外部端子２２１０に漏れる高周波信号のクロストークは図５に破線で示すように、周波数３．５ＭＨｚ以上でクロストークが−７０ｄＢを超え、映像信号のクロストークは無視できない。
【００２１】
なお、上記実施例では、Ｄ映像端子を例に説明したが、半導体集積回路装置２０がＳ映像端子を持つ場合も、映像信号が入力（または出力）される外部端子の他に、Ｓ端子接続確認用の外部端子とＳ端子判別用の外部端子があるので、これらＳ端子接続確認用とＳ端子判別用の外部端子を映像信号が入出力される外部端子の間に配置し、Ｓ端子接続確認用とＳ端子判別用の外部端子それぞれにコンデンサを設け低インピーダンス化しても良く、上記実施例に限定されない。
【００２２】
【発明の効果】
上述の如く、請求項１に記載の発明は、高周波信号を入出力する第１外部端子の間に前記第１外部端子より高インピーダンスの第２外部端子を配置し、第２外部端子に一端を接続され他端を所定電位とされた容量素子を設けたことにより、高周波信号を入出力する第１外部端子の間のクロストークを低減することができ、かつ、低インピーダンスの外部端子の増加を防止できる。
【００２３】
また、請求項２に記載の発明では、第２外部端子は、Ｄ映像端子接続確認用またはＤ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【００２４】
また、請求項３に記載の発明では、第２外部端子は、Ｓ映像端子接続確認用またはＳ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置の一例の平面図である。
【図２】本発明の半導体集積回路装置の内部でＤ端子接続確認用またはＤ端子判別用の外部端子が接続されるインターフェース回路の一実施例の回路図である。
【図３】本発明の半導体集積回路装置の内部で映像信号入力用の外部端子が接続されるインターフェース回路の一実施例の回路図である。
【図４】本発明の半導体集積回路装置の外部端子の等価回路図である。
【図５】外部端子間のクロストークの特性図である。
【図６】従来の半導体集積回路装置の一例の平面図である。
【符号の説明】
２０ 半導体集積回路装置本体
２２１〜２２ｎ，３０ 外部端子
３２，４２ 定電流源
Ｃ１ コンデンサ
Ｄ１〜Ｄ１２ ダイオード
Ｑ１〜Ｑ１３ トランジスタ
Ｒ１〜Ｒ４ 抵抗
【発明の属する技術分野】
本発明は半導体集積回路装置に関し、特に、複数系統の高周波信号を入出力する半導体集積回路装置に関する。
【０００２】
【従来の技術】
映像信号等の高周波信号を入出力する半導体集積回路装置では、半導体集積回路の外部端子間の浮遊容量の影響により、高周波信号を入出力する外部端子間のクロストークが問題となる。このため、通常は高周波信号を入出力する２つの外部端子間に電源Ｖｃｃの外部端子や接地ＧＮＤの外部端子のような低インピーダンスの外部端子を配置している。
【０００３】
図６は、従来の半導体集積回路装置の一例の平面図を示す。同図中、半導体集積回路装置本体１０の外周縁には複数の外部端子１２ａ〜１２ｘが設けられている。このうち、外部端子１２ａ，１２ｃ，１２ｅは映像信号が入力または出力する外部端子である。外部端子１２ａ，１２ｃ間の外部端子１２ｂは電源Ｖｃｃを入力する外部端子とされ、外部端子１２ｃ，１２ｅ間の外部端子１２ｄは接地ＧＮＤを入力する外部端子とされている。
【０００４】
【発明が解決しようとする課題】
半導体集積回路装置に入出力する映像信号の数（系統数）が増加した場合、電源Ｖｃｃや接地ＧＮＤのような低インピーダンスの外部端子数が不足し、不足分だけ低インピーダンスの外部端子を追加しなければならず、外部端子数が増加するという問題があった。また、映像信号の外部端子間に低インピーダンスの外部端子を配置するために、外部端子の配置の自由度が低いという問題があった。
【０００５】
本発明は、上記の点に鑑みなされたもので、低インピーダンスの外部端子数を増加することなくクロストークを低減できる半導体集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、複数系統の高周波信号を入出力する半導体集積回路装置において、
前記高周波信号を入出力する第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）の間に前記第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）より高インピーダンスの第２外部端子（２２５，２２７，２２９，２２１１）を配置し、
前記第２外部端子（２２５，２２７，２２９，２２１１）に一端を接続され他端を所定電位とされた容量素子を設けたことにより、
高周波信号を入出力する第１外部端子（２２２，２２４，２２６，２２８，２２１０，２２１２）の間のクロストークを低減することができ、かつ、低インピーダンスの外部端子の増加を防止できる。
【０００７】
請求項２に記載の発明では、第２外部端子（２２５，２２７，２２９，２２１１）は、Ｄ映像端子接続確認用またはＤ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【０００８】
請求項３に記載の発明では、第２外部端子（２２５，２２７，２２９，２２１１）は、Ｓ映像端子接続確認用またはＳ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【０００９】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１０】
【発明の実施の形態】
図１は、本発明の半導体集積回路装置の一例の平面図を示す。同図中、半導体集積回路装置本体２０の外周縁には複数の外部端子２２１〜２２ｎが設けられている。このうち、外部端子２２２，２２４，２２６，２２８，２２１０，２２１２は映像信号が入力（または出力）される外部端子である。
【００１１】
外部端子２２１は電源Ｖｃｃを入力する外部端子とされ、外部端子２２２，２２４間の外部端子２２３は接地ＧＮＤを入力する外部端子とされている。また、電源Ｖｃｃを入力する外部端子とされ、外部端子２２４，２２６間の外部端子２２５はＤ端子接続確認用の外部端子、外部端子２２６，２２８間の外部端子２２７及び外部端子２２８，２２１０間の外部端子２２９及び外部端子２２１０，２２１２に隣接する外部端子２２１１それぞれはＤ端子判別用の外部端子とされている。
【００１２】
なお、「Ｄ端子」は「Ｄ映像端子」を略した一般的な呼び方であり、Ｄ端子接続確認用の外部端子２２５は、Ｄ端子ケーブルが接続されると接地ＧＮＤの外部端子と短絡されることで、Ｄ端子ケーブルの接続有無を検出する。Ｄ端子判別用の外部端子２２７，２２９，２２１１は、それぞれの電圧が５Ｖか２．２Ｖか０Ｖかによって映像フォーマットとアスペクト比を識別する。つまり、外部端子２２５，２２７，２２９，２２１１は直流電圧が検出できれば良い。
【００１３】
図２は、本発明の半導体集積回路装置の内部でＤ端子接続確認用またはＤ端子判別用の外部端子２２５，２２７，２２９，２２１１が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子３０にはダイオードＤ１のアノード、ダイオードＤ２のカソード、ｐｎｐトランジスタＱ１のベース及びコンデンサＣ１の一端が接続されている。
【００１４】
ダイオードＤ１のカソードは電源Ｖｃｃに接続され、ダイオードＤ２のアノードは接地されている。トランジスタＱ１のエミッタは定電流源３２を介して電源Ｖｃｃに接続されており、このエミッタ出力が後続回路に供給される。コンデンサＣ１の他端は接地されている。
【００１５】
従来はコンデンサＣ１が設けられておらず外部端子３０は高インピーダンス（直流抵抗略１００ｋΩ）であったが、コンデンサＣ１（例えば静電容量１０ｐＦ）を設けたことにより、外部端子３０に供給される映像信号に対し低インピーダンスとされている。Ｄ端子接続確認用及びＤ端子判別用の外部端子２２１，２２７，２２９，２２１１では、外部端子３０は開放または所定の直流電圧を印加された状態で使用される。従って、外部端子３０にコンデンサＣ１を接続して低インピーダンス化しても何ら問題はない。
【００１６】
図３は、本発明の半導体集積回路装置の内部で映像信号入力用の外部端子２２２，２２４，２２６，２２８，２２１０，２２１２が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子４０にはダイオードＤ１１のアノード、ダイオードＤ１２のカソード、ｎｐｎトランジスタＱ１２のベース及び抵抗Ｒ１の一端が接続されている。
【００１７】
ダイオードＤ１１のカソードは電源Ｖｃｃに接続され、ダイオードＤ１２のアノードは接地されている。抵抗Ｒ１の他端はｎｐｎトランジスタＱ１１のエミッタ及び抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は接地されている。トランジスタＱ１１はコレクタを電源Ｖｃｃに接続され、ベースには定電圧源４２から所定電圧が印加されている。
【００１８】
トランジスタＱ１２のコレクタは抵抗Ｒ３を介して電源Ｖｃｃに接続され、トランジスタＱ１２のエミッタはｎｐｎトランジスタＱ１３のベースに接続されている。トランジスタＱ１３はベース・エミッタ間を抵抗Ｒ４で接続され、コレクタは電源Ｖｃｃに接続され、エミッタは定電流源４４を介して接地されており、このエミッタ出力が後続回路に供給される。外部端子４０のインピーダンスは直流抵抗７５Ωである。
【００１９】
図４は、本発明の半導体集積回路装置の外部端子の等価回路図を示す。同図中、外部端子２２８に映像信号が入力される。外部端子２２８，２２１０それぞれの直流抵抗Ｒａ，Ｒｂは７５Ωであり、外部端子２２９の直流抵抗Ｒｃは１００ｋΩであり、外部端子２２９は静電容量１０ｐＦのコンデンサＣ１を介して接地されている。外部端子２２８，２２９間には浮遊容量Ｃａが存在し、外部端子２２９，２２１０間には浮遊容量Ｃｂが存在する。なお、Ｃａ，Ｃｂの静電容量は略０．５ｐＦである。
【００２０】
この場合、外部端子２２８から外部端子２２１０に漏れる高周波信号のクロストークを図５に実線で示す。図５においては、周波数略３０ＭＨｚ以下でクロストークは−７０ｄＢ以下となり、最大周波数が３０ＭＨｚである映像信号のクロストークはほとんど無視できる。これに対し、外部端子２２９のコンデンサＣ１を削除した場合、外部端子２２８から外部端子２２１０に漏れる高周波信号のクロストークは図５に破線で示すように、周波数３．５ＭＨｚ以上でクロストークが−７０ｄＢを超え、映像信号のクロストークは無視できない。
【００２１】
なお、上記実施例では、Ｄ映像端子を例に説明したが、半導体集積回路装置２０がＳ映像端子を持つ場合も、映像信号が入力（または出力）される外部端子の他に、Ｓ端子接続確認用の外部端子とＳ端子判別用の外部端子があるので、これらＳ端子接続確認用とＳ端子判別用の外部端子を映像信号が入出力される外部端子の間に配置し、Ｓ端子接続確認用とＳ端子判別用の外部端子それぞれにコンデンサを設け低インピーダンス化しても良く、上記実施例に限定されない。
【００２２】
【発明の効果】
上述の如く、請求項１に記載の発明は、高周波信号を入出力する第１外部端子の間に前記第１外部端子より高インピーダンスの第２外部端子を配置し、第２外部端子に一端を接続され他端を所定電位とされた容量素子を設けたことにより、高周波信号を入出力する第１外部端子の間のクロストークを低減することができ、かつ、低インピーダンスの外部端子の増加を防止できる。
【００２３】
また、請求項２に記載の発明では、第２外部端子は、Ｄ映像端子接続確認用またはＤ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【００２４】
また、請求項３に記載の発明では、第２外部端子は、Ｓ映像端子接続確認用またはＳ映像端子判別用の外部端子であることにより、請求項１の発明を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置の一例の平面図である。
【図２】本発明の半導体集積回路装置の内部でＤ端子接続確認用またはＤ端子判別用の外部端子が接続されるインターフェース回路の一実施例の回路図である。
【図３】本発明の半導体集積回路装置の内部で映像信号入力用の外部端子が接続されるインターフェース回路の一実施例の回路図である。
【図４】本発明の半導体集積回路装置の外部端子の等価回路図である。
【図５】外部端子間のクロストークの特性図である。
【図６】従来の半導体集積回路装置の一例の平面図である。
【符号の説明】
２０ 半導体集積回路装置本体
２２１〜２２ｎ，３０ 外部端子
３２，４２ 定電流源
Ｃ１ コンデンサ
Ｄ１〜Ｄ１２ ダイオード
Ｑ１〜Ｑ１３ トランジスタ
Ｒ１〜Ｒ４ 抵抗
Claims (4)
- 複数系統の高周波信号を入出力する半導体集積回路装置において、
前記高周波信号を入出力する第１外部端子の間に前記第１外部端子より高インピーダンスの第２外部端子を配置し、
前記第２外部端子に一端を接続され他端を所定電位とされた容量素子を
設けたことを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、
前記第２外部端子は、Ｄ映像端子接続確認用またはＤ映像端子判別用の外部端子であることを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、
前記第２外部端子は、Ｓ映像端子接続確認用またはＳ映像端子判別用の外部端子であることを特徴とする半導体集積回路装置。 - 請求項１乃至３のいずれか記載の半導体集積回路装置において、
前記高周波信号は、映像信号であることを特徴とする半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003174748A JP2005012004A (ja) | 2003-06-19 | 2003-06-19 | 半導体集積回路装置 |
| KR1020040002147A KR20040110073A (ko) | 2003-06-19 | 2004-01-13 | 반도체 집적회로 장치 |
| EP04250959A EP1489839A2 (en) | 2003-06-19 | 2004-02-23 | Semiconductor integrated circuit apparatus |
| US10/784,667 US7009870B2 (en) | 2003-06-19 | 2004-02-23 | Semiconductor integrated circuit apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003174748A JP2005012004A (ja) | 2003-06-19 | 2003-06-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012004A true JP2005012004A (ja) | 2005-01-13 |
Family
ID=33410981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003174748A Pending JP2005012004A (ja) | 2003-06-19 | 2003-06-19 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7009870B2 (ja) |
| EP (1) | EP1489839A2 (ja) |
| JP (1) | JP2005012004A (ja) |
| KR (1) | KR20040110073A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4468252B2 (ja) * | 2004-08-06 | 2010-05-26 | キヤノン株式会社 | ビデオ信号処理装置及び方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
| US6936917B2 (en) * | 2001-09-26 | 2005-08-30 | Molex Incorporated | Power delivery connector for integrated circuits utilizing integrated capacitors |
-
2003
- 2003-06-19 JP JP2003174748A patent/JP2005012004A/ja active Pending
-
2004
- 2004-01-13 KR KR1020040002147A patent/KR20040110073A/ko not_active Application Discontinuation
- 2004-02-23 US US10/784,667 patent/US7009870B2/en not_active Expired - Fee Related
- 2004-02-23 EP EP04250959A patent/EP1489839A2/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1489839A2 (en) | 2004-12-22 |
| US20040257141A1 (en) | 2004-12-23 |
| US7009870B2 (en) | 2006-03-07 |
| KR20040110073A (ko) | 2004-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9124709B2 (en) | Circuit apparatus for recognizing earphone in mobile terminal | |
| US7970154B2 (en) | Condenser microphone | |
| US20100208398A1 (en) | Electrostatic discharge protection circuit and intefrated circuit utilizing the same | |
| US9183162B2 (en) | Electronic device capable of being debugged via earphone port | |
| US7519185B2 (en) | Earphone detection circuit | |
| US11515302B2 (en) | Circuit including configuration terminal and method | |
| JP2003243944A (ja) | 高入力インピーダンス増幅器及びエレクトレットコンデンサマイクロフォン用の半導体集積回路。 | |
| JP2005012004A (ja) | 半導体集積回路装置 | |
| US10404051B2 (en) | Protective circuit and method for protecting a circuit | |
| EP2866150B1 (en) | Electronic Device Assembly | |
| US7719380B2 (en) | AC coupling circuit | |
| US7840195B2 (en) | Multifunction-RF-circuit | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| JP2018060887A (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
| KR100983611B1 (ko) | 영상 신호 출력 회로 | |
| US5072139A (en) | Interface circuit preventing noise generated between integrated circuits | |
| CN220043649U (zh) | 一种音响识别电路及电子设备 | |
| JP5181300B2 (ja) | 非接触通信システム | |
| JPH04230113A (ja) | チューナの範囲切換用回路装置 | |
| US20200398310A1 (en) | Acoustic-electric transducer | |
| EP0362219A4 (en) | ASYMETRIC AMPLIFIER WITH DOUBLE INPUT. | |
| JP4079671B2 (ja) | 給電装置 | |
| JP2524638Y2 (ja) | Ａｇｃ回路 | |
| CN114342251A (zh) | 光电收发器中用于放大信号的放大设备 | |
| JP2003032056A (ja) | 入力切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |