JP2005353737A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005353737A JP2005353737A JP2004171167A JP2004171167A JP2005353737A JP 2005353737 A JP2005353737 A JP 2005353737A JP 2004171167 A JP2004171167 A JP 2004171167A JP 2004171167 A JP2004171167 A JP 2004171167A JP 2005353737 A JP2005353737 A JP 2005353737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- memory cell
- insulating film
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 メモリセル部の電荷保持特性を劣化させずに周辺回路部の素子の微細化、集積度の改善が可能となる半導体記憶装置及びその製造方法を提供する。
【解決手段】 メモリセル部11上を覆う第1層目の層間絶縁膜131は、可動イオンのゲッター物質を含む膜で構成されている。層間絶縁膜131は、例えば薄い酸化膜(SiO2)を介してBPSG(ボロン・リン・シリケートガラス)膜が形成されている。また、周辺回路部12上を覆う第1層目の層間絶縁膜132は、上記層間絶縁膜131よりも平坦性の高い膜で構成されている。層間絶縁膜132は、例えば薄い窒化膜(SiN)を介してO3-TEOS酸化膜が形成されている。O3-TEOS酸化膜は、テトラエチルオキシシランとオゾンの反応を用いて形成される酸化膜で、段差被覆性に優れている。
【選択図】 図1
【解決手段】 メモリセル部11上を覆う第1層目の層間絶縁膜131は、可動イオンのゲッター物質を含む膜で構成されている。層間絶縁膜131は、例えば薄い酸化膜(SiO2)を介してBPSG(ボロン・リン・シリケートガラス)膜が形成されている。また、周辺回路部12上を覆う第1層目の層間絶縁膜132は、上記層間絶縁膜131よりも平坦性の高い膜で構成されている。層間絶縁膜132は、例えば薄い窒化膜(SiN)を介してO3-TEOS酸化膜が形成されている。O3-TEOS酸化膜は、テトラエチルオキシシランとオゾンの反応を用いて形成される酸化膜で、段差被覆性に優れている。
【選択図】 図1
Description
本発明は、チップサイズの縮小化が要求される、不揮発性メモリ等、電荷蓄積領域を有する半導体記憶装置及びその製造方法に関する。
EEPROM(電気的消去及びプログラム可能ROM)等、不揮発性メモリにおいて、長期のデータ保持を要する観点から、電荷保持特性の劣化は致命的である。電荷保持特性は、浮遊ゲート(電荷蓄積領域)を覆う酸化膜の膜質の善し悪しに左右される。また、酸化膜の膜質が良好でも、デバイス内部に存在する可動イオンが浮遊ゲートの蓄積電荷と結合し中和することによっても劣化することが知られている。
電荷保持特性を向上させる一つの方法として、層間絶縁膜にBPSG膜またはPSG膜を用いる構成が挙げられる。これにより、デバイス内部に存在する可動イオンやH+イオンをゲッタリングし、これら可動イオンによる蓄積電荷の中和を回避する。その上に、可動イオンの遮蔽効果を高める保護膜として、屈折率を1.48以上1.65以下に調整したシリコン酸化膜を積層する(例えば、特許文献1参照)。
特開平5−63208号公報(3頁−7頁)
層間絶縁膜にBPSG膜またはPSG膜を用いる構造は、さらなる微細化を行う際、平坦性が十分に確保できない。特にメモリセル部よりもレイアウトの自由度が大きい周辺回路部の素子の微細化、集積度を改善すれば、さらなるチップサイズの縮小化が可能であると考えられる。しかし、従来では電荷保持特性を維持するために、メモリセル部、周辺回路部に関わらず、その層間絶縁膜にBPSG膜またはPSG膜を用いている。このため、チップサイズのさらなる縮小化が妨げられている。
本発明は上記のような事情を考慮してなされたもので、メモリセル部の電荷保持特性を劣化させずに周辺回路部の素子の微細化、集積度の改善が可能となる半導体記憶装置及びその製造方法を提供しようとするものである。
本発明に係る半導体記憶装置は、それぞれ電荷蓄積領域を有するメモリセルを複数配列したメモリセル部と、少なくとも前記メモリセル部におけるプログラム/読み出し動作を制御する周辺回路部と、前記メモリセル部上を覆う、可動イオンのゲッター物質を含んだ第1の層間絶縁膜と、前記周辺回路部上を覆う、前記第1の層間絶縁膜よりも平坦性の高い第2の層間絶縁膜と、を含む。
上記本発明に係る半導体記憶装置によれば、メモリセル部上は可動イオンのゲッター物質を含んだ第1の層間絶縁膜で覆われているので、メモリセル部の電荷保持特性を劣化させることはない。また、周辺回路部上は平坦性に優れた第2の層間絶縁膜で覆われているので、さらなる素子の微細化及び高集積に対応できる。
なお、上記本発明に係る半導体記憶装置において、好ましくは次のようないずれかの特徴を有して効果を発揮する。
前記第1の層間絶縁膜は、BPSGまたはPSG膜を含む。
前記第2の層間絶縁膜は、TEOS系の膜を含む。
前記第1の層間絶縁膜は、薄い酸化膜上に厚いBPSG膜が設けられている。
前記第2の層間絶縁膜は、薄い窒化膜上に厚いTEOS系の膜が設けられている。
前記第1の層間絶縁膜は、BPSGまたはPSG膜を含む。
前記第2の層間絶縁膜は、TEOS系の膜を含む。
前記第1の層間絶縁膜は、薄い酸化膜上に厚いBPSG膜が設けられている。
前記第2の層間絶縁膜は、薄い窒化膜上に厚いTEOS系の膜が設けられている。
本発明に係る半導体記憶装置は、それぞれ電荷蓄積領域を有するメモリセルを複数配列したメモリセル部と、少なくとも前記メモリセル部におけるプログラム/読み出し動作を制御する周辺回路部と、前記メモリセル部と前記周辺回路部とを隔てる素子分離領域と、前記素子分離領域上にその境界が存在し前記メモリセル部側、前記周辺回路部側をそれぞれ覆う、異なる種類の層間絶縁膜と、を含む。
上記本発明に係る半導体記憶装置によれば、同じ層に異なる種類の層間絶縁膜を配する。異なる種類の層間絶縁膜の境界を素子分離領域上に配置し、結合される異なる膜質の応力の影響が素子に及ばないようにする。
なお、前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の膜、前記周辺回路領域側は平坦性優先の膜で構成されている。
また、さらに好ましくは、前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の第1膜、前記周辺回路領域側は平坦性優先の第2膜で構成され、少なくとも前記第1膜と第2膜の間には窒化膜が配されている。
なお、前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の膜、前記周辺回路領域側は平坦性優先の膜で構成されている。
また、さらに好ましくは、前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の第1膜、前記周辺回路領域側は平坦性優先の第2膜で構成され、少なくとも前記第1膜と第2膜の間には窒化膜が配されている。
本発明に係る半導体装置の製造方法は、半導体基板上にそれぞれ電荷蓄積領域を有する複数のメモリセルを形成する工程と、前記メモリセルを形成する工程と一部共通して少なくとも前記メモリセルに関するプログラム/読み出し動作を制御する周辺回路素子を形成する工程と、少なくとも前記メモリセル全体上を覆うように可動イオンのゲッター物質を含んだ第1の層間絶縁膜を形成する工程と、前記メモリセル及びその近傍を覆う以外の前記第1の層間絶縁膜を選択的に除去する工程と、少なくとも前記周辺回路素子全体上を覆うようにプラズマダメージ抑制用の薄いバッファ膜を形成する工程と、前記バッファ膜を介し少なくとも前記周辺回路素子全体上を覆うようにプラズマ処理を伴うTEOS系の第2の層間絶縁膜を形成する工程と、少なくとも前記第2の層間絶縁膜を平坦化する工程と、を含む。
上記本発明に係る半導体装置の製造方法によれば、メモリセル部上は可動イオンのゲッター物質を含んだ第1の層間絶縁膜で覆うようにする。これにより、メモリセル部の電荷保持特性の維持を図る。また、周辺回路部上は平坦性の高いTEOS(テトラエチルオルソシリケート)系の第2の層間絶縁膜で覆うようにする。これにより、さらなる素子の微細化及び高集積に対応できる。なお、TEOS系の第2の層間絶縁膜形成の際、プラズマ処理を伴うため、薄いバッファ膜を形成する。
上記本発明に係る半導体装置の製造方法において、好ましくは次のようないずれかの特徴を有して有用な構成を達成する。
前記第2の層間絶縁膜はTEOSとオゾンの反応を用いたプラズマCVD法を利用して形成する。
前記第2の層間絶縁膜を平坦化する工程は、前記バッファ膜を終点検出に利用する化学的機械的研磨を利用する。
前記第2の層間絶縁膜はTEOSとオゾンの反応を用いたプラズマCVD法を利用して形成する。
前記第2の層間絶縁膜を平坦化する工程は、前記バッファ膜を終点検出に利用する化学的機械的研磨を利用する。
図1は、本発明の第1実施形態に係る半導体記憶装置の要部を示す平面図である。メモリセル部11は、電荷蓄積領域となる浮遊ゲートを有する不揮発性メモリセルをマトリクス状に複数配列して構成されている。また、周辺回路部12は、アドレス制御回路やデコーダ、入出力制御回路等、少なくともメモリセル部11におけるプログラム/読み出し動作を制御するよう複数の素子で集積回路が構成されている。
メモリセル部11上を覆う第1層目の層間絶縁膜131は、可動イオンのゲッター物質を含む膜で構成されている。層間絶縁膜131は、例えば薄い酸化膜(SiO2)を介してBPSG(ボロン・リン・シリケートガラス)膜が形成されている。また、周辺回路部12上を覆う第1層目の層間絶縁膜132は、上記層間絶縁膜131よりも平坦性の高い膜で構成されている。層間絶縁膜132は、例えば薄い窒化膜(SiN)を介してO3-TEOS酸化膜が形成されている。O3-TEOS酸化膜は、テトラエチルオキシシランとオゾンの反応を用いて形成される酸化膜で、段差被覆性に優れている。
上記実施形態の構成によれば、メモリセル部11上は、BPSG膜等、可動イオンのゲッター物質を含んだ層間絶縁膜131で覆われている。よって、メモリセル部11の電荷保持特性が損なわれることはない。一方、周辺回路部12上は、O3-TEOS膜等、より平坦性に優れた層間絶縁膜132で覆われている。これにより、メモリセル部11に比べて集積化の余地がある周辺回路部12のさらなる素子の微細化及び高集積に対応できる。
従来はメモリセル部11、周辺回路部12に関わらず、第1層目の層間絶縁膜にはBPSG膜またはPSG膜が用いられ、電荷保持特性を維持していた。上記実施形態の構成により、メモリセル部11以外の第1層目の層間絶縁膜をSiN/O3-TEOS膜構造とする。この結果、周辺回路部12の占有面積縮小化が可能になる。例えば従来、破線のようなチップサイズであったのに対して、本発明によって実線のごとくチップサイズの縮小化が期待される。
図2〜図6は、本発明の第2実施形態に係る半導体記憶装置の製造方法の要部を工程順に示す断面図である。
図2に示すように、メモリセル部では半導体基板20上に、素子分離領域21及び図示しないウェル領域を形成する。その後、厚さ10nm程度の薄い酸化膜(トンネル酸化膜)23を熱酸化法により形成する。次いで浮遊ゲートとなる第1層目のポリシリコン層24を堆積し、図示しない所定方面のパターニングを後述するエッチング法で済ませる。ゲート層間膜として酸化膜/窒化膜/酸化膜の積層でなるONO膜25を形成する。次に、制御ゲートとなる第2層目のポリシリコン層26を形成する。その上にゲート電極形成用としてフォトレジストをパターン化し、レジストパターン27を形成する。
図2に示すように、メモリセル部では半導体基板20上に、素子分離領域21及び図示しないウェル領域を形成する。その後、厚さ10nm程度の薄い酸化膜(トンネル酸化膜)23を熱酸化法により形成する。次いで浮遊ゲートとなる第1層目のポリシリコン層24を堆積し、図示しない所定方面のパターニングを後述するエッチング法で済ませる。ゲート層間膜として酸化膜/窒化膜/酸化膜の積層でなるONO膜25を形成する。次に、制御ゲートとなる第2層目のポリシリコン層26を形成する。その上にゲート電極形成用としてフォトレジストをパターン化し、レジストパターン27を形成する。
次に、例えばRIE(反応性イオンエッチング)装置でCl2、HBr等を含む反応ガスを用いポリシリコン層26をエッチングする(第1エッチング工程)。続いて、CF4等を含む反応ガスを利用してONO膜25をエッチングする(第2エッチング工程)。さらに、Cl2、HBr等を含む反応ガスを利用してポリシリコン層24をエッチングする(第3エッチング工程)。これにより、不要な各層(破線部分)が除去される。この際、薄い酸化膜(トンネル酸化膜)23を僅かに残すようエッチング調整して終了する。これにより、ポリシリコン2層(浮遊ゲート/制御ゲート)の積層ゲート電極MGを形成する。
一方、周辺回路部では、上記薄い酸化膜(トンネル酸化膜)23を形成する前の段階で、半導体基板20上に適当な厚さの酸化膜22を熱酸化法により形成する。すなわち、図示しない窒化膜等のマスク部材を段階ごとに選択的に利用する。上記薄い酸化膜23が形成されるとき、それより厚い酸化膜22等を有する周辺回路部ではそれぞれ所定のMOSトランジスタのゲート酸化膜としての厚みが得られるようにする。上記第1層目のポリシリコン層24の形成、及びONO膜25の形成がなされる。次に、図示しないレジストマスクでメモリセル部側を覆い、周辺回路部側におけるONO膜25を選択的に除去する。その後、第2層目のポリシリコン層26の形成、レジストパターン27の形成に至る。
次に、上記第1エッチング工程及び第3エッチング工程によって、ポリシリコン層26及び24の不要部分(破線部分)が除去される。これにより、周辺回路部側における各種MOSトランジスタの所定のゲート電極LGを形成する。
次に、図3に示すように、後酸化工程(熱酸化)によって図示しないプレ酸化膜を形成する。その後、ソース・ドレインに関係する必要なイオン注入が実施され、所定の拡散層を形成する。また、酸化膜の堆積及び異方性エッチング等を経てスペーサ(サイドウォール)31を形成した上で最終的なソース・ドレインの拡散層32が形成される。その後、シリサイド化工程を経てシリサイド層33を形成する(サリサイドプロセス)。
次に、図4に示すように、CVD(化学気相成長)法等により酸化膜(SiO2膜)41を50nm程度の厚さで形成する。その後、常圧の熱CVD工程によってBPSG膜42を成膜する。BPSG膜42は、B(ボロン)とP(リン)酸化物が添加されたシリコン酸化膜(SiO2膜)で、600〜700℃の低温リフローにて下地段差を緩和する。これにより、少なくともメモリセル部全体をBPSG膜42で覆う。次に、レジストパターン43を形成して弗素系のエッチングガスを利用して周辺回路部上のBPSG膜42を選択的に除去する。これにより、BPSG膜42はメモリセル部及びその近傍を覆い、それ以外は存在しない。BPSG膜42の有無の境界はメモリセル部と周辺回路部を分ける素子分離領域21上にある。
次に、図5に示すように、レジストパターン43の除去後、CVD法等を利用して、BPSG膜42上及び周辺回路部上を覆うように厚さ50nm程度の窒化膜51を形成する。その後、高密度プラズマCVDによるTEOS酸化膜の段差被覆を経て、プラズマCVD法を利用して、O3-TEOS酸化膜52を形成する。すなわち、低温(400℃以下)でTEOS(テトラエチルオキシシラン)とオゾンを反応させることにより、平滑な段差被覆性を得るシリコン酸化膜を形成する。上記高密度プラズマCVDを用いたTEOS酸化膜の形成時においても、O3-TEOS酸化膜を用いることも考えられる。下地となっている窒化膜51はプラズマによるチャージ等、プラズマダメージを抑制する機能を有する。
次に、図6に示すように、CMP(化学的機械的研磨)工程によってO3-TEOS酸化膜52を一定量除去する。このとき、メモリセル部側に配されているBPSG膜42上の窒化膜51を研磨ストッパとして利用してもよい。また、窒化膜51が検出された時点で、さらにCMPで一定量研磨し、BPSG膜42上の窒化膜51を除去する。
その後、図示しないが、BPSG膜42やO3-TEOS酸化膜52上に、第1層目の金属配線のためのコンタクトホール等を形成し、配線層を形成する。また、BPSG膜42及びO3-TEOS酸化膜52を用いた第1層目の層間絶縁膜に対し、第2層目以降の層間絶縁膜は別段限定されない。メモリセル部側及び周辺回路側共に同じ工程でTEOS酸化膜等の層間絶縁膜が形成されればよい。
その後、図示しないが、BPSG膜42やO3-TEOS酸化膜52上に、第1層目の金属配線のためのコンタクトホール等を形成し、配線層を形成する。また、BPSG膜42及びO3-TEOS酸化膜52を用いた第1層目の層間絶縁膜に対し、第2層目以降の層間絶縁膜は別段限定されない。メモリセル部側及び周辺回路側共に同じ工程でTEOS酸化膜等の層間絶縁膜が形成されればよい。
上記実施形態の方法及び構成によれば、メモリセル部上を覆う第1層目の層間絶縁膜は、可動イオンのゲッタリング効果に優れたBPSG膜42で形成する。BPSG膜42の下地には薄い酸化膜(SiO2膜)41を形成する。また、周辺回路部上を覆う第1層目の層間絶縁膜は、BPSG膜よりも平坦性に優れたO3-TEOS酸化膜52で形成する。O3-TEOS酸化膜52の下地には薄い窒化膜(SiN膜)51を形成する。これにより、周辺回路部においてさらなる素子の微細化及び高集積に対応でき、チップサイズの縮小化に寄与する。
また、BPSG膜42とO3-TEOS酸化膜52の境界はメモリセル部と周辺回路部を分ける素子分離領域21上に形成する。これにより、結合される異なる膜質の応力の影響が素子に及ばないようにする。
また、BPSG膜42とO3-TEOS酸化膜52の境界はメモリセル部と周辺回路部を分ける素子分離領域21上に形成する。これにより、結合される異なる膜質の応力の影響が素子に及ばないようにする。
なお、メモリセル部上を覆う第1層目の層間絶縁膜としてBPSG膜42を形成したが、PSG膜に代替可能である。PSG膜はP(リン)の酸化物を添加したSiO2膜であり、可動イオンのゲッタリング効果を有する。ただし、リフロー温度はBPSG膜より高めになる。
以上説明したように本発明によれば、第1層目の層間絶縁膜として、メモリセル領域上は電荷保持特性を維持するゲッタリング効果優先の膜(BPSG膜)で覆い、メモリセル領域以外の周辺回路領域側は微細化に有用な平坦性優先の膜(SiN/O3-TEOS膜構造)で覆う。この結果、メモリセル部の電荷保持特性を劣化させずに周辺回路部の素子の微細化、集積度の改善が可能となり、チップサイズの縮小化に寄与する半導体記憶装置及びその製造方法を提供することができる。
11…メモリセル部、12…周辺回路部、131,132…層間絶縁膜、20…半導体基板、21…素子分離領域、22…酸化膜(ゲート酸化膜)、23…酸化膜(トンネル酸化膜)、24,26…ポリシリコン層、25…ONO膜、27,43…レジストパターン、31…スペーサ、32…拡散層、33…シリサイド層、41…酸化膜、42…BPSG膜、51…窒化膜、52…O3-TEOS酸化膜、MG…積層ゲート電極、LG…ゲート電極。
Claims (11)
- それぞれ電荷蓄積領域を有するメモリセルを複数配列したメモリセル部と、
少なくとも前記メモリセル部におけるプログラム/読み出し動作を制御する周辺回路部と、
前記メモリセル部上を覆う、可動イオンのゲッター物質を含んだ第1の層間絶縁膜と、
前記周辺回路部上を覆う、前記第1の層間絶縁膜よりも平坦性の高い第2の層間絶縁膜と、
を含む半導体記憶装置。 - 前記第1の層間絶縁膜は、BPSGまたはPSG膜を含む請求項1記載の半導体記憶装置。
- 前記第2の層間絶縁膜は、TEOS系の膜を含む請求項1記載の半導体記憶装置。
- 前記第1の層間絶縁膜は、薄い酸化膜上に厚いBPSG膜が設けられている請求項1記載の半導体記憶装置。
- 前記第2の層間絶縁膜は、薄い窒化膜上に厚いTEOS系の膜が設けられている請求項1記載の半導体記憶装置。
- それぞれ電荷蓄積領域を有するメモリセルを複数配列したメモリセル部と、
少なくとも前記メモリセル部におけるプログラム/読み出し動作を制御する周辺回路部と、
前記メモリセル部と前記周辺回路部とを隔てる素子分離領域と、
前記素子分離領域上にその境界が存在し前記メモリセル部側、前記周辺回路部側をそれぞれ覆う、異なる種類の層間絶縁膜と、
を含む半導体記憶装置。 - 前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の膜、前記周辺回路領域側は平坦性優先の膜で構成されている請求項6記載の半導体記憶装置。
- 前記異なる種類の層間絶縁膜に関し、前記メモリセル領域側はゲッタリング効果優先の第1膜、前記周辺回路領域側は平坦性優先の第2膜で構成され、少なくとも前記第1膜と第2膜の間には窒化膜が配されている請求項6記載の半導体記憶装置。
- 半導体基板上にそれぞれ電荷蓄積領域を有する複数のメモリセルを形成する工程と、
前記メモリセルを形成する工程と一部共通して少なくとも前記メモリセルに関するプログラム/読み出し動作を制御する周辺回路素子を形成する工程と、
少なくとも前記メモリセル全体上を覆うように可動イオンのゲッター物質を含んだ第1の層間絶縁膜を形成する工程と、
前記メモリセル及びその近傍を覆う以外の前記第1の層間絶縁膜を選択的に除去する工程と、
少なくとも前記周辺回路素子全体上を覆うようにプラズマダメージ抑制用の薄いバッファ膜を形成する工程と、
前記バッファ膜を介し少なくとも前記周辺回路素子全体上を覆うようにプラズマ処理を伴うTEOS系の第2の層間絶縁膜を形成する工程と、
少なくとも前記第2の層間絶縁膜を平坦化する工程と、
を含む半導体記憶装置の製造方法。 - 前記第2の層間絶縁膜はTEOSとオゾンの反応を用いたプラズマCVD法を利用して形成する請求項9記載の半導体記憶装置の製造方法。
- 前記第2の層間絶縁膜を平坦化する工程は、前記バッファ膜を終点検出に利用する化学的機械的研磨を利用する請求項8記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171167A JP2005353737A (ja) | 2004-06-09 | 2004-06-09 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171167A JP2005353737A (ja) | 2004-06-09 | 2004-06-09 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353737A true JP2005353737A (ja) | 2005-12-22 |
Family
ID=35587959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171167A Withdrawn JP2005353737A (ja) | 2004-06-09 | 2004-06-09 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353737A (ja) |
-
2004
- 2004-06-09 JP JP2004171167A patent/JP2005353737A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8796752B2 (en) | String floating gates with air gaps in between | |
JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
US7679127B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2010177279A (ja) | Nand型フラッシュメモリおよびその製造方法 | |
JP4868864B2 (ja) | 半導体装置の製造方法 | |
US7829437B2 (en) | Method of manufacturing a semiconductor device | |
US9530683B2 (en) | Forming source/drain zones with a dielectric plug over an isolation region between active regions | |
JP2011103488A (ja) | メモリデバイス | |
JP6510678B2 (ja) | 予備パターン化された底部電極及び酸化障壁上に強誘電体ランダムアクセスメモリを製造する方法 | |
US7883952B2 (en) | Method of manufacturing flash memory device | |
US7253463B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
JP2010040994A (ja) | 半導体記憶装置、及びその製造方法 | |
JP2007123526A (ja) | 半導体装置及びその製造方法 | |
US7271062B2 (en) | Non-volatile memory cell and fabricating method thereof and method of fabricating non-volatile memory | |
JP2007109800A (ja) | 半導体素子の製造方法 | |
JP2005353737A (ja) | 半導体記憶装置及びその製造方法 | |
US7344938B2 (en) | Method of fabricating memory | |
JP2010147077A (ja) | 半導体装置 | |
JP4783210B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
TWI532149B (zh) | 半導體裝置及其製作方法 | |
JP2006222277A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008251942A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |