JP2005341278A - アナログ・デジタル混載型システムの動作タイミング制御回路 - Google Patents
アナログ・デジタル混載型システムの動作タイミング制御回路 Download PDFInfo
- Publication number
- JP2005341278A JP2005341278A JP2004157875A JP2004157875A JP2005341278A JP 2005341278 A JP2005341278 A JP 2005341278A JP 2004157875 A JP2004157875 A JP 2004157875A JP 2004157875 A JP2004157875 A JP 2004157875A JP 2005341278 A JP2005341278 A JP 2005341278A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- circuit
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 54
- 238000003384 imaging method Methods 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 125000004122 cyclic group Chemical class 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Noise Elimination (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】高速撮像用イメージセンサ11(アナログ・デジタル混載型システム)は、動作タイミング制御回路11Bを備える。この回路11Bは、アナログ動作用の第1のクロック信号を主クロック信号から生成する手段31,32Aと、第1のクロック信号に所定量の遅延を掛ける手段32Bと、この遅延された第1のクロック信号に基づいてデジタル動作用の第2のクロック信号を生成する手段32Cとを備える。この手段32Cは、アナログ動作の処理期間それぞれに対応する時間的に最後尾のクロックパルスがその処理期間内に止まるように第2のクロック信号を生成する。
【選択図】 図4
Description
11 高速撮像用イメージセンサ
11A センサ本体
11B タイミング制御回路
21 センサアレイ
22 A/D変換回路
23 デジタル動作回路
24 デジタルデータ出力回路
31 分周回路
32 パルス発生器
32A アナログタイミング発生器
32B 遅延回路
32C ロジックタイミング発生器
Claims (7)
- 複数のクロックパルスから成る第1のクロック信号に同期した処理期間毎の信号処理を含め、当該第1のクロック信号に同期した信号処理を行うアナログ処理回路と、複数のクロックパルスから成る第2のクロック信号に同期した信号処理を行うデジタル処理回路とを同一の回路基板上に備えたアナログ・デジタル混載型システムの動作タイミング制御回路において、
前記第1のクロック信号を主クロック信号から生成する第1のクロック生成手段と、
この第1のクロック生成手段により生成された前記第1のクロック信号の各クロックパルスに所定量の遅延を掛ける遅延手段と、
この遅延手段により遅延された前記第1のクロック信号に基づいて、前記第2のクロック信号の前記処理期間それぞれに対応する時間的に最後尾のクロックパルスが当該各処理期間内に止まるように前記第2のクロック信号を生成する第2のクロック生成手段と備えたことを特徴とするアナログ・デジタル混載型システムの動作タイミング制御回路。 - 前記第1及び第2のクロック生成手段のうちの少なくとも前記第2のクロック生成手段に、前記主クロック信号に求められる動作周波数及び前記アナログ処理回路及び前記デジタル処理回路に与えられるクロック数に応じたタイミング条件に応じて、前記クロックパルスのデューティ比を可変させる手段を設けたことを特徴とする請求項1に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。
- 前記アナログ処理回路は前記サイクリック型アナログ・デジタル変換器を含み、
前記タイミング条件は、「前記アナログ・デジタル変換器の動作による1クロック当たりの最短のデジタル出力クロック数の比が、当該アナログ・デジタル変換器から変換結果を出力するために必要なデジタル出力クロック数に対するアナログ・デジタル変換に必要なクロック数の除算結果を上回る整数の比となる」ように設定されていることを特徴とする請求項2に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。 - 前記第1のクロック生成手段は前記動作周波数の高低に応じた複数種の動作モードに基づく前記第1のクロック信号を選択的に生成可能な手段であり、
前記複数種の動作モードのうちの所望の動作モードを前記第1のクロック生成手段に指令する動作モード指令手段を備えたことを特徴とする請求項1又は2に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。 - 前記第2のクロック生成手段は前記動作周波数の高低に応じた複数種の動作モードに基づく前記第2のクロック信号を選択的に生成可能な手段であり、
前記複数種の動作モードのうちの所望の動作モードを前記第2のクロック生成手段に指令する動作モード指令手段を備えたことを特徴とする請求項1又は2に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。 - 前記第1及び第2のクロック生成手段は夫々に前記動作周波数の高低に応じた複数種の動作モードに基づく前記第1及び第2のクロック信号を選択的に生成可能な手段であり、
前記第1及び第2のクロック生成手段が夫々に有する前記複数種の動作モードのうちの所望の動作モードを当該第1及び第2のクロック生成手段に各別に指令する動作モード指令手段を備えたことを特徴とする請求項1又は2に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。 - 前記アナログ・デジタル混載型システムは、前記アナログ処理回路と前記デジタル処理回路とを同一基板上に形成したイメージングセンサであって、
前記アナログ処理回路は、光信号を電荷信号に変換する撮像素子を2次元に配列したセンサアレイと、このセンサアレイの各撮像素子から読み出されたアナログ量の撮像信号をデジタル信号に変換するアナログ・デジタル変換器とを備え、
前記デジタル処理回路は、前記アナログ・デジタル変換器から出力されたデジタル信号に所定の処理を施してデジタルデータとして出力する回路を備えたことを特徴とする請求項1〜6に記載のアナログ・デジタル混載型システムの動作タイミング制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004157875A JP4484103B2 (ja) | 2004-05-27 | 2004-05-27 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004157875A JP4484103B2 (ja) | 2004-05-27 | 2004-05-27 | イメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005341278A true JP2005341278A (ja) | 2005-12-08 |
JP4484103B2 JP4484103B2 (ja) | 2010-06-16 |
Family
ID=35494321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004157875A Expired - Lifetime JP4484103B2 (ja) | 2004-05-27 | 2004-05-27 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4484103B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008236648A (ja) * | 2007-03-23 | 2008-10-02 | Canon Inc | 撮像装置及びその駆動方法 |
WO2010029644A1 (ja) * | 2008-09-12 | 2010-03-18 | 富士通株式会社 | 電気回路および信号処理方法 |
JP2011250477A (ja) * | 2011-08-29 | 2011-12-08 | Nippon Hoso Kyokai <Nhk> | 高速撮像装置 |
JP2012227622A (ja) * | 2011-04-15 | 2012-11-15 | Toyota Motor Corp | デジタル・アナログ混載回路、デジタルクロック生成回路 |
JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
WO2015141490A1 (ja) * | 2014-03-20 | 2015-09-24 | ソニー株式会社 | 撮像素子、制御方法、並びに、撮像装置 |
WO2017061191A1 (ja) * | 2015-10-09 | 2017-04-13 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
JP2017077020A (ja) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 集積回路 |
US9973659B2 (en) | 2015-07-13 | 2018-05-15 | Ricoh Company, Ltd. | Imaging element, image reading device, image forming apparatus, and imaging method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220141971A (ko) | 2021-04-14 | 2022-10-21 | 삼성전자주식회사 | 이미지 장치 및 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228707A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | クロック供給方式 |
JPH06225185A (ja) * | 1992-08-10 | 1994-08-12 | Nec Corp | 画像処理装置 |
JPH11242530A (ja) * | 1998-02-26 | 1999-09-07 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
JP2003087639A (ja) * | 2001-09-11 | 2003-03-20 | Nec Corp | 画像処理集積回路 |
JP2003224778A (ja) * | 2001-11-20 | 2003-08-08 | Fuji Photo Film Co Ltd | 撮像装置および撮像方法 |
-
2004
- 2004-05-27 JP JP2004157875A patent/JP4484103B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228707A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | クロック供給方式 |
JPH06225185A (ja) * | 1992-08-10 | 1994-08-12 | Nec Corp | 画像処理装置 |
JPH11242530A (ja) * | 1998-02-26 | 1999-09-07 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
JP2003087639A (ja) * | 2001-09-11 | 2003-03-20 | Nec Corp | 画像処理集積回路 |
JP2003224778A (ja) * | 2001-11-20 | 2003-08-08 | Fuji Photo Film Co Ltd | 撮像装置および撮像方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008236648A (ja) * | 2007-03-23 | 2008-10-02 | Canon Inc | 撮像装置及びその駆動方法 |
WO2010029644A1 (ja) * | 2008-09-12 | 2010-03-18 | 富士通株式会社 | 電気回路および信号処理方法 |
JP4886900B2 (ja) * | 2008-09-12 | 2012-02-29 | 富士通株式会社 | 電気回路および信号処理方法 |
US8415995B2 (en) | 2008-09-12 | 2013-04-09 | Fujitsu Limited | Electric circuit and signal processing method |
JP2012227622A (ja) * | 2011-04-15 | 2012-11-15 | Toyota Motor Corp | デジタル・アナログ混載回路、デジタルクロック生成回路 |
JP2011250477A (ja) * | 2011-08-29 | 2011-12-08 | Nippon Hoso Kyokai <Nhk> | 高速撮像装置 |
JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
CN106134183A (zh) * | 2014-03-20 | 2016-11-16 | 索尼公司 | 摄像组件、控制方法及摄像装置 |
WO2015141490A1 (ja) * | 2014-03-20 | 2015-09-24 | ソニー株式会社 | 撮像素子、制御方法、並びに、撮像装置 |
JPWO2015141490A1 (ja) * | 2014-03-20 | 2017-04-06 | ソニー株式会社 | 撮像素子、制御方法、並びに、撮像装置 |
US10313621B2 (en) | 2014-03-20 | 2019-06-04 | Sony Corporation | Image pickup device, control method, and image pickup apparatus |
CN106134183B (zh) * | 2014-03-20 | 2020-03-20 | 索尼公司 | 摄像组件、控制方法及摄像装置 |
US9973659B2 (en) | 2015-07-13 | 2018-05-15 | Ricoh Company, Ltd. | Imaging element, image reading device, image forming apparatus, and imaging method |
WO2017061191A1 (ja) * | 2015-10-09 | 2017-04-13 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
US10506184B2 (en) | 2015-10-09 | 2019-12-10 | Sony Semiconductor Solutions Corporation | Solid-state image pickup element, method of driving solid-state image pickup element, and electronic apparatus |
JP2017077020A (ja) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4484103B2 (ja) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101365073B (zh) | 固态图像拍摄装置及其模拟/数字转换方法和图像拍摄装置 | |
US9648264B2 (en) | Solid-state image sensing apparatus | |
JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
US11885915B2 (en) | Time to digital converter | |
JP2009038726A (ja) | 物理量検知装置およびその駆動方法 | |
JP4484103B2 (ja) | イメージセンサ | |
JP2012526418A (ja) | アナログクロックを有する低雑音撮像 | |
JP2006042033A (ja) | 信号処理装置及びデータ処理装置 | |
US20110292260A1 (en) | Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device | |
JP5264095B2 (ja) | 固体撮像装置 | |
JP5822547B2 (ja) | 撮像装置および撮像システム | |
US7782241B2 (en) | Signal processing method and device, and analog/digital converting device | |
JP4464189B2 (ja) | ノイズキャンセル回路 | |
WO2018159131A1 (ja) | アナログ-デジタル変換器、固体撮像素子、及び、電子機器 | |
JP5677919B2 (ja) | ランプ波生成回路および固体撮像装置 | |
US10110212B2 (en) | Electronic circuit, solid state image capturing apparatus and method of controlling electronic circuit | |
JP2011139365A (ja) | パルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置 | |
JP6192790B2 (ja) | 撮像装置および撮像システム | |
JP2006270355A (ja) | 集積回路 | |
JP4401858B2 (ja) | 撮像装置 | |
JP2014135645A (ja) | 固体撮像装置及びその駆動方法 | |
JP2004349952A (ja) | イメージセンサー | |
JP2765684B2 (ja) | Ccd駆動用集積回路 | |
JP2022074445A (ja) | アナログデジタル変換回路、光電変換装置、光電変換システム | |
JP6022012B2 (ja) | 撮像装置および撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4484103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |