JP2005333166A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005333166A JP2005333166A JP2005240361A JP2005240361A JP2005333166A JP 2005333166 A JP2005333166 A JP 2005333166A JP 2005240361 A JP2005240361 A JP 2005240361A JP 2005240361 A JP2005240361 A JP 2005240361A JP 2005333166 A JP2005333166 A JP 2005333166A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bumps
- semiconductor device
- pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 ドータチップ2Bに設けられた突起電極8B-1,8B-2を、該ドータチップ2Bが実装されるマザーチップ3Bに設けられたパッド15-1,15-2に接合する工程を有する半導体装置の製造方法において、隣接する突起電極8B-1,8B-2、及びこの突起電極8B-1,8B-2に対応するパッド15-1,15-2とはそれぞれ互いに高さが異なるよう設けられ、突起電極8B-1,8B-2、またはパッド15-1,15-2の少なくとも一方に突起電極8B-1,8B-2及びパッド15-1,15-2よりも軟質で接合時に変形可能とされた可変形接合材23を配設しておき、突起電極8B-1,8B-2とパッド15-1,15-2とを可変形接合材23を介して接合する。
【選択図】 図12
Description
半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
隣接する前記突起電極及び該突起電極に対応する前記パッドとは、それぞれ互いに高さが異なるよう設けられ、
前記突起電極、または前記パッドの少なくとも一方に、前記突起電極及び前記パッドよりも軟質で前記接合時に変形可能とされた可変形接合材を配設しておき、
前記突起電極と前記パッドとを前記可変形接合材を介して接合することを特徴とするものである。
次に、本発明の第4実施例である半導体装置の製造方法について説明する。
(付記1) 半導体チップに突起電極を形成する半導体製造装置において、
前記突起電極を所定形状に成形する成形治具を設けると共に、
該成形治具の前記突起電極を形成する位置に、該突起電極が形成治具の外部にはみ出すことを防止する突起部を形成したことを特徴とする半導体製造装置。
(付記2) 付記1記載の半導体製造装置において、
前記突起電極をスタッドバンプとすると共に、
前記成形治具と前記スタッドバンプを形成するキャピラリとを一体化したことを特徴とする半導体製造装置。
(付記3) 付記1または2記載の半導体製造装置において、
前記突起部の形状を円形、楕円形、及び矩形から選定される一の形状としたことを特徴とする半導体製造装置。
(付記4) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する半導体製造装置において、
前記半導体チップを一の方向に超音波振動させる第1の超音波振動印加手段と、
前記被実装部材を前記半導体チップの超音波振動と異なる方向に超音波振動させる第2の超音波振動手段とを具備することを特徴とする半導体製造装置。
(付記5) 付記4記載の半導体製造装置において、
前記半導体チップの超音波振動方向と、前記被実装部材の超音波振動方向が直交するよう構成したことを特徴とする半導体製造装置。
(付記6) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
前記半導体チップに設けられた突起電極、または前記被実装部材に設けられたパッドの少なくとも一方に、前記接合時に変形可能な構成とされた可変形接合材を配設しておき、
前記突起電極と前記パッドとを前記可変形接合材を介して接合することを特徴とする半導体装置の製造方法。
(付記7) 付記6記載の半導体装置の製造方法において、
隣接する前記突起電極の高さを異ならせたことを特徴とする半導体装置の製造方法。
(付記8) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向を前記突起電極の並び方向と異なる方向としたことを特徴とする半導体装置の製造方法。
(付記9) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向と、前記パッドの延在方向を同一方向としたことを特徴とする半導体装置の製造方法。
(付記10) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
超音波の振幅方向と同一方向に延在する前記パッドの配設ピッチが、前記超音波の振幅方向と直交する方向に延在する前記パッドの配設ピッチに対して長く設定したことを特徴とする半導体装置の製造方法。
(付記11) 半導体チップに設けられたスタッドバンプを、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
更に、プローブを前記パッドに刺すことにより電気的に接続し、該プローブを介して被実装部材の試験を行なう工程を設けると共に、
前記スタッドバンプを前記パッドに接合する際、前記被実装部材の試験を行なう工程で前記プローブにより前記パッドに形成された凹部と、前記スタッドバンプの先端部に形成された小突起とを位置決めして前記接合を行なうことを特徴とする半導体装置の製造方法。
(付記12) 付記6乃至11記載の半導体装置の製造方法において、
前記被実装部材が、半導体チップであることを特徴とする半導体装置の製造方法。
2A,2B ドーターチップ
3A,3B マザーチップ
8A,8B バンプ
15,28 パッド
16 振動体
20A,20B キャピラリ
21A,21B 突起部
22A,22B 成型凹部
23 可変形接合材
25 プローブ
26 位置決め凹部
27 小突起
30 半導体製造装置
31 X方向超音波ホーン
32 Y方向超音波ホーン
Claims (1)
- 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
隣接する前記突起電極及び該突起電極に対応する前記パッドとは、それぞれ互いに高さが異なるよう設けられ、
前記突起電極、または前記パッドの少なくとも一方に、前記突起電極及び前記パッドよりも軟質で前記接合時に変形可能とされた可変形接合材を配設しておき、
前記突起電極と前記パッドとを前記可変形接合材を介して接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240361A JP4190525B2 (ja) | 2005-08-22 | 2005-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240361A JP4190525B2 (ja) | 2005-08-22 | 2005-08-22 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002049394A Division JP2003249515A (ja) | 2002-02-26 | 2002-02-26 | 半導体製造装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333166A true JP2005333166A (ja) | 2005-12-02 |
JP4190525B2 JP4190525B2 (ja) | 2008-12-03 |
Family
ID=35487553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240361A Expired - Fee Related JP4190525B2 (ja) | 2005-08-22 | 2005-08-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4190525B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099764A (ja) * | 2007-10-17 | 2009-05-07 | Seiko Epson Corp | 電子部品の実装構造 |
US20110309500A1 (en) * | 2003-12-31 | 2011-12-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask |
US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
JP2015141917A (ja) * | 2014-01-27 | 2015-08-03 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | チップ実装構造体およびその製造方法 |
US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
CN105185760A (zh) * | 2014-06-11 | 2015-12-23 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
-
2005
- 2005-08-22 JP JP2005240361A patent/JP4190525B2/ja not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
US20110309500A1 (en) * | 2003-12-31 | 2011-12-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask |
US8674500B2 (en) * | 2003-12-31 | 2014-03-18 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
JP2009099764A (ja) * | 2007-10-17 | 2009-05-07 | Seiko Epson Corp | 電子部品の実装構造 |
JP2015141917A (ja) * | 2014-01-27 | 2015-08-03 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | チップ実装構造体およびその製造方法 |
CN105185760A (zh) * | 2014-06-11 | 2015-12-23 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
Also Published As
Publication number | Publication date |
---|---|
JP4190525B2 (ja) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4190525B2 (ja) | 半導体装置の製造方法 | |
JP4175197B2 (ja) | フリップチップ実装構造 | |
US6246249B1 (en) | Semiconductor inspection apparatus and inspection method using the apparatus | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
KR100337588B1 (ko) | 반도체 검사장치 및 이를 사용한 검사방법 | |
JP2007267113A (ja) | 圧電デバイス及びその製造方法 | |
JP2015149446A (ja) | 半導体装置の製造方法 | |
JP4492233B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
TWI539586B (zh) | 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法 | |
JP3762475B2 (ja) | ワイヤボンディング方法及び半導体装置 | |
JP4208867B2 (ja) | 半導体装置の製造方法 | |
JP4154410B2 (ja) | 半導体装置の製造方法 | |
JP5476891B2 (ja) | 超音波フリップチップ実装方法および超音波実装装置 | |
JP4216295B2 (ja) | バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 | |
JP4374040B2 (ja) | 半導体製造装置 | |
JP2007141963A (ja) | 基板の実装方法、及びその実装方法で実装された半導体装置 | |
JP2010258302A (ja) | 超音波フリップチップ実装方法およびそれに用いられる基板 | |
JP2003249515A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2007235707A (ja) | 圧電デバイス | |
JP5637249B2 (ja) | 超音波接合方法 | |
JP2005197488A (ja) | 突起電極及びボンディングキャピラリ並びに半導体チップ | |
JP2012124426A (ja) | 半導体装置、及びその製造方法 | |
JP2003234427A (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |