JP2005333072A - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
JP2005333072A
JP2005333072A JP2004152195A JP2004152195A JP2005333072A JP 2005333072 A JP2005333072 A JP 2005333072A JP 2004152195 A JP2004152195 A JP 2004152195A JP 2004152195 A JP2004152195 A JP 2004152195A JP 2005333072 A JP2005333072 A JP 2005333072A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
sulfuric acid
hydrogen peroxide
evaluation
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004152195A
Other languages
English (en)
Inventor
Toru Yamazaki
亨 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004152195A priority Critical patent/JP2005333072A/ja
Priority to US11/134,991 priority patent/US20050260861A1/en
Publication of JP2005333072A publication Critical patent/JP2005333072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】 評価精度を向上できる半導体基板の評価方法を提供する。
【解決手段】 評価対象となる半導体基板の一方の面に液体金属からなる電極を接触させて電圧を印加する半導体基板の評価方法であり、液体金属からなる電極を評価対象となる半導体基板の一方の面に接触させる前に、評価対象となる半導体基板の硫酸過水による洗浄を行ない、硫酸過水による洗浄を行なった後、液体金属からなる電極を接触させる表面シリコン層の表面に形成されている酸化膜を除去する。これにより、評価対象となる半導体基板の硫酸過水による洗浄を行なうことで、液体金属からなる電極を接触させる面に付着した有機物を除去し、評価精度を向上できる。
【選択図】 図1

Description

本発明は、液体金属からなる電極を評価対象の半導体基板の一方の面に接触させて半導体基板の評価を行なう半導体基板の評価方法に関する。
近年、例えばMIS(Metal−Insulator−Semiconductor)構造を有するLSIなどでは、高集積化されるに伴い、シリコンなどの半導体層や酸化シリコンなどの絶縁膜などの信頼性に対する要求が高くなっている。このような状況などから、半導体基板が有する半導体層や絶縁膜の電気的な特性の評価精度を向上する評価方法として、水銀などの液体金属を電極として半導体基板の一面に接触させて電気特性を評価する半導体基板の評価方法が提案され、用いられるようになっている(例えば、特許文献1、2、非特許文献1参照)。
米国特許第6429145号明細書(第2−6欄、第2図) 米国特許第6548420号明細書(第2−3欄) 「アイ・イー・イー・イー・トランザクション・オン・エレクトロン・デバイスズ(IEEE TRANSACTIONS ON ELECTRON DEVICES)」、2000年5月、第47巻、第5号、1997年10月アイ・イー・イー・イー・インターナショナル・SOI・カンファレンス(IEEE International SOI conference)
しかし、本発明者らは、液体金属を電極として半導体基板の一面に接触させて電気特性を評価する半導体基板の評価方法を検討した結果、同じ半導体基板を評価しても、その評価結果にばらつきが生じる場合があり、従来の半導体基板の評価方法には、評価精度の向上の余地があることを突き止めた。
本発明の課題は、評価精度を向上することにある。
本発明の半導体基板の評価方法は、評価対象となる半導体基板の一方の面に液体金属からなる電極を接触させて電圧を印加する半導体基板の評価方法であり、液体金属からなる電極を評価対象となる半導体基板の一方の面に接触させる前に、評価対象となる半導体基板の硫酸過水による洗浄を行なうことにより上記課題を解決する。
本発明者らが評価結果にばらつきが生じる原因を検討したところ、半導体基板の液体金属からなる電極を接触させる面への有機物の付着が原因であることを見出した。そこで、このように、液体金属からなる電極を評価対象となる半導体基板の一方の面に接触させる前に、評価対象となる半導体基板の硫酸過水による洗浄を行なうことで、液体金属からなる電極を接触させる面に付着した有機物を除去し、評価精度を向上できる。
また、評価対象となる半導体基板が、シリコン支持体、このシリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、この絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたSOI基板であり、硫酸過水による洗浄を行なった後、液体金属からなる電極を接触させる表面シリコン層の表面に形成されている酸化膜を除去する評価方法とする。
SOI基板の評価を行なう場合には、表面シリコン層に液体金属からなる電極を接触させる必要があるため、表面シリコン層の表面に形成されている自然酸化膜を除去した後、液体金属からなる電極を接触させることになる。このとき、自然酸化膜を除去した後に硫酸過水による洗浄を行なうと、硫酸過水によって表面シリコン層の表面が酸化され、酸化膜が形成されてしまい、この酸化膜が評価精度を低下させてしまうことになる。そこで、硫酸過水による洗浄を行なった後、液体金属からなる電極を接触させる表面シリコン層の表面に形成されている酸化膜を除去したところ、表面シリコン層の表面は、酸化膜がなく、かつ、有機物を除去した状態にできる。
さらに、硫酸過水による洗浄は、体積比で、29%濃度の過酸化水素が1に対して96%濃度の硫酸を4以上19以下とした硫酸過水を用いることで、評価精度をより確実に向上できる。
また、硫酸過水による洗浄は、温度が100℃以上160℃以下の前記硫酸過水に半導体基板の表面を接触させることで、評価精度を一層確実に向上できる。さらに、硫酸過水による洗浄は、前記硫酸過水に10分以上半導体基板の表面を接触させることで、評価精度を一層確実に向上できる。
本発明によれば、評価精度を向上できる。
以下、本発明を適用してなる半導体基板の評価方法の一実施形態について図1乃至図11を参照して説明する。図1は、本発明を適用してなる半導体基板の評価方法の概略を示すフロー図である。図2は、SOI基板の評価を行なう場合の電極の設置例を示す断面図である。図3及び図4は、評価対象のSOI基板の表面に有機物が付着することによって寄生容量が加わった状態となることを模式的に説明する図である。図5は、硫酸過水による洗浄の有機物の除去効果をガスクロマトグラフ質量分析計により示す図であり、(a)は硫酸過水による洗浄を行なった場合、(b)は硫酸過水による洗浄を行なっていない場合を示す図である。
図6は、硫酸過水による洗浄を行なった場合と行なっていない場合のIds−Vgsカーブを示す図である。図7は、硫酸過水による洗浄処理の処理時間とフラットバンド電圧の関係を示す図である。図8は、硫酸過水による洗浄処理の処理温度とフラットバンド電圧の関係を示す図である。図9は、硫酸過水による洗浄処理の硫酸の混合比率とフラットバンド電圧の関係を示す図である。図10は、本発明を適用してなる半導体基板の評価方法の別の概略を示すフロー図である。図11は、シリコン基板の評価を行なう場合の電極の設置例を示す断面図である。
ここでは、図1及び図2に示すように、シリコン支持体1と表面シリコン層3との間に酸化膜からなる絶縁層5を設けた構成を有するSOI(Silicon on Insulator)構造のウェーハ、すなわちSOI基板7の評価方法について説明する。SOI基板7は、SIMOX(Separation by Implanted Oxygen)法や貼り合わせ法などで形成することができるが、本発明の評価方法は、製造方法に関係なく適用できる。
なお、SIMOX法は、酸素イオンをシリコン基板に注入し、所定の温度の熱をかけるアニール処理することで、シリコン基板内部に埋め込み酸化膜つまりBOX(Buried Oxide)層からなる絶縁層を形成する方法である。また、貼り合わせ法は、予めシリコン基板上に酸化膜を形成した後、他のシリコン基板と貼り合わせ、酸化膜を形成したシリコン基板の表面を所定の厚みになるまで薄膜化する方法である。
本実施形態の半導体基板の評価方法では、SIMOX法や貼り合わせ法などにより形成されたSOI基板7に対し、まず、有機物の除去のため硫酸過水による洗浄を行なう(ステップ101)。ステップ101の硫酸過水による洗浄では、96%濃度の硫酸:29%濃度の過酸化水素水=4:1以上19:1以下の範囲で調整した硫酸過水を用いる。そして、硫酸過水による洗浄は、例えば、槽に入れ温度を100℃以上160℃以下とした硫酸過水に10分以上SOI基板7を浸漬することなどで行なう。
硫酸過水の組成はSOI基板7に付着する有機物の種類や付着の度合いなどに応じて適宜選択できる。しかし、クリーンルーム環境に由来してSOI基板7に付着する高沸点有機物に対しては、29%濃度の過酸化水素水が1に対して96%濃度の硫酸を4以上19以下の体積比とすることが望ましい。29%濃度の過酸化水素水が1に対して96%濃度の硫酸が4よりも少なくすると、過酸化水素の割合が増えることで過酸化水素の沸点の影響が大きくなり、設備によっては充分に高い薬液温度が得られなくなる場合がある。また、96%濃度の硫酸が19より多くなると、過酸化水素の割合が減ることにより、クリーンルーム環境に由来する高沸点有機物を除去できなくなる場合がある。
また、洗浄に用いる硫酸過水の温度と洗浄する時間つまり硫酸過水による処理温度及び処理時間も、SOI基板7に付着する有機物の種類や付着の度合いなどに応じて適宜選択できる。しかし、クリーンルーム環境に由来してSOI基板7に付着する高沸点有機物のより確実な除去効果を得るためには、処理温度が100℃以上160℃以下で、処理時間10分以上とすることが望ましい。処理温度が100℃より低くなるとクリーンルーム環境に由来する高沸点有機物を除去できない場合がある。また、処理温度が160℃より高い場合は、薬液の劣化が速くなるため、クリーンルーム環境に由来する高沸点有機物を除去できなくなる場合がある。
このようなステップ101の硫酸過水による洗浄を行なった後、フッ酸などを用いてSOI基板7の表面シリコン層3の表面に形成されている酸化膜を除去する(ステップ103)。ステップ103では、酸化膜を除去した後、純水を用いて洗浄し、Nブローで乾燥させる。この後、ステップ103で酸化膜を除去したSOI基板7の表面シリコン層3の表面に、液体金属である水銀からなるソース電極11とドレイン電極13の2つの電極を接触させる(ステップ105)。このとき、ソース電極11とドレイン電極13とは、互いに離れた状態で、SOI基板7の表面シリコン層3の表面に接触させることで、擬似FETとしている。
ステップ105の後、ゲート電極となるシリコン支持体1、ソース電極11、ドレイン電極13などに配線15を介して電源を接続し、ソース電極11とゲート電極1となるシリコン支持体1の間と、ソース電極11とドレイン電極13との間とに電圧を印加する。そして、ソース電極11とドレイン電極13との間に流れる電流を測定することにより、例えばIds−Vgsカーブを得たり、Ids−Vgsカーブからフラットバンド電圧を算出したりすることで、SOI基板7の評価を行なう(ステップ107)。なお、ステップ103、105、107は、従来の半導体基板の評価方法と同様に行っている。
ここで、本発明者らは、液体金属を電極として半導体基板の一面に接触させて電気特性を評価する従来の半導体基板の評価方法を検討した結果、同じ半導体基板を評価しても、その評価結果にばらつきが生じる場合があり、従来の半導体基板の評価方法には、評価精度の向上の余地があることを突き止めた。そして、その原因を検討した結果、半導体基板の液体金属からなる電極を接触させる面への有機物の付着が原因であることを見出した。
水銀などの液体金属からなる電極を半導体基板の表面に接触させるとき、液体金属からなる電極を接触させる半導体基板の表面は、塵埃やその他の微粒子などができるだけ付着していない清浄な状態である必要がある。これは、塵埃やその他の微粒子などが液体金属からなる電極を接触させる半導体基板の表面にあると、電極の接触が不安定となり、寄生抵抗や寄生容量を有した状態となるためである。このため、液体金属からなる電極を半導体基板の表面に接触させる作業を含めた半導体基板の評価は、清浄環境下、例えばクラス7(ISO14644)以上のクリーンルーム環境下で行なうことで、半導体基板の保管や評価のための加工中に半導体基板の表面に塵埃やその他の微粒子などの不純物が付着するのを防いでいる。
ところが、クリーンルーム環境下では、樹脂製の配管やHEPAやULPAといったフィルタ、床材などから、例えば臭素系化合物であるDOPやBHTといった高沸点有機物などの有機物が出ることが知られている。
そこで、本発明者らは、クリーンルーム環境下で発生する有機物が半導体基板に付着し、これらの有機物が、半導体基板の表面に付着すると離脱し難いため、半導体基板の表面と液体金属との電気的な接触に影響を及ぼし、同じ半導体基板に対する評価がばらつくといったように、半導体基板の評価精度を低下させているのではないかと考えた。有機物が半導体基板の表面に付着すると、図3及び図4に示すように、模式的に寄生容量が加わったものとなり、それぞれの端子に所望の電圧がかからなくなり正確な評価を行うことが困難となる。
このように考えた本発明者らは、半導体基板の表面に有機物が付着していることを確認するため、ガスクロマトグラフ質量分析計により測定を行なった結果、図5(a)に一例を示すように、明らかに有機物の存在が示された。そこで、本実施形態の半導体基板の評価方法により、ステップ103のような硫酸過水による洗浄を行なった半導体基板では、ガスクロマトグラフ質量分析計により測定を行なった結果、図5(b)に一例を示すように、明らかに有機物が低減した。そして、本実施形態の半導体基板の評価方法では、同じ半導体基板に対する評価がばらつくといったことは生じず、半導体基板の評価精度を向上できた。
以下に、SOI基板7として直径200mm、P型(ボロンドープ)のSOIウェーハを試料として本実施形態の半導体基板の評価方法を実施した結果の一例を示す。ステップ103の硫酸過水による洗浄では、温度が120℃で体積比が96%濃度の硫酸:29%濃度の過酸化水素水=5:1の溶液に、SOIウェーハを20分間浸漬させた。また、比較のため、ステップ103の硫酸過水による洗浄を行なわない以外は、同条件でステップ101からステップ109の本実施形態の半導体基板の評価方法を同一のSOIウェーハに対して実施した。
この結果、Ids−Vgsカーブを計測すると、図6に示すように、硫酸過水による洗浄を行った場合は、硫酸過水による洗浄を行っていない場合と比較してゲート電圧の絶対値で低電界側にシフトしていることが見られる。これは、前述した有機物を除去したことにより、寄生容量による電圧が減少したものである。
さらに、上記の条件で、ステップ103の硫酸過水による洗浄におけるSOIウェーハを浸漬する時間つまり処理時間を変え、ゲート電圧に負電圧を印加した場合のフラットバンド電圧と処理時間との関係を計測した。この結果、図7に示すように、上記の組成の硫酸過水を用いて120℃で洗浄処理する場合、処理時間を10分以上とすることで、確実に有機物の影響を低減することができた。
また、上記の条件で、ステップ103の硫酸過水による洗浄におけるSOIウェーハを洗浄する硫酸過水の温度つまり処理温度を変え、ゲート電圧に負電圧を印加した場合のフラットバンド電圧と処理時間との関係を計測した。この結果、図8に示すように、上記の組成の硫酸過水を用いて20分間洗浄処理する場合、処理温度を100℃以上とすることで、確実に有機物の影響を低減することができた。なお、160℃よりも処理温度が高くなると(確実に有機物の影響を低減できなくなった)ので、処理温度は160℃以下とすることが望ましい。
さらに、上記の条件で、ステップ103の硫酸過水による洗浄におけるSOIウェーハを洗浄する硫酸過水中の硫酸濃度を変え、ゲート電圧に負電圧を印加した場合のフラットバンド電圧と処理時間との関係を計測した。この結果、図9に示すように、硫酸過水中の96%濃度の硫酸の混合比率が80%以上95%以下範囲であれば、確実に有機物の影響を低減することができた。これは、過酸化水素との体積比で、29%濃度の過酸化水素が1に対して96%濃度の硫酸が4以上19以下となる。
このように、本実施形態の半導体基板の評価方法では、液体金属の電極の半導体基板の表面への接触を行なう前に、硫酸過水による半導体基板の洗浄を行なうことで、有機物を除去して半導体基板の電気的特性の評価結果に対する有機物の影響を低減できる。すなわち、半導体基板の評価方法の評価精度を向上できる。
さらに、硫酸過水による洗浄は、体積比で、29%濃度の過酸化水素が1に対して96%濃度の硫酸を4以上19以下とした硫酸過水を用いることで、評価精度をより確実に向上できる。加えて、硫酸過水による洗浄は、温度が100℃以上160℃以下の前記硫酸過水に半導体基板の表面を接触させることで、評価精度を一層確実に向上できる。さらに、硫酸過水による洗浄は、前記硫酸過水に10分以上半導体基板の表面を接触させることで、評価精度を一層確実に向上できる。
さらに、本実施形態のようにSOI基板7の評価を行なう場合、フッ酸などによる酸化膜の除去の前に、硫酸過水による洗浄を行なうことで、評価精度をより確実に向上できる。SOI基板7の評価では、ソース電極11やドレイン電極13を表面シリコン層3の表面に直接接触させるため、表面シリコン層3の表面に形成されている自然酸化膜を除去する必要がある。ところが、自然酸化膜を除去した後に硫酸過水による洗浄を行なうと、硫酸過水によって表面シリコン層3の表面が酸化されて酸化膜が形成されてしまい、この酸化膜がソース電極11やドレイン電極13を表面シリコン層3の表面に直接接触させるのを妨げ、評価精度を低下させてしまうことになる。したがって、酸化膜の除去の前に、硫酸過水による洗浄を行なうことで、評価精度をより確実に向上できる。
また、本実施形態では、SOI基板7の評価を例として説明したが、本発明の半導体基板の評価方法は、シリコン層の表面に酸化膜を形成したシリコンウェーハなどの半導体基板の半導体層や酸化膜の電気的特性の計測にも適用することができる。この場合の半導体基板の評価方法は、図10及び図11に示すように、シリコン基板17を、SOI基板の場合のステップ101と同様に、有機物の除去のため硫酸過水による洗浄を行なう(ステップ201)。
ステップ201の硫酸過水による洗浄を行なった後、半導体基板7の酸化膜21の表面に、液体金属である水銀からなるソース電極11を接触させる(ステップ203)。そして、ステップ203の後、ゲート電極となる半導体基板7側の面19a、ソース電極11に配線15を介して電源を接続し、半導体基板7の面19aとソース電極11との間に電圧を印加することにより、電気的特性の評価を行なう(ステップ205)。
また、本実施形態では、液体金属として水銀を用いた場合を示したが、インジウムを混合したガリウム、スズ、これらの液体金属の混合物などを用いることもできる。
また、クリーンルームの清浄度のレベルによってクリーンルーム内の有機物の発生量などが変化するため、クリーンルーム環境に応じて適宜、硫酸過水の組成、処理温度、そして、処理時間などの硫酸過水による洗浄の条件を変更、調整できる。ただし、本実施形態で示したような硫酸過水による洗浄の条件で行なえば、クリーンルームの清浄度のレベルつまりクリーンルーム内の有機物の発生量などに関係なく確実に評価精度を向上できる。
本発明を適用してなる半導体基板の評価方法の一実施形態の概略を示すフロー図である。 SOI基板の評価を行なう場合の電極の設置例を示す断面図である。 評価対象のSOI基板の表面に有機物が付着することによって寄生容量が加わった状態となることを模式的に説明する図であり、(a)は全体の回路を、(b)はC0で示したSOI基板部分の回路を示す図である。 図3に示したように評価対象のSOI基板の表面に有機物が付着することによって寄生容量が加わった状態となる場合と、有機物が付着していない場合とを模式的に説明する図である。 硫酸過水による洗浄の有機物の除去効果をガスクロマトグラフ質量分析計により示す図であり、(a)は硫酸過水による洗浄を行なっていない場合、(b)は硫酸過水による洗浄を行なった場合を示す図である。 硫酸過水による洗浄を行なった場合と行なっていない場合のIds−Vgsカーブを示す図である。 硫酸過水による洗浄処理の処理時間とフラットバンド電圧の関係を示す図である。 硫酸過水による洗浄処理の処理温度とフラットバンド電圧の関係を示す図である。 硫酸過水による洗浄処理の硫酸混合比率とフラットバンド電圧の関係を示す図である。 本発明を適用してなる半導体基板の評価方法の別の実施形態の概略を示すフロー図である。 シリコン基板の評価を行なう場合の電極の設置例を示す断面図である。
符号の説明
1 シリコン支持体
3 表面シリコン層
5 絶縁層
7 SOI基板
11 ソース電極
13 ドレイン電極
15 配線

Claims (5)

  1. 評価対象となる半導体基板の一方の面に液体金属からなる電極を接触させて電圧を印加する半導体基板の評価方法であり、
    前記液体金属からなる電極を評価対象となる半導体基板の一方の面に接触させる前に、評価対象となる半導体基板の硫酸過水による洗浄を行なうことを特徴とする半導体基板の評価方法。
  2. 評価対象となる半導体基板が、シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたSOI基板であり、前記硫酸過水による洗浄を行なった後、前記液体金属からなる電極を接触させる表面シリコン層の表面に形成されている酸化膜を除去することを特徴とする請求項1に記載の半導体基板の評価方法。
  3. 前記硫酸過水による洗浄は、体積比で、29%濃度の過酸化水素が1に対して96%濃度の硫酸を4以上19以下とした硫酸過水を用いることを特徴とする請求項1または2に記載の半導体基板の評価方法。
  4. 前記硫酸過水による洗浄は、温度が100℃以上160℃以下の前記硫酸過水に半導体基板の表面を接触させることを特徴とする請求項3に記載の半導体基板の評価方法。
  5. 前記硫酸過水による洗浄は、前記硫酸過水に10分以上半導体基板の表面を接触させることを特徴とする請求項3または4に記載の半導体基板の評価方法。
JP2004152195A 2004-05-21 2004-05-21 半導体基板の評価方法 Pending JP2005333072A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004152195A JP2005333072A (ja) 2004-05-21 2004-05-21 半導体基板の評価方法
US11/134,991 US20050260861A1 (en) 2004-05-21 2005-05-23 Method for evaluating semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152195A JP2005333072A (ja) 2004-05-21 2004-05-21 半導体基板の評価方法

Publications (1)

Publication Number Publication Date
JP2005333072A true JP2005333072A (ja) 2005-12-02

Family

ID=35375758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152195A Pending JP2005333072A (ja) 2004-05-21 2004-05-21 半導体基板の評価方法

Country Status (2)

Country Link
US (1) US20050260861A1 (ja)
JP (1) JP2005333072A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897206A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 熱酸化膜形成方法
JP2001267384A (ja) * 2000-03-15 2001-09-28 Mitsubishi Materials Silicon Corp 擬似mosfetの測定方法
US20020102751A1 (en) * 2001-01-26 2002-08-01 International Business Machines Corporation Method of determining electrical properties of silicon-on-insulator wafers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156121A (en) * 1996-12-19 2000-12-05 Tokyo Electron Limited Wafer boat and film formation method
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Soi基板及びその製造方法並びにその製造設備
US6290859B1 (en) * 1999-11-12 2001-09-18 Sandia Corporation Tungsten coating for improved wear resistance and reliability of microelectromechanical devices
US6548420B2 (en) * 2001-01-26 2003-04-15 International Business Machines Corporation Measurement and analysis of mercury-based pseudo-field effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897206A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 熱酸化膜形成方法
JP2001267384A (ja) * 2000-03-15 2001-09-28 Mitsubishi Materials Silicon Corp 擬似mosfetの測定方法
US20020102751A1 (en) * 2001-01-26 2002-08-01 International Business Machines Corporation Method of determining electrical properties of silicon-on-insulator wafers

Also Published As

Publication number Publication date
US20050260861A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
JP5315596B2 (ja) 貼合せsoiウェーハの製造方法
CN101657889B (zh) 制备应变硅的清洁表面的改善的方法
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
WO2019230164A1 (ja) シリコンウェーハの洗浄方法
JP2005333072A (ja) 半導体基板の評価方法
JP5003322B2 (ja) Soiウェーハの評価方法
US6136669A (en) Mobile charge immune process
JP4419712B2 (ja) Soiウエーハの評価方法
JP2010103296A (ja) 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
JP4640204B2 (ja) Soiウエーハの評価方法
JP3040067B2 (ja) 半導体層を有する基板の洗浄方法
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
CN113690131A (zh) 一种湿法清洗工艺
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP4379597B2 (ja) Soiウエーハの評価方法
KR100470942B1 (ko) 반도체 소자의 터널산화막 형성 방법
KR100664797B1 (ko) 반도체 소자의 게이트 산화막 결함 검사 방법
JP4587646B2 (ja) 半導体装置の製造方法
JP4419710B2 (ja) Soiウエーハの評価方法
JPH11288899A (ja) 半導体素子の製造方法
JP2004335695A (ja) 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
JP2004031430A (ja) Soiウエーハおよびその製造方法
CN114156231B (zh) 一种晶圆桥接导线结构改善方法
JP4419711B2 (ja) Soiウエーハの評価方法
TWI269396B (en) An evaluative method for the electrostatic damage to the silicon wafer causing by the cleaning process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214