JP2005332543A - データ符号化回路、データ符号化方法およびデータ記録装置 - Google Patents
データ符号化回路、データ符号化方法およびデータ記録装置 Download PDFInfo
- Publication number
- JP2005332543A JP2005332543A JP2004152516A JP2004152516A JP2005332543A JP 2005332543 A JP2005332543 A JP 2005332543A JP 2004152516 A JP2004152516 A JP 2004152516A JP 2004152516 A JP2004152516 A JP 2004152516A JP 2005332543 A JP2005332543 A JP 2005332543A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- error correction
- scramble
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
- G11B2020/184—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code using a cross-interleaved Reed Solomon [CIRC]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】 メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。
【解決手段】 ホストからのデータを前記メモリ101に書き込む前に、EDC演算回路110とスクランブル演算回路111にて処理しメモリ101に書きこむ。次に、PO演算回路105にて、PO方向の誤り訂正符号化処理を行い、得られたPO符号を対応するデータに付加するようにしてメモリ101に書き込む。その後、メモリ101内のデータをPI方向に1ラインずつPI演算回路110に読み出し、これにPI符号を付加して変調回路200に順次出力する。
これにより、メモリ101に対するアクセス数を著しく削減でき、メモリ101の動作クロックを低下できる。
【選択図】 図1
【解決手段】 ホストからのデータを前記メモリ101に書き込む前に、EDC演算回路110とスクランブル演算回路111にて処理しメモリ101に書きこむ。次に、PO演算回路105にて、PO方向の誤り訂正符号化処理を行い、得られたPO符号を対応するデータに付加するようにしてメモリ101に書き込む。その後、メモリ101内のデータをPI方向に1ラインずつPI演算回路110に読み出し、これにPI符号を付加して変調回路200に順次出力する。
これにより、メモリ101に対するアクセス数を著しく削減でき、メモリ101の動作クロックを低下できる。
【選択図】 図1
Description
本発明は、データ符号化回路、データ符号化方法およびデータ記録装置に関し、特に、行方向(PI方向)および列方向(PO方向)の積符号化処理によって誤り訂正符号を付加する際に用いて好適なものである。
DVD(Digital Versatile Disc)にデータを記録する場合、1ECCブロック毎に誤り訂正符号が付加される。この誤り訂正は、積符号を利用して行われる。メモリ上に展開された1ECCブロック分のデータに対し、行方向(PI方向)と列方向(PO方向)に誤り訂正符号が付加される。
図4に、誤り訂正符号が付加されたECCブロックの構成を示す。図示の如く、1つのECCブロックは、208行×181列のデータからなっており、192行目〜208行目と、172列目〜181列目には、それぞれPO符号とPI符号が付加されている。このうち、PI符号は各行のデータ(セクター中のデータ)に付加され、PO符号は各列のデータ(セクター中のデータ)に付加される。すなわち、各行のデータに対しPI符号が演算され、また、各列のデータに対しPO符号が演算される。演算されたPI符号、PO符号はそれぞれ、対応するデータに付加されるようにして、メモリ上に格納される。
PI符号領域とPO符号領域の重なり部分には、PI符号領域の各列に対するPO符号が格納される。なお、これは、PI方向の処理を行った後にPO方向の処理を行う場合のものであるが、これとは逆に、PO方向の処理を行った後にPI方向に処理を行っても、積符号の特性上、PI符号領域とPO符号領域の重なり部分は、同様の誤り訂正作用を発揮する。
図5は、データに誤り訂正符号を付加してECCブロックを構成する誤り訂正符号化回路100の構成例(従来例)を示すものである。図において、101は、SDRAM等によって構成されたメモリ、102は、データに対し誤り検出符号を演算・付加するEDC演算回路、103は、誤り訂正符号が付加されたデータにスクランブル処理を施すスクランブル演算回路、104は、スクランブル処理されたデータに対しPI方向(行方向)の誤り訂正符号を演算・付加するPI演算回路、105は、スクランブル処理されたデータに対しPO方向(列方向)の誤り訂正符号を演算・付加するPO演算回路である。
同図に示す従来の誤り訂正符号化回路100においては、まず、ホストから1ECCブロック分のデータがメモリ101に書き込まれた後(図6(a)参照)、EDC演算回路102によって、1セクタ分のデータが読み出され、セクタID等を含むヘッダが付加された後、誤り検出符号(EDC)が付加される(図6(b)参照)。そして、誤り検出符号が付加された1セクタ分のデータに、スクランブル演算回路103によってスクランブル処理が施され(図6(c)参照)、その後、スクランブル処理された1セクタ分のデータがメモリ101に書き戻される。
しかる後、メモリ101からPI演算回路104に1ラインずつデータが読み出され、ライン毎にPI符号が演算される。得られたPI符号は、対応するデータに付加されてメモリ101に書き込まれる(図6(d)参照)。そして、全ラインについてPI符号の演算・付加が終了すると、次に、1列ずつデータが読み出され、列毎にPO符号が演算される。得られたPO符号は、対応するデータに付加されてメモリ101に書き込まれる(図6(e)参照)。これにより、メモリ101上に、図4に示すECCブロックが構成される。
しかして、ECCブロックが構成されると、ライン毎にデータが読み出され、変調回路200に出力される(図6(f)参照)。変調回路200は、入力されたデータに所定の変調を施して記録信号を生成する。かかる記録信号は、光ピックアップ300によって、ディスク上に順次記録される。
ところで、図5に示す誤り訂正符号化回路100においては、誤り訂正符号化処理の際に、各回路からメモリ101に対して頻繁にアクセスがなされる。すなわち、1ECCブロック分のデータを処理する際に、メモリ101に対し、
(1) ホストからのデータ書き込み(W)
(2) EDC演算回路102によるデータ読み出し(R)
(3) スクランブル演算回路103によるデータ書き込み(W)
(4) PI演算回路104によるデータ読み出し(R)
(5) PI演算回路104によるPI符号の書き込み(W)
(6) PO演算回路104によるデータ読み出し(R)
(7) PO演算回路104によるPO符号の書き込み(W)
(8) 変調回路200に対するデータ読み出し(R)
がなされる。
(1) ホストからのデータ書き込み(W)
(2) EDC演算回路102によるデータ読み出し(R)
(3) スクランブル演算回路103によるデータ書き込み(W)
(4) PI演算回路104によるデータ読み出し(R)
(5) PI演算回路104によるPI符号の書き込み(W)
(6) PO演算回路104によるデータ読み出し(R)
(7) PO演算回路104によるPO符号の書き込み(W)
(8) 変調回路200に対するデータ読み出し(R)
がなされる。
これに対し、DVD規格との関係からは、1倍速にてデータを記録する場合、記録時のユーザデータ転送レートとして、11.08Mbpsが要求される。これをワード(16ビット)単位に換算すると、0.6925Mword/Sとなる。
図5に示す誤り訂正符号化回路100において、メモリ101へのアクセスを16ビットで処理したとすると、上記(1)〜(8)に示すメモリ101へのアクセス数に、ワード換算したユーザデータの転送レート0.6925Mword/Sを乗ずることにより、当該メモリアクセスを行うに必要な動作クロックの周波数が求められる。ここで、上記(5)のアクセスはPI符号の書き込みであるためアクセス数を0.2程度とし、また、上記(7)のアクセスはPO符号の書き込みであるためアクセス数を0.3程度とすると、メモリ101の作動に必要なクロックの周波数CL1は、以下のように求められる。
CL1=6.5×0.6925=4.5MHz …(1)
CL1=6.5×0.6925=4.5MHz …(1)
このクロック周波数は、1倍速にて記録する場合のものであるが、これを16倍速に引き上げた場合、クロック周波数CL16は、
CL16=4.5×16=72MHz …(2)
となる。さらに、メモリアクセスのオーバヘッドを1.3〜1.5程度見込むと、クロック周波数は、以下のとおりとなる。
CL16=94〜108MHz …(3)
CL16=4.5×16=72MHz …(2)
となる。さらに、メモリアクセスのオーバヘッドを1.3〜1.5程度見込むと、クロック周波数は、以下のとおりとなる。
CL16=94〜108MHz …(3)
実際には、上記(1)〜(8)に示す以外にも、メモリアクセスが要求されるため、メモリの動作クロックはさらに高いものでなければならない。
しかし、このようにクロック周波数の高いメモリはかなり高価であるため、DVDレコーダ等に搭載する際に、コスト上の障害が生じる。また、メモリの動作クロックが高いと、その分、メモリの消費電力も大きくなるとの障害も生じる。反面、メモリの動作クロックを引き下げると、符号化処理が間に合わず、記録動作のリアルタイム性が阻害される惧れがある。
なお、以下に示す特許文献1には、PI演算処理とPO演算処理を同時に行うことにより、メモリに対するアクセス頻度を減少させる技術が記載されている。
特開2001−298371号公報
そこで、本発明は、メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、消費電力の低下およびメモリの低価格化を図り得る、データ符号化回路、データ符号化方法および当該データ符号化回路を搭載したデータ記録装置を提供することを課題とする。
第1の発明は、データに誤り検出符号を付加するEDC演算部と、前記EDC演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算部と、前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記EDC演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、次に、前記PI演算部およびPO演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力することを特徴とする。
第2の発明は、データに誤り検出符号を付加するEDC演算工程と、前記EDC演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、前記スクランブル演算工程によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算工程と、前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算工程とを備え、ホストからのデータを前記EDC演算工程と前記スクランブル工程にて処理してメモリに書き込み、次に、前記PI演算工程およびPO演算工程による処理のうち、前記メモリから後段工程に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算工程による処理を行って誤り訂正符号を付加し、これを後段工程に順次出力することを特徴とする。
第3の発明は、記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、前記データ符号化回路は、データに誤り検出符号を付加するEDC演算部と、前記EDC演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算部と、前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記EDC演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、次に、前記PI演算部およびPO演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力することを特徴とする。
本発明の特徴は、以下に示す実施の形態の説明により更に明らかとなろう。但し、以下の実施の形態は、あくまでも、本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
本発明によれば、ホストからのデータを前記メモリに書き込む前にEDC演算部とスクランブル部に入力して処理し、その後、スクランブル部からメモリにデータを書き込むようにしたことから、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記EDC演算部にデータを読み出す際のメモリアクセスを省略できる。また、メモリからPI方向またはPO方向にデータを読み出しながら、PI方向またはPO方向の誤り訂正符号を付加し、これを後段の処理部等に順次出力するようにしたことから、メモリから後段の処理部等にデータを読み出す際のメモリアクセスと、PI演算部またはPO演算部から誤り訂正符号を付加してメモリに書き込む際のメモリアクセスを省略できる。
よって、本発明によれば、上記従来技術に比べ、メモリへのアクセス数を著しく削減することができ、これにより、メモリの動作クロックを顕著に低下させることができるようになる。
たとえば、DVD記録装置に本発明を適用した場合、メモリのアクセス数は、6.5(従来技術)から3.3(本発明)にまで削減させることができる。よって、上記式(1)〜式(3)の算出式に従うと、メモリの動作クロックは、1倍速の場合、
CL1=3.3×0.6925=2.29MHz
となり、16倍速の場合、
CL16=2.29×16=36.6MHz
となり、さらに、メモリアクセスのオーバヘッド1.3〜1.5を見込んだ場合、
CL16=48〜55MHz
となる。
CL1=3.3×0.6925=2.29MHz
となり、16倍速の場合、
CL16=2.29×16=36.6MHz
となり、さらに、メモリアクセスのオーバヘッド1.3〜1.5を見込んだ場合、
CL16=48〜55MHz
となる。
加えて、本発明によれば、PI方向またはPO方向の誤り訂正符号がメモリに書き込まれないため、その分、メモリ容量を削減することができ、あるいは、空き容量を、他のワーク領域として利用できるようになるとの効果を同時に奏することができる。
以下、本発明の実施の形態につき図面を参照して説明する。なお、本実施の形態は、DVD記録装置に本発明を適用した場合の構成例を示すものである。
図1に、実施の形態に係るディスク記録装置の構成を示す。なお、図5に示す構成と同一部分には同一符号を付し、説明を省略する。
図示の如く、本実施の形態では、ホストからEDC演算回路110に記録データが入力される。EDC演算回路110は、1ECCブロック分のデータが入力される毎に誤り検出符号を演算・付加し、これをスクランブル演算回路111に出力する。スクランブル演算回路111は、EDC演算回路110から入力された1ECCブロック分のデータにスクランブル処理を施し、順次、メモリ101に書き込む。
さらに、本実施の形態では、PI方向の誤り訂正符号化処理を行う前に、PO演算回路105にて、PO方向の誤り訂正符号化処理を行い、得られたPO符号を対応するデータに付加するようにしてメモリ101に書き込む。その後、メモリ101内のデータをPI方向に1ラインずつPI演算回路112に読み出し、これにPI符号を付加してそのまま変調回路200に出力する。
図2に、1ECCブロック分のデータに対する誤り訂正符号化処理の処理フローを示す。
ホストから1セクタ分のデータがEDC演算回路110に入力されると(S101)、当該データに対しセクタID等を含むヘッダが付加された後、誤り検出符号演算がなされる(S102)。ここで算出されたEDC符号はセクタデータに付加されてスクランブル演算回路111に入力される(S103)。スクランブル演算回路111は、入力されたセクタデータにスクランブル処理を施す(S104)。そして、スクランブル処理後のセクタデータをメモリ101に書き込む(S105)。S101からS105の処理は、1ECCブロック分のデータがメモリ101に書き込まれるまで繰り返し実行される(S106)。
しかして、1ECCブロック分のデータがメモリ101に書き込まれると、次に、メモリ101から1列分のデータがPO演算回路105に読み出され(S107)、PO演算回路105にて、当該データに対する誤り訂正符号演算(PO符号演算)が実行される。得られたPO符号は、当該データに付加されるようにしてメモリ101に書き込まれる(S108)。この処理は、全ての列のデータについて終了するまで繰り返し実行される(S109)。
しかる後、メモリ101から1ライン分のデータがPI演算回路112に読み出され(S110)、PI演算回路112にて、当該データに対する誤り訂正符号演算(PI符号演算)が実行される。そして、得られたPI符号が当該データに付加されて変調回路200に出力される(S111)。この処理は、全てのラインのデータについて終了するまで繰り返し実行される(S112)。
図3に、S110〜S112の処理を概念的に示す。S101〜S109にてメモリ101上に構成されたデータ(同図(a)参照)は、先頭ラインから順に読み出され、PI符号が付加される(同図(b)参照)。そして、順次、後段の変調回路200に出力され、ディスク上に記録される。
本実施の形態によれば、ホストからのデータを前記メモリ101に書き込む前に、EDC演算回路110とスクランブル演算回路111に入力して処理し、処理後のデータをメモリ101に書き込むようにしたので、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記EDC演算回路にデータを読み出す際のメモリアクセスを省略することができる。
また、メモリ101からPI方向にデータを読み出しながらPI演算処理を行うようにしたので、メモリ101から変調回路200にデータを読み出す際のメモリアクセスと、PI演算回路からPI方向の誤り訂正符号を付加してメモリに書き込む際のメモリアクセスを省略することができる。
よって、本実施の形態によれば、メモリへのアクセス数を著しく削減することができ、これに応じて、メモリの動作クロックを顕著に低下させることができる。その結果、メモリ101のコストを一段と低減することができ、データ記録装置の低価格化を図ることが可能となる。
加えて、PI符号がメモリに書き込まれないため、その分、メモリ容量を削減することができ、あるいは、空き容量を、他のワーク領域として利用できるようになる。なお、図4に示す行数および列数のECCブロックにおいては、PI符号領域は、1セクタ分程度のデータ容量となり、この分、メモリ容量を削減することができる。
以上、本発明の実施の形態について説明したが、本発明は、上記実施の形態に限定されるものではない。
なお、上記実施の形態では、PI方向がメモリからのデータの読み出し方向であるためPO方向の処理を先に行い、その後、PI方向の読み出しを行いながらPI符号化処理と、変調回路200への出力を行うようにしたが、仮に、PO方向がメモリからのデータの読み出し方向の場合には、PI方向の処理を先に行い、その後、PO方向の読み出しを行いながらPO符号化処理と、変調回路200への出力を行うこととなる。
本発明は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
100 誤り訂正符号化回路
101 メモリ
105 PO演算回路
110 EDC演算回路
111 スクランブル演算回路
112 PI演算回路
101 メモリ
105 PO演算回路
110 EDC演算回路
111 スクランブル演算回路
112 PI演算回路
Claims (3)
- データに誤り検出符号を付加するEDC演算部と、
前記EDC演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算部と、
動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
ホストからのデータを前記メモリに書き込む前に前記EDC演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、
次に、前記PI演算部およびPO演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力する、
ことを特徴とするデータ符号化回路。 - データに誤り検出符号を付加するEDC演算工程と、
前記EDC演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、
前記スクランブル演算工程によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算工程と、
前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算工程とを備え、
ホストからのデータを前記EDC演算工程と前記スクランブル工程にて処理してメモリに書き込み、
次に、前記PI演算工程およびPO演算工程による処理のうち、前記メモリから後段工程に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算工程による処理を行って誤り訂正符号を付加し、これを後段工程に順次出力する、
ことを特徴とするデータ符号化方法。 - 記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、
前記データ符号化回路は;
データに誤り検出符号を付加するEDC演算部と、
前記EDC演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにPI方向の誤り訂正符号を付加するPI演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにPO方向の誤り訂正符号を付加するPO演算部と、
動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
ホストからのデータを前記メモリに書き込む前に前記EDC演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、
次に、前記PI演算部およびPO演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力する、
ことを特徴とするデータ記録装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152516A JP2005332543A (ja) | 2004-05-21 | 2004-05-21 | データ符号化回路、データ符号化方法およびデータ記録装置 |
TW094114210A TWI269964B (en) | 2004-05-21 | 2005-05-03 | Circuit and method for encoding data and data recorder |
CNB2005100702274A CN100339833C (zh) | 2004-05-21 | 2005-05-11 | 用于编码数据的电路和方法以及数据记录器 |
US11/133,459 US20050262417A1 (en) | 2004-05-21 | 2005-05-20 | Circuit and method for encoding data and data recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152516A JP2005332543A (ja) | 2004-05-21 | 2004-05-21 | データ符号化回路、データ符号化方法およびデータ記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005332543A true JP2005332543A (ja) | 2005-12-02 |
Family
ID=35376635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004152516A Pending JP2005332543A (ja) | 2004-05-21 | 2004-05-21 | データ符号化回路、データ符号化方法およびデータ記録装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050262417A1 (ja) |
JP (1) | JP2005332543A (ja) |
CN (1) | CN100339833C (ja) |
TW (1) | TWI269964B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452722B (zh) * | 2007-11-30 | 2011-08-31 | 瑞昱半导体股份有限公司 | 错误检测码产生电路和使用该电路的编码电路及相关方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044415A1 (fr) * | 1997-04-02 | 1998-10-08 | Matsushita Electric Industrial Co., Ltd. | Equipement servant a ajouter des informations de detection d'erreurs |
JP2000010807A (ja) * | 1998-06-25 | 2000-01-14 | Hitachi Ltd | ディジタルデータ再生装置 |
US6662335B1 (en) * | 2000-01-25 | 2003-12-09 | Mediatek Inc. | Method and apparatus for accessing DVD data |
JP2001298371A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 積符号の符号化装置、符号化方法および符号化のプログラムを記録した記録媒体 |
TW468158B (en) * | 2000-06-16 | 2001-12-11 | Ali Corp | Disc decoding method and system |
KR100416057B1 (ko) * | 2000-08-23 | 2004-01-31 | 주식회사 대우일렉트로닉스 | 고밀도 디브이디에서 단연집 오류정정을 위한 인터리빙 방법 |
US20020078416A1 (en) * | 2000-12-01 | 2002-06-20 | Hitachi, Ltd. | Method of recording/reproducing digital data and apparatus for same |
CN1180424C (zh) * | 2001-02-09 | 2004-12-15 | 扬智科技股份有限公司 | 光盘解码系统及其解码方法 |
TWI227869B (en) * | 2002-11-04 | 2005-02-11 | Mediatek Inc | Data coding method and system |
CN1329911C (zh) * | 2003-02-19 | 2007-08-01 | 威盛电子股份有限公司 | 扰频方法、写入数据产生方法及重复数据写入方法 |
US7426682B2 (en) * | 2003-03-11 | 2008-09-16 | Via Technologies, Inc. | Method of generating error detection codes |
-
2004
- 2004-05-21 JP JP2004152516A patent/JP2005332543A/ja active Pending
-
2005
- 2005-05-03 TW TW094114210A patent/TWI269964B/zh not_active IP Right Cessation
- 2005-05-11 CN CNB2005100702274A patent/CN100339833C/zh not_active Expired - Fee Related
- 2005-05-20 US US11/133,459 patent/US20050262417A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TWI269964B (en) | 2007-01-01 |
US20050262417A1 (en) | 2005-11-24 |
TW200539143A (en) | 2005-12-01 |
CN1707441A (zh) | 2005-12-14 |
CN100339833C (zh) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7549104B2 (en) | Digital signal processing method and apparatus performing variable number of error correction repetitions | |
JP5115914B2 (ja) | デジタルデータの符号化装置とdvdへの記録装置及びその方法 | |
JP4418431B2 (ja) | データ処理装置 | |
JP2001243729A (ja) | Dvdデータにアクセスするための方法及び装置 | |
US20050283512A1 (en) | Circuit and method for encoding data and data recorder | |
JP4171688B2 (ja) | 光ディスクシステムにおけるワード単位のデータスクランブリング/デスクランブリング装置及びその方法 | |
JP2005332543A (ja) | データ符号化回路、データ符号化方法およびデータ記録装置 | |
JP3869598B2 (ja) | デジタルデータ符号化処理回路、符号化処理方法、及び符号化処理回路を備えるデジタルデータ記録装置 | |
JP2005332545A (ja) | データ符号化回路、データ符号化方法およびデータ記録装置 | |
JP2007095242A (ja) | ブロックコード誤り訂正システム及びその方法 | |
JP2005078656A (ja) | パイプライン処理システムおよび情報処理装置 | |
US7557739B1 (en) | Four-to-six modulation encoder | |
CN100394506C (zh) | 纠错装置及方法 | |
US7334180B2 (en) | Optical encoding method | |
JP2008010064A (ja) | データ符号化回路、データ記録装置およびpi/po演算処理方法 | |
KR19990049147A (ko) | 에러정정방법 | |
JP4504591B2 (ja) | 光ディスク記録方法及び記録再生装置 | |
JP2005141341A (ja) | メモリ制御装置、および、メモリ制御方法 | |
KR100609166B1 (ko) | 디브이디 기기의 인코딩 장치 및 방법 | |
KR100536700B1 (ko) | 다중 오류 정정 코드율을 갖는 홀로그래픽 롬 디스크 | |
JP2008123648A (ja) | データ符号化回路および光ディスク装置 | |
JP2006269036A (ja) | 復号化回路およびデータ再生装置 | |
JP4652137B2 (ja) | Dvdデータにアクセスするための方法 | |
JPH10154941A (ja) | 誤り訂正回路 | |
JP2002222524A (ja) | 光ディスク装置および光ディスク装置用データランダム化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |