JP2005332545A - データ符号化回路、データ符号化方法およびデータ記録装置 - Google Patents

データ符号化回路、データ符号化方法およびデータ記録装置 Download PDF

Info

Publication number
JP2005332545A
JP2005332545A JP2004152518A JP2004152518A JP2005332545A JP 2005332545 A JP2005332545 A JP 2005332545A JP 2004152518 A JP2004152518 A JP 2004152518A JP 2004152518 A JP2004152518 A JP 2004152518A JP 2005332545 A JP2005332545 A JP 2005332545A
Authority
JP
Japan
Prior art keywords
data
memory
scramble
error correction
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004152518A
Other languages
English (en)
Inventor
Saneyuki Okamoto
実幸 岡本
Masato Fuma
正人 夫馬
Shinichiro Tomizawa
眞一郎 富澤
Satoshi Noro
聡 野呂
Hidemitsu Senoo
秀満 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004152518A priority Critical patent/JP2005332545A/ja
Priority to TW094113813A priority patent/TWI283343B/zh
Priority to US11/133,430 priority patent/US20050262416A1/en
Priority to CN200510073919.4A priority patent/CN1700333A/zh
Publication of JP2005332545A publication Critical patent/JP2005332545A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
    • G11B2020/184—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code using a cross-interleaved Reed Solomon [CIRC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】 メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。
【解決手段】 ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１に入力して処理し、その後、スクランブル演算回路１１１からメモリ１０１に書き込まれたデータに対して、ＰＩ演算回路１０４とＰＯ演算回路１０５にて、誤り訂正符号の付加処理を行う。
ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記ＥＤＣ演算回路にデータを読み出す際のメモリアクセスを省略することができる。よって、メモリ１０１の動作クロックを低下させることができる。
【選択図】 図１

Description

本発明は、データ符号化回路、データ符号化方法およびデータ記録装置に関し、特に、行方向（ＰＩ方向）および列方向（ＰＯ方向）の積符号化処理によって誤り訂正符号を付加する際に用いて好適なものである。
ＤＶＤ（Digital Versatile Disc）にデータを記録する場合、１ＥＣＣブロック毎に誤り訂正符号が付加される。この誤り訂正は、積符号を利用して行われる。メモリ上に展開された１ＥＣＣブロック分のデータに対し、行方向（ＰＩ方向）と列方向（ＰＯ方向）に誤り訂正符号が付加される。
図６に、誤り訂正符号が付加されたＥＣＣブロックの構成を示す。図示の如く、１つのＥＣＣブロックは、２０８行×１８１列のデータからなっており、１９２行目〜２０８行目と、１７２列目〜１８１列目には、それぞれＰＯ符号とＰＩ符号が付加されている。このうち、ＰＩ符号は各行のデータ（セクター中のデータ）に付加され、ＰＯ符号は各列のデータ（セクター中のデータ）に付加される。すなわち、各行のデータに対しＰＩ符号が演算され、また、各列のデータに対しＰＯ符号が演算される。演算されたＰＩ符号、ＰＯ符号はそれぞれ、対応するデータに付加されるようにして、メモリ上に格納される。
ＰＩ符号領域とＰＯ符号領域の重なり部分には、ＰＩ符号領域の各列に対するＰＯ符号が格納される。なお、これは、ＰＩ方向の処理を行った後にＰＯ方向の処理を行う場合のものであるが、これとは逆に、ＰＯ方向の処理を行った後にＰＩ方向に処理を行っても、積符号の特性上、ＰＩ符号領域とＰＯ符号領域の重なり部分は、同様の誤り訂正作用を発揮する。
図７は、データに誤り訂正符号を付加してＥＣＣブロックを構成する誤り訂正符号化回路１００の構成例（従来例）を示すものである。図において、１０１は、ＳＤＲＡＭ等によって構成されたメモリ、１０２は、データに対し誤り検出符号を演算・付加するＥＤＣ演算回路、１０３は、誤り訂正符号が付加されたデータにスクランブル処理を施すスクランブル演算回路、１０４は、スクランブル処理されたデータに対しＰＩ方向（行方向）の誤り訂正符号を演算・付加するＰＩ演算回路、１０５は、スクランブル処理されたデータに対しＰＯ方向（列方向）の誤り訂正符号を演算・付加するＰＯ演算回路である。
同図に示す従来の誤り訂正符号化回路１００においては、まず、ホストから１ＥＣＣブロック分のデータがメモリ１０１に書き込まれた後（図８（ａ）参照）、ＥＤＣ演算回路１０２によって、１セクタ分のデータが読み出され、セクタＩＤ等を含むヘッダが付加された後、誤り検出符号（ＥＤＣ）が付加される（図８（ｂ）参照）。そして、誤り検出符号が付加された１セクタ分のデータに、スクランブル演算回路１０３によってスクランブル処理が施され（図８（ｃ）参照）、その後、スクランブル処理された１セクタ分のデータがメモリ１０１に書き戻される。
しかる後、メモリ１０１からＰＩ演算回路１０４に１ラインずつデータが読み出され、ライン毎にＰＩ符号が演算される。得られたＰＩ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図８（ｄ）参照）。そして、全ラインについてＰＩ符号の演算・付加が終了すると、次に、１列ずつデータが読み出され、列毎にＰＯ符号が演算される。得られたＰＯ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図８（ｅ）参照）。これにより、メモリ１０１上に、図６に示すＥＣＣブロックが構成される。
しかして、ＥＣＣブロックが構成されると、ライン毎にデータが読み出され、変調回路２００に出力される（図８（ｆ）参照）。変調回路２００は、入力されたデータに所定の変調を施して記録信号を生成する。かかる記録信号は、光ピックアップ３００によって、ディスク上に順次記録される。
ところで、図７に示す誤り訂正符号化回路１００においては、誤り訂正符号化処理の際に、各回路からメモリ１０１に対して頻繁にアクセスがなされる。すなわち、１ＥＣＣブロック分のデータを処理する際に、メモリ１０１に対し、
(1) ホストからのデータ書き込み（Ｗ）
(2) ＥＤＣ演算回路１０２によるデータ読み出し（Ｒ）
(3) スクランブル演算回路１０３によるデータ書き込み（Ｗ）
(4) ＰＩ演算回路１０４によるデータ読み出し（Ｒ）
(5) ＰＩ演算回路１０４によるＰＩ符号の書き込み（Ｗ）
(6) ＰＯ演算回路１０４によるデータ読み出し（Ｒ）
(7) ＰＯ演算回路１０４によるＰＯ符号の書き込み（Ｗ）
(8) 変調回路２００に対するデータ読み出し（Ｒ）
がなされる。
これに対し、ＤＶＤ規格との関係からは、１倍速にてデータを記録する場合、記録時のユーザデータ転送レートとして、１１．０８Ｍｂｐｓが要求される。これをワード（１６ビット）単位に換算すると、０．６９２５Ｍword／Ｓとなる。
図７に示す誤り訂正符号化回路１００において、メモリ１０１へのアクセスを１６ビットで処理したとすると、上記(1)〜(8)に示すメモリ１０１へのアクセス数に、ワード換算したユーザデータの転送レート０．６９２５Ｍword／Ｓを乗ずることにより、当該メモリアクセスを行うに必要な動作クロックの周波数が求められる。ここで、上記(5)のアクセスはＰＩ符号の書き込みであるためアクセス数を０．２程度とし、また、上記(7)のアクセスはＰＯ符号の書き込みであるためアクセス数を０．３程度とすると、メモリ１０１の作動に必要なクロックの周波数ＣＬ1は、以下のように求められる。
ＣＬ1＝６．５×０．６９２５＝４．５ＭＨｚ …（１）
このクロック周波数は、１倍速にて記録する場合のものであるが、これを１６倍速に引き上げた場合、クロック周波数ＣＬ16は、
ＣＬ16＝４．５×１６＝７２ＭＨｚ …（２）
となる。さらに、メモリアクセスのオーバヘッドを１．３〜１．５程度見込むと、クロック周波数は、以下のとおりとなる。
ＣＬ16＝９４〜１０８ＭＨｚ …（３）
実際には、上記(1)〜(8)に示す以外にも、メモリアクセスが要求されるため、メモリの動作クロックはさらに高いものでなければならない。
しかし、このようにクロック周波数の高いメモリはかなり高価であるため、ＤＶＤレコーダ等に搭載する際に、コスト上の障害が生じる。また、メモリの動作クロックが高いと、その分、メモリの消費電力も大きくなるとの障害も生じる。反面、メモリの動作クロックを引き下げると、符号化処理が間に合わず、記録動作のリアルタイム性が阻害される惧れがある。
なお、以下に示す特許文献１には、ＰＩ演算処理とＰＯ演算処理を同時に行うことにより、メモリに対するアクセス頻度を減少させる技術が記載されている。
特開２００１−２９８３７１号公報
そこで、本発明は、メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、消費電力の低下およびメモリの低価格化を図り得る、データ符号化回路、データ符号化方法および当該データ符号化回路を搭載したデータ記録装置を提供することを課題とする。
第１の発明は、データ符号化回路において、データに誤り検出符号を付加するＥＤＣ演算部と、前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、その後、前記スクランブル部から前記メモリに書き込まれたデータに対して、前記ＰＩ演算部とＰＯ演算部によって、誤り訂正符号の付加処理を行うことを特徴とする。
第２の発明は、データ符号化方法において、データに誤り検出符号を付加するＥＤＣ演算工程と、前記ＥＤＣ演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、前記スクランブル演算工程によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算工程と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算工程とを備え、ホストからのデータを前記ＥＤＣ演算工程と前記スクランブル工程にて処理してメモリに書き込み、その後、当該メモリに書き込まれたデータに対して、前記ＰＩ演算工程とＰＯ演算工程によって誤り訂正符号の付加処理を行うことを特徴とする。
第３の発明は、記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、前記データ符号化回路は、データに誤り検出符号を付加するＥＤＣ演算部と、前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、その後、前記スクランブル部から前記メモリに書き込まれたデータに対して、前記ＰＩ演算部とＰＯ演算部によって、誤り訂正符号の付加処理を行うことを特徴とする。
本発明の特徴は、以下に示す実施の形態の説明により更に明らかとなろう。但し、以下の実施の形態は、あくまでも、本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
本発明によれば、ホストからのデータを前記メモリに書き込む前にＥＤＣ演算部とスクランブル部に入力して処理し、その後、スクランブル部からメモリに書き込まれたデータに対して、ＰＩ演算部とＰＯ演算部によって、誤り訂正符号の付加処理を行うようにしたことから、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記ＥＤＣ演算部にデータを読み出す際のメモリアクセスを省略でき、これにより、メモリの動作クロックを低下させることができる。
たとえば、ＤＶＤ記録装置に本発明を適用した場合、上記式（１）〜式（３）の算出式に従うと、メモリの動作クロックは、１倍速の場合、
ＣＬ1＝４．５×０．６９２５＝３．１１ＭＨｚ
となり、１６倍速の場合、
ＣＬ16＝３．１１×１６＝５０ＭＨｚ
となり、さらに、メモリアクセスのオーバヘッド１．３〜１．５を見込んだ場合、
ＣＬ16＝６５〜７５ＭＨｚ
となる。
以下、本発明の実施の形態につき図面を参照して説明する。なお、本実施の形態は、ＤＶＤ記録装置に本発明を適用した場合の構成例を示すものである。
図１に、実施の形態に係るディスク記録装置の構成を示す。なお、図７に示す構成と同一部分には同一符号を付し、説明を省略する。
図示の如く、本実施の形態では、ホストからＥＤＣ演算回路１１０に記録データが入力される。ＥＤＣ演算回路１１０は、１ＥＣＣブロック分のデータが入力される毎に誤り検出符号を演算・付加し、これをスクランブル演算回路１１１に出力する。スクランブル演算回路１１１は、ＥＤＣ演算回路１１０から入力された１ＥＣＣブロック分のデータにスクランブル処理を施し、順次、メモリ１０１に書き込む。
図２に、１ＥＣＣブロック分のデータに対する誤り訂正符号化処理の処理フローを示す。
ホストから１セクタ分のデータがＥＤＣ演算回路１１０に入力されると（Ｓ１０１）、当該データに対しセクタＩＤ等を含むヘッダが付加された後、誤り検出符号演算がなされる（Ｓ１０２）。ここで算出されたＥＤＣ符号はセクタデータに付加されてスクランブル演算回路１１１に入力される（Ｓ１０３）。スクランブル演算回路１１１は、入力されたセクタデータにスクランブル処理を施す（Ｓ１０４）。そして、スクランブル処理後のセクタデータをメモリ１０１に書き込む（Ｓ１０５）。Ｓ１０１からＳ１０５の処理は、１ＥＣＣブロック分のデータがメモリ１０１に書き込まれるまで繰り返し実行される（Ｓ１０６）。
しかして、１ＥＣＣブロック分のデータがメモリ１０１に書き込まれると、次に、メモリ１０１から１ライン分のデータがＰＩ演算回路１０４に読み出される（Ｓ１０７）。そして、ＰＩ演算回路１０４にて、当該データに対する誤り訂正符号演算（ＰＩ符号演算）が実行され、得られたＰＩ符号が当該データに付加されるようにしてメモリ１０１に書き込まれる（Ｓ１０８）。この処理は、全てのラインのデータについて終了するまで繰り返し実行される（Ｓ１０９）。
しかる後、メモリ１０１から１列分のデータがＰＯ演算回路１０４に読み出され（Ｓ１１０）、ＰＯ演算回路１０５にて、当該データに対する誤り訂正符号演算（ＰＯ符号演算）が実行される。得られたＰＯ符号は、当該データに付加されるようにしてメモリ１０１に書き込まれる（Ｓ１１１）。この処理は、全ての列のデータ（ＰＩ符号を含む）について終了するまで繰り返し実行される（Ｓ１１２）。
しかして、メモリ上に、図６に示すＥＣＣブロックデータが構成されると、次に、先頭ラインから順に、メモリ１０１からデータが読み出され、変調回路２００に出力される（Ｓ１１３）。読み出されたデータは、順次、変調回路２００によって変調された後、光ピックアップ３００によってディスク上に記録される。この処理は、全てのラインデータについて終了するまで繰り返し実行される（Ｓ１１４）。しかして、１ＥＣＣブロックのデータがディスク上に記録される。
本実施の形態によれば、ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１に入力して処理し、その後、スクランブル演算回路１１１からメモリ１０１に書き込まれたデータに対して、ＰＩ演算回路１０４とＰＯ演算回路１０５にて、誤り訂正符号の付加処理を行うようにしたので、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記ＥＤＣ演算回路にデータを読み出す際のメモリアクセスを省略することができる。よって、メモリ１０１の動作クロックを低下させることができる。
なお、ＰＩ演算回路１１２の構成を以下のように変更すれば、メモリ１０１に対するアクセス数をさらに削減することができる。
図３に、かかる場合の構成例を示す。この構成例では、ＰＩ、ＰＯ符号化処理の処理手順と、その際のメモリ１０１に対するアクセス動作が相違している。すなわち、本構成例では、ＰＯ演算回路１０５による処理をまず行い、その後、ＰＩ演算回路１１２にてラインデータのＰＩ符号を付加し、これをそのまま変調回路２００に出力する。
図４に、１ＥＣＣブロック分のデータに対する誤り訂正符号化処理の処理フローを示す。なお、Ｓ１０１〜Ｓ１０６の処理は、上記実施の形態と同様である。
Ｓ１０１〜Ｓ１０６の処理にて、１ＥＣＣブロック分のデータがメモリ１０１に書き込まれると、まず、メモリ１０１から１列分のデータがＰＯ演算回路１０４に読み出され（Ｓ１２０）、ＰＯ演算回路１０５にて、当該データに対する誤り訂正符号演算（ＰＯ符号演算）が実行される。得られたＰＯ符号は、当該データに付加されるようにしてメモリ１０１に書き込まれる（Ｓ１２１）。この処理は、全ての列のデータについて終了するまで繰り返し実行される（Ｓ１２２）。
しかる後、メモリ１０１から１ライン分のデータがＰＩ演算回路１１２に読み出され（Ｓ１２３）、ＰＩ演算回路１１２にて、当該データに対する誤り訂正符号演算（ＰＩ符号演算）が実行される。そして、得られたＰＩ符号が当該データに付加されて変調回路２００に出力される（Ｓ１２４）。この処理は、全てのラインのデータについて終了するまで繰り返し実行される（Ｓ１２５）。
図５に、Ｓ１２３〜Ｓ１２５の処理を概念的に示す。Ｓ１０１〜Ｓ１２２にてメモリ１０１上に構成されたデータ（同図（ａ）参照）は、先頭ラインから順に読み出され、ＰＩ符号が付加される（同図（ｂ）参照）。そして、順次、後段の変調回路２００に出力され、ディスク上に記録される。
本構成例によれば、上記に比べ、さらに、メモリ１０１から変調回路２００にデータを読み出す際のメモリアクセスと、ＰＩ演算回路からＰＩ方向の誤り訂正符号を付加してメモリに書き込む際のメモリアクセスを省略することができる。よって、メモリ１０１の動作クロックをさらに低下させることができる。
加えて、ＰＩ符号がメモリに書き込まれないため、その分、メモリ容量を削減することができ、あるいは、空き容量を、他のワーク領域として利用できるようになる。なお、図６に示す行数および列数のＥＣＣブロックにおいては、ＰＩ符号領域は、１セクタ分程度のデータ容量となり、この分、メモリ容量を削減することができる。
以上、本発明の実施の形態について説明したが、本発明は、上記実施の形態に限定されるものではない。本発明は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
実施の形態に係るディスク記録装置の構成を示す図 当該ディスク記録装置における誤り訂正符号化処理の処理フロー図 他の実施の形態に係るディスク記録装置の構成を示す図 当該ディスク記録装置における誤り訂正符号化処理の処理フロー図 当該ディスク記録装置における誤り訂正符号化処理の概念図 ＥＣＣブロックの構成を示す図 従来のディスク記録装置の構成を示す図 当該ディスク記録装置における誤り訂正符号化処理の概念図
符号の説明
１００ 誤り訂正符号化回路
１０１ メモリ
１０４ ＰＩ演算回路
１０５ ＰＯ演算回路
１１０ ＥＤＣ演算回路
１１１ スクランブル演算回路
１１２ ＰＩ演算回路

Claims (3)

  1. データに誤り検出符号を付加するＥＤＣ演算部と、
    前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
    前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、
    前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、
    動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
    ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、その後、前記スクランブル部から前記メモリに書き込まれたデータに対して、前記ＰＩ演算部とＰＯ演算部によって、誤り訂正符号の付加処理を行う、
    ことを特徴とするデータ符号化回路。
  2. データに誤り検出符号を付加するＥＤＣ演算工程と、
    前記ＥＤＣ演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、
    前記スクランブル演算工程によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算工程と、
    前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算工程とを備え、
    ホストからのデータを前記ＥＤＣ演算工程と前記スクランブル工程にて処理してメモリに書き込み、その後、当該メモリに書き込まれたデータに対して、前記ＰＩ演算工程とＰＯ演算工程によって誤り訂正符号の付加処理を行う、
    ことを特徴とするデータ符号化方法。
  3. 記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、
    前記データ符号化回路は；
    データに誤り検出符号を付加するＥＤＣ演算部と、
    前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
    前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、
    前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、
    動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
    ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、その後、前記スクランブル部から前記メモリに書き込まれたデータに対して、前記ＰＩ演算部とＰＯ演算部によって、誤り訂正符号の付加処理を行う、
    ことを特徴とするデータ記録装置。
JP2004152518A 2004-05-21 2004-05-21 データ符号化回路、データ符号化方法およびデータ記録装置 Pending JP2005332545A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004152518A JP2005332545A (ja) 2004-05-21 2004-05-21 データ符号化回路、データ符号化方法およびデータ記録装置
TW094113813A TWI283343B (en) 2004-05-21 2005-04-29 Circuit and method for encoding data and data recorder
US11/133,430 US20050262416A1 (en) 2004-05-21 2005-05-20 Circuit and method for encoding data and data recorder
CN200510073919.4A CN1700333A (zh) 2004-05-21 2005-05-23 用于编码数据的电路及方法和数据记录器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152518A JP2005332545A (ja) 2004-05-21 2004-05-21 データ符号化回路、データ符号化方法およびデータ記録装置

Publications (1)

Publication Number Publication Date
JP2005332545A true JP2005332545A (ja) 2005-12-02

Family

ID=35376634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152518A Pending JP2005332545A (ja) 2004-05-21 2004-05-21 データ符号化回路、データ符号化方法およびデータ記録装置

Country Status (4)

Country Link
US (1) US20050262416A1 (ja)
JP (1) JP2005332545A (ja)
CN (1) CN1700333A (ja)
TW (1) TWI283343B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201141198A (en) 2009-10-20 2011-11-16 Sony Corp Frame mapping apparatus and method
US10236045B2 (en) 2012-09-21 2019-03-19 Samsung Electronics Co., Ltd. Semiconductor memory device having detection clock patterns phase-inverted from each other and detection clock generating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253349B1 (en) * 1997-04-02 2001-06-26 Matsushita Electric Industrial Co., Ltd. Error detective information adding equipment
TW468158B (en) * 2000-06-16 2001-12-11 Ali Corp Disc decoding method and system
KR100416057B1 (ko) * 2000-08-23 2004-01-31 주식회사 대우일렉트로닉스 고밀도 디브이디에서 단연집 오류정정을 위한 인터리빙 방법
TWI227869B (en) * 2002-11-04 2005-02-11 Mediatek Inc Data coding method and system
CN1329911C (zh) * 2003-02-19 2007-08-01 威盛电子股份有限公司 扰频方法、写入数据产生方法及重复数据写入方法
US7426682B2 (en) * 2003-03-11 2008-09-16 Via Technologies, Inc. Method of generating error detection codes

Also Published As

Publication number Publication date
US20050262416A1 (en) 2005-11-24
TW200538917A (en) 2005-12-01
CN1700333A (zh) 2005-11-23
TWI283343B (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JP3941513B2 (ja) 記録方法、記録装置、再生方法及び再生装置
JP2005050420A (ja) パイプライン処理システムおよび情報処理装置
JP5115914B2 (ja) デジタルデータの符号化装置とｄｖｄへの記録装置及びその方法
JP2001243729A (ja) Ｄｖｄデータにアクセスするための方法及び装置
JP4082300B2 (ja) パイプライン処理システムおよび情報処理装置
KR20060032098A (ko) 가변적인 반복 에러 정정 횟수를 갖는 디지털 신호 처리방법
US20050283512A1 (en) Circuit and method for encoding data and data recorder
JP2005332545A (ja) データ符号化回路、データ符号化方法およびデータ記録装置
US20090168620A1 (en) Finite field based short error propagation modulation codes
JP4171688B2 (ja) 光ディスクシステムにおけるワード単位のデータスクランブリング／デスクランブリング装置及びその方法
JP2005332543A (ja) データ符号化回路、データ符号化方法およびデータ記録装置
JP3869598B2 (ja) デジタルデータ符号化処理回路、符号化処理方法、及び符号化処理回路を備えるデジタルデータ記録装置
JP4592569B2 (ja) ブロックコード誤り訂正システム及びその方法
KR20140071881A (ko) 구 데이터 트랙간 간섭 보상을 위한 시스템 및 방법
JP2006277887A (ja) サーボフレーム記録方法，サーボフレーム記録装置，記録ディスク，サーボフレーム情報取得方法およびサーボフレーム情報取得装置
JP2009048727A (ja) ビタビ復号装置、ビタビ復号方法、プログラム、およびプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2008010064A (ja) データ符号化回路、データ記録装置およびｐｉ／ｐｏ演算処理方法
JP2005100555A (ja) 情報処理装置
KR100536700B1 (ko) 다중 오류 정정 코드율을 갖는 홀로그래픽 롬 디스크
KR100315768B1 (ko) 고속의 데이타재생을 위한 메모리액세스방법 및 이를 채용한dvd시스템
JP4504591B2 (ja) 光ディスク記録方法及び記録再生装置
KR19990049147A (ko) 에러정정방법
JP2006269036A (ja) 復号化回路およびデータ再生装置
JP4285132B2 (ja) 情報処理装置
JP2008123648A (ja) データ符号化回路および光ディスク装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109