JP2006269036A - 復号化回路およびデータ再生装置 - Google Patents

Abstract

【課題】 誤り訂正能力を低下させることなく、簡易な構成にて、誤り訂正時におけるメモリアクセス回数を抑制できる復号化回路およびデータ再生装置を提供する。
【解決手段】 復調回路３００によって復調された１ＥＣＣブロック分のデータは、メモリ１０１に書き込まれるに並行して、ＰＩライン誤り検出回路１１０に入力される。ＰＩライン誤り検出回路１１０は、ＰＩ方向の各ラインに誤りが含まれているかを検出し、誤りが含まれているラインの番号とその総数を当該ＥＣＣブロックのエラー情報として記憶する。ＥＣＣデコードＰＯ演算回路１１１は、消失訂正モードと検出訂正モードの２つの誤り訂正モードを備え、ＥＣＣブロックのエラーライン数が閾値Ｎｓ未満であれば消失訂正、閾値Ｎｓ以上であれば検出訂正を設定する。そして、設定した訂正モードに従って、メモリ１０１上の１ＥＣＣブロック分のデータに対し、ＰＯ方向の誤り訂正処理を施す。
【選択図】 図１

Description

本発明は、復号化回路およびデータ再生装置に関し、特に、積符号を用いて誤り訂正処理を行う復号化回路およびデータ再生装置に用いて好適なものである。

デジタルデータを記録メディアに記録する場合、通常、記録データに誤り訂正符号が付加されて記録される。たとえば、ＤＶＤ（Digital Versatile Disc）にデジタルデータを記録する場合、１ＥＣＣブロック分のデータに誤り訂正符号が付加される。かかる誤り訂正符号は、積符号を利用したものとなっている。メモリ上に展開された１ＥＣＣブロック分のデータに対し、行方向（ＰＩ方向）および列方向（ＰＯ方向）に誤り訂正符号が付加される。

図５に、誤り訂正符号が付加された１ＥＣＣブロックのデータ構成を示す。

図示の如く、１ＥＣＣブロックは２０８行×１８１列のデータ単位から構成されている。１９２行目〜２０８行目と、１７２列目〜１８１列目には、それぞれＰＯ符号とＰＩ符号が付加される。このうち、ＰＩ符号は各行のデータに対して付加され、ＰＯ符号は各列のデータに対して付加される。すなわち、各行のデータに対しＰＩ符号が演算され、また、各列のデータに対しＰＯ符号が演算される。演算されたＰＩ符号、ＰＯ符号はそれぞれ、対応するデータに付加されるようにしてメモリ上に格納される。

図６に、ユーザデータからＥＣＣブロックが構成されるまでの流れを示す。

まず、１ＥＣＣブロック分のデータ（ユーザデータ）がホストからメモリに書き込まれる（図６（ａ）参照）。次に、１セクタ分のデータに対してセクタＩＤを含むヘッダが付加され、さらに、誤り検出符号（ＥＤＣ）が演算されて各セクタに付加される（図６（ｂ）参照）。そして、ＥＤＣが付加された各セクタのデータに対し、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてスクランブル処理が施される（図６（ｃ）参照）。しかる後、１ラインずつＰＩ符号が演算され、得られたＰＩ符号が対応するデータに付加される（図６（ｄ）参照）。全ラインについてＰＩ符号の演算・付加が終了すると、次に、１列ずつＰＯ符号が演算され、得られたＰＯ符号が対応するデータに付加される（図６（ｅ）参照）。これにより、メモリ１０１上に、図５に示すＥＣＣブロックが構成される。

このようにして構成された１ＥＣＣブロック分のデータは、先頭ラインから順に変調されディスク上に記録される（図６（ｆ）参照）。再生時には、これとは逆に、ディスクから１ＥＣＣブロック分のデータが読み出されメモリに格納される。そして、ＰＩ符号とＰＯ符号を用いた誤り訂正が行われる。

図７に、ＥＣＣブロックを扱う復号化回路１００の構成例（従来例）を示す。

図において、１０１はＳＤＲＡＭ等によって構成されるメモリ、１０２はディスクからメモリ１０１に読み出された１ＥＣＣブロック分のデータに対しＰＯ方向（列方向）の誤り訂正処理を施すＥＣＣデコードＰＯ演算回路、１０３は１ＥＣＣブロック分のデータに対しＰＩ方向（行方向）の誤り訂正処理を施すＥＣＣデコードＰＩ演算回路、１０４はＥＣＣデコード処理が施されたデータにデスクランブル処理を施すデスクランブル演算回路、１０５はデスクランブル処理が施されたデータに対し誤り検出符号を用いて誤り検出処理を施すＥＤＣデコード演算回路、１０５はＥＤＣデコード処理が施されたデータにデスクランブル処理を施してホストに出力するデスクランブル演算回路である。

データ再生時には、光ピックアップ３００によって読み出された信号が復調回路４００にて順次復調され、１ＥＣＣブロック分のデータがメモリ１０１上に展開される。そして、メモリ１０１上のデータがＰＩ方向に１ラインずつ順次ＥＣＣデコードＰＩ演算回路１０３に読み出され、ＰＩ符号を用いた誤り訂正処理（ＰＩ方向）が行われる。誤り訂正されたデータはメモリ１０１に書き戻される。さらに、メモリ１０１上のデータがＰＯ方向に１ラインずつ順次ＥＣＣデコードＰＯ演算回路１０２に読み出され、ＰＯ符号を用いた誤り訂正処理（ＰＯ方向）が行われる。誤り訂正されたデータはメモリ１０１に書き戻される。

しかる後、再び、メモリ１０１上のデータがＰＩ方向に１ラインずつ順次ＥＣＣデコードＰＩ演算回路１０３に読み出され、ＰＩ符号を用いた誤り訂正処理（ＰＩ方向）が行われる。誤り訂正されたデータはメモリ１０１に書き戻されるとともに、誤り訂正後の１ライン分のデータが順次、デスクランブル演算回路１０４に出力される。デスクランブル演算回路１０４は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータを順次ＥＤＣデコード演算回路１０５に出力する。ＥＤＣデコード演算回路１０５は、デスクランブル後のデータに対し、ＥＤＣを用いた誤り検出処理を行う。

かかる誤り検出処理にて誤りが検出されれば、当該ＥＣＣブロックのデータが再度ディスクから読み出され、上記と同様の処理が再度実行される。他方、１ＥＣＣブロック分の全データに誤りが検出されなければ、メモリ１０１上のデータが各セクタの先頭から、デスクランブル演算回路１０６に読み出される。デスクランブル演算回路１０６は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータ（ユーザデータ）を順次、ホストに出力する。

図８に、ＥＣＣ処理の流れを示す。

ＥＣＣ処理は、シンドローム計算と、多項式演算と、訂正処理の３つの工程から構成されている。まず、シンドローム計算によって、その行または列のデータに誤りが存在するかが判別される。これにより、誤りが存在するとされると、次に、多項式を用いた演算が行われ誤り位置と誤り量が検出される。そして、誤り位置に誤り量を加算する処理が行われ、これによりその行または列のデータの誤りが訂正される。

なお、かかるＥＣＣ処理には、消失訂正と検出訂正の２つが準備されている（非特許文献１）。このうち、消失訂正は予め誤り位置が分かっているとしてＥＣＣ処理を行うものであり、検出訂正は誤り位置が分かっていないとしてＥＣＣ処理を行うものである。これらの処理は、図８の工程において、多項式演算にて用いる演算式が相違している。なお、消失訂正によれば、理論上ＰＩ符号またはＰＯ符号のビット数と同じ数の誤りを訂正でき、検出訂正によれば、理論上ＰＩ符号またはＰＯ符号のビット数の半分の誤りを訂正できる。
特開２００２ー２６０３４７号公報 (株)トリケップス発行「実践 誤り訂正技術」８６〜９７頁

上記従来技術によれば、誤り訂正時に、ＰＩ演算処理→ＰＯ演算処理→ＰＩ演算処理の３回の誤り訂正処理が行われる。このため、メモリに対して６回のリード／ライトが行われることとなるが、処理の迅速化を図るためには、誤り訂正時のメモリアクセスを極力抑制したい。

これに対し、最近では、ＰＩ演算処理を省略し、ＰＯ演算処理→ＰＩ演算処理の２回の誤り訂正処理のみに抑えることも行われている。しかし、バースト状の誤りは通常ＰＩ方向に生じるため、ＰＯ方向の演算処理にてある程度誤りを訂正しておかないと、その後に行われるＰＩ方向の演算処理にてこれを訂正するのが難しくなる。ところが、ＰＯ演算処理→ＰＩ演算処理の２回の誤り訂正処理のみの場合は、ＰＯ演算処理が検出訂正となるため、効果的な誤り訂正を行い難い。したがって、その後に行われるＰＩ演算処理にてバースト状の誤りを訂正するのは難しくなる。

また、倍速再生等を行う場合には、再生データの誤り率が上昇するため、ＰＯ演算処理→ＰＩ演算処理の２回の誤り訂正処理のみにて誤りを訂正し切るのは困難である。クロック周波数の関係上、倍速再生時には特にメモリアクセスを抑制したい。しかし、そのために上記のように誤り訂正処理の回数を抑えると、倍速再生時のデータ誤り率上昇との関係から、データ中に含まれる誤りを訂正し切れず、データの信頼性が損なわれるとの問題が生じる。

そこで、本発明は、誤り訂正能力を低下させることなく、簡易な構成にて、誤り訂正時におけるメモリアクセス回数を抑制できる復号化回路およびデータ再生装置を提供することを課題とする。

上記課題に鑑み本発明は、以下の特徴を有する。

請求項１の発明は、メモリ上に展開されたＥＣＣブロックのデータにＰＩ符号およびＰＯ符号を用いて誤り訂正処理を施す復号化回路において、前記メモリへの書き込みと並行してデータが入力されると共に前記ＥＣＣブロックに含まれるＰＩ方向ラインのうち誤りデータを含むエラーラインの位置を検出するライン誤り検出部と、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の誤り訂正処理を行うＥＣＣデコードＰＯ演算部とを有することを特徴とする。

請求項２の発明は、請求項１に記載の復号化回路において、前記ライン誤り検出部は、前記ＥＣＣブロック中に含まれる各ＰＩ方向ラインに対してシンドローム計算を行い、その計算結果をもとに、各ＰＩ方向ラインに誤りデータが含まれるかを検出することを特徴とする。

請求項３の発明は、請求項１または２に記載の復号化回路において、前記ライン誤り検出部は、前記エラーラインの位置を検出するとともに、前記エラーラインの個数を前記ＥＣＣブロックに対して検出し、前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が閾値未満の場合に、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の消失訂正処理を行うことを特徴とする。

請求項４の発明は、請求項３に記載の復号化回路において、前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が前記閾以上の場合、前記ＰＯ符号を用いてＰＯ方向の検出訂正処理を行うことを特徴とする。

請求項５の発明は、請求項３または４に記載の復号化回路において、前記閾値は、前記ＥＣＣデコードＰＯ演算部によってＰＯ方向の消失訂正を行える最大エラー個数以下に設定されていることを特徴とする。

請求項６の発明は、記録媒体からメモリ上に読み出したＥＣＣブロックのデータにＰＩ符号およびＰＯ符号を用いて誤り訂正処理を施す復号化回路を有するデータ再生装置において、前記復号化回路は、前記メモリへの書き込みと並行してデータが入力されると共に前記ＥＣＣブロックに含まれるＰＩ方向ラインのうち誤りデータを含むエラーラインの位置を検出するライン誤り検出部と、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の誤り訂正処理を行うＥＣＣデコードＰＯ演算部とを有することを特徴とする。

請求項７の発明は、請求項６に記載のデータ再生装置において、前記ライン誤り検出部は、前記ＥＣＣブロック中に含まれる各ＰＩ方向ラインに対してシンドローム計算を行い、その計算結果をもとに、各ＰＩ方向ラインに誤りデータが含まれるかを検出することを特徴とする。

請求項８の発明は、請求項６または７に記載のデータ再生装置において、前記ライン誤り検出部は、前記エラーラインの位置を検出するとともに、前記エラーラインの個数を前記ＥＣＣブロックに対して検出し、前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が閾値未満の場合に、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の消失訂正処理を行うことを特徴とする。

請求項９の発明は、請求項８に記載のデータ再生装置において、前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が前記閾以上の場合、前記ＰＯ符号を用いてＰＯ方向の検出訂正処理を行うことを特徴とする。

請求項１０の発明は、請求項８または９に記載のデータ再生装置において、前記閾値は、前記ＥＣＣデコードＰＯ演算部によってＰＯ方向の消失訂正を行える最大エラー個数以下に設定されていることを特徴とする。

本発明においては、ライン誤り検出部によって検出されたエラーライン位置をもとにＰＯ符号を用いたＰＯ方向の誤り訂正処理が行われる。このため、従来ＰＯ方向の誤り訂正処理に先立って行われていたＰＩ方向の誤り訂正処理と同等の効果を、ライン誤り検出部による処理によって達成することができる。このため、かかるＰＩ方向の誤り訂正処理を省略しても、これを行ったと同等の誤り訂正効果を達成することができる。

したがって、本発明によれば、従来ＰＯ方向の誤り訂正処理に先立って行われていたＰＩ方向の誤り訂正処理を省略することにより、ＥＣＣ処理時におけるメモリへのアクセス回数を抑制することができ、さらに、このようにＰＩ方向の誤り訂正を省略しても、従来と同様の誤り訂正能力を発揮させることができる。

また、請求項２または７のように、エラーラインの位置をシンドローム計算のみにて検出するようにすれば、ライン誤り検出部における処理を簡素化することができ、処理の迅速化を図ることができる。

さらに、請求項３、４、５または８、９、１０のように、エラーライン数に応じて消失訂正と検出訂正の何れかを用いるようにすれば、円滑かつ効果的な誤り訂正を行うことができる。

本発明の特徴は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下の実施の形態は、あくまでも、本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。

以下、本発明の実施の形態につき図面を参照して説明する。

図１に、実施の形態に係るデータ再生装置の構成を示す。なお、図７に示す構成と同一部分には同一符号を付し、説明を省略する。

図示の如く、本実施の形態では、図７に示す構成に比べ、ＰＩライン誤り検出回路１１０およびＥＣＣデコードＰＯ演算回路１１１の構成が相違している。

復調回路３００によって復調された１ＥＣＣブロック分のデータは、メモリ１０１に書き込まれるに並行して、ＰＩライン誤り検出回路１１０に入力される。ＰＩライン誤り検出回路１１０は、ＰＩ方向の各ラインに誤りが含まれているかを検出し、誤りが含まれているラインの番号と、誤りが含まれているラインの総数を当該ＥＣＣブロックのエラー情報として記憶する。ＥＣＣデコードＰＯ演算回路１１１は、消失訂正モードと検出訂正モードの２つの誤り訂正モードを備えており、ＰＩライン誤り検出回路１１０から供給される当該ＥＣＣブロックのエラーライン数に応じて、何れかの訂正モードを設定する。そして、設定した訂正モードに従って、メモリ１０１上の１ＥＣＣブロック分のデータに対し、ＰＯ方向の誤り訂正処理を施す。

図２ないし図５に、データ再生時の処理フローを示す。

まず、図２を参照して、再生処理が開始されると、ディスクから１ＥＣＣブロック分のデータが順次読み出され（Ｓ１０１）、復調回路３００によって復調される（Ｓ１０２）。復調されたデータは、順次、メモリ１０１に書き込まれるとともに（Ｓ１０４）、ＰＩライン誤り検出回路１１０に入力され、ＰＩ方向の１ライン分のデータに対するシンドローム計算が行われる（Ｓ１０３、Ｓ１０５）。そして、その計算結果から、計算対象ラインに誤りが含まれているか（シンドローム計算値が０以外であるか）が判別され（Ｓ１０６）、誤りが含まれていれば、当該ラインのライン番号がＰＩライン誤り検出回路１１０内のレジスタに格納される（Ｓ１０７）。さらに、ＰＩライン誤り検出回路１１０内に配されたラインエラー個数カウンターが１カウントアップされ、それまでに検出されたエラーライン数の総数が更新される（Ｓ１０８）。

かかる処理は、１ＥＣＣブロック分の全てのＰＩ方向ラインデータに対して行われる（Ｓ１０９）。そして、全ラインのデータに対する処理が終了すると、ＰＯ方向のラインデータに対するＥＣＣ処理が実行される。

図３を参照して、ＰＯ方向のＥＣＣ処理においては、まず、当該ＥＣＣブロックに対して保持されているＰＩ方向ラインのエラーライン数とエラーライン位置がＰＩライン誤り検出回路１１０内のレジスタおよびラインエラー個数カウンターからＥＣＣデコードＰＯ演算回路１１１に読み出される（Ｓ１１０）。そして、読み出されたエラーライン数が、予め設定された消失訂正移行設定値Ｎｓと比較され（Ｓ１１１）、これ未満であれば、ＥＣＣデコードＰＯ演算回路１１１の訂正モードが消失訂正モードに設定される（Ｓ１１２）。一方、読み出されたエラーライン数が消失訂正移行設定値Ｎｓ以上であれば、ＥＣＣデコードＰＯ演算回路１１１の訂正モードが検出訂正モードに設定される（Ｓ１１７）。

なお、Ｓ１１１における消失訂正移行設定値Ｎｓは、ＰＯ方向の消失訂正処理にて訂正可能なエラー数に設定される。すなわち、上記の如く消失訂正においては、理論上、ＰＯ方向１ラインに含まれるＰＯ符号のビット数までのエラー箇所を訂正することができる。したがって、消失訂正移行設定値Ｎｓは、ＰＯ方向１ラインに含まれるＰＯ符号のビット数と同じとしても良いが、エラー訂正の確実性を期すためには、これよりも小さな値に設定するのが好ましい。

Ｓ１１２にて消失訂正モードが設定されると、メモリ１０１からＥＣＣデコードＰＯ演算回路１１１にＰＯ方向１ライン分のデータが読み出され、シンドローム計算が行われる（Ｓ１１３）。そして、計算されたシンドロームの値と、ＰＩライン誤り検出回路１１０から読み出されたエラーライン位置をもとに、消失訂正に従う位置多項式演算と数値多項式演算が行われる（Ｓ１１４）。すなわち、ＰＩライン誤り検出回路１１０から読み出されたエラーライン位置を、計算対象とされるＰＯ方向ライン上のエラーライン位置として設定して、位置多項式演算と数値多項式演算が行われる。そして、かかる多項式演算の結果に基づき、メモリ１０１上のデータが訂正される（Ｓ１１５）。

かかる訂正処理は、１ＥＣＣブロック分の全てのＰＯ方向ラインデータに対して行われる（Ｓ１１６）。そして、全ラインのデータに対する処理が終了すると、ＰＩ方向のラインデータに対するＥＣＣ処理とＥＤＣ処理が実行される。

一方、Ｓ１１７にて検出訂正モードが設定されると、メモリ１０１からＥＣＣデコードＰＯ演算回路１１１にＰＯ方向１ライン分のデータが読み出され、シンドローム計算が行われる（Ｓ１１８）。そして、計算されたシンドロームの値をもとに、検出訂正に従う位置多項式演算と数値多項式演算が行われる（Ｓ１１９）。そして、かかる多項式演算の結果に基づき、メモリ１０１上のデータが訂正される（Ｓ１２０）。

かかる訂正処理は、１ＥＣＣブロック分の全てのＰＯ方向ラインデータに対して行われる（Ｓ１２１）。そして、全ラインのデータに対する処理が終了すると、ＰＩ方向のラインデータに対するＥＣＣ処理とＥＤＣ処理が実行される。

図４を参照して、ＰＩ方向のラインデータに対するＥＣＣ処理とＥＤＣ処理においては、まず、メモリ１０１からＥＣＣデコードＰＩ演算回路１０３にＰＩ方向１ライン分のデータが読み出され、シンドローム計算が行われる（Ｓ１３０）。そして、計算されたシンドロームの値をもとに、検出訂正に従う位置多項式演算と数値多項式演算が行われる（Ｓ１３１）。そして、かかる多項式演算の結果に基づき、メモリ１０１上のデータが訂正される（Ｓ１３２）。さらに、誤り訂正後のＰＩ方向１ライン分のデータがデスクランブル回路１０４に読み出される。

デスクランブル演算回路１０４は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータを順次ＥＤＣデコード演算回路１０５に出力する。ＥＤＣデコード演算回路１０５は、デスクランブル後のデータに対し、ＥＤＣを用いた誤り検出処理を行う（Ｓ１３３）。すなわち、ヘッダに続くデータから順番にＥＤＣ演算を実行し、セクタの最後尾に付されたＥＤＣまで演算を実行したときの演算結果から、当該セクタ内のデータ中に誤りが存在するかの検出を行う。

この処理は、当該ＥＣＣブロック内の全てのＰＩ方向ラインについて繰り返し行われる（Ｓ１３５）。このとき、ＥＣＣブロック内の全ＰＩ方向ラインに誤りが検出されなければ、メモリ１０１上に格納されているＥＣＣデコード済みのデータがデスクランブル演算回路１０６に読み出され、上記と同様のデスクランブル処理が行われる（Ｓ１３６）。そして、ヘッダおよびＥＤＣを取り除いたユーザデータが順次、ホストに転送される（Ｓ１３７）。

他方、Ｓ１３４にて誤りが検出されれば（Ｓ１３４：ＹＥＳ）、Ｓ１０１に戻り、そのＥＣＣブロックのデータが再度ディスクから読み出される。そして、Ｓ１０１以降の処理が再度実行される。

本実施の形態によれば、ＥＣＣ処理時に、ＰＯ演算処理とＰＩ演算処理のみしか行われないため、かかるＥＣＣ処理時におけるメモリへのアクセス回数を抑制することができる。また、このとき、ＰＩライン誤り検出回路１１０にてＰＩ方向の誤りライン位置を検出し、この検出結果をもとに、ＥＣＣデコードＰＯ演算回路１１１にて消失訂正を行うようにしたため、ＰＯ演算処理とＰＩ演算処理のみしか行わずとも、ＰＩ演算処理→ＰＯ演算処理→ＰＩ演算処理を行ったと同等の誤り訂正能力を発揮させることができる。さらに、本実施の形態によれば、ＰＩライン誤り検出回路１１０においてシンドローム計算のみを行うようにしたため、処理の簡素化および迅速化を図ることができる。

このように、本実施の形態によれば、処理の簡素化および迅速化を図りながら、メモリへのアクセス回数を低減でき、且つ、ＰＩ演算処理→ＰＯ演算処理→ＰＩ演算処理を行ったと同等の誤り訂正能力を発揮させることができる復号化回路１００を実現することができる。

なお、本発明は、上記実施形態に限定されるものではなく、この他にも種々の変更が可能なものである。本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜変更が可能である。

実施の形態に係るデータ再生装置の構成を示す図 実施の形態に係るデータ再生時の処理フロー（エラーライン検出） 実施の形態に係るデータ再生時の処理フロー（ＰＯデコード） 実施の形態に係るデータ再生時の処理フロー（ＰＩデコード＆ＥＤＣ） ＥＣＣブロックの構成を示す図 ＥＣＣブロックの生成手順を示す図 ＥＣＣ処理の流れを示す図 従来例に係るデータ再生装置の構成を示す図

符号の説明

１０１ メモリ
１１０ ＰＩライン誤り検出回路
１１１ ＥＣＣデコードＰＯ演算回路

Claims (10)

1. メモリ上に展開されたＥＣＣブロックのデータにＰＩ符号およびＰＯ符号を用いて誤り訂正処理を施す復号化回路において、
   前記メモリへの書き込みと並行してデータが入力されると共に前記ＥＣＣブロックに含まれるＰＩ方向ラインのうち誤りデータを含むエラーラインの位置を検出するライン誤り検出部と、
   前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の誤り訂正処理を行うＥＣＣデコードＰＯ演算部とを有する、
   ことを特徴とする復号化回路。
2. 請求項１において、
   前記ライン誤り検出部は、前記ＥＣＣブロック中に含まれる各ＰＩ方向ラインに対してシンドローム計算を行い、その計算結果をもとに、各ＰＩ方向ラインに誤りデータが含まれるかを検出する、
   ことを特徴とする復号化回路。
3. 請求項１または２において、
   前記ライン誤り検出部は、前記エラーラインの位置を検出するとともに、前記エラーラインの個数を前記ＥＣＣブロックに対して検出し、
   前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が閾値未満の場合に、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の消失訂正処理を行う、
   ことを特徴とする復号化回路。
4. 請求項３において、
   前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が前記閾以上の場合、前記ＰＯ符号を用いてＰＯ方向の検出訂正処理を行う、
   ことを特徴とする復号化回路。
5. 請求項３または４において、
   前記閾値は、前記ＥＣＣデコードＰＯ演算部によってＰＯ方向の消失訂正を行える最大エラー個数以下に設定されている、
   ことを特徴とする復号化回路。
6. 記録媒体からメモリ上に読み出したＥＣＣブロックのデータにＰＩ符号およびＰＯ符号を用いて誤り訂正処理を施す復号化回路を有するデータ再生装置において、
   前記復号化回路は；
   前記メモリへの書き込みと並行してデータが入力されると共に前記ＥＣＣブロックに含まれるＰＩ方向ラインのうち誤りデータを含むエラーラインの位置を検出するライン誤り検出部と、
   前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の誤り訂正処理を行うＥＣＣデコードＰＯ演算部とを有する、
   ことを特徴とするデータ再生装置。
7. 請求項６において、
   前記ライン誤り検出部は、前記ＥＣＣブロック中に含まれる各ＰＩ方向ラインに対してシンドローム計算を行い、その計算結果をもとに、各ＰＩ方向ラインに誤りデータが含まれるかを検出する、
   ことを特徴とするデータ再生装置。
8. 請求項６または７において、
   前記ライン誤り検出部は、前記エラーラインの位置を検出するとともに、前記エラーラインの個数を前記ＥＣＣブロックに対して検出し、
   前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が閾値未満の場合に、前記ライン誤り検出部によって検出されたエラーラインの位置をもとにＰＯ符号を用いてＰＯ方向の消失訂正処理を行う、
   ことを特徴とするデータ再生装置。
9. 請求項８において、
   前記ＥＣＣデコードＰＯ演算部は、前記ライン誤り検出部によって検出されたエラーラインの個数が前記閾以上の場合、前記ＰＯ符号を用いてＰＯ方向の検出訂正処理を行う、
   ことを特徴とするデータ再生装置。
10. 請求項８または９において、
    前記閾値は、前記ＥＣＣデコードＰＯ演算部によってＰＯ方向の消失訂正を行える最大エラー個数以下に設定されている、
    ことを特徴とするデータ再生装置。

Images