JP2006236451A - 符号復号化回路、符号復号化方法およびデータ記録再生装置 - Google Patents

Abstract

【課題】 編集処理時におけるメモリへのアクセス回数を大幅に低減させ、これにより編集処理の迅速化を飛躍的に向上させる。
【解決手段】 編集処理開始の要求があると、まず、ディスクからメモリ１０１上に編集対象セクタを含むＥＣＣブロックが読み出される。次に、メモリ１０１上のデータに対しＰＩ方向およびＰＯ方向のＥＣＣデコード処理が行われる（図４ａ）。さらに、デスクランブル処理と、ＥＤＣを用いた誤り検出処理が行われる（図４ｂ）。しかる後、編集対象セクタのアドレスが指定され、対応セクタに編集済みデータが上書きされる（図４ｃ）。そして、再構成されたＥＣＣブロックに対して、まず、ＰＯ符号が付加されメモリ１０１に格納される（図４ｄ）。その後、１ラインずつデータを読み出しながら、各ラインのデータにＰＩ符号を付加して、順次、変調回路２００に出力する（図４ｅ）。
【選択図】 図４

Description

本発明は、符号復号化回路、符号復号化方法およびデータ記録再生装置に関し、特に、記録済みデータを編集する際に用いて好適なものである。

デジタルデータを記録メディアに記録する場合、通常、記録データに誤り訂正符号が付加された状態で記録が行われる。たとえば、ＤＶＤ（Digital Versatile Disc）にデジタルデータを記録する場合には、１ＥＣＣブロック分のデータに誤り訂正符号が付加される。かかる誤り訂正符号は、積符号を利用したものとなっている。メモリ上に展開された１ＥＣＣブロック分のデータに対し、行方向（ＰＩ方向）および列方向（ＰＯ方向）に誤り訂正符号が付加される。

図７に、誤り訂正符号が付加された１ＥＣＣブロック分のデータの構成を示す。図示の如く、１ＥＣＣブロック分のデータは、２０８行×１８１列のデータ単位から構成されている。１９２行目〜２０８行目と、１７２列目〜１８１列目には、それぞれＰＯ符号とＰＩ符号が付加される。このうち、ＰＩ符号は各行のデータに対して付加され、ＰＯ符号は各列のデータに対して付加される。すなわち、各行のデータに対しＰＩ符号が演算され、また、各列のデータに対しＰＯ符号が演算される。演算されたＰＩ符号、ＰＯ符号はそれぞれ、対応するデータに付加されるようにしてメモリ上に格納される。

図８に、ＥＣＣブロックを扱う符号復号化回路１００の構成例（従来例）を示す。

図において、１０１はＳＤＲＡＭ等によって構成されるメモリ、１０２はホストからメモリ１０１に書き込まれた１ＥＣＣブロック分のデータに対し誤り検出符号を演算・付加するＥＤＣエンコード演算回路、１０３は誤り訂正符号が付加されたデータにスクランブル処理を施すスクランブル演算回路、１０４はスクランブル処理されたデータに対しＰＩ方向（行方向）の誤り訂正符号を演算・付加するＥＣＣエンコードＰＩ演算回路、１０５はスクランブル処理されたデータに対しＰＯ方向（列方向）の誤り訂正符号を演算・付加するＥＣＣエンコードＰＯ演算回路である。

１０６はディスクからメモリ１０１に読み出された１ＥＣＣブロック分のデータに対しＰＩ方向（行方向）の誤り訂正処理を施すＥＣＣデコードＰＩ演算回路、１０７はＰＩ方向（行方向）の誤り訂正処理が施された１ＥＣＣブロック分のデータに対しＰＯ方向（列方向）の誤り訂正処理を施すＥＣＣデコードＰＯ演算回路、１０８はＰＩ、ＰＯ方向のＥＣＣデコード処理が施されたデータにデスクランブル処理を施すデスクランブル演算回路、１０９はデスクランブル処理が施されたデータに対し誤り検出符号を用いて誤り検出処理を施すＥＤＣデコード演算回路である。

データ記録時には、まず、１ＥＣＣブロック分のデータがホストからメモリ１０１に書き込まれた後（図９（ａ）参照）、ＥＤＣエンコード演算回路１０２によって１セクタ分のデータが読み出される。さらに、セクタＩＤを含むヘッダが付加された後、誤り検出符号（ＥＤＣ）が演算され各セクタに付加される（図９（ｂ）参照）。そして、ＥＤＣが付加された各セクタのデータに対し、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてスクランブル処理が施され（図９（ｃ）参照）、処理後の１セクタ分のデータがメモリ１０１に書き戻される。

しかる後、メモリ１０１からＥＣＣエンコードＰＩ演算回路１０４に１ラインずつデータが読み出され、ライン毎にＰＩ符号が演算される。得られたＰＩ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図９（ｄ）参照）。そして、全ラインについてＰＩ符号の演算・付加が終了すると、次に、ＥＣＣエンコードＰＯ演算回路１０５に１列ずつデータが読み出され、列毎にＰＯ符号が演算される。得られたＰＯ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図９（ｅ）参照）。これにより、メモリ１０１上に、図７に示すＥＣＣブロックが構成される。

しかして、ＥＣＣブロックが構成されると、ライン毎にデータが読み出され、変調回路２００に出力される（図９（ｆ）参照）。変調回路２００は、入力されたデータに所定の変調処理を施して記録信号を生成する。かかる記録信号は、光ピックアップ３００によって、ディスク上に順次記録される。

データ再生時には、上記とは逆の処理が行われる。すなわち、光ピックアップ３００によって読み出された信号が復調回路４００にて順次復調され、１ＥＣＣブロック分のデータがメモリ１０１上に展開される。そして、メモリ１０１上のデータが１ラインずつ順次ＥＣＣデコードＰＩ演算回路１０６に読み出され、ＰＩ符号を用いた誤り訂正処理（ＰＩ方向）が行われる。誤り訂正されたデータはメモリ１０１に書き戻される。さらに、メモリ１０１上のデータが１列ずつ順次ＥＣＣデコードＰＯ演算回路１０７に読み出され、ＰＯ符号を用いた誤り訂正処理（ＰＯ方向）が行われる。誤り訂正されたデータはメモリ１０１に書き戻される。

しかる後、メモリ１０１上のデータが各セクタの先頭から、デスクランブル演算回路１０８に読み出される。デスクランブル演算回路１０８は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータを順次ＥＤＣデコード演算回路１０９に出力する。ＥＤＣデコード演算回路１０９は、デスクランブル後のデータに対し、ＥＤＣを用いた誤り検出処理を行う。

かかる誤り検出処理にて１ＥＣＣブロック分の全データに誤りが検出されなければ、ヘッダとＥＤＣを除いたデータ（ユーザデータ）が順次出力される。誤りが検出されれば、当該ＥＣＣブロックのデータが再度ディスクから読み出され、上記と同様の処理が再度実行される。

ところで、かかる符号復号化回路においては、上述の記録または再生処理の他、記録済みデータを編集するための処理が行われる場合がある。かかる編集処理は、通常、セクタ単位で行われる。

図１０に、編集時の処理フローを示す。ホスト側から編集処理開始の要求が入力されると、まず、ディスクからメモリ１０１上に編集対象セクタを含むＥＣＣブロックが読み出される。次いで、上記再生処理時と同様、メモリ１０１上のデータに対しＰＩ方向およびＰＯ方向のＥＣＣデコード処理が行われ（同図（ａ）参照）、さらに、デスクランブル処理と、ＥＤＣを用いた誤り検出処理が行われる（同図（ｂ）参照）。かかる誤り検出処理にて１ＥＣＣブロック分の全てのデータに誤りが検出されなければ、デスクランブル処理後のセクタデータからヘッダとＥＤＣを除いたデータ（ユーザデータ）がメモリ１０１上の別領域に展開される（同図（ｃ）参照）。誤りが検出されれば、当該ＥＣＣブロックのデータが再度ディスクから読み出され、同様の処理が実行される。

しかる後、編集対象のセクタに対してホスト側から編集済みデータが上書きされる。そして、上書き後の１ＥＣＣブロック分のデータ（ユーザデータ）に対し、上記記録処理と同様にして、ヘッダおよびＥＤＣの付加、スクランブル処理、ＰＩ符号およびＰＯ符号の付加がなされる。その後、当該ＥＣＣブロックの記録タイミングにおいて、１ラインずつ順番にデータが復調回路２００に読み出される。これにより、編集後のデータがディスク上に書き戻される。

なお、以下の特許文献１には、１ＥＣＣブロックに満たないセクタ数のデータをディスクに追記録する際の処理が記載されている。この処理では、まず、追加記録位置のデータ（１ＥＣＣブロック分）がリードされる。次いで、１ＥＣＣブロック分のデータのうち対応セクタのデータが追記録後のデータに置き換えられる。その後、ＰＩ符号およびＰＯ符号が新たに生成・付加される。そして、新たにＰＩ符号およびＰＯ符号が付加された１ＥＣＣブロック分のデータがディスクにライトされる。
特開平１０−６４１９１号公報

しかし、上記図１０に示す編集処理においては、デスクランブル処理後のデータからヘッダとＥＤＣを除いたデータ（ユーザデータ）がメモリ上の別領域に展開されるため、編集処理時におけるメモリへのアクセス回数が膨大となる。このため、編集処理の迅速化が損なわれるとの問題が生じる。また、ユーザデータ展開用の領域をメモリ上に設定する必要があるため、大きなメモリ容量が必要となるとの問題も生じる。

なお、上記特許文献１には、ディスクに対するリード／ライトタイミングの設定方法についての記載はあるが、リード／ライト時にどのようにメモリ上にデータを展開するかについては記載されていない。

そこで、本発明は、編集処理時におけるメモリへのアクセス回数を大幅に低減させ、これにより編集処理の迅速化を飛躍的に向上させ得るようにすることを課題とする。加えて、メモリ容量を小さく抑えても、かかる効果を効率的に発揮し得るようにすることを課題とする。

上記課題を解決すべく本発明は、以下の特徴を有する。

請求項１の発明は、符号復号化回路において、メモリ上に展開された所定単位のデータに対し誤り訂正処理を行うＥＣＣデコード部と、前記ＥＣＣデコード部によってデコードされたデータにデスクランブル処理を施すデスクランブル演算部と、デスクランブル処理されたデータに対し誤り検出符号を用いて誤り検出を行うＥＤＣデコード部と、誤り訂正されたデータのうち編集対象となるデータの格納アドレスをメモリ上において特定するアドレス特定部と、入力されたデータに誤り検出符号を付加するＥＤＣエンコード部と、誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、スクランブル処理後のデータを前記アドレス特定部によって特定されたメモリ上のアドレスに格納するメモリ格納部と、前記アドレス特定部によって特定されたメモリ上のアドレスに前記スクランブル処理後のデータが格納された前記所定単位のデータに対して誤り訂正符号を付加するＥＣＣエンコード部とを有する。

請求項２の発明は、請求項１に記載の符号復号化回路において、前記ＥＣＣエンコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード部にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード部にて誤り訂正符号を演算し、これを当該ライン方向のデータに付加して後段回路に出力する。

請求項３の発明は、請求項１または２に記載の符号復号化回路において、前記ＥＣＣデコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード部にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩデコード部にて誤り訂正を行ってメモリに書き戻し、これとともに、誤り訂正後のライン方向のデータを前記デスクランブル演算部に順次出力する。

請求項４の発明は、符号復号化方法において、ブロックデータをＥＣＣデコードしてメモリ上に展開する処理と、編集対象データの格納アドレスをメモリ上において特定する処理、特定されたメモリ上のアドレスに編集済みデータを格納する処理、編集済みデータが格納された前記ブロックにＥＣＣエンコードを施す処理とを有する。

請求項５の発明は、請求項４に記載の符号復号化方法において、前記ＥＣＣエンコード処理は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード処理と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード処理を含み、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード処理にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード処理を行って誤り訂正符号を演算し、これを当該ライン方向のデータに付加して順次出力する。

請求項６の発明は、請求項４または５に記載の符号復号化方法において、前記ＥＣＣデコード処理は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード処理と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード処理を含み、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード処理にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出して前記ＰＩデコード処理を行い、これにより訂正したデータをメモリに書き戻し、さらに、訂正後のライン方向のデータにＥＤＣ処理を実行する。

請求項７の発明は、記録データを符号化して記録媒体に記録するとともに記録媒体から読み出したデータを復号して再生データを生成出力する符号復号化回路を有するデータ記録再生装置において、前記符号復号化回路は、メモリ上に展開された所定単位のデータに対し誤り訂正処理を行うＥＣＣデコード部と、前記ＥＣＣデコード部によってデコードされたデータにデスクランブル処理を施すデスクランブル演算部と、デスクランブル処理されたデータに対し誤り検出符号を用いて誤り検出を行うＥＤＣデコード部と、誤り訂正されたデータのうち編集対象となるデータの格納アドレスをメモリ上において特定するアドレス特定部と、入力されたデータに誤り検出符号を付加するＥＤＣエンコード部と、誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、スクランブル処理後のデータを前記アドレス特定部によって特定されたメモリ上のアドレスに格納するメモリ格納部と、前記アドレス特定部によって特定されたメモリ上のアドレスに前記スクランブル処理後のデータが格納された前記所定単位のデータに対して誤り訂正符号を付加するＥＣＣエンコード部を有する。

請求項８の発明は、請求項７に記載のデータ記録再生装置において、前記ＥＣＣエンコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード部にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード部にて誤り訂正符号を演算し、これを当該ライン方向のデータに付加して書き込み手段に出力する。

請求項９の発明は、請求項７または８に記載のデータ記録再生装置において、前記ＥＣＣデコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード部にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩデコード部にて誤り訂正を行ってメモリに書き戻し、これとともに、誤り訂正後のライン方向のデータを前記デスクランブル演算部に出力する。

なお、上記請求項におけるＥＣＣデコード部は実施の形態においてＥＣＣデコードＰＩ演算回路１０６、１３０およびＥＣＣデコードＰＯ演算回路１０７として具体化されている。また、上記請求項におけるデスクランブル処理部は実施の形態においてデスクランブル演算回路１０８、１３１として具体化されている。また、上記請求項におけるＥＤＣデコード部は実施の形態においてＥＤＣデコード演算回路１０９、１３２として具体化されている。また、上記請求項におけるアドレス特定部は実施の形態において書込アドレス制御回路１１２として具体化されている。また、上記請求項におけるＥＤＣエンコード部は実施の形態においてＥＤＣエンコード演算回路１１０として具体化されている。また、上記請求項におけるメモリ格納部は実施の形態において書込アドレス制御回路１１２として具体化されている。また、上記請求項におけるＥＣＣエンコード部は実施の形態においてＥＣＣエンコードＰＩ演算回路１２０およびＥＣＣエンコードＰＯ演算回路１０５として具体化されている。

本発明によれば、メモリ上に展開された所定単位のデータの内の編集対象のデータを編集済みデータに直接書き換えるものであるから、上記従来例のようにデスクランブル後のデータをメモリ上の別領域に格納する場合に比べ、メモリに対するアクセス回数を大幅に低減させることができる。よって、編集処理の迅速化を図ることができる。加えて、本発明によれば、デスクランブル後のデータを格納するためのメモリ領域を確保する必要がないから、上記従来例に比べ、メモリ容量を小さくすることができる。

また、請求項２、５および８の発明によれば、編集処理時の書き込み処理において、まず、編集済みＥＣＣブロックに列方向の誤り訂正符号（ＰＯ符号）を付加し、その後、１ラインずつデータを読み出しながら各ラインデータにライン方向の誤り訂正符号（ＰＩ符号）を付加し、これをメモリに書き戻すことなくそのまま変調回路等の後段回路に出力するようにしたことから、ＰＩ符号の付加の際におけるメモリへのアクセス頻度を、ＰＩ符号をメモリに書き戻さない分だけ抑制することができる。よって、編集処理時におけるメモリへのアクセス回数をさらに低減することができ、もって、編集処理の迅速化をより一層図ることができる。

さらに、請求項３、６および９の発明によれば、ライン方向の誤り訂正が行われたデータがＰＩデコード部から直接、デスクランブル部に入力されるため、メモリに対するデスクランブル部のアクセスを省略することができる。よって、上記従来例の場合に比べ、さらにメモリへのアクセス回数を低減させることができ、編集処理の迅速化をさらに図ることができる。

本発明の特徴ないし意義は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下に示す実施の形態は、あくまでも本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。

以下、本発明の実施の形態につき図面を参照して説明する。なお、本実施の形態は、ＤＶＤに対してデジタルデータを記録再生するデータ記録再生装置に本発明を適用した場合の構成例を示すものである。

図１に、実施の形態に係るデータ記録再生装置の構成を示す。なお、図８に示す構成と同一部分には同一符号を付し、説明を省略する。

図示の如く、本実施の形態では、図８に示す構成に比べ、ＥＤＣエンコード演算回路１１０、スクランブル演算算回路１１１、書込アドレス制御回路１１２およびＥＣＣエンコードＰＩ演算回路１２０の構成が相違している。

ホストから供給される記録データは、ＥＤＣエンコード演算回路１１０に入力される。ＥＤＣエンコード演算回路１１０は、１ＥＣＣブロック分のデータが入力されると、セクタＩＤを含むヘッダをセクタ毎に付加する。さらに、誤り検出符号（ＥＤＣ）をセクタ毎に演算・付加してスクランブル演算回路１１１に出力する。スクランブル演算回路１１１は、ＥＤＣエンコード演算回路１１０から入力された１ＥＣＣブロック分のデータに対し、先に従来例の構成にて説明した如く、セクタＩＤを用いてセクタ毎にスクランブル処理を施す。そして、スクランブル処理後のセクタデータを、順次、書き込みアドレス制御回路１１２に出力する。書き込みアドレス制御回路１１２は、スクランブル演算回路１１１から入力されたセクタデータの書き込みアドレスを特定し、メモリ１０１上、特定したアドレスにセクタデータを書き込む。

以下、データ記録時およびデータ編集時における処理について説明する。なお、データ再生時の処理は、先に従来例として示した処理と同様であるので、ここではその説明を省略する。

データ記録時において、ホストから１セクタ分のデータがＥＤＣエンコード演算回路１１０に入力されると、当該データに対しセクタＩＤ等を含むヘッダが付加された後、誤り検出符号（ＥＤＣ）の演算がなされる。ここで算出されたＥＤＣはセクタデータに付加されてスクランブル演算回路１１１に入力される。スクランブル演算回路１１１は、入力されたセクタデータにセクタＩＤを用いたスクランブル処理を施す。そして、スクランブル処理後のセクタデータを、順次、書き込みアドレス制御回路１１２に出力する。書き込みアドレス制御回路１１２は、スクランブル演算回路１１１から入力されたセクタデータがＥＣＣブロック内の対応セクタに格納されるようメモリ１０１上における書き込みアドレスを特定する。そして、特定したアドレスに順次セクタデータを書き込む。

１ＥＣＣブロック分のデータがメモリ１０１に書き込まれると、次に、メモリ１０１から１列分のデータがＥＣＣエンコードＰＯ演算回路１０５に読み出され、当該データに対するＰＯ方向の誤り訂正符号演算が実行される。これにより得られたＰＯ符号は、当該１列分のデータに付加されるようにしてメモリ１０１に書き込まれる。この処理は、全ての列のデータについて終了するまで繰り返し実行される。

しかる後、メモリ１０１から１ライン分のデータがＥＣＣエンコードＰＩ演算回路１２０に読み出され、当該データに対するＰＩ方向の誤り訂正符号演算が実行される。これにより得られたＰＩ符号は、メモリ１０１に書き込まれることなく、当該１ライン分のデータに付加されて変調回路２００に出力される。変調回路２００は、入力されたデータ（１ライン分のデータとＰＩ符号）に所定の変調を施して記録信号を生成し光ピックアップ３００出力する。これにより、ＰＩ符号が付加された１ライン分のデータがディスク上に記録される。これらの処理は、ＥＣＣブロック内の全ライン分のデータについて順次行われる。そして、当該ＥＣＣブロックに対する記録が終了すると、順次、最終のＥＣＣブロックまで、同様の記録動作が実行される。

次に、データ編集時の処理について説明する。かかるデータ編集は、図２に示すRead処理と、図３に示すModify処理と、図４に示すWrite処理にて行われる。

図２を参照して、ホストから編集要求があると、光ピックアップ３００によって、編集対象セクタを含むＥＣＣブロックが順次ディスクから読み出される（Ｓ１０１）。読み出された信号は、復調回路４００によってデジタルデータに復調され、メモリ１０１上に展開される（Ｓ１０２）。

次に、メモリ１０１上に展開されたＥＣＣブロック単位のデータが１ラインずつ順次ＥＣＣデコードＰＩ演算回路１０６内のバッファに読み出され、ＰＩ符号を用いた誤り訂正処理（ＰＩ方向）が行われる（Ｓ１０３）。誤り訂正されたデータはメモリ１０１に書き戻される（Ｓ１０４）。この処理は、ＥＣＣブロック内の全てのラインについて繰り返し行われる（Ｓ１０５）。

さらに、当該ＥＣＣブロックのデータが１列ずつ順次ＥＣＣデコードＰＯ演算回路１０７内のバッファに読み出され、ＰＯ符号を用いた誤り訂正処理（ＰＯ方向）が行われる（Ｓ１０６）。誤り訂正されたデータはメモリ１０１に書き戻される（Ｓ１０７）。この処理は、当該ＥＣＣブロック内の全ての列について繰り返し行われる（Ｓ１０８）。

しかる後、メモリ１０１上のデータが各セクタの先頭から順次、デスクランブル演算回路１０８に読み出される（Ｓ１０９）。デスクランブル演算回路１０８は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータを順次ＥＤＣデコード演算回路１０９に出力する。ＥＤＣデコード演算回路１０９は、デスクランブル後のデータに対し、ＥＤＣを用いた誤り検出処理を行う（Ｓ１１０）。すなわち、ヘッダに続くデータから順番にＥＤＣ演算を実行し、セクタの最後尾に付されたＥＤＣまで演算を実行したときの演算結果から、当該セクタ内のデータに誤りが存在するかの検出を行う。

かかるデスクランブル演算処理とＥＤＣデコード処理は、ＥＣＣブロック内の全セクタに対する処理が終了するまで行われる（Ｓ１１２）。このとき、ＥＣＣブロック内の全データに誤りが検出されなければ、メモリ１０１上に格納されているＥＣＣデコード済みのデータに対してModify処理が行われる（Ｓ１１１：ＮＯ、Ｓ１１２：ＹＥＳ）。他方、誤りが検出されれば（Ｓ１１１：ＹＥＳ）、そのＥＣＣブロックのデータが再度ディスクから読み出され、上記と同様の処理が再度実行される。

図３を参照して、上記Read処理からModify処理に移行すると、編集対象とされる１セクタ分のデータ（ユーザデータ）がホストからＥＤＣエンコード演算回路１１０に入力される（Ｓ１２１）。ＥＤＣエンコード演算回路１１０は、入力されたデータに対しセクタＩＤを含むヘッダを付加した後、誤り検出符号（ＥＤＣ）の演算を行う（Ｓ１２２）。そして、算出したＥＤＣをセクタデータに付加してスクランブル演算回路１１１に出力する（Ｓ１２３）。スクランブル演算回路１１１は、入力されたセクタデータにセクタＩＤを用いたスクランブル処理を施す（Ｓ１２４）。そして、スクランブル処理後のセクタデータを、順次、書き込みアドレス制御回路１１２に出力する。

書き込みアドレス制御回路１１２は、スクランブル演算回路１１１から入力されたセクタデータがＥＣＣブロック内の対応セクタに格納されるようメモリ１０１上における書き込みアドレスを特定する（Ｓ１２５）。ここで、書き込みアドレスの特定はホストからの指示をもとに行われる。ホスト側は、予めディスク上に記録されたファイル情報の構造データを取得しており、この構造データをもとに、編集対象セクタのアドレス（セクタＩＤ）を書き込みアドレス制御回路１１２に提示する。

書き込みアドレス制御回路１１２は、この提示をもとに、メモリ１０１上における書き込みアドレスを特定する。そして、特定したアドレスに、スクランブル演算回路１１１から入力されたセクタデータを上書きする（Ｓ１２６）。かかる上書き処理は、編集対象の全セクタについて上書きが終了するまで繰り返される（Ｓ１２７）。そして、編集対象の全セクタに対する上書きが終了すると（Ｓ１２７：ＹＥＳ）、編集済みＥＣＣブロックに対するWrite処理に移行する。

Write処理においては、まず、メモリ１０１から１列分のデータがＥＣＣエンコードＰＯ演算回路１０５内のバッファに読み出され（Ｓ１３１）、当該データに対するＰＯ方向の誤り訂正符号演算が実行される。これにより得られたＰＯ符号は、当該１列分のデータに付加されるようにしてメモリ１０１に書き込まれる（Ｓ１３２）。この処理は、全ての列のデータについて終了するまで繰り返し実行される（Ｓ１３３）。

しかる後、メモリ１０１から１ライン分のデータがＥＣＣエンコードＰＩ演算回路１２０内のバッファに読み出され（Ｓ１３４）、当該データに対するＰＩ方向の誤り訂正符号演算が実行される。これにより得られたＰＩ符号は、メモリ１０１に書き込まれることなく、当該１ライン分のデータに付加されて変調回路２００に出力される（Ｓ１３５）。変調回路２００は、入力されたデータ（１ライン分のデータとＰＩ符号）に所定の変調を施して記録信号を生成し光ピックアップ３００出力する（Ｓ１３６）。これにより、ＰＩ符号が付加された１ライン分のデータがディスク上に記録される（Ｓ１３７）。

かかる処理は、ＥＣＣブロック内の全ライン分のデータについて順次行われる（Ｓ１３８）。そして、当該ＥＣＣブロックに対する編集記録が終了すると、順次、最終のＥＣＣブロックまで、同様の編集記録が実行される。

図４は、編集処理時の流れを概念的に示したものである。

ホスト側から編集処理開始の要求が入力されると、まず、ディスクからメモリ１０１上に編集対象セクタを含むＥＣＣブロックが読み出される。次いで、メモリ１０１上のデータに対しＰＩ方向およびＰＯ方向のＥＣＣデコード処理が行われる（同図（ａ）参照）。さらに、デスクランブル処理と、ＥＤＣを用いた誤り検出処理が行われる（同図（ｂ）参照）。

しかる後、編集対象セクタのアドレスが指定され、対応セクタに編集済みデータ、すなわち、ホスト側からのユーザデータにヘッダとＥＤＣが付加された後スクランブルされたデータが上書きされる（同図（ｃ）参照）。そして、再構成されたＥＣＣブロックに対して、まず、ＰＯ符号が付加されメモリ１０１に格納される（同図（ｄ）参照）。その後、１ラインずつデータを読み出しながら、各ラインのデータにＰＩ符号を付加して、順次、変調回路２００に出力する（同図（ｅ）参照）。

本実施の形態によれば、編集処理時に、ＥＣＣブロック内の編集対象セクタのデータを編集済みデータに直接書き換えるものであるから、上記従来例のようにＥＣＣブロック内のセクタデータをデスクランブルしてメモリ上の別領域に格納する場合に比べ、メモリに対するアクセス回数を大幅に低減させることができる。よって、編集処理の迅速化を図ることができる。加えて、本実施の形態によれば、デスクランブル後のデータを格納するためのメモリ領域を確保する必要がないから、上記従来例に比べ、メモリ容量を小さくすることができる。

また、本実施の形態によれば、ホストからのデータをメモリ１０１に書き込む前に、ＥＤＣエンコード演算回路１１０とスクランブル演算回路１１１に入力して処理を行い、その後、スクランブル済みデータをメモリ１０１に書き込むようにしたため、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリからＥＤＣエンコード演算回路１１０にデータを読み出す際のメモリアクセスを省略することができる。よって、編集処理の迅速化をさらに図ることができる。

さらに、本実施の形態によれば、編集処理時のWrite処理において、まず、編集済みＥＣＣブロックにＰＯ符号を付加し、その後、１ラインずつ読み出しながら各ラインデータにＰＩ符号を付加し、これをメモリに書き戻すことなくそのまま変調回路２００に出力するようにしたことから、ＰＩ符号の付加の際におけるメモリへのアクセス頻度を、ＰＩ符号をメモリに書き戻さない分だけ抑制することができる。よって、編集処理時におけるメモリへのアクセス回数をさらに低減することができ、もって、編集処理の迅速化をより一層図ることができる。

図５に、上記実施の形態に係るデータ記録再生装置を一部変更した構成例を示す。ここでは、ＥＣＣデコードＰＩ演算回路１３０と、デスクランブル演算回路１３１と、ＥＤＣデコード演算回路１３２の構成が変更されている。

すなわち、上記実施の形態では、誤り訂正（ＥＣＣ）後のデータがメモリ１０１からデスクランブル演算回路１０８に読み出されるよう構成されていたが、本実施の形態では、ＥＣＣデコードＰＩ演算回路１３０から直接、デスクランブル演算回路１３１に誤り訂正後のデータが入力される。

図６に、編集処理シーケンスにおけるRead処理時のフローチャートを示す。本処理フローでは、メモリ１０１上に展開されたＥＣＣブロックデータに対し、先ず、ＰＯ方向の誤り訂正処理が行われ、その後、ＰＩ方向の誤り訂正が行われる。そして、ＰＩ方向の誤り訂正が行われたデータがデスクランブル演算回路１３１に受け渡され、デスクランブル処理と、誤り検出処理（ＥＤＣ処理）が行われる。

すなわち、ホストから編集要求があり、Read処理が開始されると、光ピックアップ３００によって、編集対象セクタを含むＥＣＣブロックが順次ディスクから読み出される（Ｓ２１１）。読み出された信号は、復調回路４００によってデジタルデータに復調され、メモリ１０１上に展開される（Ｓ２１２）。

次に、メモリ１０１上に展開されたＥＣＣブロック単位のデータが１列ずつ順次ＥＣＣデコードＰＯ演算回路１０７内のバッファに読み出され、ＰＯ符号を用いた誤り訂正処理（ＰＯ方向）が行われる（Ｓ２１３）。誤り訂正されたデータはメモリ１０１に書き戻される（Ｓ２１４）。この処理は、ＥＣＣブロック内の全ての列について繰り返し行われる（Ｓ２１５）。

しかる後、ＥＣＣブロックのデータが１ラインずつ順次ＥＣＣデコードＰＩ演算回路１３０内のバッファに読み出され、ＰＩ符号を用いた誤り訂正処理（ＰＩ方向）が行われる（Ｓ２１６）。誤り訂正されたデータはメモリ１０１に書き戻される（Ｓ２１７）。同時に、ＥＣＣデコードＰＩ演算回路１３０内のバッファに格納されている１ライン分のデータのうち誤り訂正がなされたデータも修正される。そして、このバッファ内のデータが順次、デスクランブル回路１３１に読み出される。

デスクランブル演算回路１３１は、ヘッダに続くデータから所定データ単位ずつ順番に、セクタＩＤを用いてデスクランブル処理を行い、デスクランブル後のデータを順次ＥＤＣデコード演算回路１３２に出力する。ＥＤＣデコード演算回路１３２は、デスクランブル後のデータに対し、ＥＤＣを用いた誤り検出処理を行う（Ｓ２１８）。すなわち、ヘッダに続くデータから順番にＥＤＣ演算を実行し、セクタの最後尾に付されたＥＤＣまで演算を実行したときの演算結果から、当該セクタ内のデータ中に誤りが存在するかの検出を行う。

この処理は、当該ＥＣＣブロック内の全てのラインについて繰り返し行われる（Ｓ２２０）。このとき、ＥＣＣブロック内の全ラインに誤りが検出されなければ、メモリ１０１上に格納されているＥＣＣデコード済みのデータに対してModify処理が行われる（Ｓ２１９：ＮＯ、Ｓ２２０：ＹＥＳ）。Modify処理およびWrite処理は上記実施の形態と同様である。他方、誤りが検出されれば（Ｓ２１９：ＹＥＳ）、そのＥＣＣブロックのデータが再度ディスクから読み出され、上記と同様の処理が再度実行される。

本実施の形態によれば、ＥＣＣデコードＰＩ演算回路１３０から直接、デスクランブル演算回路１３１に誤り訂正後のデータが入力されるため、メモリ１０１に対するデスクランブル演算回路１３１のアクセスを省略することができる。よって、上記実施の形態に比べ、さらにメモリへのアクセス回数を低減させることができ、編集処理の迅速化をさらに図ることができる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施の形態に限定されるものではない。本発明は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。

実施例１に係るデータ記録再生装置の構成を示す図 実施例１に係る編集処理シーケンス（Read処理）を示す図 実施例１に係る編集処理シーケンス（Modify、Write処理）を示す図 実施例１に係る編集処理の流れを概念的に示す図 実施例２に係るデータ記録再生装置の構成を示す図 実施例２に係る編集処理シーケンス（Read処理）を示す図 ＥＣＣブロックの構成を示す図 従来例に係るデータ記録再生装置の構成を示す図 ＥＣＣブロック構成時における流れを概念的に示す図 従来例に係る編集処理の流れを概念的に示す図

符号の説明

１０１ メモリ
１０５ ＥＣＣエンコードＰＯ演算回路
１０６ ＥＣＣデコードＰＩ演算回路
１０７ ＥＣＣデコードＰＯ演算回路
１０８ デスクランブル演算回路
１０９ ＥＤＣデコード演算回路
１１０ ＥＤＣエンコード演算回路
１１１ スクランブル演算回路
１１２ 書き込みアドレス制御回路
１２０ ＥＣＣエンコードＰＩ演算回路
１３０ ＥＣＣデコードＰＩ演算回路
１３１ デスクランブル回路
１３２ ＥＤＣデコード演算回路

Claims (9)

1. メモリ上に展開された所定単位のデータに対し誤り訂正処理を行うＥＣＣデコード部と、
   前記ＥＣＣデコード部によってデコードされたデータにデスクランブル処理を施すデスクランブル演算部と、
   デスクランブル処理されたデータに対し誤り検出符号を用いて誤り検出を行うＥＤＣデコード部と、
   誤り訂正されたデータのうち編集対象となるデータの格納アドレスをメモリ上において特定するアドレス特定部と、
   入力されたデータに誤り検出符号を付加するＥＤＣエンコード部と、
   誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
   スクランブル処理後のデータを前記アドレス特定部によって特定されたメモリ上のアドレスに格納するメモリ格納部と、
   前記アドレス特定部によって特定されたメモリ上のアドレスに前記スクランブル処理後のデータが格納された前記所定単位のデータに対して誤り訂正符号を付加するＥＣＣエンコード部とを有する、
   ことを特徴とする符号復号化回路。
2. 請求項１において、
   前記ＥＣＣエンコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード部にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード部にて誤り訂正符号を演算し、これを当該ライン方向のデータに付加して後段回路に出力する、
   ことを特徴とする符号復号化回路。
3. 請求項１または２において、
   前記ＥＣＣデコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード部にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩデコード部にて誤り訂正を行ってメモリに書き戻し、これとともに、誤り訂正後のライン方向のデータを前記デスクランブル演算部に順次出力する、
   ことを特徴とする符号復号化回路。
4. ブロックデータをＥＣＣデコードしてメモリ上に展開する処理と、
   編集対象データの格納アドレスをメモリ上において特定する処理、
   特定されたメモリ上のアドレスに編集済みデータを格納する処理、
   編集済みデータが格納された前記ブロックにＥＣＣエンコードを施す処理と、
   を有することを特徴とする符号復号化方法。
5. 請求項４において、
   前記ＥＣＣエンコード処理は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード処理と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード処理を含み、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード処理にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード処理を行って誤り訂正符号を演算し、これを当該ライン方向のデータに付加して順次出力する、
   ことを特徴とする符号復号化方法。
6. 請求項４または５において、
   前記ＥＣＣデコード処理は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード処理と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード処理を含み、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード処理にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出して前記ＰＩデコード処理を行い、これにより訂正したデータをメモリに書き戻し、さらに、訂正後のライン方向のデータにＥＤＣ処理を実行する、
   ことを特徴とする符号復号化方法。
7. 記録データを符号化して記録媒体に記録するとともに記録媒体から読み出したデータを復号して再生データを生成出力する符号復号化回路を有するデータ記録再生装置において、前記符号復号化回路は；
   メモリ上に展開された所定単位のデータに対し誤り訂正処理を行うＥＣＣデコード部と、
   前記ＥＣＣデコード部によってデコードされたデータにデスクランブル処理を施すデスクランブル演算部と、
   デスクランブル処理されたデータに対し誤り検出符号を用いて誤り検出を行うＥＤＣデコード部と、
   誤り訂正されたデータのうち編集対象となるデータの格納アドレスをメモリ上において特定するアドレス特定部と、
   入力されたデータに誤り検出符号を付加するＥＤＣエンコード部と、
   誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
   スクランブル処理後のデータを前記アドレス特定部によって特定されたメモリ上のアドレスに格納するメモリ格納部と、
   前記アドレス特定部によって特定されたメモリ上のアドレスに前記スクランブル処理後のデータが格納された前記所定単位のデータに対して誤り訂正符号を付加するＥＣＣエンコード部とを有する、
   ことを特徴とするデータ記録再生装置。
8. 請求項７において、
   前記ＥＣＣエンコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正符号を演算するＰＩエンコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正符号を演算するＰＯエンコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯエンコード部にて列方向に誤り訂正符号を演算して前記メモリに格納し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩエンコード部にて誤り訂正符号を演算し、これを当該ライン方向のデータに付加して書き込み手段に出力する、
   ことを特徴とするデータ記録再生装置。
9. 請求項７または８において、
   前記ＥＣＣデコード部は、ＥＣＣブロック単位のデータに対してライン方向に誤り訂正を行うＰＩデコード部と、前記ＥＣＣブロック単位のデータに対して列方向に誤り訂正を行うＰＯデコード部を備え、前記ＥＣＣブロック単位のデータに対して前記ＰＯデコード部にて列方向に誤り訂正を行って前記メモリに書き戻し、その後、ライン方向にデータをメモリから読み出しながら前記ＰＩデコード部にて誤り訂正を行ってメモリに書き戻し、これとともに、誤り訂正後のライン方向のデータを前記デスクランブル演算部に出力する、
   ことを特徴とするデータ記録再生装置。

Images