JP2006309820A - 誤り訂正装置 - Google Patents

誤り訂正装置 Download PDF

Info

Publication number
JP2006309820A
JP2006309820A JP2005128053A JP2005128053A JP2006309820A JP 2006309820 A JP2006309820 A JP 2006309820A JP 2005128053 A JP2005128053 A JP 2005128053A JP 2005128053 A JP2005128053 A JP 2005128053A JP 2006309820 A JP2006309820 A JP 2006309820A
Authority
JP
Japan
Prior art keywords
error
error correction
unit
code
buffering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005128053A
Other languages
English (en)
Inventor
Shinichiro Tomizawa
眞一郎 富澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005128053A priority Critical patent/JP2006309820A/ja
Priority to CNA2006100743936A priority patent/CN1855282A/zh
Priority to KR1020060037052A priority patent/KR100699385B1/ko
Priority to US11/380,398 priority patent/US20060259850A1/en
Priority to TW095114840A priority patent/TW200641815A/zh
Publication of JP2006309820A publication Critical patent/JP2006309820A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】少なくとも二組の誤り訂正符号を組み合わせて構成されるブロック符号の誤り訂正処理を効率良く実施し、且つ、回路規模の増大を抑制する。
【解決手段】第１及び第２誤り訂正符号を付与して構成されたブロック符号の誤り訂正を行う誤り訂正装置において、バッファメモリに受信したブロック符号を格納するのと併行して、行単位で第１誤り訂正符号に基づくシンドローム演算を行い、各行の誤りの有無の判別結果を生成するシンドローム演算部と、当該判別結果をバッファリングするバッファリング部と、バッファメモリから読み出したブロック符号の各列の第２誤り訂正符号とバッファリングされた当該判別結果に基づいて訂正処理を行う訂正処理部を有する。若しくは、前述のバッファリング部を、シンドローム演算部で生成された判別結果をバッファメモリへと転送するバッファ転送部と、バッファメモリから当該判別結果を読み出してバッファリングするバッファリング部に置き換える。
【選択図】 図２

Description

本発明は、誤り訂正装置に関する。
誤り訂正技術は、通信システム・放送システム・記録システム等のシステムの信頼性向上に不可欠な技術であり、また、記録システムでは、音声記録や画像記録の高密度化の基本技術となっている。誤り訂正技術の中核となる誤り訂正符号としては、これまでに数多くの研究がなされ、様々なものが提案されている。
誤り訂正符号の体系としては、まず、ブロック符号と畳込み符号に大分類され、また、ブロック符号は線形符号と非線形符号に分類され、さらに、線形符号は巡回符号と非巡回符号に分類される。また、これらの符号若しくは同種類の符号を少なくとも二つ組み合わせることで誤り訂正能力を更に向上させたものとして積符号と連接符号とに分類される。例えば、ＤＶＤ規格等の光ディスク記録やデジタルＶＴＲ等に用いられるリードソロモン積符号は、符合語がガロア体と呼ばれる特殊な元で構成されるリードソロモン符号（前述した巡回符号の一つ。）を２組組み合わせた積符号であり、主にバースト誤りに有効である。
以下、誤り訂正符号の一例としてのリードソロモン積符号に基づいたＤＶＤ規格に準拠した符号化処理について、図１６、図１７、図１８をもとに説明する。
光ディスクへの記録対象となる記録データは、図１６に示す２０４８バイトごとに分割される。この分割されたデータは「メインデータ」と呼ばれ、その先頭には１２バイトの「ヘッダ」が付与される。このヘッダは、４バイトのＩＤ（Identification Code）と、そのＩＤに対する２バイトの誤り検出符号ＩＥＤ（Id Error Detection Code）と、コピープロテクト情報などの６バイトの予約データＣＰＭ（Copyright Management Code）と、によって構成される。また、メインデータの末尾には４バイトのＥＤＣ（Error Detection Code）が付与される。このＥＤＣは、ヘッダが付与されたメインデータに対する誤り検出符号である。
メインデータにヘッダならびにＥＤＣが付与された総２０６４バイトのデータは、図１７に示すように、１７２バイト単位に区切られた１７２バイト（列）×１２行の「データセクタ」として区分けされる。なお、データセクタのうちのメインデータ２０４８バイトに対しては、ヘッダに含まれるスクランブルキーの情報をもとに、例えばＰＮ（Pseudo random Noise）系列加算によるスクランブル処理が施される。
１６個のデータセクタが集約されて１７２バイト×１９２行の行列（以下、「データセクタ群」と称する。）が形成される。また、データセクタ群の各列には１６行分のＰＯ符号（Outer Code Parity）が付与され、さらに、データセクタ群の各行には１０バイト分のＰＩ符号（Inner Code Parity）が付与される。なお、ＰＯ符号ならびにＰＩ符号としては、一般的に、リードソロモン符号が採用される。すなわち、ＰＯ符号ならびにＰＩ符号が付与された１８２バイト（列）×２０８行のブロック符号は、「ＥＣＣブロック」と呼ばれるリードソロモン積符号である。
また、図１８に示すように、１６行のＰＯ符号が、１行ごとにＰＩ符号が付与された各データセクタの後に順次配置されるべく、ＥＣＣブロック内でのインタリーブ（行入れ替え）が行われる。ここで、１つのデータセクタに１０バイト分のＰＩ符号と１行のＰＯ符号が付与された１８２バイト×１３行のデータは、「記録セクタ」として取り扱われる。そして、１６個の記録セクタによって構成された１ブロック単位分のＥＣＣブロックに対して、８−１６変調やＮＲＺＩ変換などが施された後、光ディスクへの記録が行われることになる。
つぎに、ＥＣＣブロックの受信再生側の復号化処理、特に、誤り訂正処理について、図１９、図２０、図２１をもとに説明する。
図１９は、光ディスク再生システムの概略的な構成を示す図である。光ディスク再生システムは、ＤＶＤ媒体等の光ディスク１に記録された情報（ＥＣＣブロック）を光学的に読み出す光ピックアップ２と、光ピックアップ２で読み出された情報をもとに、２値化や同期クロック抽出等のアナログ信号処理を行うフロントエンド処理部９、アナログ処理が施されたデータをもとに８／１６復調や誤り訂正処理等の復号化処理を行う復号化装置１１、復号化装置１１における処理の過程での作業用メモリとなるバッファメモリ５、復号化装置１１によって復号化後のデータを受信するホストコンピュータ７、によって構成される。また、復号化装置１１は、誤り訂正装置１０を有しており、誤り訂正装置１０は、バッファ転送部１０１、ＰＩ／ＰＯ誤り訂正処理部１０２、ＥＤＣデコーダ１０４、バッファ転送部１０５、によって構成される。
なお、誤り訂正装置１０における従来の誤り訂正処理の流れは、図２０のフローチャートに示すように、つぎのとおりとなる。まず、８／１６復調が施されたＥＣＣブロック分の再生データＤＩＮが、バッファ転送部１０１におけるバッファリングを介した後に、バッファメモリ５へと全て格納される（Ｓ２００）。そして、バッファメモリ５に格納された再生データＤＩＮに対してデインタリーブ処理が施される。
つぎに、ＰＩ／ＰＯ誤り訂正処理部１０２は、バッファメモリ５に格納された再生データＤＩＮを、ＥＣＣブロックの行単位で読み出し（Ｓ２０１）、ＥＣＣブロックの各行の再生データＤＩＮ毎に付与されるＰＩ符号に基づいて検出訂正処理（以下、ＰＩ検出訂正処理）を実行する（Ｓ２０２）。なお、この際、ＰＩ／ＰＯ誤り訂正処理部１０２は、再生データＤＩＮ内でＰＩ検出訂正処理を実施したシンボル（ビット）の位置情報を、消失フラグとして内部のレジスタ等に格納しておく。そして、ＰＩ検出訂正処理後の再生データＤＩＮ’が、バッファメモリ５へと格納される。
つぎに、ＰＩ／ＰＯ誤り訂正処理部１０２は、バッファメモリ５に格納された再生データＤＩＮ’を、ＥＣＣブロックの列単位で読み出し（Ｓ２０３）、ＥＣＣブロックの各列の再生データＤＩＮ’毎に、それに付与されるＰＯ符号に基づいて検出訂正処理（以下、ＰＯ検出訂正処理）を実行する（Ｓ２０４）。なお、この際に、ＰＩ誤り訂正処理の際の消失フラグを用いて消失訂正処理（以下、ＰＯ消失訂正処理）を実行することも可能である。そして、ＰＯ検出訂正処理又はＰＯ消失訂正処理後の再生データＤＩＮ’’が、バッファメモリ５へと格納される。
つぎに、ＥＤＣデコーダ１０４は、バッファメモリ５に格納された再生データＤＩＮ’’をデータセクタ単位で読み出して、それに付与されるＥＤＣに基づいて誤り検出を実行する。さらに、その後、バッファメモリ５に格納された再生データＤＩＮ’’にデスクランブル処理が施される。そして、バッファ転送部１０５は、バッファメモリ５から読み出した再生データＤＩＮ’’を再生データＤＯＵＴとしてホストコンピュータ７へと転送する。
ここで、前述したＰＩ／ＰＯ検出訂正処理の一般的な処理の流れを、例えば、以下に示す非特許文献１を参照して図２１に示しておく。なお、以下に示す特許文献１においても、ＰＩ／ＰＯ検出訂正処理ならびにＰＯ消失訂正処理の内容が開示されてある。図２１に示すように、ＰＩ／ＰＯ検出訂正処理は、誤りの有無を検証するためのシンドローム演算（Ｓ２１０）、誤りが発生したシンボル位置（以下、誤り位置）を得るための誤り位置多項式の導出（Ｓ２１１）、誤り位置多項式に所定のガロア体を定義する原始多項式の元を代入することで得られる誤り位置の計算（Ｓ２１２）、シンドロームと誤り位置と所定のガロア体を定義する原始多項式の元に基づいて得られる誤りの値（大きさ）の計算（Ｓ２１３）、そして、最終的な誤りの訂正（Ｓ２１４）の順で行われる。なお、前述した消失フラグは、誤り位置の計算（Ｓ２１２）において得られることになる。
特開平１１−４１１１３号公報 江藤良純・金子敏信、「誤り訂正符号とその応用」、第１版第８刷、株式会社オーム社、平成１６年２月２５日、ｐ．１８３−１８８
ところで、少なくとも二組の誤り訂正符号を組み合わせたブロック符号（ＥＣＣブロック等）に対する従来の誤り訂正処理のシーケンスでは、夫々の誤り訂正符号に基づく誤り訂正処理のたびに、作業用メモリとしてのバッファメモリへのアクセスが行われていた。例えば、図２０のＳ２０１、Ｓ２０３に示すように、ＰＩ検出訂正処理と、ＰＯ検出訂正処理又はＰＯ消失訂正処理の両方の段階で、ＥＣＣブロックの全データをバッファメモリから読み出しを行っていた。このようなバッファメモリへのアクセスは、誤り訂正処理全体の高速化へのボトルネックとなっており、ひいては、従来の誤り訂正装置を組み込んだシステム全体の更なる高速化に支障をきたす恐れがあった。例えば、次世代光ディスクとして近年注目されているＨＤＤＶＤ（High Definition DVD）等では、光ディスクからの再生データのデータ転送速度として、更なる高速化が要請されている。しかし、従来の誤り訂正装置の仕組みのままでは、その再生データの高速なデータ転送ができない恐れがあった。なお、再生データの高速なデータ転送を実現するために、ＰＩ／ＰＯの誤り訂正処理部を別々の回路として設け、夫々の処理を並列に行うことが考えられる。しかし、この場合は、回路規模が増大するという問題が生じる。
前述した課題を解決するための主たる本発明は、２次元配列させたデータに行方向の第１誤り訂正符号ならびに列方向の第２誤り訂正符号を付与して構成されたブロック符号を受信して誤り訂正処理を行う誤り訂正装置において、前記受信したブロック符号を格納するバッファメモリと、前記受信したブロック符号の行単位で、前記第１誤り訂正符号に基づくシンドローム演算を行い、前記ブロック符号の各行における誤りの有無の判別結果を生成するシンドローム演算部と、前記判別結果をバッファリングするバッファリング部と、前記バッファメモリから読み出された前記ブロック符号の各列に付与される前記第２の誤り訂正符号と、前記バッファリング部においてバッファリングされた前記判別結果と、に基づいて訂正処理を行う訂正処理部と、を有する。
また、前述した課題を解決するためのその他の主たる本発明は、２次元配列させたデータに行方向の第１誤り訂正符号ならびに列方向の第２誤り訂正符号を付与して構成されたブロック符号を受信して誤り訂正処理を行う誤り訂正装置において、前記受信したブロック符号を格納するバッファメモリと、前記受信したブロック符号の行単位で、前記第１誤り訂正符号に基づくシンドローム演算を行い、前記ブロック符号の各行における誤りの有無の判別結果を生成するシンドローム演算部と、前記判別結果をバッファリングするとともに前記バッファメモリへと転送するバッファ転送部と、前記バッファメモリから読み出した前記判別結果をバッファリングするバッファリング部と、前記バッファメモリから読み出された前記ブロック符号の各列に付与される前記第２の誤り訂正符号と、前記バッファリング部においてバッファリングされた前記判別結果と、に基づいて訂正処理を行う訂正処理部と、を有する。
本発明によれば、少なくとも二組の誤り訂正符号を組み合わせて構成されるブロック符号の誤り訂正処理を効率良く実施することが可能であり、且つ、回路規模の増大を抑制した誤り訂正装置を提供することができる。
＜光ディスク再生システムの構成＞
図１は、本発明に係る『誤り訂正装置』を含んだシステムの一例としての光ディスク再生システムの構成を示す図である。なお、本実施形態の光ディスク再生システムとしては、ＤＶＤ再生システムであるものとして説明する。よって、本実施形態の光ディスク再生システムでは、２次元配列させたデータセクタ群に対して行方向のＰＩ符号（『第１誤り訂正符号』）ならびに列方向のＰＯ符号（『第２誤り訂正符号』を組み合わせたリードソロモン積符号に基づく１ブロック単位の再生データ（『ブロック符号』）を受信して誤り訂正処理を行う。勿論、本発明に係る光ディスク再生システムとしては、ＣＤ再生システムやＨＤＤＶＤ再生システムとしてもよい。
光ディスク１は、ＤＶＤ±Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＯＭ等のＤＶＤ媒体であり、図１８に示したＥＣＣブロックのデータフォーマットに従って情報が記録されてある。また、各種プリフォーマット方式において、ＥＣＣブロック、ＥＣＣブロックを構成する１６個のデータセクタ、データセクタを構成する２６個のフレーム、夫々の先頭を示す各種シンク信号ＳＹＮＣが、光ディスク１に予め記録される。
光ピックアップ２は、光ディスク１に対してレーザービームを照射してその反射光を受光することで、光ディスク１に記録された情報を光学的に読み取るものである。
ＲＦアンプ３は、光ピックアップ２で読み取られた情報を増幅するアンプである。なお、ＲＦアンプ３には、一般的に、その利得を自動調整するためのＡＧＣ（Automatic Gain Control）機能が設けられる。
信号処理装置４は、ＲＦアンプ３の出力に対して光ディスク再生に係る各種信号処理を実行するものであり、１又は複数の半導体集積回路として提供される。
バッファメモリ５は、本発明に係る誤り訂正処理の実行過程の作業用メモリとして設けられる、信号処理装置４の外付けメモリである。すなわち、バッファメモリ５には、本発明に係る誤り訂正処理を実行すべく、ＲＦアンプ３の出力に応じた誤り訂正処理対象のデータが１ブロック単位で格納される。なお、バッファメモリ５としては、一般的にＤＲＡＭ等が採用される。
マイクロコンピュータ６は、光ディスク再生システム全体の制御を司るものシステムコントローラである。
リードチャネル回路４０は、ＲＦアンプ３の出力を２値化するとともに基準クロック信号を生成するものである。なお、ＤＶＤ−ＲＯＭ規格や次世代のＨＤＤＶＤ規格等の場合、リードチャネル回路４０は、ＰＲＭＬ（Partial Response Maximum Likelihood）方式に基づいて、ＰＲ等価処理やビタビ復号処理を併せて実行する。
同期検出回路４２は、リードチャネル回路４０において生成された２値化信号ならびに基準クロック信号に基づいて前述したシンク信号ＳＹＮＣを生成するものである。なお、シンク信号ＳＹＮＣは、誤り訂正回路（４７，５０）へと送信される。
復調回路４３は、同期検出回路４２を介した２値化信号に対して８／１６変調の復調処理を施した８／１６復調データ（以下、再生データＤＩＮと称する。）を生成するものである。なお、再生データＤＩＮは、内部バス５１を介して誤り訂正装置（４７，５０）へと送信する。
誤り訂正装置（４７，５０）は、再生データＤＩＮに対して誤り訂正処理を行う。誤り訂正処理後の再生データＤＩＮ（以下、再生データＤＯＵＴ）は、後述のホストＩ／Ｆ回路４９を介してホストコンピュータ７へと送信される。なお、誤り訂正装置（４７，５０）の内部構成ならびに動作の詳細については後述する。
メモリアクセス制御回路４５は、誤り訂正装置（４７，５０）からのバッファメモリ５へのアクセス要求に応じて、バッファメモリ５に応じたリード／ライトコマンドやアドレス等を生成するものである。
メモリＩ／Ｆ回路４６は、メモリアクセス制御回路４５を介した誤り訂正装置（４７，５０）とバッファメモリ５６との間を通信可能に接続させるための通信インタフェース回路である。メモリＩ／Ｆ回路４６としては、例えば、３線式シリアルインタフェースが採用される。
マイコンＩ／Ｆ回路４８は、信号処理装置４とマイクロコンピュータ６との間を通信可能に接続するための通信インタフェース回路である。マイコンＩ／Ｆ回路４８としては、例えば、ＵＡＲＴ（Universal Asynchronous Receiver and Transmitter）、３線式シリアルインタフェース、Ｉ２Ｃバスインタフェース等が採用される。
ホストＩ／Ｆ回路４９は、信号処理装置４とホストコンピュータ７との間を通信可能に接続するための通信インタフェース回路である。ホストＩ／Ｆ回路４９としては、ＡＴＡＰＩ（Attachment Packet Interface）が一般的に採用される。
＜第１実施形態：誤り訂正装置＞
本発明の第１実施形態に係る『誤り訂正装置４７』について、図３を適宜参照しつつ、図２に基づいて説明する。なお、説明の都合上、後述のＰＩシンドローム演算の前に通常実施されるデインタリーブ処理、ならびに、後述の誤り検出処理の後に通常実施されるデスクランブル処理の説明は省略する。
バッファ転送部４７１は、復調回路４３から内部バス５１を介して受信した１ブロック単位分の再生データＤＩＮ（以下、ＥＣＣブロック）をバッファリングし、メモリアクセス制御回路４５並びにメモリＩ／Ｆ回路４６を介してバッファメモリ５へと転送する。この結果、バッファメモリ５には、ＥＣＣブロックが書き込まれる（Ｓ３００）。また、バッファ転送部４７１は、バッファメモリ５へのＥＣＣブロックの転送と併行して、同一のＥＣＣブロックを、ＰＩシンドローム演算部４７３に対して転送する。
ＰＩシンドローム演算部４７３は、バッファ転送部４７１から転送されたＥＣＣブロックに対して、各行に付与されるＰＩ符号に基づいたシンドローム演算（以下、ＰＩシンドローム演算）を順次行う（Ｓ３０１）。すなわち、ＰＩシンドローム演算は、バッファメモリ５へのＥＣＣブロックの書き込みと併行して行われる。
ＰＩシンドローム演算の例としては、例えば、符号長“８”且つ情報数“４”の（８、４）リードソロモン符号の場合とし、ＥＣＣブロックの任意行の再生データＤＩＮが（Ｄ３、Ｄ２、Ｄ１、Ｄ０、Ｐ３、Ｐ２、Ｐ１、Ｐ０：但し、Ｄ３〜Ｄ０はシンボル、Ｐ３〜Ｐ０はＰＩ符号。）と表現した場合には、つぎの式（１）〜（４）で定義されるシンドロームＳ０〜Ｓ３が演算される。なお、α＾ｎ（自然数）は、ガロア体ＧＦ（２＾３）を定義する原始多項式の元である。
Ｓ０＝Ｄ３＋Ｄ２＋Ｄ１＋Ｄ０＋Ｐ３＋Ｐ２＋Ｐ１＋Ｐ０……式（１）
Ｓ１＝α＾７・Ｄ３＋α＾６・Ｄ２＋α＾５・Ｄ１＋α＾４・Ｄ０＋α＾３・Ｐ３＋α＾２・Ｐ２＋α＾１・Ｐ１＋Ｐ０……式（２）
Ｓ２＝α＾１４・Ｄ３＋α＾１２・Ｄ２＋α＾１０・Ｄ１＋α＾８・Ｄ０＋α＾６・Ｐ３＋α＾４・Ｐ２＋α＾２・Ｐ１＋Ｐ０……式（３）
Ｓ３＝α＾２１・Ｄ３＋α＾１８・Ｄ２＋α＾１５・Ｄ１＋α＾１２・Ｄ０＋α＾９・Ｐ３＋α＾６・Ｐ２＋α＾３・Ｐ１＋Ｐ０……式（４）
ここで、シンボルＤ３〜Ｄ０において誤りが発生していない場合、シンドロームＳ０〜Ｓ３は全て“０”となる。一方、シンボルＤ３〜Ｄ０において誤りが発生した場合、シンドロームＳ０〜Ｓ３は“０”とは異なった値が得られる。例えば、シンボルＤ２にｅ２の大きさの誤りが加わった場合、シンドロームＳ０はｅ２となり、シンドロームＳ１はα＾６・ｅ２となり、シンドロームＳ２はα＾１２・ｅ２となり、シンドロームＳ３はα＾１８・ｅ２となる。
ＰＩシンドローム演算部４７３は、予め定義しておいたＰＩシンドローム演算の結果によって、ＥＣＣブロックの各行毎に、誤りが発生しているか否かを判別することが可能となる。そして、ＰＩシンドローム演算部４７３は、この誤りの有無を判別した結果を示すエラーフラグＥＲＦを、ＥＣＣブロックの各行毎に順次生成する（Ｓ３０２）。なお、エラーフラグＥＲＦは、後述のＰＯ消失訂正処理で用いられるものであるが、従来の消失訂正処理で用いられた消失フラグとは内容が異なるものである。すなわち、従来の消失フラグは、図２１において示した誤り位置多項式の導出（Ｓ２１１）ならびに誤り位置の計算（Ｓ２１２）を経て得られるが、本発明に係るエラーフラグＥＲＦは、単純にＰＩシンドローム演算の結果のみで得られる。
エラーフラグ・バッファリング部４７４（『バッファリング部』）は、複数のビットマップレジスタで主に構成され、ＰＩシンドローム演算部４７３において順次生成されたＥＣＣブロック全行分のエラーフラグＥＲＦをバッファリングする（Ｓ３０３）。なお、ビットマップレジスタは、所定ビット数分の１ビット記憶素子の集合体であり、ＥＣＣブロック全行分のＥＲＦが当該１ビット記憶素子夫々にビットマップ状に記憶される。なお、本実施形態では、ビットマップレジスタとして、ＥＣＣブロック全行分のエラーフラグＥＲＦをシフト動作で格納するシフトレジスタを採用する。また、シフトレジスタ以外にも、ビットマップレジスタとして、ＥＣＣブロック全行分のエラーフラグＥＲＦをランダムアクセスで格納させるＲＡＭを採用してもよい。以下では、ビットマップレジスタを用いてエラーフラグＥＲＦをバッファリングする方式のことを、「ビットマップ型」と称する。
また、エラーフラグ・バッファリング部４７４の別の実施形態として、エラーフラグ・バッファリング部４８０（『バッファリング部』）は、複数のＲＡＭ（『エラー行ポインタ格納用メモリ』）で主に構成され、ＰＩシンドローム演算部４７３において順次生成されたエラーフラグＥＲＦのうち、誤り有りを示すエラーフラグＥＲＦに対応したＥＣＣブロック行を示すＰＩエラーラインナンバーＥＬＮ（『エラー行ポインタ』）をバッファリングする。以下では、ＲＡＭ等を用いてＰＩエラーラインナンバーＥＬＮをバッファリングする方式のことを、「ポインタ型」と称する。
ＰＯ消失訂正処理部４７５は、バッファメモリ５に書き込んでおいたＥＣＣブロックをメモリアクセス制御回路４５ならびにメモリＩ／Ｆ回路４６を介して列単位で読み出す（Ｓ３０４）。そして、ＰＯ消失訂正処理部４７５は、ＥＣＣブロックの各列に付与されるＰＯ符号と、エラーフラグ・バッファリング部４７４においてバッファリングしておいたＥＣＣブロック全行分のエラーフラグＥＲＦ、若しくは、エラーフラグ・バッファリング部４８０においてバッファリングしておいた１ブロック分のＰＩエラーラインナンバーＥＬＮと、に基づいて、ＥＣＣブロックを列単位で消失訂正処理（以下、ＰＯ消失訂正処理）を行う（Ｓ３０５）。そして、ＰＯ消失訂正処理後のＥＣＣブロックが、バッファメモリ５へと改めて書き込まれる。
詳述すると、ＰＯ消失訂正処理部４７５は、ＰＩシンドローム演算の結果であるＥＣＣブロック全行分のエラーフラグＥＲＦ若しくは１ブロック分のＰＩエラーラインナンバーＥＬＮを参照して、ＥＣＣブロックの１列分である２０８ｂｉｔｓの再生データＤＩＮのうち、誤り有りを示すエラーフラグＥＲＦに対応した行のビットを、消失訂正位置とみなす。すなわち、消失訂正位置が、誤り位置多項式の導出や誤り位置の計算をせずに予め分かっている状態となる。よって、ＰＯ消失訂正処理部４７５は、ＥＣＣブロック全行分のエラーフラグＥＲＦ若しくは１ブロック分のＰＩエラーラインナンバーＥＬＮに基づいて、誤りの値の計算と、その誤りの値を用いた誤り訂正のみを実行すればよいことになる。例えば、前述した例を用いて説明すると、誤りの値Ｅ２は、式（１）のシンドロームＳ０のみを演算すれば得られる。また、誤り訂正は、誤り有りを示すエラーフラグＥＲＦに対応したシンボルＤ２の値から誤りの値Ｅ２を引き算すれば実施できる。
ＥＤＣデコーダ４７６は、バッファメモリ５からＰＯ消失訂正処理後のＥＣＣブロックを読み出して各データセクタに付与されるＥＤＣに基づいて誤り検出処理を行うことで、ＰＯ消失訂正処理の誤訂正を検証する。なお、その検証結果は、バッファメモリ５へと書き込まれる。
バッファ転送部４７７は、バッファメモリ５からＰＯ消失訂正処理後のＥＣＣブロックを読み出し、再生データＤＯＵＴとしてホストＩ／Ｆ回路４９を介してホストコンピュータ７へと転送する。
誤り訂正シーケンス制御部４７９は、同期検出回路４２において生成されたシンク信号ＳＹＮＣに基づいてＥＣＣブロックやデータセクタの先頭を識別することで、各処理部（４７１、４７３、（４７４，４８０）、４７５、４７６、４７７）に対して、本発明に係る誤り訂正処理のシーケンス制御を行うものである。なお、図４に示すように、前記の各処理部における処理は同期する。
図４は、誤り訂正装置４７の誤り訂正処理のタイミングチャートである。なお、（ａ）はバッファ転送部４７１からバッファメモリ５へのライト処理の流れを示し、（ｂ）はＰＩシンドローム演算部４７３におけるエラーフラグＥＲＦの生成処理の流れを示し、（ｃ）はＰＯ消失訂正処理部４７５におけるＰＯ消失訂正処理ならびにＥＤＣデコーダ４７６の誤り検出処理を一体化したデコード処理の流れを示し、（ｄ）はバッファ転送部４７７におけるバッファメモリ５からバッファ転送部４７７へのデコード処理後のリード処理の流れを示すものである。
まず、時刻Ｔ０からＴ１までの１ブロック期間、バッファ転送部４７１からバッファメモリ５へのＥＣＣブロック０の書き込みと、ＰＩシンドローム演算部４７３におけるＥＣＣブロック０のエラーフラグＥＲＦの生成とが並列化処理される。
時刻Ｔ１からＴ２までの１ブロック期間、バッファ転送部４７１からバッファメモリ５へのＥＣＣブロック１の書き込みと、ＰＩシンドローム演算部４７３におけるＥＣＣブロック１のエラーフラグＥＲＦの生成とが並列化処理される。また、ＰＯ消失訂正処理部４７５及びＥＤＣデコーダ４７６においてＥＣＣブロック０のデコード処理が行われる。
時刻Ｔ２からＴ３までの１ブロック期間、バッファ転送部４７１からバッファメモリ５へのＥＣＣブロック２の書き込みと、ＰＩシンドローム演算部４７３におけるＥＣＣブロック２のエラーフラグＥＲＦの生成とが並列化処理される。また、ＰＯ消失訂正処理部４７５及びＥＤＣデコーダ４７６においてＥＣＣブロック１のデコード処理が行われる。さらに、バッファメモリ５からバッファ転送部４７７へのＥＣＣブロック０のリード処理が行われる。
時刻Ｔ３以降も、時刻Ｔ２からＴ３までの１ブロック期間と同様の処理が行われる。
このように、誤り訂正装置４７は、ＰＯ消失訂正処理部４７５ではバッファメモリ５へのアクセスを行うが、ＰＩシンドローム演算部４７３ではバッファメモリ５へのアクセスを行わない。すなわち、図１９に示した従来の誤り訂正装置１０が、ＰＩ検出訂正処理とＰＯ検出訂正処理（又はＰＯ消失訂正処理）毎にバッファメモリ５へアクセスを行うのと対比したとき、本発明に係る誤り訂正装置４７では、誤り訂正処理全体をとおしてのバッファメモリ５へのアクセス回数が減少する。よって、本発明に係る誤り訂正処理は、光ディスク再生において要請されるデータ転送速度に追従することができ、バッファメモリ５へのアクセスに伴う待ち時間も無く、リアルタイム処理が容易に実現できる。
また、ＰＩシンドローム演算部４７３では、バッファ転送部４７１からバッファメモリ５へのＥＣＣブロックの書き込み処理と併行して、ＰＩシンドローム演算処理を実行する。すなわち、図１９に示した従来のバッファ転送部１０１におけるバッファメモリ５へのＥＣＣブロックの書き込み処理と従来のＰＩ誤り訂正処理部１０２におけるＰＩ検出訂正処理とが逐次処理されるのと対比したとき、本発明では、バッファ転送部４７１におけるバッファメモリ５へのＥＣＣブロックの書き込み処理とＰＩシンドローム演算部４７３におけるＰＩシンドローム演算処理各処理が並列化処理されるので、誤り訂正処理全体をとおしての高速化が図られる。
さらに、ＰＩシンドローム演算部４７３では、ＰＩシンドローム演算のみを実行する。すなわち、図１９に示した従来のＰＩ誤り訂正処理部１０２が、図２１に示したように、シンドローム演算（Ｓ２１０）以外に、誤り位置多項式の導出（Ｓ２１１）、誤り位置の計算（Ｓ２１２）、誤りの値の計算（Ｓ２１３）、誤りの訂正（Ｓ２１４）の手順に従うことと対比したとき、本発明に係るＰＩシンドローム演算部４７３ではＰＩシンドローム演算のみを実行するため、誤り訂正処理全体をとおしての処理負荷が軽減されるともに高速化が図られる。また、従来のＰＩ誤り訂正処理部１０２と対比して、本発明に係るＰＩシンドローム演算部４７３の回路規模は減少する。
さらに、ＰＯ消失訂正処理部４７５では、ＰＩシンドローム演算部４７３で生成されたエラーフラグＥＲＦを参照して、ＰＯ消失訂正処理を実行する。すなわち、誤り位置が予め分かっていることに伴って検出訂正処理よりも２倍の訂正能力があることが知られている消失訂正処理を実行する。よって、本発明に係る誤り訂正処理は、適切な品質の誤り訂正能力を確保しつつ、光ディスク１からの再生データＤＩＮの高速なデータ転送速度に追従することができ、リアルタイム処理が容易に実現できる。
＝＝＝ビットマップ型のエラーフラグ・バッファリング部＝＝＝
ビットマップ型のエラーフラグ・バッファリング部４７４の構成ならびに動作について、図６、図７を適宜参照しつつ、図５をもとに説明する。
第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２は、ＰＩシンドローム演算部４７３から、ＥＣＣブロック全行分（２０８ｂｉｔｓ）のエラーフラグＥＲＦ（図７（ａ）参照）と、ＥＣＣブロック各行のエラーフラグＥＲＦと同期したＥＣＣブロック各行を識別するためのＰＩラインタイミング信号ＬＴ（図７（ｂ）参照）を受信する。
そして、第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２は、ＰＩラインタイミング信号ＬＴをシフトクロック信号として用いることで、ＥＣＣブロック全行分のエラーフラグＥＲＦをバッファリングする。なお、ＥＣＣブロック全行分のエラーフラグＥＲＦがバッファリングされた場合、第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２は、夫々に格納されたＥＣＣブロック全行分のエラーフラグＥＲＦを、第１シフト出力ＳＡ（図７（ｃ）参照）、第２シフト出力ＳＢ（図７（ｄ）参照）としてセレクタ４７４５へと送信する。
図６は、第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２に対して、ＥＣＣブロック全行分のエラーフラグＥＲＦがバッファリングされた状態を示すものである。なお、図６では、ＰＩシンドローム演算の結果、ＥＣＣブロックの１００行目と１９８行目に誤りが発生した例を示してある。この場合、ＰＯ消失訂正処理部４７５では、ＥＣＣブロックの１００行目の１９８行目に関するＰＯ消失訂正を実施することになる。
ところで、本実施形態では、第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２を二組設けてあるが、二組に限定するものではなく三組以上設けてもよい。シフトレジスタの個数を増やすほど、シフトレジスタへのエラーフラグＥＲＦのバッファリング処理とＰＯ消失訂正処理との乖離に余裕が生まれる。
ＡＮＤ素子４７４３、４７４４は、本発明に係る『スイッチング制御部』の一実施形態である。ＡＮＤ素子４７４３、４７４４は、誤り訂正シーケンス制御部４７９からシフトイネーブル信号ＳＥＮとスイッチ指令ＳＷを受信して夫々のＡＮＤ演算を行う。また、ＡＮＤ素子４７４３の出力は第１シフトレジスタ４７４１におけるイネーブル信号として取り扱われ、ＡＮＤ素子４７４４の出力は第２シフトレジスタ４７４２のイネーブル信号として取り扱われる。
ここで、シフトイネーブル信号ＳＥＮとスイッチ指令ＳＷが“Ｈ，Ｌ”の場合、ＡＮＤ素子４７４３、４７４４の各出力が“Ｈ，Ｌ”となり、第１シフトレジスタ４７４１がシフト動作可能なＥｎａｂｌｅ状態、第２シフトレジスタ４７４２がシフト動作不可なＤｉｓａｂｌｅ状態となる。また、シフトイネーブル信号ＳＥＮとスイッチ指令ＳＷが“Ｈ，Ｈ”の場合、ＡＮＤ素子４７４３、４７４４の各出力が“Ｈ，Ｌ”となり、第１シフトレジスタ４７４１がＤｉｓａｂｌｅ状態、第２シフトレジスタ４７４２がＥｎａｂｌｅ状態となる。なお、シフトイネーブル信号ＳＥＮが“Ｌ”の場合、スイッチ指令ＳＷに関わらず、第１及び第２シフトレジスタ４７４１、４７４２はともにＤｉｓａｂｌｅ状態となる。このように、ＡＮＤ素子４７４３、４７４４によって、第１及び第２シフトレジスタ４７４１、４７４２のＥｎａｂｌｅ状態が、相補的に切り替わる。
セレクタ４７４５は、誤り訂正シーケンス制御部４７９から受信するスイッチ指令ＳＷ（図７（ｅ）参照）をセレクタ制御信号として用いることで、第１シフトレジスタ４７４１から受信する第１シフト出力ＳＡ、若しくは、第２シフトレジスタ４７４２から受信する第２シフト出力ＳＢの一方を選択して、ＰＯ消失訂正処理部４７５へと出力する（図７（ｆ）参照）。この結果、ＰＯ消失訂正処理部４７５は、セレクタ４７４５にて選択出力された第１シフト出力ＳＡ又は第２シフト出力ＳＢを参照してＰＯ消失訂正処理を実行する。
すなわち、ＡＮＤ素子４７４３、４７４４は、第１シフトレジスタ４７４１ならびに第２シフトレジスタ４７４２夫々を、シンドローム演算部４７３からのＥＣＣブロック全行分のエラーフラグＥＲＦのバッファリング用と、消失訂正処理部４７５における消失訂正処理用と、に逐次切り替える。この結果、ＥＣＣブロック全行分のエラーフラグＥＲＦのバッファリング処理と、ＰＯ消失訂正処理とが、パイプライン処理される。
このように、ビットマップ型のエラーフラグ・バッファリング部４７４は、ＥＣＣブロック全行分のエラーフラグＥＲＦのバッファリング処理と、ＰＯ消失訂正処理とをパイプライン処理させることで、本発明に係る誤り訂正処理全体の高速化が図られる。
＝＝＝ポインタ型のエラーフラグ・バッファリング部＝＝＝
ポインタ型のエラーフラグ・バッファリング部４８０の構成ならびに動作について、図９を適宜参照しつつ、図８をもとに説明する。
エラーフラグ・バッファリング部４８０は、ＰＩシンドローム演算部４７３から、ＥＣＣブロック各行のエラーフラグＥＲＦと、各エラーフラグＥＲＦに対応するＥＣＣブロックの行を示すポインタであるＰＩラインナンバーＬＮと、ＥＣＣブロック全行のうち、エラーカウンタ４７３１によって誤り有りの行数をカウントしたエラーカウント値ＥＣと、を受信する。
そして、エラーフラグ・バッファリング部４８０は、ＰＩシンドローム演算部４７３から受信した１つのエラーフラグＥＲＦが誤り有りを示す場合、そのエラーフラグＥＲＦに同期して受信したエラーカウント値ＥＣをライトアドレスとして、同じくそのエラーフラグＥＲＦに同期して受信したＰＩラインナンバーＬＮ、すなわち、誤り有りのみを示すＰＩエラーラインナンバーＥＬＮ（『エラー行ポインタ』）を、第１ＲＡＭ４８０１ならびに第２ＲＡＭ４８０２へバッファリングする。
さらに、エラーフラグ・バッファリング部４８０は、ＰＯ消失訂正処理部４７５におけるＰＯ消失訂正処理の実行タイミングで、第１ＲＡＭ４８０１又は第２ＲＡＭ４８０２に対するリード指令ＰＲとリードアドレスＲＡをＰＯ消失訂正処理部４７５から受信する。この結果、第１ＲＡＭ４８０１又は第２ＲＡＭ４８０２にバッファリングされたＰＩエラーラインナンバーＥＬＮが読み出されて、ＰＯ消失訂正処理部４７５へと送信される。この結果、ＰＯ消失訂正処理部４７５は、エラーフラグ・バッファリング部４８０から受信したＰＩエラーラインナンバーＥＬＮを参照しつつＰＯ消失訂正処理を実行する。
ここで、第１ＲＡＭ４８０１ならびに第２ＲＡＭ４８０２は、本発明に係る『エラー行ポインタ格納用メモリ』の一実施形態であり、ＰＩエラーラインナンバーＥＬＮのバッファリングをするメモリである。なお、ＥＣＣブロック全行のうち“１６”行を超える誤りが発生した場合、消失訂正ができないことが知られている。よって、第１ＲＡＭ４８０１ならびに第２ＲＡＭ４８０２の記憶容量は、「１６ｂｉｔｓ×ＰＩエラーラインナンバーＥＬＮのビット数（例えば、８ｂｉｔｓ）」あれば十分である。
ところで、本実施形態では、第１ＲＡＭ４８０１ならびに第２ＲＡＭ４８０２を二組設けてあるが、二組に限定するものではなく三組以上設けてもよい。ＲＡＭの個数を増やすほど、ＲＡＭへのＰＩエラーラインナンバーＥＬＮのバッファリング処理とＰＯ消失訂正処理との乖離に余裕が生まれる。
第１カウンタレジスタ４８０３、第２カウンタレジスタ４８０４は、夫々、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２に書き込まれたＰＩエラーラインナンバーＥＬＮの個数を示す、エラーカウント値ＥＣを格納するものである。すなわち、このエラーカウント値ＥＣは、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２の全アドレスのうち、どのライトアドレスまでＰＩエラーラインナンバーＥＬＮが書き込まれてあるのかを識別するとともに、Ｅｍｐｔｙ領域の先頭アドレスを示すものである。そして、このカウント値が、消失訂正可能な最大カウント値“１６”に達した場合、エラーフラグ・バッファリング４８０は、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２へのＰＩエラーラインナンバーＥＬＮの書き込みを禁止する。
ここで、図９は、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２にＰＩエラーラインナンバーＥＬＮが書き込まれた状態と、この場合の第１カウンタレジスタ４８０３と第２カウンタレジスタ４８０４の状態を示すものである。なお、図９に示す例では、ＥＣＣブロック全行のうち、１行目、１００行目、１９８行目の合計３行に誤りが発生した例を示してある。この場合、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２は、アドレス０〜２までの区画領域にＰＩエラーラインナンバーＥＬＮが書き込まれており、アドレス３〜１５までの区画領域はＥｍｐｔｙ領域である。また、第１カウンタレジスタ４８０３と第２カウンタレジスタ４８０４に格納されるエラーカウント値ＥＣは“３”であり、Ｅｍｐｔｙ領域の先頭アドレスを示すことになる。
スイッチング制御部４８０５は、誤り訂正シーケンス制御部４７９から受信したスイッチ指令ＳＷに基づいて、第１ＲＡＭ４８０１又は第２ＲＡＭ４８０２の一方をＰＩシンドローム演算部４７３と接続させ、他方をＰＯ消失訂正処理部４７５と接続させるための制御を行う。すなわち、スイッチング制御部４８０５は、第１ＲＡＭ４８０１、第２ＲＡＭ４８０２夫々を、ＰＩエラーラインナンバーＥＬＮのバッファリング用と、ＰＯ消失訂正処理用と、に切り替える。
この結果、ＰＩエラーラインナンバーＥＬＮのバッファリング処理と、ＰＯ消失訂正処理がパイプライン処理されて、本発明に係る誤り訂正処理全体の高速化が図られる。さらに、ポインタ型のエラーフラグ・バッファリング部４８０は、ビットマップ型のエラーフラグ・バッファリング部４７４と対比して、回路規模が減少する。
＜第２実施形態：誤り訂正装置＞
本発明の第２実施形態に係る『誤り訂正装置５０』について、図１１を適宜参照しつつ、図１０に基づいて説明する。なお、説明の都合上、前述した本発明の第１実施形態に係る誤り訂正装置４７と同様に、ＰＩシンドローム演算の前に通常実施されるデインタリーブ処理、ならびに、誤り検出処理の後に通常実施されるデスクランブル処理の説明は省略する。
本発明の第２実施形態に係る誤り訂正装置５０は、本発明の第１実施形態に係る誤り訂正装置４７と対比して、エラーフラグ・バッファ転送部（５０４，５１１）と、エラーフラグ・バッファリング部５０５のみが異なっている。
エラーフラグ・バッファ転送部５０４（『バッファ転送部』）は、複数のシフトレジスタ（『ビットマップレジスタ』）で主に構成されたビットマップ型のものであり、ＰＩシンドローム演算部５０３において順次生成されたエラーフラグＥＲＦをバッファリングする。また、エラーフラグ・バッファ転送部５１１は、複数のＲＡＭで主に構成されたポインタ型のものであり、ＰＩシンドローム演算部５０３において順次生成されたエラーフラグＥＲＦのうち、誤り有りを示すエラーフラグＥＲＦに対応したＥＣＣブロック行を示すＰＩエラーラインナンバーＥＬＮ（『エラー行ポインタ』）をバッファリングする。そして、エラーフラグ・バッファ転送部（５０４，５１１）は、エラーフラグＥＲＦ若しくはＰＩエラーラインナンバーＥＬＮが、バッファメモリ５のデータビット幅を所定の自然数倍した分バッファリングされた際に（Ｓ１１３）、バッファメモリ５へバッファ転送する（Ｓ１１４）。
エラーフラグ・バッファリング部５０５（『バッファリング部』）は、バッファメモリ５から読み出したＥＣＣブロック全行分のエラーフラグＥＲＦ若しくは１ブロック分のＰＩエラーラインナンバーＥＬＮをバッファリングするものである（Ｓ１１５）。なお、エラーフラグ・バッファリング部５０５は、本発明に係る第１実施形態のエラーフラグ・バッファリング部４７４、４８０と同様に、ビットマップ型若しくはポインタ型として構成される。
なお、エラーフラグ・バッファ転送部（５０４，５１１）によって、ＥＣＣブロック全行分のエラーフラグＥＲＦ若しくは１ブロック分のＰＩエラーラインナンバーＥＬＮが一旦バッファメモリ５へと書き込まれる。このため、図１２に示すように、バッファ転送部５０１及びＰＩシンドローム演算部５０３における各処理と、ＰＯ消失訂正処理部５０６、ＥＤＣデコーダ５０７及びバッファ転送部５０８における各処理とが、非同期の関係となる。
図１２は、誤り訂正装置５０の誤り訂正処理のタイミングチャートである。なお、（ａ）、（ｂ）、（ｃ）、（ｄ）の説明は、図４と同様である。
まず、時刻Ｔ０からＴ１までの１ブロック期間、バッファ転送部５０１からバッファメモリ５へのＥＣＣブロック０の書き込みと、ＰＩシンドローム演算部５０３におけるＥＣＣブロック０のエラーフラグＥＲＦの生成とが並列化処理される。
時刻Ｔ１からＴ３までの１ブロック期間、バッファ転送部５０１からバッファメモリ５へのＥＣＣブロック１の書き込みと、ＰＩシンドローム演算部５０３におけるＥＣＣブロック１のエラーフラグＥＲＦの生成とが並列化処理される。
なお、時刻Ｔ１からＴ３までの１ブロック期間の間の時刻Ｔ２までに、エラーフラグ・バッファリング部５０５では、ＥＣＣブロック０全行分のエラーフラグ０若しくはＥＣＣブロック０のＰＩエラーラインナンバーＥＬＮのバッファリングが完了している。
よって、時刻Ｔ２では、時刻Ｔ３におけるバッファ転送部５０１からバッファメモリ５へのＥＣＣブロック２の書き込みとＰＩシンドローム演算部５０３におけるエラーフラグＥＲＦ生成を待たずに、ＰＯ消失訂正処理部４７５及びＥＤＣデコーダ４７６においてＥＣＣブロック０のデコード処理が非同期に行われる。そして、ＥＣＣブロック０のデコード処理が終了する時刻Ｔ４では、ＰＯ消失訂正処理部４７５及びＥＤＣデコーダ４７６においてつぎのＥＣＣブロック１に対するデコード処理が行われるとともに、バッファメモリ５からバッファ転送部５０８へのＥＣＣブロック０の読み出しが行われる。
図１３は、各処理部（５０１、５０３、（５０４，５１１）、５０５、５０６、５０７、５０８）によるバッファメモリ５へのアクセス状況を示すものである。なお、（ａ）はバッファ転送部５０１からバッファメモリ５へのＥＣＣブロックのライトアクセスを示し、（ｂ）はエラーフラグ・バッファ転送部５０４，５１１）からバッファメモリ５へのエラーフラグＥＲＦ（若しくはＰＩエラーラインナンバーＥＬＮ）のライトアクセスを示し、（ｃ）はＰＯ消失訂正処理部５０６及びＥＤＣデコーダ５０７におけるデコード処理に伴うバッファメモリ５へのＥＣＣブロックのリード／ライトアクセスを示し、（ｄ）はバッファ転送部５０８からバッファメモリ５へのＥＣＣブロックのリードアクセスを示し、（ｅ）は誤り訂正処理全体のバッファメモリ５へのトータルアクセスを示すものである。
エラーフラグ・バッファ転送部（５０４，５１１）は、図１３（ｂ）、（ｅ）に示すように、バッファ転送部５０１からバッファメモリ５へとＥＣＣブロックが書き込まれる合間に、若しくは、後述のＰＯ消失訂正処理部５０６がＰＯ消失訂正処理の際、バッファメモリ５からＥＣＣブロックの各列を読み出す合間に、バッファリングされたエラーフラグＥＲＦをバッファメモリ５へとバッファ転送することとする。この結果、各処理部（５０１、（５０４，５１１）、５０６、５０７、５０８）の間において、バッファメモリ５への各アクセスが衝突することなく効率的に行われることになる。
＝＝＝ビットマップ型＝＝＝
ビットマップ型のエラーフラグ・バッファ転送部５０４の構成ならびに動作について、図１４をもとに説明する。
シフトレジスタ５０４１は、ＰＩシンドローム演算部５０３から、ＥＣＣブロック全行分（２０８ｂｉｔｓ）のエラーフラグＥＲＦを受信する。
アドレス生成回路５４０２は、ＰＩラインカウンタ５１０１によってカウント生成されたＰＩラインナンバーＬＮに基づいて、バッファメモリ５に格納するエラーフラグＥＲＦのアドレス情報を生成し、メモリアクセス制御回路４５へと転送する。この結果、シフトレジスタ５４０１から出力されたエラーフラグＥＲＦが、メモリアクセス制御回路４５並びにメモリＩ／Ｆ回路４６を介して、アドレス生成回路５４０２において生成されたアドレス情報に基づいて、バッファメモリ５へとバッファ転送される。
ところで、エラーフラグ・バッファリング部５０５もまた同様に、ビットマップ型にすることが可能である。なお、この場合の構成は、図５に示した本発明の第１実施形態に係るエラーフラグ・バッファリング４７４の構成と同様であるため、説明を省略する。
＝＝＝ポインタ型＝＝＝
ポインタ型のエラーフラグ・バッファ転送部５１１の構成ならびに動作について、図１５をもとに説明する。
エラーフラグ・バッファ転送部５１１は、ＰＩシンドローム演算部５０３から、ＥＣＣブロックの各行のエラーフラグＥＲＦを受信し、誤り訂正シーケンス制御部５１０のＰＩラインカウンタ５１０１から、各エラーフラグＥＲＦに対応したＥＣＣブロックの行を示すポインタであるＰＩラインナンバーＬＮを受信する。なお、受信したエラーフラグＥＲＦ及びＰＩラインナンバーＬＮは、メモリアクセス制御回路４５へと転送される。
エラーカウンタ５１１１は、ＰＩシンドローム演算部５０３から受信したエラーフラグＥＲＦの誤り有りの回数（以下、エラーカウント値ＥＣ）をカウントしてメモリアクセス制御回路４５へと転送する。
アドレス生成回路５４０２は、ＰＩラインカウンタ５１０１から受信したＰＩラインナンバーＬＮに基づき、バッファメモリ５に格納させるＰＩエラーラインナンバーＥＬＮのアドレス情報を生成し、メモリアクセス制御回路４５へと転送する。
このように、メモリアクセス制御回路４５は、エラーフラグ・バッファ転送部５１１から、エラーフラグＥＲＦ、ＰＩラインナンバーＬＮ、エラーカウント値ＥＣ、アドレス情報を受信する。そして、メモリアクセス制御回路４５は、受信したエラーフラグＥＲＦが誤り有りを示す場合、そのエラーフラグＥＲＦと同期して受信したＰＩラインナンバーＬＮ（ＰＩエラーラインナンバーＥＬＮ（『エラー行ポインタ』））並びにアドレス情報を、メモリＩ／Ｆ回路４５へと転送する。この結果、メモリアクセス制御回路４５から転送されたＰＩエラーラインナンバーＥＬＮが、メモリＩ／Ｆ４６を介して、アドレス生成回路５４０２において生成されたアドレス情報に基づいて、バッファメモリ５へと書き込まれる。
また、メモリアクセス制御回路４５は、１ブロック分のエラーフラグＥＲＦに対応した全てのＰＩエラーラインナンバーＥＬＮがバッファメモリ５へと書き込まれた後、エラーカウンタ５１１でカウントされたエラーカウント値ＥＣを、前述と同様に、バッファメモリ５へと書き込む。このバッファメモリ５に書き込まれたエラーカウント値ＥＣは、前述した第１実施形態におけるエラーカウンタ４７３１のエラーカウント値ＥＣと同様に、エラーバッファリング部５０５の制御に用いることができる。
ところで、エラーフラグ・バッファリング部５０５もまた同様に、ポインタ型として実施することが可能である。なお、この場合の構成は、図８に示した本発明の第１実施形態に係るエラーフラグ・バッファリング４８０の構成と同様であるため、説明を省略する。
以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、その等価物も含まれる。
本発明に係る誤り訂正装置を有した光ディスク再生システムの構成を示す図である。 本発明の第１実施形態に係る誤り訂正装置の構成を示す図である。 本発明の第１実施形態に係る誤り訂正装置の処理の流れを示すフローチャートである。 本発明の第１実施形態に係る誤り訂正装置の処理の流れを示すタイミングチャートである。 本発明の第１実施形態に係るビットマップ型のエラーフラグ・バッファリング部の構成を示す図である。 本発明の第１実施形態に係るビットマップ型のエラーフラグ・バッファリング部のシフトレジスタの状態を示す図である。 本発明の第１実施形態に係るビットマップ型のエラーフラグ・バッファリング部の処理の流れを示すタイミングチャートである。 本発明の第１実施形態に係るポインタ型のエラーフラグ・バッファリング部の構成を示す図である。 本発明の第１実施形態にポインタ型のエラーフラグ・バッファリング部のＲＡＭとカウンタの状態を示す図である。 本発明の第２実施形態に係る誤り訂正装置の構成を示す図である。 本発明の第２実施形態に係る誤り訂正装置の処理の流れを示すフローチャートである。 本発明の第２実施形態に係る誤り訂正装置の処理の流れを示すタイミングチャートである。 本発明の第２実施形態に係る誤り訂正装置のバッファメモリへのアクセス状況を示すタイミングチャートである。 本発明の第２実施形態に係るビットマップ型のエラーフラグ・バッファ転送部の構成を示す図である。 本発明の第２実施形態に係るポインタ型のエラーフラグ・バッファ転送部の構成を示す図である。 ＤＶＤ規格のデータセクタのフォーマットを説明するための図である。 ＤＶＤ規格のＥＣＣブロックのフォーマットを説明するための図である。 ＤＶＤ規格のＥＣＣブロックのフォーマットを説明するための図である。 従来の誤り訂正装置を有した光ディスク再生システムの構成を示す図である。 従来の誤り訂正装置の処理の流れを示すフローチャートである。 従来のＰＩ／ＰＯ誤り訂正処理の流れを示すフローチャートである。
符号の説明
１ 光ディスク
２ 光ピックアップ
３ ＲＦアンプ
４ 信号処理装置
５ バッファメモリ
６ マイクロコンピュータ
７ ホストコンピュータ
１０、４７、５０ 誤り訂正装置
１１ 復号化装置
４０ リードチャネル回路
４２ 同期検出回路
４３ 復調回路
４６ メモリＩ／Ｆ回路
４８ マイコンＩ／Ｆ回路
４９ ホストＩ／Ｆ回路
５１ 内部バス
１０１、１０５、４７１、４７７、５０１、５０８ バッファ転送部
１０２ ＰＩ／ＰＯ誤り訂正処理部
１０４、４７６、５０７ ＥＤＣデコーダ
４７３、５０３ ＰＩシンドローム演算部
４７４、４８０、５０５ エラーフラグ・バッファリング部
５０４、５１１ エラーフラグ・バッファ転送部
４７３１、５１１１ エラーカウンタ
４７４１ 第１シフトレジスタ
４７４２ 第２シフトレジスタ
４７４３、４７４４ ＡＮＤ素子
４７４５ セレクタ
４７５、５０６ ＰＯ消失訂正処理部
４７９、５１０ 誤り訂正シーケンス制御部
５１０１ ＰＩラインカウンタ
４８０１ 第１ＲＡＭ
４８０２ 第２ＲＡＭ
４８０３ 第１カウンタレジスタ
４８０４ 第２カウンタレジスタ
４８０５ スイッチング制御部
５０４１ シフトレジスタ
５０４２、５１１２ アドレス生成回路

Claims (8)

  1. ２次元配列させたデータに行方向の第１誤り訂正符号ならびに列方向の第２誤り訂正符号を付与して構成されたブロック符号を受信して誤り訂正処理を行う誤り訂正装置において、
    前記受信したブロック符号を格納するバッファメモリと、
    前記受信したブロック符号の行単位で、前記第１誤り訂正符号に基づくシンドローム演算を行い、前記ブロック符号の各行における誤りの有無の判別結果を生成するシンドローム演算部と、
    前記判別結果をバッファリングするバッファリング部と、
    前記バッファメモリから読み出された前記ブロック符号の各列に付与される前記第２の誤り訂正符号と、前記バッファリング部においてバッファリングされた前記判別結果と、に基づいて訂正処理を行う訂正処理部と、
    を有することを特徴とする誤り訂正装置。
  2. 前記判別結果は、前記ブロック符号の各行における誤りの有無をフラグで表現したエラーフラグであり、
    前記バッファリング部は、
    前記ブロック符号の全行分の前記エラーフラグをバッファリングする複数のビットマップレジスタと、
    前記複数のビットマップレジスタ夫々を、前記シンドローム演算部に接続するか、前記訂正処理部に接続するか、を切り替えるための制御を行うスイッチング制御部と、
    を有することを特徴とする請求項１に記載の誤り訂正装置。
  3. 前記判別結果は、前記ブロック符号の各行のうち誤り有りの行を示すエラー行ポインタであって、
    前記バッファリング部は、
    前記シンドローム演算部ならびに前記訂正処理部がアクセス可能であり、前記エラー行ポインタをバッファリングする複数のエラー行ポインタ格納用メモリと、
    前記複数のエラー行ポインタ格納用メモリ夫々を、前記シンドローム演算部に接続するか、前記訂正処理部に接続するか、を切り替えるための制御を行うスイッチング制御部と、
    を有することを特徴とする請求項１に記載の誤り訂正装置。
  4. 前記バッファリング部は、
    前記エラー行ポインタ格納用メモリにバッファリングされた前記エラー行ポインタの個数をカウントするエラーカウンタを設けたこと、を特徴とする請求項３に記載の誤り訂正装置。
  5. ２次元配列させたデータに行方向の第１誤り訂正符号ならびに列方向の第２誤り訂正符号を付与して構成されたブロック符号を受信して誤り訂正処理を行う誤り訂正装置において、
    前記受信したブロック符号を格納するバッファメモリと、
    前記受信したブロック符号の行単位で、前記第１誤り訂正符号に基づくシンドローム演算を行い、前記ブロック符号の各行における誤りの有無の判別結果を生成するシンドローム演算部と、
    前記判別結果をバッファリングするとともに前記バッファメモリへと転送するバッファ転送部と、
    前記バッファメモリから読み出した前記判別結果をバッファリングするバッファリング部と、
    前記バッファメモリから読み出された前記ブロック符号の各列に付与される前記第２の誤り訂正符号と、前記バッファリング部においてバッファリングされた前記判別結果と、に基づいて訂正処理を行う訂正処理部と、
    を有することを特徴とする誤り訂正装置。
  6. 前記判別結果は、前記ブロック符号の各行における誤りの有無をフラグで表現したエラーフラグであり、
    前記バッファ転送部は、
    前記ブロック符号の前記エラーフラグを格納する複数のビットマップレジスタと、
    前記エラーフラグを前記バッファメモリへ書き込むためのアドレスを生成するアドレス生成回路と、
    を有することを特徴とする請求項５に記載の誤り訂正装置。
  7. 前記判別結果は、前記ブロック符号の各行のうち誤り有りの行を示すエラー行ポインタであって、
    前記バッファ転送部は、
    前記エラー行ポインタを前記バッファメモリへ書き込むためのアドレスを生成するアドレス生成回路を有することを特徴とする請求項５に記載の誤り訂正装置。
  8. 前記バッファ転送部は、
    前記エラー行ポインタの個数をカウントするエラーカウンタを設けたことを特徴とする請求項７に記載の誤り訂正装置。



JP2005128053A 2005-04-26 2005-04-26 誤り訂正装置 Pending JP2006309820A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005128053A JP2006309820A (ja) 2005-04-26 2005-04-26 誤り訂正装置
CNA2006100743936A CN1855282A (zh) 2005-04-26 2006-04-14 纠错装置
KR1020060037052A KR100699385B1 (ko) 2005-04-26 2006-04-25 오류 정정 장치
US11/380,398 US20060259850A1 (en) 2005-04-26 2006-04-26 Error correcting apparatus
TW095114840A TW200641815A (en) 2005-04-26 2006-04-26 Error correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005128053A JP2006309820A (ja) 2005-04-26 2005-04-26 誤り訂正装置

Publications (1)

Publication Number Publication Date
JP2006309820A true JP2006309820A (ja) 2006-11-09

Family

ID=37195377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005128053A Pending JP2006309820A (ja) 2005-04-26 2005-04-26 誤り訂正装置

Country Status (5)

Country Link
US (1) US20060259850A1 (ja)
JP (1) JP2006309820A (ja)
KR (1) KR100699385B1 (ja)
CN (1) CN1855282A (ja)
TW (1) TW200641815A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8046542B2 (en) * 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
TWI397061B (zh) * 2010-05-06 2013-05-21 Nat Univ Chin Yi Technology Method of Correcting Errors for Symmetrical Product Codes
US20140201599A1 (en) * 2013-01-15 2014-07-17 International Business Machines Corporation Error protection for integrated circuits in an insensitive direction
US9041428B2 (en) 2013-01-15 2015-05-26 International Business Machines Corporation Placement of storage cells on an integrated circuit
US9201727B2 (en) 2013-01-15 2015-12-01 International Business Machines Corporation Error protection for a data bus
US9021328B2 (en) * 2013-01-15 2015-04-28 International Business Machines Corporation Shared error protection for register banks
US9043683B2 (en) * 2013-01-23 2015-05-26 International Business Machines Corporation Error protection for integrated circuits
US11538546B2 (en) * 2019-12-16 2022-12-27 Micron Technology, Inc. Data compression for global column repair
RU2738789C1 (ru) * 2019-12-31 2020-12-16 Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное орденов Жукова и Октябрьской Революции Краснознаменное училище имени генерала армии С.М.Штеменко" Министерства обороны Российской Федерации Способ и устройство защиты данных, передаваемых с использованием блочных разделимых кодов, от имитирующих действий злоумышленника

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239863B2 (ja) * 1998-11-27 2001-12-17 日本電気株式会社 データ復号処理装置および方法
CN1286275C (zh) * 1999-11-24 2006-11-22 三洋电机株式会社 纠错装置
JP3954803B2 (ja) 2001-03-22 2007-08-08 三洋電機株式会社 エラー訂正装置
US7600177B2 (en) * 2005-02-08 2009-10-06 Lsi Corporation Delta syndrome based iterative Reed-Solomon product code decoder

Also Published As

Publication number Publication date
US20060259850A1 (en) 2006-11-16
CN1855282A (zh) 2006-11-01
KR20060112222A (ko) 2006-10-31
TW200641815A (en) 2006-12-01
KR100699385B1 (ko) 2007-03-26

Similar Documents

Publication Publication Date Title
KR100699385B1 (ko) 오류 정정 장치
US7363571B2 (en) Data processing method and apparatus, recording medium, reproducing method and apparatus using the same method
CN1779838B (zh) 执行可变数量的纠错重复的数字信号处理方法和装置
US6397366B1 (en) Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code
KR100265769B1 (ko) 광 디스크 시스템에서의 에러 정정 장치 및 그 에러 정정 방법
JP5401581B2 (ja) 記録方法及び再生方法
US20050216816A1 (en) Error correction code generator, generation method of error correction code, error correction device, and error correction method
CN100394506C (zh) 纠错装置及方法
JP2006164377A (ja) ディジタルデータ記録装置および記録再生装置
JP2001274697A (ja) データ誤り訂正装置
JP2005209310A (ja) デインターリーブ方法、デインターリーブ回路、および情報再生装置
JP2010176715A (ja) データ記録方法、データ再生装置、データ記録装置及び記録再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217