JP3698662B2 - デジタル情報再生装置 - Google Patents
デジタル情報再生装置 Download PDFInfo
- Publication number
- JP3698662B2 JP3698662B2 JP2001282055A JP2001282055A JP3698662B2 JP 3698662 B2 JP3698662 B2 JP 3698662B2 JP 2001282055 A JP2001282055 A JP 2001282055A JP 2001282055 A JP2001282055 A JP 2001282055A JP 3698662 B2 JP3698662 B2 JP 3698662B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- processing
- memory
- trigger
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＯ等の光ディスク、その他ＨＤＤ等の記録媒体に記録されたデータの再生を行なうデジタル情報再生装置に関し、より詳細には、データの再生を行なう際にクロックを能動的に変更し、誤り訂正処理に掛かる時間を最適化し、データの信頼性を保ちつつ消費電力を低減させるデジタル情報再生装置に関する。
【０００２】
【従来の技術】
この種のデジタル情報再生装置において記録媒体に記録されるデータには、記録媒体から再生時のエラーに対応するために、一般的に誤り訂正符号（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）、誤り検出符号（ＥＤＣ：Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ Ｃｏｄｅ）等のパリティが冗長データとして加えられる。再生時、これらの冗長データから誤りを検出・訂正処理を行なうことで、データの信頼性を上げ、デジタル情報再生装置としての機能を果たすことが可能となっている。
【０００３】
一般的なデジタル情報再生装置にて再生される記録媒体に記録されているデータについて図６を用いて説明する。まず、記録の対象となる元のユーザーデータはある単位のデータ数を単位として処理される。ここで、図６（ａ）に示すように２０４８バイト（１セクタ）の単位でまとめる。このユーザデータに図６（ｂ）に示すようにセクタ番号を示すＩＤ、誤り検出符号ＥＤＣが付加され、同時にスクランブル処理などが施され、２０６４バイトのデータとなり、これを１７２バイト×１２ラインに並べる。この１セクタ分のデータを図６（ｃ）に示すように１６セクタ分をまとめ、１７２バイト×１９２（１２×１６）ラインの行列状に配置した３３０２４バイトのデータ（１クラスタ）を構成する。これをデータシンボルとし、縦方向と横方向で異なる誤り訂正符号によりパリティが生成され積符号として付加される。
【０００４】
まず、縦方向（アウター方向）のそれぞれ１９２バイトに対して外符号用のアウターパリティＰＯが１６バイト付加される。これを１７２符号分繰り返し行なう。続いて、横方向（インナー方向）のそれぞれ１７２バイトに対して内符号用のインナーパリティＰＩが１０バイト付加される。これを２０８符号分繰り返し行なう。それぞれの誤り訂正符号として、バイト単位の誤り訂正が可能なリード・ソロモン（ＲＳ）符号が用いられることが多い。
【０００５】
結果として、図６（ｄ）に示すように１８２バイト×２０８バイトで３７８５６バイトの積符号構成となるデータが生成される。これを１ＥＣＣ分のデータとする。１ＥＣＣ分のデータはバーストエラーに対応するためインターリーブ処理が施され、記録のための変調処理を行ない、再生同期信号が９１バイト毎に付加されてディスク等の記録媒体に記録されている。
【０００６】
一般的なデジタル情報再生装置を図７と図８を用いて説明する。ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて９１バイトのデジタルデータに復調される。ここで再生側のクロックＣＨＡ＿ＣＬＫと誤り訂正側のクロック生成回路１０で作られたクロックＥＣＣ＿ＣＬＫとのデータの乗り換えがＦＩＦＯ８にて行われ、メモリ制御回路４を通してメモリ５に格納される。これを繰り返し、１ＥＣＣ分のデータがメモリ５に格納される。この時、インターリーブの解除が同時に行われる。
【０００７】
復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成して各回路に供給する。誤り訂正回路６はこのＥＣＣトリガ信号を開始信号とし、その前に復調回路３によりメモリ５に格納されている１ＥＣＣ分の誤り訂正処理を行なう。１ＥＣＣ分誤り訂正処理は２つの方向にＲＳ符号が付加された積符号では、各方向の符号に対する誤り訂正処理を繰り返し行なっている。
【０００８】
まず、インナー系列の符号に対して、誤り訂正処理が順次実行される。インナー系列の１８２バイトの符号はそれぞれ１０バイトのインナーパリティＰＩが付加されているので、５バイトまでの誤りを検出し、訂正できる。誤り訂正回路６はメモリ制御回路４に１つのインナー系列のデータ１８２バイトのデータをメモリ５から読み出すことを要求する。読み出されたデータは誤り訂正回路６に入力され、誤りが検出される。誤りがあった場合はメモリ制御回路４に対してデータの訂正要求を行う。データの訂正要求を受けたメモリ制御回路４では対応するデータをメモリ５から読み出し、訂正後のデータをメモリ５に書き込む。誤り訂正回路６は同様の処理を全てのインナー系列の２０８符号に対して行う。
【０００９】
続いて、アウター系列の符号に対して、誤り訂正処理が順次実行される。アウター系列の２０８バイトの符号はそれぞれ１６バイトのアウターパリティＰＯが付加されているので、８バイトまでの誤りを検出し、訂正できる。
【００１０】
誤り訂正回路６はメモリ制御回路４に１つのアウター系列のデータ２０８バイトのデータをメモリ５から読み出すことを要求する。読み出されたデータは誤り訂正回路６に入力され、誤りが検出される。誤りがあった場合はメモリ制御回路４に対してデータの訂正要求を行う。データの訂正要求を受けたメモリ制御回路４では対応するデータをメモリ５から読み出し、訂正後のデータをメモリ５に書き込む。誤り訂正回路６は同様の処理を全てのアウター系列の１８２符号に対して行う。
【００１１】
このような訂正処理（図９参照）を、各系列の一連の誤り訂正処理を交互に繰り返し行なうことで誤りが訂正される。各系列の一連の訂正処理の繰り返し回数が多いほど、多くの誤りを訂正することができる。
【００１２】
セクタ処理回路７ではＥＣＣトリガ信号を開始信号とし、その前に誤り訂正回路６により訂正されメモリ５に格納されている１ＥＣＣ分のデータから誤り訂正パリティＰＯ，ＰＩを除くデータをある単位での読み出しをメモリ制御回路４に対し順次要求する。この単位は例えば１７２バイトのデータ毎に行い、１セクタ読み出しには１２回の読みだし処理の繰り返しで行われる。読み出されたデータからセクタ毎にＩＤの検出を行い、ＥＤＣを用いたセクタ毎の誤り検出、スクランブル解除を行う。ここで誤り訂正側のクロックＥＣＣ＿ＣＬＫとシステム側のクロックＳＹＳ＿ＣＬＫとのデータの乗り換えがＦＩＦＯ９にて行われ、後に続くシステムにデータが渡される。
【００１３】
ここで、これらの再生処理のメモリ５の使われ方とタイミングを図１０と図１１を用いて説明する。メモリ５は復調回路３、誤り訂正回路６、セクタ処理回路７からの要求を処理するために図１０に示すように３つのＥＣＣ分のデータを格納できる領域を持ち、パイプライン形態で用いることでメモリアクセスの衝突が起きない様にしている。
【００１４】
図１１の（１）のＥＣＣ処理時間内に再生されたデータは復調回路３からメモリ制御回路４を通してメモリ５のＭＥＭｌの領域に書き込まれる。次の（２）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭ２領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭｌの領域に対して行われる。ここで、誤り訂正処理はインナー訂正処理（２０８符号）、アウター訂正処理（１８２符号）、インナー訂正処理（２０８符号）を繰り返し行っている形で示している。
【００１５】
次の（３）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭ３領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭ２の領域に対して行われる。また、セクタ処理回路７からのデータ読みだしはＭＥＭ１の領域から読み出される。
【００１６】
次の（４）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭｌ領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭ３の領域に対して行われ、セクタ処理回路７からのデータ読みだしはＭＥＭ２の領域から読み出される。以後、同様の処理を繰り返す。
【００１７】
この様にして復調回路３、誤り訂正回路６、セクタ処理回路７はＥＣＣトリガに同期したＥＣＣ処理時間の間隔でメモリ制御回路４に要求を行い、メモリ５をパイプライン形態でアクセスすることで連続的に再生されたデータを処理することができる。
【００１８】
しかし、再生データに含まれる誤りの大小により、誤り訂正処理回路６の各誤り訂正処理に要する時間は変動する。特に誤りが多い場合、その数だけメモリ５に格納されたデータの訂正が必要となる。図１２の（３），（５）に示すようにＥＣＣ処理時間内に誤り訂正処理が終了しないことが場合によっては起こり得る。この場合、メモリ５へのアクセスの重複、誤り訂正処理の抜けが生じる。これを回避する単純な方法として、誤り訂正処理の繰り返し回数を減らす、又は、誤り訂正処理を含むＥＣＣ＿ＣＬＫの周波数を上げ、ＥＣＣ処理時間内の処理ステップ数を多くし、時間内に誤り訂正処理が終了するようにしていた。
【００１９】
また、ＥＣＣ処理時間内を最大限有効に利用しようとする方法として、特開平１１−３９１７７号公報に記載の技術が挙げられる。この方法は図１３の（３），（５）に示すように、前述した図１２の（３），（５）で誤り訂正処理がＥＣＣ処理時間内に終了せずに、次のＥＣＣ単位の処理要求であるＥＣＣトリガが入力された場合、途中の誤り訂正処理を中止し、次のＥＣＣに対する誤り訂正を開始するものである。
【００２０】
【発明が解決しようとする課題】
上述したように、積符号が付加されたデータに対しては、各系列の誤り訂正を繰り返すことで訂正能力を上げることができる。
【００２１】
しかし、近年、データ転送レートを上げることが求められ、ディスク記録媒体からの再生速度を上げることが行なわれている。従って、各ＥＣＣブロックの誤り訂正を行なうための処理時間は短くなる傾向にあり、ＥＣＣによる誤り訂正能力を確保するために各系列の訂正処理を繰り返すことが難しくなって来ている。
【００２２】
従来の誤り訂正の繰り返し回数を制限する、又は、与えられた時間内で途中まで訂正処理を繰り返す方法では、求められる誤り訂正能力を満足することができなくなる。特に、データに誤りが多くあるために訂正処理に要する時間が多くなる場合に、訂正処理を中断することは多くの誤りデータを残すことになる。
【００２３】
一方、クロックの周波数を単純に上げる方法は消費電力を増大させることにつながり解決課題となっていた。
【００２４】
本発明の目的は、記録媒体からのデータ再生に際して、誤り訂正処理に掛かる時間を最適化し、データの信頼性を保ちつつ消費電力を低減させるデジタル情報再生装置を提供することにある。
【００２５】
【課題を解決するための手段】
前記課題を解決するために、本発明は主として次のような構成を採用する。
再生信号から復調を行い復調データをメモリに書き込む復調手段と、一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、前記メモリに格納されているデータを読み出してデータの誤り訂正処理を行う誤り訂正手段と、誤り訂正後のデータを前記メモリから読み出してセクタの処理を行うセクタ処理手段と、前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御して前記メモリにリード又はライトを行うメモリ制御手段と、を備えたデジタル情報再生装置において、
前記トリガ手段からの前記トリガ信号と前記誤り訂正手段からの誤り訂正終了信号とを入力とし、前記誤り訂正手段の誤り訂正処理開始を指示する誤り訂正トリガと前記セクタ処理手段のセクタ処理開始を指示するセクタトリガとを出力とするトリガ制御手段を設け、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に前記訂正トリガを出力し、誤り訂正処理が実行中であれば前記誤り訂正終了信号の入力により前記訂正トリガを出力するとともに、
前記誤り終了信号の入力により前記セクタトリガを出力するデジタル情報再生装置。
【００２６】
また、記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理されるデジタル情報再生装置。
【００２７】
また、記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の動作クロックの切り替えを要求するクロック制御手段と、
前記動作クロックの周波数を切り替えて供給する可変クロック生成手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理されるデジタル情報再生装置。
【００２８】
また、前記デジタル情報再生装置において、前記クロック制御手段は、前記トリガ信号の入力時に誤り訂正処理が実行中であれば、前記可変クロック生成手段に通常のクロック周波数より高いクロック周波数のクロックへ切り替える要求を行ない、誤り訂正終了の検出時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なうデジタル情報再生装置。
【００２９】
また、前記デジタル情報再生装置において、前記クロック制御手段は、前記メモリへのデータ要求が無く且つ転送中のデータも無い状態で誤り訂正終了の検出した時に、前記可変クロック生成手段に通常のクロック周波数より低いクロック周波数のクロックへ切り替える要求を行ない、前記トリガ信号の入力時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なうデジタル情報再生装置。
【００３０】
【発明の実施の形態】
本発明の第１の実施形態に係るデジタル情報再生装置について、図１及び図２を用いて以下説明する。図１は本実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図２は本実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。ここで、上述した従来技術と同一の構成部分には同一符号を付加し、その説明は従来技術における説明を援用する。
【００３１】
本実施形態のデジタル情報再生装置は、図１に示すように、従来技術を示す図８の回路構成にトリガ制御回路１１を付設するものである。トリガ制御回路１１は復調回路３からのＥＣＣトリガと、誤り訂正回路６から１ＥＣＣ分の誤り訂正処理が終了したことを示す誤り訂正終了信号とを入力信号とし、誤り訂正トリガとセクタトリガとを生成して出力信号とする。
【００３２】
ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて復調されたデータはメモリ５に格納される。復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御回路１１に供給する。
【００３３】
本実施形態の誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガ（図１１〜図１３参照）に代えて、トリガ制御回路１１からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。セクタ処理回路７は、セクタ処理を開始するトリガ信号を従来のＥＣＣトリガ（図１１〜図１３参照）に代えて、トリガ制御回路１１からのセクタトリガ信号を用いてセクタ処理を行う。
【００３４】
本実施形態では、図２に示すように、トリガ制御回路１１は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号がトリガ制御回路１１に入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合は誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら次の誤り訂正トリガを出力する。
【００３５】
更に、トリガ制御回路１１は誤り訂正回路６から誤り訂正終了信号が入力されると、セクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００３６】
このように、トリガを制御し、パイプライン処理することで図２の（３）−（４）、（５）−（６）に示すように、メモリ５へのアクセスの重複と誤り訂正処理の抜けを防ぐことができる。ＥＣＣ処理時間をオーバーした処理時間分は誤りの少ないＥＣＣの処理を実行する際に図２の（６）の様に回復する。
【００３７】
次に、本発明の第２の実施形態に係るデジタル情報再生装置について、図３及び図４を用いて説明する。図３は本発明の第２の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図４は第２の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。ここで、上述した従来技術と同一の構成部分には同一符号を付加し、その説明は従来技術における説明を援用する。
【００３８】
本実施形態のデジタル情報再生装置は、図３に示すように、クロック生成回路１０（図８参照）に代わり、可変クロック生成回路１２、トリガ制御／クロック制御回路１３を設ける。本実施形態におけるトリガ制御／クロック制御回路１３は、復調回路３からのＥＣＣトリガと、誤り訂正回路６から１ＥＣＣ分の誤り訂正処理が終了したことを示す誤り訂正終了信号とを入力信号とし、誤り訂正トリガとセクタトリガを生成して出力信号とする。
【００３９】
また、トリガ制御／クロック制御回路１３は、誤り訂正回路６の状況によりクロックの切り替えを行なうために、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対して、メモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力する。更に、復調回路３、誤り訂正回路６、セクタ処理回路７からのデータ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から入力する。更に、クロック周波数を切り替える要求を可変クロック生成回路１２に出力する。
【００４０】
本実施形態における可変クロック生成回路１２は、トリガ制御／クロック制御回路１３からのクロック周波数切り替え要求に従い、ＥＣＣ＿ＣＬＫとして出力するクロックの周波数を変更する。また、復調回路３、誤り訂正回路６、セクタ処理回路７は動作停止要求信号ＲＥＱ＿ＳＴＯＰ信号が入力された場合、メモリ制御回路４を介してのメモリ５へのデータ転送中の処理が完了次第、一時停止状態に入り、新たなデータ要求信号ＲＥＱは出力しない。
【００４１】
メモリ制御回路４は、動作停止要求信号ＲＥＱ＿ＳＴＯＰ信号が入力された場合、復調回路３、誤り訂正回路６、セクタ処理回路７とのデータ転送中の処理が完了し、新たなデータ要求信号ＲＥＱが入力されていないことを確認後、ＡＣＫ＿ＳＴＯＰ信号を出力する。
【００４２】
ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて復調され、復調されたデータはメモリ５に格納される。復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御／クロック制御回路１３に供給する。
【００４３】
誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガ（図８参照）に代えて、トリガ制御／クロック制御回路１３からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。また、セクタ処理回路７はセクタ処理を開始するトリガ信号を従来のＥＣＣトリガ（図８参照）に代えて、トリガ制御／クロック制御回路１３からのセクタトリガ信号を用いてセクタ処理を行う。
【００４４】
本実施形態では、図４に示すように、トリガ制御／クロック制御回路１３は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号が入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合は復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の高いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００４５】
そして、クロックＥＣＣ＿ＣＬＫの切り替え後、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７へのメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を解除する。これ以後、各回路は周波数の高いＥＣＣ＿ＣＬＫにて動作を行なう（図４に示す最下段のクロック周波数を参照）。
【００４６】
誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に下げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００４７】
クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。トリガ制御／クロック制御回路１３は誤り訂正回路から誤り訂正終了信号が入力されるとセクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００４８】
このように、トリガを制御し、クロックＥＣＣ＿ＣＬＫの周波数を変更することで、図４の（４），（６）に示すように誤り訂正回路６のＥＣＣ処理時間をオーバーした処理時間は短くなる。
【００４９】
次に、本発明の第３の実施形態に係るデジタル情報再生装置について、図３及び図５を用いて説明する。図３は本発明の第３の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図５は第３の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。第３の実施形態に係るデジタル情報再生装置は、第２の実施形態と同様の回路構成になるので共通する部分の説明は第２の実施形態の説明を援用する。
【００５０】
復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御／クロック制御回路１３に供給する。誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガに代えて、トリガ制御／クロック制御回路１３からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。セクタ処理回路７はセクタ処理を開始するトリガ信号を従来のＥＣＣトリガに代えて、トリガ制御／クロック制御回路１３からのセクタトリガ信号を用いてセクタ処理を行う。
【００５１】
図５に示すように、トリガ制御／クロック制御回路１３は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号が入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合、トリガ制御／クロック制御回路１３は、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、更に、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の高いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００５２】
クロックＥＣＣ＿ＣＬＫの切り替え後、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７へのメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を解除する。これ以後、各回路は周波数の高いＥＣＣ＿ＣＬＫにて動作を行なう。
【００５３】
誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に下げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。
【００５４】
続いて、誤り訂正回路４からの誤り訂正終了信号が入力された場合、保持しているＥＣＣトリガが無い場合、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の低いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００５５】
続いて、ＥＣＣトリガ信号が入力された場合、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に上げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。
【００５６】
トリガ制御／クロック制御回路１３は誤り訂正回路から誤り訂正終了信号が入力されるとセクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００５７】
このように、トリガを制御し、クロックＥＣＣ＿ＣＬＫの周波数を変更することで、図５の（４），（６）に示すように誤り訂正回路６のＥＣＣ処理時間をオーバーした処理時間は短くなる。更に、図５の（２），（４），（６），（７）では誤り訂正回路６の終了後、クロックＥＣＣ＿ＣＬＫは低い周波数で動作する。
【００５８】
ここで、本実施形態では誤り訂正符号を用いて誤り訂正を行なうことを挙げたが、誤り訂正処理に限らず、消失訂正を交えた訂正にも適用できる。消失訂正を行なった場合、誤りの位置が解っていれば、実施形態に示す積符号構成でインナー消失訂正で１０バイトまでの誤りが、アウター訂正で１６バイトまでの誤りが訂正可能となる。
【００５９】
また、本実施形態では誤り訂正処理を決められた回数実施するものとして説明したが、インナー方向、アウター方向の一連の誤り訂正を行ない、誤り無しと判断される時は誤り訂正を繰り返しても無駄なので、決められた訂正回数以前に処理を終了することで、再生信号に誤りの少ない場合の訂正処理ステップ数を削減できるため、より一層クロック周波数を下げて消費電力を抑えることが出来る。
【００６０】
【発明の効果】
本発明によれば、誤り訂正手段の処理がＥＣＣ処理時間内に終了しなくても、メモリへのアクセスの重複と誤り訂正処理の抜けを防ぐことができる。
【００６１】
また、本発明のデジタル情報再生装置の構成によって、誤り訂正処理手段、復調手段、セクタ処理手段の動作クロックを切り替えることが可能となる。
【００６２】
また、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了しない場合、動作クロックの周波数を上げることで短い時間で訂正処理を終了することができる。更に、誤り訂正処理手段の処理を行なっていない場合の動作クロックを下げることできる。
【００６３】
また、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了しない場合、動作クロックの周波数を上げることで短い時間で訂正処理を終了することができ、且つ、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了した場合、残りの期間の動作クロックを下げることができる。従って、設定された誤り訂正処理繰り返し回数を実行することでデータの信頼性を確保しつつ、不要な部分ではクロック周波数を下げること、消費電力を抑えることが可能となる。
【００６４】
また、消失訂正処理を行なうことでより多くの誤りが訂正可能になり、データの信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図である。
【図２】第１の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図３】本発明の第２の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図である。
【図４】第２の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図５】本発明の第３の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図６】記録媒体に記録されているデータの構成を説明する図である。
【図７】従来技術におけるデジタル情報再生装置の概要を示す図である。
【図８】従来技術におけるデジタル情報再生装置の概略構成を示すブロック図である。
【図９】誤り訂正処理を説明する図である。
【図１０】メモリ構成を示す図である。
【図１１】従来技術のデジタル情報再生装置における処理例を示すタイミング図である。
【図１２】従来技術のデジタル情報再生装置における他の処理例を示すタイミング図である。
【図１３】従来技術のデジタル情報再生装置における更に他の処理例を示すタイミング図である。
【符号の説明】
１ 記録媒体（ディスク）
２ ピックアップ
３ 変復調回路
４ メモリ制御回路
５ メモリ
６ 誤り訂正回路
７ セクタ処理回路
８ ＦＩＦＯ
９ ＦＩＦＯ
ｌ０ クロック生成回路
１１ トリガ制御回路
１２ 可変クロック生成回路
１３ トリガ制御／クロック切替え制御回路
【発明の属する技術分野】
本発明は、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＯ等の光ディスク、その他ＨＤＤ等の記録媒体に記録されたデータの再生を行なうデジタル情報再生装置に関し、より詳細には、データの再生を行なう際にクロックを能動的に変更し、誤り訂正処理に掛かる時間を最適化し、データの信頼性を保ちつつ消費電力を低減させるデジタル情報再生装置に関する。
【０００２】
【従来の技術】
この種のデジタル情報再生装置において記録媒体に記録されるデータには、記録媒体から再生時のエラーに対応するために、一般的に誤り訂正符号（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）、誤り検出符号（ＥＤＣ：Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ Ｃｏｄｅ）等のパリティが冗長データとして加えられる。再生時、これらの冗長データから誤りを検出・訂正処理を行なうことで、データの信頼性を上げ、デジタル情報再生装置としての機能を果たすことが可能となっている。
【０００３】
一般的なデジタル情報再生装置にて再生される記録媒体に記録されているデータについて図６を用いて説明する。まず、記録の対象となる元のユーザーデータはある単位のデータ数を単位として処理される。ここで、図６（ａ）に示すように２０４８バイト（１セクタ）の単位でまとめる。このユーザデータに図６（ｂ）に示すようにセクタ番号を示すＩＤ、誤り検出符号ＥＤＣが付加され、同時にスクランブル処理などが施され、２０６４バイトのデータとなり、これを１７２バイト×１２ラインに並べる。この１セクタ分のデータを図６（ｃ）に示すように１６セクタ分をまとめ、１７２バイト×１９２（１２×１６）ラインの行列状に配置した３３０２４バイトのデータ（１クラスタ）を構成する。これをデータシンボルとし、縦方向と横方向で異なる誤り訂正符号によりパリティが生成され積符号として付加される。
【０００４】
まず、縦方向（アウター方向）のそれぞれ１９２バイトに対して外符号用のアウターパリティＰＯが１６バイト付加される。これを１７２符号分繰り返し行なう。続いて、横方向（インナー方向）のそれぞれ１７２バイトに対して内符号用のインナーパリティＰＩが１０バイト付加される。これを２０８符号分繰り返し行なう。それぞれの誤り訂正符号として、バイト単位の誤り訂正が可能なリード・ソロモン（ＲＳ）符号が用いられることが多い。
【０００５】
結果として、図６（ｄ）に示すように１８２バイト×２０８バイトで３７８５６バイトの積符号構成となるデータが生成される。これを１ＥＣＣ分のデータとする。１ＥＣＣ分のデータはバーストエラーに対応するためインターリーブ処理が施され、記録のための変調処理を行ない、再生同期信号が９１バイト毎に付加されてディスク等の記録媒体に記録されている。
【０００６】
一般的なデジタル情報再生装置を図７と図８を用いて説明する。ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて９１バイトのデジタルデータに復調される。ここで再生側のクロックＣＨＡ＿ＣＬＫと誤り訂正側のクロック生成回路１０で作られたクロックＥＣＣ＿ＣＬＫとのデータの乗り換えがＦＩＦＯ８にて行われ、メモリ制御回路４を通してメモリ５に格納される。これを繰り返し、１ＥＣＣ分のデータがメモリ５に格納される。この時、インターリーブの解除が同時に行われる。
【０００７】
復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成して各回路に供給する。誤り訂正回路６はこのＥＣＣトリガ信号を開始信号とし、その前に復調回路３によりメモリ５に格納されている１ＥＣＣ分の誤り訂正処理を行なう。１ＥＣＣ分誤り訂正処理は２つの方向にＲＳ符号が付加された積符号では、各方向の符号に対する誤り訂正処理を繰り返し行なっている。
【０００８】
まず、インナー系列の符号に対して、誤り訂正処理が順次実行される。インナー系列の１８２バイトの符号はそれぞれ１０バイトのインナーパリティＰＩが付加されているので、５バイトまでの誤りを検出し、訂正できる。誤り訂正回路６はメモリ制御回路４に１つのインナー系列のデータ１８２バイトのデータをメモリ５から読み出すことを要求する。読み出されたデータは誤り訂正回路６に入力され、誤りが検出される。誤りがあった場合はメモリ制御回路４に対してデータの訂正要求を行う。データの訂正要求を受けたメモリ制御回路４では対応するデータをメモリ５から読み出し、訂正後のデータをメモリ５に書き込む。誤り訂正回路６は同様の処理を全てのインナー系列の２０８符号に対して行う。
【０００９】
続いて、アウター系列の符号に対して、誤り訂正処理が順次実行される。アウター系列の２０８バイトの符号はそれぞれ１６バイトのアウターパリティＰＯが付加されているので、８バイトまでの誤りを検出し、訂正できる。
【００１０】
誤り訂正回路６はメモリ制御回路４に１つのアウター系列のデータ２０８バイトのデータをメモリ５から読み出すことを要求する。読み出されたデータは誤り訂正回路６に入力され、誤りが検出される。誤りがあった場合はメモリ制御回路４に対してデータの訂正要求を行う。データの訂正要求を受けたメモリ制御回路４では対応するデータをメモリ５から読み出し、訂正後のデータをメモリ５に書き込む。誤り訂正回路６は同様の処理を全てのアウター系列の１８２符号に対して行う。
【００１１】
このような訂正処理（図９参照）を、各系列の一連の誤り訂正処理を交互に繰り返し行なうことで誤りが訂正される。各系列の一連の訂正処理の繰り返し回数が多いほど、多くの誤りを訂正することができる。
【００１２】
セクタ処理回路７ではＥＣＣトリガ信号を開始信号とし、その前に誤り訂正回路６により訂正されメモリ５に格納されている１ＥＣＣ分のデータから誤り訂正パリティＰＯ，ＰＩを除くデータをある単位での読み出しをメモリ制御回路４に対し順次要求する。この単位は例えば１７２バイトのデータ毎に行い、１セクタ読み出しには１２回の読みだし処理の繰り返しで行われる。読み出されたデータからセクタ毎にＩＤの検出を行い、ＥＤＣを用いたセクタ毎の誤り検出、スクランブル解除を行う。ここで誤り訂正側のクロックＥＣＣ＿ＣＬＫとシステム側のクロックＳＹＳ＿ＣＬＫとのデータの乗り換えがＦＩＦＯ９にて行われ、後に続くシステムにデータが渡される。
【００１３】
ここで、これらの再生処理のメモリ５の使われ方とタイミングを図１０と図１１を用いて説明する。メモリ５は復調回路３、誤り訂正回路６、セクタ処理回路７からの要求を処理するために図１０に示すように３つのＥＣＣ分のデータを格納できる領域を持ち、パイプライン形態で用いることでメモリアクセスの衝突が起きない様にしている。
【００１４】
図１１の（１）のＥＣＣ処理時間内に再生されたデータは復調回路３からメモリ制御回路４を通してメモリ５のＭＥＭｌの領域に書き込まれる。次の（２）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭ２領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭｌの領域に対して行われる。ここで、誤り訂正処理はインナー訂正処理（２０８符号）、アウター訂正処理（１８２符号）、インナー訂正処理（２０８符号）を繰り返し行っている形で示している。
【００１５】
次の（３）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭ３領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭ２の領域に対して行われる。また、セクタ処理回路７からのデータ読みだしはＭＥＭ１の領域から読み出される。
【００１６】
次の（４）のＥＣＣ処理時間では復調回路３からのデータはメモリ５のＭＥＭｌ領域に書き込まれる。その間の誤り訂正処理回路６からのデータの読みだし、データ訂正処理はＭＥＭ３の領域に対して行われ、セクタ処理回路７からのデータ読みだしはＭＥＭ２の領域から読み出される。以後、同様の処理を繰り返す。
【００１７】
この様にして復調回路３、誤り訂正回路６、セクタ処理回路７はＥＣＣトリガに同期したＥＣＣ処理時間の間隔でメモリ制御回路４に要求を行い、メモリ５をパイプライン形態でアクセスすることで連続的に再生されたデータを処理することができる。
【００１８】
しかし、再生データに含まれる誤りの大小により、誤り訂正処理回路６の各誤り訂正処理に要する時間は変動する。特に誤りが多い場合、その数だけメモリ５に格納されたデータの訂正が必要となる。図１２の（３），（５）に示すようにＥＣＣ処理時間内に誤り訂正処理が終了しないことが場合によっては起こり得る。この場合、メモリ５へのアクセスの重複、誤り訂正処理の抜けが生じる。これを回避する単純な方法として、誤り訂正処理の繰り返し回数を減らす、又は、誤り訂正処理を含むＥＣＣ＿ＣＬＫの周波数を上げ、ＥＣＣ処理時間内の処理ステップ数を多くし、時間内に誤り訂正処理が終了するようにしていた。
【００１９】
また、ＥＣＣ処理時間内を最大限有効に利用しようとする方法として、特開平１１−３９１７７号公報に記載の技術が挙げられる。この方法は図１３の（３），（５）に示すように、前述した図１２の（３），（５）で誤り訂正処理がＥＣＣ処理時間内に終了せずに、次のＥＣＣ単位の処理要求であるＥＣＣトリガが入力された場合、途中の誤り訂正処理を中止し、次のＥＣＣに対する誤り訂正を開始するものである。
【００２０】
【発明が解決しようとする課題】
上述したように、積符号が付加されたデータに対しては、各系列の誤り訂正を繰り返すことで訂正能力を上げることができる。
【００２１】
しかし、近年、データ転送レートを上げることが求められ、ディスク記録媒体からの再生速度を上げることが行なわれている。従って、各ＥＣＣブロックの誤り訂正を行なうための処理時間は短くなる傾向にあり、ＥＣＣによる誤り訂正能力を確保するために各系列の訂正処理を繰り返すことが難しくなって来ている。
【００２２】
従来の誤り訂正の繰り返し回数を制限する、又は、与えられた時間内で途中まで訂正処理を繰り返す方法では、求められる誤り訂正能力を満足することができなくなる。特に、データに誤りが多くあるために訂正処理に要する時間が多くなる場合に、訂正処理を中断することは多くの誤りデータを残すことになる。
【００２３】
一方、クロックの周波数を単純に上げる方法は消費電力を増大させることにつながり解決課題となっていた。
【００２４】
本発明の目的は、記録媒体からのデータ再生に際して、誤り訂正処理に掛かる時間を最適化し、データの信頼性を保ちつつ消費電力を低減させるデジタル情報再生装置を提供することにある。
【００２５】
【課題を解決するための手段】
前記課題を解決するために、本発明は主として次のような構成を採用する。
再生信号から復調を行い復調データをメモリに書き込む復調手段と、一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、前記メモリに格納されているデータを読み出してデータの誤り訂正処理を行う誤り訂正手段と、誤り訂正後のデータを前記メモリから読み出してセクタの処理を行うセクタ処理手段と、前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御して前記メモリにリード又はライトを行うメモリ制御手段と、を備えたデジタル情報再生装置において、
前記トリガ手段からの前記トリガ信号と前記誤り訂正手段からの誤り訂正終了信号とを入力とし、前記誤り訂正手段の誤り訂正処理開始を指示する誤り訂正トリガと前記セクタ処理手段のセクタ処理開始を指示するセクタトリガとを出力とするトリガ制御手段を設け、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に前記訂正トリガを出力し、誤り訂正処理が実行中であれば前記誤り訂正終了信号の入力により前記訂正トリガを出力するとともに、
前記誤り終了信号の入力により前記セクタトリガを出力するデジタル情報再生装置。
【００２６】
また、記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理されるデジタル情報再生装置。
【００２７】
また、記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の動作クロックの切り替えを要求するクロック制御手段と、
前記動作クロックの周波数を切り替えて供給する可変クロック生成手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理されるデジタル情報再生装置。
【００２８】
また、前記デジタル情報再生装置において、前記クロック制御手段は、前記トリガ信号の入力時に誤り訂正処理が実行中であれば、前記可変クロック生成手段に通常のクロック周波数より高いクロック周波数のクロックへ切り替える要求を行ない、誤り訂正終了の検出時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なうデジタル情報再生装置。
【００２９】
また、前記デジタル情報再生装置において、前記クロック制御手段は、前記メモリへのデータ要求が無く且つ転送中のデータも無い状態で誤り訂正終了の検出した時に、前記可変クロック生成手段に通常のクロック周波数より低いクロック周波数のクロックへ切り替える要求を行ない、前記トリガ信号の入力時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なうデジタル情報再生装置。
【００３０】
【発明の実施の形態】
本発明の第１の実施形態に係るデジタル情報再生装置について、図１及び図２を用いて以下説明する。図１は本実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図２は本実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。ここで、上述した従来技術と同一の構成部分には同一符号を付加し、その説明は従来技術における説明を援用する。
【００３１】
本実施形態のデジタル情報再生装置は、図１に示すように、従来技術を示す図８の回路構成にトリガ制御回路１１を付設するものである。トリガ制御回路１１は復調回路３からのＥＣＣトリガと、誤り訂正回路６から１ＥＣＣ分の誤り訂正処理が終了したことを示す誤り訂正終了信号とを入力信号とし、誤り訂正トリガとセクタトリガとを生成して出力信号とする。
【００３２】
ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて復調されたデータはメモリ５に格納される。復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御回路１１に供給する。
【００３３】
本実施形態の誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガ（図１１〜図１３参照）に代えて、トリガ制御回路１１からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。セクタ処理回路７は、セクタ処理を開始するトリガ信号を従来のＥＣＣトリガ（図１１〜図１３参照）に代えて、トリガ制御回路１１からのセクタトリガ信号を用いてセクタ処理を行う。
【００３４】
本実施形態では、図２に示すように、トリガ制御回路１１は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号がトリガ制御回路１１に入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合は誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら次の誤り訂正トリガを出力する。
【００３５】
更に、トリガ制御回路１１は誤り訂正回路６から誤り訂正終了信号が入力されると、セクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００３６】
このように、トリガを制御し、パイプライン処理することで図２の（３）−（４）、（５）−（６）に示すように、メモリ５へのアクセスの重複と誤り訂正処理の抜けを防ぐことができる。ＥＣＣ処理時間をオーバーした処理時間分は誤りの少ないＥＣＣの処理を実行する際に図２の（６）の様に回復する。
【００３７】
次に、本発明の第２の実施形態に係るデジタル情報再生装置について、図３及び図４を用いて説明する。図３は本発明の第２の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図４は第２の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。ここで、上述した従来技術と同一の構成部分には同一符号を付加し、その説明は従来技術における説明を援用する。
【００３８】
本実施形態のデジタル情報再生装置は、図３に示すように、クロック生成回路１０（図８参照）に代わり、可変クロック生成回路１２、トリガ制御／クロック制御回路１３を設ける。本実施形態におけるトリガ制御／クロック制御回路１３は、復調回路３からのＥＣＣトリガと、誤り訂正回路６から１ＥＣＣ分の誤り訂正処理が終了したことを示す誤り訂正終了信号とを入力信号とし、誤り訂正トリガとセクタトリガを生成して出力信号とする。
【００３９】
また、トリガ制御／クロック制御回路１３は、誤り訂正回路６の状況によりクロックの切り替えを行なうために、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対して、メモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力する。更に、復調回路３、誤り訂正回路６、セクタ処理回路７からのデータ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から入力する。更に、クロック周波数を切り替える要求を可変クロック生成回路１２に出力する。
【００４０】
本実施形態における可変クロック生成回路１２は、トリガ制御／クロック制御回路１３からのクロック周波数切り替え要求に従い、ＥＣＣ＿ＣＬＫとして出力するクロックの周波数を変更する。また、復調回路３、誤り訂正回路６、セクタ処理回路７は動作停止要求信号ＲＥＱ＿ＳＴＯＰ信号が入力された場合、メモリ制御回路４を介してのメモリ５へのデータ転送中の処理が完了次第、一時停止状態に入り、新たなデータ要求信号ＲＥＱは出力しない。
【００４１】
メモリ制御回路４は、動作停止要求信号ＲＥＱ＿ＳＴＯＰ信号が入力された場合、復調回路３、誤り訂正回路６、セクタ処理回路７とのデータ転送中の処理が完了し、新たなデータ要求信号ＲＥＱが入力されていないことを確認後、ＡＣＫ＿ＳＴＯＰ信号を出力する。
【００４２】
ディスク等の記録媒体１からピックアップ２を通して再生された信号は再生同期信号に同期して復調回路３にて復調され、復調されたデータはメモリ５に格納される。復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御／クロック制御回路１３に供給する。
【００４３】
誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガ（図８参照）に代えて、トリガ制御／クロック制御回路１３からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。また、セクタ処理回路７はセクタ処理を開始するトリガ信号を従来のＥＣＣトリガ（図８参照）に代えて、トリガ制御／クロック制御回路１３からのセクタトリガ信号を用いてセクタ処理を行う。
【００４４】
本実施形態では、図４に示すように、トリガ制御／クロック制御回路１３は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号が入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合は復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の高いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００４５】
そして、クロックＥＣＣ＿ＣＬＫの切り替え後、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７へのメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を解除する。これ以後、各回路は周波数の高いＥＣＣ＿ＣＬＫにて動作を行なう（図４に示す最下段のクロック周波数を参照）。
【００４６】
誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に下げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００４７】
クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。トリガ制御／クロック制御回路１３は誤り訂正回路から誤り訂正終了信号が入力されるとセクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００４８】
このように、トリガを制御し、クロックＥＣＣ＿ＣＬＫの周波数を変更することで、図４の（４），（６）に示すように誤り訂正回路６のＥＣＣ処理時間をオーバーした処理時間は短くなる。
【００４９】
次に、本発明の第３の実施形態に係るデジタル情報再生装置について、図３及び図５を用いて説明する。図３は本発明の第３の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図であり、図５は第３の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。第３の実施形態に係るデジタル情報再生装置は、第２の実施形態と同様の回路構成になるので共通する部分の説明は第２の実施形態の説明を援用する。
【００５０】
復調回路３では再生同期信号から１ＥＣＣの間隔を示すＥＣＣトリガ信号を生成してトリガ制御／クロック制御回路１３に供給する。誤り訂正回路６は誤り訂正終了信号を出力し、誤り訂正処理を開始するトリガ信号を従来のＥＣＣトリガに代えて、トリガ制御／クロック制御回路１３からの誤り訂正トリガ信号を用いて誤り訂正処理を行う。セクタ処理回路７はセクタ処理を開始するトリガ信号を従来のＥＣＣトリガに代えて、トリガ制御／クロック制御回路１３からのセクタトリガ信号を用いてセクタ処理を行う。
【００５１】
図５に示すように、トリガ制御／クロック制御回路１３は誤り訂正回路６に出力した誤り訂正トリガ信号に対し、誤り訂正終了信号が入力されたかどうかで誤り訂正処理の実行中を判断する。ＥＣＣトリガ信号が入力された時に誤り訂正処理回路６が誤り訂正処理中でないと判断した場合、誤り訂正トリガ信号を出力する。もし、誤り訂正処理中と判断された場合、トリガ制御／クロック制御回路１３は、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、更に、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の高いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００５２】
クロックＥＣＣ＿ＣＬＫの切り替え後、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７へのメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を解除する。これ以後、各回路は周波数の高いＥＣＣ＿ＣＬＫにて動作を行なう。
【００５３】
誤り訂正終了信号が入力されるまで待ち、誤り訂正終了信号が入力されたら、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に下げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。
【００５４】
続いて、誤り訂正回路４からの誤り訂正終了信号が入力された場合、保持しているＥＣＣトリガが無い場合、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対して通常のクロックに対して周波数の低いクロックを供給する要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。
【００５５】
続いて、ＥＣＣトリガ信号が入力された場合、再び、復調回路３、メモリ制御回路４、誤り訂正回路６、セクタ処理回路７に対してメモリ５への要求する部分の動作停止を要求するＲＥＱ＿ＳＴＯＰ信号を出力し、データ要求が無く転送中のデータも無い事を知らせるＡＣＫ＿ＳＴＯＰ信号をメモリ制御回路４から受け取った後、可変クロック生成回路１２に対してクロックＥＣＣ＿ＣＬＫを通常の周波数に上げる要求を行ない、クロックＥＣＣ＿ＣＬＫの切り替えを行なう。クロックＥＣＣ＿ＣＬＫの切り替え後、次の誤り訂正トリガを出力する。
【００５６】
トリガ制御／クロック制御回路１３は誤り訂正回路から誤り訂正終了信号が入力されるとセクタトリガ信号をセクタ処理回路７へ出力する。セクタ処理回路７はセクタトリガ信号に従い、１ＥＣＣ分のセクタ処理を実行する。
【００５７】
このように、トリガを制御し、クロックＥＣＣ＿ＣＬＫの周波数を変更することで、図５の（４），（６）に示すように誤り訂正回路６のＥＣＣ処理時間をオーバーした処理時間は短くなる。更に、図５の（２），（４），（６），（７）では誤り訂正回路６の終了後、クロックＥＣＣ＿ＣＬＫは低い周波数で動作する。
【００５８】
ここで、本実施形態では誤り訂正符号を用いて誤り訂正を行なうことを挙げたが、誤り訂正処理に限らず、消失訂正を交えた訂正にも適用できる。消失訂正を行なった場合、誤りの位置が解っていれば、実施形態に示す積符号構成でインナー消失訂正で１０バイトまでの誤りが、アウター訂正で１６バイトまでの誤りが訂正可能となる。
【００５９】
また、本実施形態では誤り訂正処理を決められた回数実施するものとして説明したが、インナー方向、アウター方向の一連の誤り訂正を行ない、誤り無しと判断される時は誤り訂正を繰り返しても無駄なので、決められた訂正回数以前に処理を終了することで、再生信号に誤りの少ない場合の訂正処理ステップ数を削減できるため、より一層クロック周波数を下げて消費電力を抑えることが出来る。
【００６０】
【発明の効果】
本発明によれば、誤り訂正手段の処理がＥＣＣ処理時間内に終了しなくても、メモリへのアクセスの重複と誤り訂正処理の抜けを防ぐことができる。
【００６１】
また、本発明のデジタル情報再生装置の構成によって、誤り訂正処理手段、復調手段、セクタ処理手段の動作クロックを切り替えることが可能となる。
【００６２】
また、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了しない場合、動作クロックの周波数を上げることで短い時間で訂正処理を終了することができる。更に、誤り訂正処理手段の処理を行なっていない場合の動作クロックを下げることできる。
【００６３】
また、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了しない場合、動作クロックの周波数を上げることで短い時間で訂正処理を終了することができ、且つ、誤り訂正処理手段の処理がＥＣＣ処理時間内に終了した場合、残りの期間の動作クロックを下げることができる。従って、設定された誤り訂正処理繰り返し回数を実行することでデータの信頼性を確保しつつ、不要な部分ではクロック周波数を下げること、消費電力を抑えることが可能となる。
【００６４】
また、消失訂正処理を行なうことでより多くの誤りが訂正可能になり、データの信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図である。
【図２】第１の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図３】本発明の第２の実施形態に係るデジタル情報再生装置の概略構成を示すブロック図である。
【図４】第２の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図５】本発明の第３の実施形態に係るデジタル情報再生装置における処理を示すタイミング図である。
【図６】記録媒体に記録されているデータの構成を説明する図である。
【図７】従来技術におけるデジタル情報再生装置の概要を示す図である。
【図８】従来技術におけるデジタル情報再生装置の概略構成を示すブロック図である。
【図９】誤り訂正処理を説明する図である。
【図１０】メモリ構成を示す図である。
【図１１】従来技術のデジタル情報再生装置における処理例を示すタイミング図である。
【図１２】従来技術のデジタル情報再生装置における他の処理例を示すタイミング図である。
【図１３】従来技術のデジタル情報再生装置における更に他の処理例を示すタイミング図である。
【符号の説明】
１ 記録媒体（ディスク）
２ ピックアップ
３ 変復調回路
４ メモリ制御回路
５ メモリ
６ 誤り訂正回路
７ セクタ処理回路
８ ＦＩＦＯ
９ ＦＩＦＯ
ｌ０ クロック生成回路
１１ トリガ制御回路
１２ 可変クロック生成回路
１３ トリガ制御／クロック切替え制御回路
Claims (7)
- 再生信号から復調を行い復調データをメモリに書き込む復調手段と、一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、前記メモリに格納されているデータを読み出してデータの誤り訂正処理を行う誤り訂正手段と、誤り訂正後のデータを前記メモリから読み出してセクタの処理を行うセクタ処理手段と、前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御して前記メモリにリード又はライトを行うメモリ制御手段と、を備えたデジタル情報再生装置において、
前記トリガ手段からの前記トリガ信号と前記誤り訂正手段からの誤り訂正終了信号とを入力とし、前記誤り訂正手段の誤り訂正処理開始を指示する誤り訂正トリガと前記セクタ処理手段のセクタ処理開始を指示するセクタトリガとを出力とするトリガ制御手段を設け、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に前記訂正トリガを出力し、誤り訂正処理が実行中であれば前記誤り訂正終了信号の入力により前記訂正トリガを出力するとともに、
前記誤り終了信号の入力により前記セクタトリガを出力する
ことを特徴とするデジタル情報再生装置。 - 記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理される
ことを特徴とするデジタル情報再生装置。 - 記録媒体からデータの再生を行なうデジタル情報再生装置において、
再生された信号から復調を行ないメモリにデータを書き込む復調手段と、
一連の誤り訂正符号の区切りを示すトリガ信号を生成するトリガ手段と、
前記トリガ信号の入力時に、誤り訂正処理が実行中でなければ前記入力時に次の誤り訂正の開始を要求し、誤り訂正処理が実行中であれば誤り訂正処理の終了したことを受けた時に次の誤り訂正の開始を要求するトリガ制御手段と、
前記メモリに格納されているデータを読み出し、誤り検出で誤りがあった場合にメモリに格納されているデータを訂正する誤り訂正手段と、
誤り訂正処理の終了したことをセクタトリガとして誤り訂正後のデータを読み出してセクタの処理を行なうセクタ処理手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の前記メモリへの要求を制御してメモリへのリード又はライトを行なうメモリ制御手段と、
前記復調手段、前記誤り訂正手段及び前記セクタ処理手段の動作クロックの切り替えを要求するクロック制御手段と、
前記動作クロックの周波数を切り替えて供給する可変クロック生成手段と、を備え、
前記メモリへの処理を要求する前記誤り訂正手段及び前記セクタ処理手段はパイプライン形態で処理される
ことを特徴とするデジタル情報再生装置。 - 請求項３に記載のデジタル情報再生装置において、
前記クロック制御手段は、前記トリガ信号の入力時に誤り訂正処理が実行中であれば、前記可変クロック生成手段に通常のクロック周波数より高いクロック周波数のクロックへ切り替える要求を行ない、誤り訂正終了の検出時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なう
ことを特徴とするデジタル情報再生装置。 - 請求項３に記載のデジタル情報再生装置において、
前記クロック制御手段は、前記メモリへのデータ要求が無く且つ転送中のデータも無い状態で誤り訂正終了の検出した時に、前記可変クロック生成手段に通常のクロック周波数より低いクロック周波数のクロックへ切り替える要求を行ない、前記トリガ信号の入力時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なう
ことを特徴とするデジタル情報再生装置。 - 請求項３に記載のデジタル情報再生装置において、
前記クロック制御手段は、前記トリガ信号の入力時に誤り訂正処理が実行中であれば、前記可変クロック生成手段に通常のクロック周波数より高いクロック周波数のクロックへ切り替える要求を行ない、誤り訂正終了の検出時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行ない、
前記メモリへのデータ要求が無く且つ転送中のデータも無い状態で誤り訂正終了の検出した時に、前記可変クロック生成手段に通常のクロック周波数より低いクロック周波数のクロックへ切り替える要求を行ない、前記トリガ信号の入力時に前記可変クロック生成手段に前記通常のクロック周波数のクロックに切り替える要求を行なう
ことを特徴とするデジタル情報再生装置。 - 請求項１乃至６のいずれか１つの請求項に記載のデジタル情報再生装置において、
前記誤り訂正手段は、誤り訂正処理と消失訂正処理を組み合わせた処理を行なうことを特徴とするデジタル情報再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001282055A JP3698662B2 (ja) | 2001-09-17 | 2001-09-17 | デジタル情報再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001282055A JP3698662B2 (ja) | 2001-09-17 | 2001-09-17 | デジタル情報再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003091942A JP2003091942A (ja) | 2003-03-28 |
| JP3698662B2 true JP3698662B2 (ja) | 2005-09-21 |
Family
ID=19105762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001282055A Expired - Fee Related JP3698662B2 (ja) | 2001-09-17 | 2001-09-17 | デジタル情報再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3698662B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4528027B2 (ja) * | 2004-05-11 | 2010-08-18 | 株式会社バンダイナムコゲームス | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| US20070047407A1 (en) * | 2005-08-30 | 2007-03-01 | Mediatek Inc. | System and method for writing power control during recording |
| JP2009277298A (ja) | 2008-05-15 | 2009-11-26 | Renesas Technology Corp | ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法 |
-
2001
- 2001-09-17 JP JP2001282055A patent/JP3698662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003091942A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562544B2 (ja) | 復号化装置および復号化方法 | |
| JP2001243729A (ja) | Ｄｖｄデータにアクセスするための方法及び装置 | |
| JP3698662B2 (ja) | デジタル情報再生装置 | |
| JP4140344B2 (ja) | 復号化装置及びコンピュータプログラム | |
| JP2004079011A (ja) | データ再生方法及びデータ再生装置 | |
| JP3520156B2 (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP3462031B2 (ja) | ディスク再生装置 | |
| JP4143452B2 (ja) | ディジタルデータ記録再生装置及び再生方法 | |
| KR101502622B1 (ko) | 광정보 처리를 위한 데이터 처리 시스템 및 데이터 처리방법 | |
| JP2008204544A (ja) | 誤り訂正装置及びデータ読み出し装置 | |
| JPH1186465A (ja) | 信号処理装置 | |
| JP2006191378A (ja) | 誤り訂正装置、再生装置及び再生方法 | |
| KR100315768B1 (ko) | 고속의 데이타재생을 위한 메모리액세스방법 및 이를 채용한dvd시스템 | |
| JP2004199740A (ja) | 情報再生装置、情報記録再生装置、情報再生方法及び情報記録再生方法 | |
| JP5245720B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP3495004B2 (ja) | データ再生装置、データ再生方法およびプログラム記録媒体 | |
| JP2003203420A (ja) | デジタル情報記録再生装置 | |
| JP2004021997A (ja) | ディスク再生装置の誤り訂正回路 | |
| KR19980027926A (ko) | 디지탈 비디오 디스크의 에러정정방법 | |
| JP3880401B2 (ja) | 光ディスクコントローラ | |
| JP2003308654A (ja) | 光ディスク装置と、それを用いるデータ記録システム | |
| JPH03176867A (ja) | データ記録再生装置 | |
| JP2005050428A (ja) | 誤り訂正装置 | |
| JP2000306341A (ja) | 光ディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |