JP2005300287A - Ｉｃテスタ - Google Patents

Abstract

【課題】 パターンデータを自由に出力し、比較電圧データの出力が行えるＩＣテスタを実現することを目的にする。
【解決手段】 本発明は、パターンデータに基づいて多段階電圧を出力する被試験対象を試験するＩＣテスタに改良を加えたものである。本装置は、パターンアドレスを出力するパターンジェネレータと、このパターンジェネレータのパターンアドレスにより、パターンデータを出力するパターンメモリと、このパターンメモリのパターンデータから比較電圧データを演算する演算部とを有し、演算部の比較電圧データにより、被試験対象の出力の試験を行うことを特徴とする装置である。
【選択図】 図１

Description

本発明は、パターンデータに基づいて多段階電圧を出力する被試験対象、例えば、液晶駆動ドライバを試験するＩＣテスタに関し、パターンデータを自由に出力し、比較電圧データの出力が行えるＩＣテスタに関するものである。

ＩＣテスタは、液晶駆動ドライバに表示データを出力し、液晶駆動ドライバが出力する多段階（多諧調）電圧を測定し、液晶駆動ドライバの良否の判定を行うものである。このような装置は、例えば特許文献１等に記載されている。

特開２００３−３２２６７３号公報

以下、従来のＩＣテスタを図２に示し説明する。図２において、被試験対象（以下ＤＵＴ）１は液晶駆動ドライバで、表示データ（パターンデータ）を入力し、多段階電圧を出力する。シーケンシャルパターンジェネレータ（以下ＳＱＰＧ）２は、パターンアドレスを出力する。パターンメモリ（以下ＰＭ）３は、ＳＱＰＧ２のパターンアドレスにより、パターンデータをＤＵＴ１に出力する。Ａ／Ｄコンバータ４は、ＤＵＴ１が出力する電圧を入力する。メモリ５は、Ａ／Ｄコンバータ４の出力を格納する。メモリ６は、比較電圧データを格納する。演算部７は、メモリ６の比較電圧データから許容電圧範囲を演算し、この許容電圧範囲に、メモリ５の電圧データが入っているか演算して求め、ＤＵＴ１の良否の判定を行う。

このような装置の動作を以下に説明する。ＳＱＰＧ２がパターンアドレスを出力し、このパターンアドレスに基づいて、ＰＭ３が表示データを出力する。この表示データにより、ＤＵＴ１は電圧を出力し、Ａ／Ｄコンバータ４がＤＵＴ１の電圧をデジタルデータにして、メモリ５に格納する。そして、演算部７は、メモリ６の比較電圧データにより許容電圧範囲を求め、メモリ５の電圧データが範囲内に入っているかどうか確認し、ＤＵＴ１の良否の判定を行う。

液晶駆動ドライバの出力電圧は、直線状に変化するものではなく、表示データに対して、ガンマ補正が行われ、例えば２５６階調の多段階電圧となる。この多段階電圧を発生させるために、図３に示されるように、複数の基準電圧Ｖ１〜Ｖｍを複数の抵抗Ｒ１〜Ｒｎを用い、抵抗Ｒ１〜Ｒｎをガンマ特性に合わせて、多段階電圧を発生させている。このような液晶駆動ドライバの表示データと出力電圧との関係は例えば図４のように示される。このため、液晶駆動ドライバの試験に用いる比較電圧データは演算して求められている。従って、基準電圧Ｖ１〜Ｖｍを変更した場合、その都度演算して、比較電圧データを求め、メモリ６に事前に設定しなければならなかった。

これに対し、特許文献１では基準電圧値に基づいて、比較電圧を演算しながら、液晶駆動ドライバの出力と比較を行っている。

しかし、液晶駆動ドライバと比較する比較電圧を決まった順、階調順にしか出力できないので、表示データを自由に決めることができなかった。例えば、液晶駆動ドライバが正負の電圧を出力できる場合、正負の電圧を順に出力して試験を行う場合があり、対応することができなかった。

そこで、本発明の目的は、パターンデータを自由に出力し、比較電圧データの出力が行えるＩＣテスタを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
パターンデータに基づいて多段階電圧を出力する被試験対象を試験するＩＣテスタにおいて、
パターンアドレスを出力するパターンジェネレータと、
このパターンジェネレータのパターンアドレスにより、前記パターンデータを出力するパターンメモリと、
このパターンメモリのパターンデータから比較電圧データを演算する演算部と
を有し、前記演算部の比較電圧データにより、前記被試験対象の出力の試験を行うことを特徴とするものである。

請求項２記載の発明は、請求項１記載の発明において、
被試験対象が出力する電圧を入力するＡ／Ｄコンバータと、
このＡ／Ｄコンバータの出力と演算部の比較電圧データとを比較するデジタルコンパレータと
を備えたことを特徴とするものである。

請求項３記載の発明は、請求項１または２記載の発明において、
演算部は、許容範囲の上限、下限の比較電圧データを出力することを特徴とするものである。

請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
デジタルコンパレータの出力により良否を判定する判定回路を設けたことを特徴とするものである。

請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
被試験対象は、液晶駆動ドライバであることを特徴とするものである。

本発明によれば、演算部が、パターンデータ、基準電圧値に基づいて、比較電圧データを演算するので、パターンデータに基づいて、自由に比較電圧データを得ることができる。これにより、パターンデータの変更を自由に行い、被試験対象の試験を行うことができる。

以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。

図１において、演算部８は、パターンメモリ３の表示データ、ＤＵＴ１の多段階電圧の基準となる複数の基準電圧値から、比較電圧データを演算する。デジタルコンパレータ９は、Ａ／Ｄコンバータ４の出力と演算部８の上限の比較電圧データとを比較する。デジタルコンパレータ１０は、Ａ／Ｄコンバータ４の出力と演算部８から下限の比較電圧データとを比較する。判定回路１１は、デジタルコンパレータ９，１０の出力により良否を判定する。

このような装置の動作を以下に説明する。ＳＱＰＧ２がパターンアドレスを出力し、このパターンアドレスに基づいて、ＰＭ３が表示データを出力する。この表示データにより、ＤＵＴ１は電圧を出力し、Ａ／Ｄコンバータ４がＤＵＴ１の電圧をデジタルデータに変換し、デジタルコンパレータ９，１０に出力する。一方、演算部８が、ＰＭ３の表示データと複数の基準電圧値により比較電圧データを演算し、デジタルコンパレータ９，１０にそれぞれ比較電圧データの上限値、下限値を出力する。

具体的には、（一方の基準電圧値）＋（基準電圧値間の差電圧）×（表示階調に対応する抵抗値）／（基準電圧値間の抵抗値）で表示階調電圧は表される。例えば、図３に示される基準電圧Ｖ１，Ｖ２の間の多段階電圧が出力される場合、Ｖ２＋（Ｖ１−Ｖ２）×（Ｒ１の表示階調に対応する一部）／Ｒ１で求める。この求まった表示諧調電圧から許容範囲の電圧、比較電圧データを求める。

そして、デジタルコンパレータ９，１０が、Ａ／Ｄコンバータ４の出力と演算部８の比較電圧データとを比較し、ハイ、ロウを出力する。判定回路１１は、デジタルコンパレータ９，１０の出力により、比較電圧範囲内に入っているか判定し、ＤＵＴ１の良否の判定を行う。つまり、デジタルコンパレータ９，１０が両方ともハイを出力していた場合、ＤＵＴ１を良品と判定し、それ以外は不良品と判定する。

このように、演算部８が、表示データ、基準電圧値に基づいて、比較電圧データを演算するので、表示データに基づいて、自由に比較電圧データを得ることができる。これにより、表示データの変更を自由に行い、ＤＵＴ１の試験を行うことができる。

なお、演算部８は基準電圧値が外部から与えられる構成を示したが、基準電圧値に変更がなければ、外部から与えられる必要はない。

また、論理回路のような機能試験に用いられるＳＱＰＧ２を用いた例を示したが、メモリのような規則的なパターンアドレスをパターンアドレスを発生するアルゴリズミックパターンジェネレータでもよい。要するに、パターンアドレスを出力するパターンジェネレータであればよい。

また、演算部８は、上限、下限の比較電圧データを求める構成を示したが、許容範囲内ではなく、以上、以下を単に比較するだけならば、上限、下限の比較電圧データの一方だけを求める構成でもよい。

本発明の一実施例を示した構成図である。 従来のＩＣテスタの構成を示した図である。 液晶駆動ドライバの多段階電圧の発生構成を示した図である。 液晶駆動ドライバの表示データと出力電圧との関係を示した図である。

符号の説明

１ ＤＵＴ
２ ＳＱＰＧ
３ ＰＭ
４ Ａ／Ｄコンバータ
８ 演算部
９，１０ デジタルコンパレータ
１１ 判定回路

Claims (5)

1. パターンデータに基づいて多段階電圧を出力する被試験対象を試験するＩＣテスタにおいて、
   パターンアドレスを出力するパターンジェネレータと、
   このパターンジェネレータのパターンアドレスにより、前記パターンデータを出力するパターンメモリと、
   このパターンメモリのパターンデータから比較電圧データを演算する演算部と
   を有し、前記演算部の比較電圧データにより、前記被試験対象の出力の試験を行うことを特徴とするＩＣテスタ。
2. 被試験対象が出力する電圧を入力するＡ／Ｄコンバータと、
   このＡ／Ｄコンバータの出力と演算部の比較電圧データとを比較するデジタルコンパレータと
   を備えたことを特徴とする請求項１記載のＩＣテスタ。
3. 演算部は、許容範囲の上限、下限の比較電圧データを出力することを特徴とする請求項１または２記載のＩＣテスタ。
4. デジタルコンパレータの出力により良否を判定する判定回路を設けたことを特徴とする請求項１〜３のいずれかに記載のＩＣテスタ。
5. 被試験対象は、液晶駆動ドライバであることを特徴とする請求項１〜４のいずれかに記載のＩＣテスタ。
   

Images