JP2005278386A - モータ駆動装置及びモータ駆動用集積回路装置 - Google Patents

Abstract

【課題】 電力損失低減及びノイズ低減を図ったモータ駆動装置とモータ駆動用集積回路装置を提供する。
【解決手段】 スピンドル出力プリドライバ部とそれにより出力段のパワーＭＯＳＦＥＴを制御し、直流シャント抵抗及びセンスアンプで形成された検出電流と電流指示信号とが一致するようにＰＷＭ信号を形成し、かかる上記ＰＷＭ信号に対し、デッドタイムを与えた回生信号を生成し、ＢＥＭＦゼロクロス検出結果から通電タイミング信号を生成して３相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成して３相モータを駆動するモータ駆動装置に上記スピンドル出力が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部を設ける。
【選択図】 図１

Description

本発明は、モータ駆動装置及びモータ駆動用集積回路装置に関し、例えばＨＤＤ（ハードディスクドライバ）等の３相スピンドルモータの回転制御技術に利用して有効な技術に関するものである。

ＨＤＤ装置のスピンドルモータの駆動方式は従来よりＰＷＭ（パルス幅変調）駆動が採用されている。ＰＷＭ駆動では駆動するトランジスタが消費する電力を大きく低減することが可能であるが、出力電圧が電源−ＧＮＤ間を高速に遷移するためノイズを発生し、ＨＤＤ装置のエラーレートを劣化させる場合がある。これを避けるため、スイッチング時間を緩やかにするとスイッチングロスが増大して電力が増加する。したがってスピンドルのスイッチング時間としてはノイズとスイッチングロスを考慮した適切な時間が要求される。なお、ＨＤＤ装置のノイズに関連する文献としては、特開平１１−６９８７２号公報がある。かかる公報に記載された技術は、磁気ヘッドの位置制御を行うＶＣＭドライバから発生するノイズの低減に関するものであり、上記スピンドルモータの駆動に際して発生するノイズに関連するものは見当たらない。
特開平１１−６９８７２号公報

図９には、この発明に先立って検討されたスピンドルモータの駆動回路の出力段回路図が示されている。同図には、Ｕ，Ｖ，Ｗからなる３相のうちのＵ相の回路が例示的に示されている。上下パワーＭＯＳＦＥＴＭ１，Ｍ２のオン／オフはＸＵＰ，ＵＮ信号で制御され、ＸＵＰ信号がロウレベルの時に上側パワーＭＯＳＦＥＴＭ１がオン、信号ＵＮがハイレベルの時に下側パワーＭＯＳＦＥＴＭ２がオンとなる。

ＸＵＰ，ＵＮ信号は上下パワーＭＯＳＦＥＴＭ１とＭ２の同時オンを避けるため、通常は遅延時間（デッドタイム）が設けられている。ＵＮがロウレベル→ハイレベルに切り替わるとＳＷ３がオン、ＳＷ４がオフに切り替わりカレントミラー回路のＭＯＳＦＥＴＭ４３、Ｍ４４が動作してパワーＭＯＳＦＥＴＭ２のゲート容量Ｃgs2,Ｃgd2 を充電する。モータのコイルＬＵを流れる電流までパワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが充電されると、モータの駆動電圧Ｕはハイレベルからロウレベルに切り替わり始める。このときのスイッチング時間ｔsrは、電源電圧をＶＭＶＣＭ、カレントミラー比をｍとすると次式（１）のように表される。
ｔsr＝Ｃgd2 ×ＶＭＶＣＭ／（ｍ×Ｉref ） ・・・・・・（１）

式（１）より、パワーＭＯＳＦＥＴＭ２の寄生容量Ｃgd2 に合わせて基準電流Ｉref およびカレントミラー比ｍを設定しておけば所望のスイッチング時間ｔsrを得ることができる。これはＵＮ＝ハイレベル→ロウレベル、ＸＵＰ＝ハイレベル→ロウレベル、ロウレベル→ハイレベルにおいても同様である。モータコイルの作用によりモータ電流は維持されるため、駆動側パワーＭＯＳＦＥＴがオフすると逆側のパワーＭＯＳＦＥＴのボディダイオードを通じて回生電流が流れる。ボディダイオードを通じた回生は電力が大きくかかるため、この時回生側パワーＭＯＳＦＥＴをオンさせる。回生側パワーＭＯＳＦＥＴをオンさせるまでの時間ｔdly はパワーＭＯＳの寄生容量Ｃgs1,Ｃgd1 と充放電電流及びスイッチング時間ｔsrで決まり、次式（２）のようになる。
ｔdly ＝ｔsr＋ (Ｃgs1 ＋Ｃgd1)×ＶＢＲＫ／（ｍ×Ｉref) ・・・・・・（２）

スイッチング時間及びデッドタイムはパワーＭＯＳＦＥＴの製造ばらつきの影響を受ける。また基準電流Ｉref やカレントミラーのばらつき、温度特性、さらに電源電圧の影響を受ける。このためスイッチング時間とデッドタイムはばらつきや温度変化等を考慮してマージンを持たせる必要があり、電力損失が大きくなる。更に、パワーＭＯＳＦＥＴを外付けの素子とした場合、モータドライバの設計後に外付けパワーＭＯＳＦＥＴの変更が困難になる。

この発明の目的は、電力損失低減及びノイズ低減を図ったモータ駆動装置とモータ駆動用集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、スピンドル出力プリドライバ部とそれにより出力段のパワーＭＯＳＦＥＴを制御し、直流シャント抵抗及びセンスアンプで形成された検出電流と電流指示信号とが一致するようにＰＷＭ信号を形成し、かかる上記ＰＷＭ信号に対し、デッドタイムを与えた回生信号を生成し、ＢＥＭＦ（逆起電圧）ゼロクロス検出結果から通電タイミング信号を生成して３相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成して３相モータを駆動するモータ駆動装置に上記スピンドル出力が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部を設ける。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、スピンドル出力プリドライバ部とそれにより出力段のパワーＭＯＳＦＥＴを制御し、直流シャント抵抗及びセンスアンプで形成された検出電流と電流指示信号とが一致するようにＰＷＭ信号を形成し、かかる上記ＰＷＭ信号に対し、デッドタイムを与えた回生信号を生成し、ＢＥＭＦ（逆起電圧）ゼロクロス検出結果から通電タイミング信号を生成して３相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成して３相モータを駆動するモータ駆動装置において、上側と下側からなる一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのゲート，ソース間電圧からオン／オフを判定した信号と、かかるパワーＭＯＳＦＥＴのオン／オフを制御する信号とから、次サイクルでの上記一対のパワーＭＯＳＦＥＴの同時オンを避けるための他方のパワーＭＯＳＦＥＴのオン／オフ制御のための上記デッドタイムを生成する。

本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、３相ＤＣモータを駆動する上側と下側パワーＭＯＳＦＥＴの動作制御を行うスピンドル出力プリドライバ部と、上記スピンドル出力が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部とを１つの半導体集積回路装置に形成し、上記スピンドル出力プリドライバ部に所望の回転速度となるように形成されたＰＷＭ信号と、上記ＰＷＭ信号に対して所定のデッドタイムを与えた回生信号と、ＢＥＭＦのゼロクロス検出結果から形成された通電タイミング信号とから３相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を伝える。

パワーＭＯＳＦＥＴの特性に合わせてスイッチング時間及びデッドタイムを制御できるからノイズ低減と電力損失低減が可能となる。

図１には、この発明に係るモータ駆動装置の一実施例のブロック図が示されている。３相のモータコイルＬＵ，ＬＶ，ＬＷは、パワーＭＯＳＦＥＴＭ１〜Ｍ６及びスピンドル出力プリドライバ部によりＰＷＭ駆動される。上記スピンドル出力プリドライバ部は、出力制御＆ＰＷＭ変調部で生成した出力制御信号ＸＵＰ，ＵＮ，ＸＶＰ，ＶＮ，ＸＷＰ，ＷＮを入力として動作する。またプリドライバ部は、スイッチング特性調整部で形成されたＳＰＮＳＲ信号に応じた電流で動作し、スイッチング時間が切替え又は調整できるようになっている。

上記スピンドル出力プリドライバ部には、ＵＥＮＡＢ，ＶＥＮＡＢ，ＷＥＮＡＢ信号が入力され、ＰＷＭ動作をしている相の出力が遷移している時間を判定した信号ＶＴＲＡＮと、下側パワーＭＯＳＦＥＴがオンしている時間を判定した信号ＶＧＳＯＮを形成して、上記スイッチング特性調整部に伝える。また、上記スピンドル出力電圧Ｕ，Ｖ，Ｗ及び中点電圧ＣＴはＢＥＭＦ検出部へ入力され、出力制御＆ＰＷＭ変調部で形成されたＵＥＮＡＢ，ＶＥＮＡＢ，ＷＥＮＡＢ信号で適切な相が選択されることでＢＥＭＦのゼロクロスを検出する。

通電タイミング制御（ＰＬＬ）部は、上記ＢＥＭＦ検出部で形成されたＢＥＭＦのゼロクロス検出信号ＰＮと通電タイミングとの位相比較を行い、かかる通電タイミング制御部−出力制御部−出力段−モータ−ＢＥＭＦ検出部からなるＰＬＬループによって位相制御された相切替信号ＦＣＯＭＭを出力する。

一方、モータ駆動電流の検出については直流シャント抵抗Ｒnfを用いて行う。つまり、出力段の下側パワーＭＯＳＦＥＴＭ２，Ｍ４，Ｍ６の共通接続点と回路の接地電位との間に上記直流シャント抵抗Ｒnfが設けられ、かかる抵抗Ｒnfで検出された電圧はセンスアンプＡＭＰにより増幅され、その結果がアナログ−デジタル変換回路ＡＤＣへ入力されてデジタル信号に変換される。電流制御部は、ＡＤ変換された検出値ＡＤＣＤと電流指令とから誤差を計算し、かかる電流制御部−ＰＷＭ信号生成部−出力制御部−出力段−モータ−直流電流検出部Ｒnf−アナログ−デジタル変換回路ＡＤＣからなる電流制御ループによってモータ駆動電流が電流指令と一致するようなデューティのＰＷＭ信号ＰＷＭＣＬＫが上記ＰＷＭ信号生成部により生成される。

上記電流制御部は、ＰＷＭのデューティが１００％付近の場合にロウレベルとなるＤｕｔｙＯＫ信号を出力する。これはスピンドル出力が動作を完了できないほどオフの幅（時間）が狭い場合にＰＷＭ信号生成部やスイッチング特性調整部が異常動作をしないようにするための信号である。例えば、電源投入直後に３相モータを所望の回転速度に高速に立ち上げるときの動作モードに用いられる。上記ＰＷＭ信号生成部は電流制御により得られたパルス幅変調信号ＰＷＭＣＬＫから、上記スイッチング特性調整部で得られた適切なデッドタイム（ＤＣＮＴＯＮ，ＤＣＴＮＯＦＦ）を設けたＰＷＭ信号ＰＷＭＣＬＫＤと回生電流を制御する為の回生信号ＲＣＴＣＬＫＤを生成する。また、上記ＤｕｔｙＯＫ信号がロウレベルの場合には回生信号ＲＣＴＣＬＫＤをロウレベル固定とし、回生側のオン動作を行わないようにする。出力制御＆ＰＷＭ変調部ではＰＬＬ制御により得られた相切替信号ＦＣＯＭＭと電流制御により得られたＰＷＭ信号ＰＷＭＣＬＫＤ，ＲＣＴＣＬＫＤを用いて、出力制御信号ＸＵＰ，ＵＮ，ＸＶＰ，ＶＮ，ＸＷＰ，ＷＮ及びＵＥＮＡＢ，ＶＥＮＡＢ，ＷＥＮＡＢ信号を生成する。

この発明によって設けられたスイッチング特性調整部では、ノイズ低減のためにＰＷＭ動作をしている相の出力が遷移している時間を判定した信号ＶＴＲＡＮから遷移時間が目標値ＳＲ−ＴＧに一致するようにＳＰＮＳＲを調整する。また、無効電力低減のためにスイッチング特性調整部では下側パワーＭＯＳＦＥＴがオンしている時間を判定した信号ＶＧＳＯＮとＰＷＭ信号ＰＷＭＣＬＫＤとから適切なデッドタイム情報（ＤＣＮＴＯＮ，ＤＣＮＴＯＦＦ）を生成する。ただし、ＤｕｔｙＯＫ信号がロウレベルの場合にはデッドタイム（ＤＣＮＴＯＮ，ＤＣＮＴＯＦＦ）の更新を行わないようにする。

マイコン（マイクロコンピュータ）等の制御装置とのインターフェースはシリアルポートで行われ、電流制御部の電流指令、電流制御、通電タイミング制御部のＰＬＬ、スイッチング特性調整部のスイッチング時間目標値（ＳＲ−ＴＧ）等の各種パラメータがレジスタにより設定される。

図１の実施例において、点線で示したスピンドル出力プリドライバ部とスイッチング特性調整部は、１つの半導体集積回路装置ＩＣで構成される。この構成において、出力段のパワーＭＯＳＦＥＴＭ１〜Ｍ６と、その他の回路を半導体集積回路装置で構成し、それぞれを１つのパッケージに搭載したマルチチップモジュールとして構成される。この構成に代えて、上記出力段のパワーＭＯＳＦＥＴＭ１〜Ｍ６を除いて、１チップの半導体集積回路装置で構成してもよいし、上記出力段パワーＭＯＳＦＥＴＭ１〜Ｍ６を含めて１チップの半導体集積回路装置で構成してもよい。

図２には、図１のモータ駆動装置のスピンドル出力プリドライバ部と出力段及びモータとスイッチング特性調整部の一実施例のブロック図が示されている。３相モータコイルＬＵ，ＬＶ，ＬＷは、パワーＭＯＳＦＥＴＭ１〜Ｍ６及びスピンドル出力プリドライバ部によりＰＷＭ駆動される。上記スピンドル出力プリドライバ部は、出力制御＆ＰＷＭ変調部で生成された出力制御信号ＸＵＰ，ＵＮ，ＸＶＰ，ＶＮ，ＸＷＰ，ＷＮを入力として動作する。各相のプリドライバは、スイッチング特性調整部で生成されたＳＰＮＳＲ信号により大きさが変化するデジタル−アナログ変換回路ＤＡＣの出力電圧ＶＢＳＰＮに応じた電流で動作し、パワーＭＯＳＦＥＴＭ１〜Ｍ６のスイッチング時間の調整が行われる。

各相のプリドライバは、下側パワーＭＯＳＦＥＴＭ２，Ｍ４，Ｍ６のゲート，ソース間電圧Ｖgsに比例した信号ＶＧＳＭＯＮＵ，ＶＧＳＭＯＮＶ，ＶＧＳＭＯＮＷを出力する。前記出力制御＆ＰＷＭ変調部で形成されたＵＥＮＡＢ，ＶＥＮＡＢ，ＷＥＮＡＢ信号によりＰＷＭ動作をしている相の信号がスイッチＳＷ６で上記信号ＶＧＳＭＯＮＵ，ＶＧＳＭＯＮＶ，ＶＧＳＭＯＮＷのいずれかを選択し、コンパレータＡ３により基準電圧Ｖref と比較することでパワーＭＯＳＦＥＴのオン／オフを判定した信号ＶＧＳＯＮを生成し、上記スイッチング特性調整部へ入力する。

前記出力制御＆ＰＷＭ変調部で形成されたＵＥＮＡＢ，ＶＥＮＡＢ，ＷＥＮＡＢ信号によりスピンドル出力Ｕ，Ｖ，ＷがスイッチＳＷ５によりＰＷＭ動作をしている相が選択され、電源電圧ＶＭＶＣＭを抵抗Ｒ１〜Ｒ３で分圧した信号とコンパレータＡ１とＡ２で比較し、その出力をゲート回路Ｇ１に入力してスピンドル出力が遷移している間のみハイレベルとなる信号ＶＴＲＡＮ信号を生成し、スイッチング特性調整部へ入力する。

スイッチング特性調整部では上側と下側のパワーＭＯＳＦＥＴＭ１とＭ２、Ｍ３とＭ４及びＭ５とＭ６の同時オンを避けるためのデッドタイム時間の生成とスイッチング時間が最適となるようなデジタル−アナログ変換回路ＤＡＣの入力信号ＳＰＮＳＲの生成を行う。スイッチング特性調整部は、ＰＷＭ周期毎に１クロックだけハイレベルとなる信号ＣＮＴＲＳＴ信号でそれぞれのカウンタＣＮＴ１，ＣＮＴ２のリセット及びレジスタＲＥＧ１〜ＲＥＧ３の更新が行われる。

上記ＶＴＲＡＮ信号がハイレベルの時、即ちスピンドル出力が遷移している間のみカウンタＣＮＴ１でカウントすることでＰＷＭ間隔内に２回現れるスピンドル出力のスイッチング時間の合計Ｔｒａｎｃｎｔを生成する。このＴｒａｎｃｎｔ信号とマイコンから設定したスイッチング時間の目標値ＳＲ−ＴＧとがデコーダＤＥＣで比較され、ＳＲ−ＴＧ＞Ｔｒａｎｃｎｔの場合は、レジスタＲＥＧ１に保持された１つ前の信号ＳＰＮＳＲに−１を加え、ＳＲ−ＴＧ＝Ｔｒａｎｃｎｔの場合は上記信号ＳＰＮＳＲに "０" を加え、ＳＲ−ＴＧ＜Ｔｒａｎｃｎｔの場合は上記信号ＳＰＮＳＲに "＋１" を加えることで、信号ＳＰＮＳＲを更新して、スイッチング時間の最適設定が行われる。つまり、出力電圧が電源−ＧＮＤ間を高速に遷移することによるノイズを低減しつつ、スイッチング時間を緩やかにしすぎることによるスイッチングロスを低減する。

スイッチング特性調整部で形成されたＶＳＧＯＮ信号とＰＷＭ信号生成部で生成されたＰＷＭＣＬＫＤ信号とをゲート回路Ｇ２に供給して、ＰＷＭがオフに切り替わった時点から実際にパワーＭＯＳのゲート，ソース間電圧Ｖgsが基準電圧Ｖref に下がるまでの遅延時間ＯｆｆｃｎｔをカウンタＣＮＴ２により測定する。ＤｕｔｙＯＫ信号がハイレベルの場合には、レジスタＲＥＧ２に保持された信号ＤＣＮＴＯＦＦは上記Ｏｆｆｃｎｔにより更新される。また、レジスタＲＥＧ３に保持された信号ＤＣＮＴＯＮは、Ｏｆｆｃｎｔから１回のスイッチング時間分Ｔｒａｎｃｎｔ／２だけ減じた値に更新される。上記両信号ＤＣＮＴＯＮとＤＣＮＴＯＦＦは、ＰＷＭ信号生成部に入力されて、パワーＭＯＳＦＥＴのオン／オフ動作に適合したＰＷＭの同時オンを避けるデッドタイムの設定が行われる。

図３には、図１のスピンドル出力プリドライバ部と出力段の一実施例の回路図が示されている。同図においては、同図には、Ｕ，Ｖ，Ｗからなる３相のうちのＵ相の回路が例示的に示されている。上下パワーＭＯＳＦＥＴＭ１，Ｍ２のオン／オフはＸＵＰ，ＵＮ信号で制御され、ＸＵＰ信号がロウレベルの時に上側パワーＭＯＳＦＥＴＭ１がオン、信号ＵＮがハイレベルの時に下側パワーＭＯＳＦＥＴＭ２がオンとなる。ＸＵＰ，ＵＮ信号は上下パワーＭＯＳＦＥＴＭ１とＭ２の同時オンを避けるため、遅延時間（デッドタイム）が設けられている。ＵＮがロウレベル→ハイレベルに切り替わるとＳＷ３がオン、ＳＷ４がオフに切り替わりカレントミラー回路のＭＯＳＦＥＴＭ２３、Ｍ２４が動作してパワーＭＯＳＦＥＴＭ２のゲート容量Ｃgs2,Ｃgd2 を充電する。モータのコイルＬＵを流れる電流までパワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが充電されると、モータの駆動電圧Ｕはハイレベルからロウレベルに切り替わり始める。

前記図９のスピンドル出力段との違いはスイッチング特性調整部より得られたＳＰＮＳＲ信号で動作するデジタル−アナログ変換回路ＤＡＣに応じた電流で出力段が動作する点とパワーＭＯＳＭ２のゲート，ソース間電圧を抵抗Ｒ５，Ｒ６で分圧した電圧ＶＧＳＭＯＮＵを出力する点である。スイッチング時間ｔsrは、電源電圧をＶＭＶＣＭ、カレントミラー比をｍとすると、前記式（１）からｔsr＝Ｃgd2 ×ＶＭＶＣＭ／（ｍ×Ｉvbspn)で表されるため、デジタル−アナログ変換回路ＤＡＣの入力信号である信号ＳＰＮＳＲを変更し、電流源の電流値Ｉvbspn を変化させることでスピンドルのスイッチング時間ｔsrを変更（調整）することが可能となる。

図４には、この発明に係るモータ駆動装置の動作の一例の波形図が示されている。ＰＷＭ間隔毎に１クロックだけハイレベルとなるＣＮＴＲＳＴ信号で、Ｔｒａｎｃｎｔ, Ｏｆｆｃｎｔを計数するカウンタＣＮＴ１，ＣＮＴ２のリセット及びレジスタＲＥＧ１〜ＲＥＧ３で形成される信号ＳＰＮＳＲ，ＤＣＮＴＯＦＦ，ＤＣＮＴＯＮの更新が行われる。電流制御部からのＰＷＭ信号ＰＷＭＣＬＫに対し、ＰＷＭＣＬＫＤ（ＵＮ）信号はＤＣＮＴＯＮに対応した遅延時間ＤＬ１だけ遅延させた信号とされる。

ＲＣＴＣＬＫＤ（ＸＵＰ）は、上記ＰＷＭＣＬＫＤ信号をさらにＤＣＮＴＯＦＦに対応した遅延時間ＤＬ２だけ遅らせた信号ＰＷＭＣＬＫＤ２とＰＷＭＣＬＫとのノア（ＮＯＲ）を取った信号とすることでＰＷＭのオン側にＤＣＮＴＯＮ（ＤＬ１）、オフ側にＤＣＮＴＯＦＦ（ＤＬ２）分のデッドタイムを設けた回生信号が得られる。

以下、電流がシンクの場合、即ち下側パワーＭＯＳＦＥＴＭ２がＰＷＭを行う場合についてその動作を説明する。回生信号ＲＣＴＣＬＫＤ（ＸＵＰ）の立下りにより、上側パワーＭＯＳＦＥＴＭ１のゲート，ソース間電圧Ｖgsが放電される。これにより回生側のパワーＭＯＳＦＥＴＭ１がオフするため、Ｕ相の出力電圧≒ＶＭＶＣＭからＶＭＶＣＭ＋Ｖf になる。なおＶf は、ＭＯＳＦＥＴＭ１のボディダイオードの順方向電圧である。

遅延時間ＤＬ１後にＰＷＭＣＬＫＤ（ＵＮ）の立ち上がり、下側パワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが充電される。モータを流れる電流に相当するだけ下側パワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが充電されると、出力電圧（Ｕ相電圧）がハイレベルからロウレベルに遷移する。Ｕ相の出力電圧が遷移している間、ＶＴＲＡＮ信号はハイレベルとなり、この時間はカウンタＣＮＴ１により計数されてＴｒａｎｃｎｔがカウントアップされる。

信号ＰＷＭＣＬＫＤ（ＵＮ）が立ち下がると、下側パワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが放電される。モータを流れる電流に相当するだけ下側パワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsが放電されるとパワーＭＯＳＦＥＴＭ２はモータ電流を流す能力がなくなるため、出力電圧（Ｕ相電圧）がロウレベルからハイレベルに遷移する。この間でも同様にＶＴＲＡＮ信号はハイレベルとなりこの時間は、カウンタＣＮＴ１により計数されてＴｒａｎｃｎｔがカウントアップされる。これによりカウンタＣＮＴ１で計数されるＴｒａｎｃｎｔとしてはスピンドル出力電圧（Ｕ相電圧）のスイッチング時間の２回分の合計が得られる。

遅延時間ＤＬ２後にＲＣＴＣＬＫＤ（ＸＵＰ）の立ち上がり、上側パワーＭＯＳが再びオンになるため、出力電圧（Ｕ相電圧）はＶＭＶＣＭ＋Ｖf から電源電圧ＶＭＶＣＭになる。次の信号ＣＮＴＲＳＴが来ると、カウンタＣＮＴ１で形成された計数値Ｔｒａｎｃｎｔと目標値ＳＲ−ＴＧの比較に応じたＳＰＮＳＲの更新がレジスタＲＥＧ１により行われ、次のＰＷＭ動作では更新後のＳＰＮＳＲ（電流Ｉｖｂｓｐｎ）でスピンドル出力段が動作して、そのスイッチ時間（ｔsr) が設定される。

一方、ＶＧＳＯＮ信号はパワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsがある間はハイレベルとなる信号で、この信号とＰＷＭＣＬＫＤ信号によりＰＷＭ信号がオフとなる時の遅延時間がカウンタＣＮＴ２で計数されてＯｆｆｃｎｔが形成される。この遅延時間はパワーＭＯＳＦＥＴを放電する時間ｔdis とスイッチング時間ｔsrとの合計の時間であり、この時間後に回生側をオンすればデッドタイムを最小にすることが可能である。したがって、オフ側のデッドタイムは、この時間をＤＣＮＴＯＦＦとして更新して利用して上記回生信号ＲＣＴＣＬＫＤを形成する。

また、オン側のデッドタイム（ＤＬ１）としてはカウンタＣＮＴ２により測定したＯｆｆｃｎｔからスイッチング時間ｔsrを減じたものが最適時間であるため、ＤＣＮＴＯＮとしてはスイッチング時間の２倍であるＴｒａｎｃｎｔの半分の値をＯｆｆｃｎｔから減じた時間を用いてレジスタＲＥＧ３により更新する。以上の動作を繰り返すことで、パワーＭＯＳＦＥＴＭ１、Ｍ２（Ｍ２〜Ｍ６）ばらつき、温度変化、経時変化等があっても常に最適なスイッチング特性を得ることが可能になる。

図５には、この発明に係るモータ駆動装置が適用されたハードディスクドライブ（ＨＤＤ）装置の一実施例の機構図が示されている。この実施例は、この発明に係る３相スピンドルモータ制御系と、ボイスコイルモータ制御系および磁気ヘッド駆動制御系から構成される。３相スピンドルモータは機構部の小型化や高密度実装を実現するため、ディスクを保持するハブという部品の内側にステータであるコイルとロータとなる磁石を持ち、回転軸を中心にディスクを回転させる。

ＶＣＭは磁石とＶＣＭコイルにより電流を流すことで回転推力を得て、ヘッドを移動させる。モータ駆動制御回路は、前記実施例で説明したような機能を有するスピンドルモータ駆動制御回路と磁気ヘッドをディスクの径方向へ移動させるボイスコイルモータ駆動制御回路とが一体となった半導体集積回路装置で構成される。上記モータ駆動制御回路はマイコンから供給される制御信号がシリアルポートを介して入力され、その制御信号に従って動作することで、ボイスコイルモータとスピンドルモータを制御する。

リードライトＩＣは磁気ヘッド（ＭＲヘッド等も含む）によって検出された磁気の変化に応じた電流を増幅して読出し信号を信号処理ＬＳＩ（データチャネルプロセッサ）送信し、信号処理ＬＳＩからの書込みパルス信号を増幅して磁気ヘッドの駆動電流を出力する。信号処理ＬＳＩは、デジタル磁気記録に適した変調／復調処理や磁気記録特性を考慮した波形整形等の信号処理を行うとともに、上記磁気ヘッドの読出信号から位置情報を読み取る。ハードディスク・コントローラは信号処理ＬＳＩから送信されてくる読出しデータを取り込んで誤り訂正処理を行ったりホストからの書込みデータに対して誤り訂正符号化処理を行って信号処理ＬＳＩへ出力したりする。インタフェース・コントローラは本システムと外部装置との間のデータの受渡しおよび制御等を行い、上記ハードディスク・コントローラはインタフェース・コントローラを介してパソコン本体のマイクロコンピュータなどのホストコンピュータに接続される。

キャッシュメモリは磁気ディスクから高速で読み出されたリードデータを一時的に記憶するバッファ用として用いる。マイコン（マイクロコンピュータ）からなるコントローラは、ハードディスク・コントローラからの信号に基づいて、いずれの動作モードか判定し、動作モードに対応してシステム各部の制御を行うとともに、ハードディスク・コントローラから供給されるアドレス情報に基づいてセクタ位置などを算出したりする。

以上で構成されるハードディスクドライブ（ＨＤＤ）装置において、スピンドル駆動回路の駆動電圧に急峻な電圧変化があると、ＥＭＩ即ちノイズが発生し、コイルから回転軸を伝わり、ディスク表面を通じて、磁気ヘッドによって検出された読出し信号にノイズが重畳してしまい、信号処理ＬＳＩの読出し信号のエラーレートが劣化する場合がある。このためスピンドル駆動回路の駆動電圧としてはエラーレートが劣化しない程度に急峻な変化を抑える必要があり、また電力損失の面からはスイッチングによる損失を極力低減する必要がある。したがってスピンドル駆動回路の駆動電圧のスイッチング時間ｔsrは正確に制御されることが望まれる。前記実施例では、前記のようなスイッチング特性調整部を追加すること及びかかるスイッチング特性調整部で形成された信号ＳＰＮＳＲにより、プリドライバ部において上記スイッチング時間ｔsrを設定できる可変電流を用いることにより、ノイズの低減を図りつつ、電力損失も低減させることが可能となる。

スイッチング時間ｔsrの検出方法として、スピンドル出力電圧をモニタする方法でなく、パワーＭＯＳのゲート，ソース間電圧Ｖgsをモニタする。この場合ゲート，ソース間電圧Ｖgsが特定の範囲（Ｖgsが一定となるレベルを含む）にある時間を測定し、これをスイッチング時間の制御に用いることもできる。この方法はパワーＭＯＳＦＥＴのしきい値電圧Ｖthのばらつきの影響を考慮する必要がある点で、前記実施例のようにスピンドル出力電圧をモニタした方が良い。

図６には、図１のモータ駆動装置のスピンドル出力プリドライバ部と出力段及びモータとスイッチング特性調整部の他の一実施例のブロック図が示されている。この実施例では、スイッチング時間の測定方法として、前記カウンタＣＮＴ１を用いるのでなくアナログ積分器を利用したタイマ回路ＴＭＣによってスイッチング時間の間キャパシタを定電流によりチャージアップさせ、上記スイッチング時間に対応した電圧信号を形成する。この電圧をアナログ−デジタル変換回路ＡＤＣによりデジタル信号に変換して、上記スイッチ時間の測定値Ｔｒａｎｃｎｔを形成する。以下は、前記図２の実施例と同様である。この方法は、高速クロックで動作するロジック回路がない場合に有効である。

デッドタイム（ＤＬ１, ＤＬ２）の生成方法としてパワーＭＯＳＦＥＴのゲート，ソース間電圧Ｖgsをモニタする方法に代え、スピンドル出力のスイッチング時間ｔsrを元に生成する。これはスイッチング時間と遅延時間は共にパワーＭＯＳの寄生容量、電源電圧及びプリドライバの基準電流により決定されることから遅延時間＝ｋ×スイッチング時間で表現できることを利用している。この方法を用いるとコンパレータやカウンタを削減できる点で回路規模を小さくできるが、遅延時間そのもので無い点でデッドタイムにある程度のマージンが必要となる。本実施例では３相のスイッチング特性に対し、１つの制御値ＳＰＮＳＲを用いているが、ＤＡＣを３相分用意することで３相独立に制御する構成としても良い。この場合、相間のばらつきに対しても対応することが可能になる。

以上の実施例では、ＰＷＭ動作をしている出力電圧の遷移時間をカウンタで測定し、目標値に一致するようにスピンドルプリドライバの基準電流を変更することにより、パワーＭＯＳの製造ばらつき、基準電流やカレントミラーのばらつき、温度特性、電源電圧依存性の影響を受けずに常に目標どおりのスイッチング時間を得ることが可能になる。このため、パワーＭＯＳＦＥＴの変更があっても同様に、目標どおりのスイッチング時間を得ることが可能になる。ホットキャリア等による素子の経時変化の大きい安価なＣＭＯＳプロセス（参考資料: 柳井久義、永田穣著改訂集積回路工学(2) コロナ社 p.230,231）でも目標どおりのスイッチング時間を得ることができるモータ駆動回路を実現可能となる。

目標値をマイコンから設定できるようにしているため、実際のシステムに搭載した状態でのノイズの観測結果等に対応したスイッチング時間の変更が可能となる。またパワーＭＯＳＦＥＴのゲート，ソース間電圧ＶgsからパワーＭＯＳＦＥＴのオン／オフを判定した信号とパワーＭＯＳＦＥＴのオン／オフを制御する信号からパワーＭＯＳＦＥＴの同時オンを避けるためのデッドタイムを生成することでパワーＭＯＳＦＥＴの製造ばらつき、基準電流やカレントミラーのばらつき、温度特性、電源電圧依存性、経時変化の影響を受けず最適なデッドタイムを得ることが可能になる。そして、パワーＭＯＳＦＥＴの変更があっても同様に最適なデッドタイムを得ることが可能になる。つまり、パワーＭＯＳＦＥＴを上記プリドライバ部とは別の半導体集積回路装置又は単体のパワーＭＯＳＦＥＴを用いた場合に好適となる。

前記実施例のフィードバック制御により一定のスイッチング時間ｔsrを得られるため、ＨＤＤのエラーレートを劣化させないスイッチング時間でかつスイッチングロスの最小化を実現でき、電力損失を最小とすることが可能となる。パワーＭＯＳＦＥＴの遅延時間を測定することにより最適なデッドタイムが得られるため、パワーＭＯＳＦＥＴの同時オンを避け、かつ電力損失を最小にすることが可能となる。そして、スイッチング特性を一定にできる点でＰＷＭ変調における歪の影響を受けやすい正弦波電流駆動においてトルクリップル等の特性ばらつきを低減することが可能になる。

図７には、この発明に係るモータ駆動装置の出力段の一実施例の基本的回路図が示されている。同図には、代表として２相分のハーフブリッジ回路とパワーＭＯＳＦＥＴ動作状態による駆動電流経路も矢印により合わせて示されている。出力段の構成をＵ，Ｗの２相分で考えると同図のようなハーフブリッジ（Ｈブリッジ）型の回路構成となる。パワーＭＯＳＦＥＴＭ１，Ｍ２，Ｍ５，Ｍ６はそれぞれの制御信号ＵＰ，ＵＮ，ＷＰ，ＷＮによりゲート容量Ｃgd，Ｃgsが充電されるか放電されるかでオン／オフの制御が行われる。パワーＭＯＳＦＥＴはすべてＮチャネルＭＯＳＦＥＴのためゲート，ソース間電圧がしきい値電圧以上の正でオン、しきい値電圧未満でオフとなる。したがって上側パワーＭＯＳＦＥＴＭ１，Ｍ５への制御回路は電源ＶＭＶＣＭを昇圧した電源ＶＢＳＴで動作させる必要がある。

例えば、モータの駆動電流は電源ＶＭＶＣＭからパワーＭＯＳＦＥＴＭ５モータを通じてパワーＭＯＳＦＥＴＭ２に流れる状態、すなわちＷ相が電流ソース、Ｕ相が電流シンクの状態を考える。ＰＷＭ動作によりパワーＭＯＳＦＥＴＭ５，Ｍ２がオンの場合には駆動電流は電源→Ｍ５→モータ→Ｍ２→Ｒnfと流れる。この時Ｗ相の出力電圧はＶＭＶＣＭ−Ｒon×Ｉspn となる。ここでＲonはＭＯＳＦＥＴＭ１，Ｍ２，Ｍ５，Ｍ６のオン抵抗を示す。

一方、ＰＷＭ動作によりパワーＭＯＳＦＥＴＭ５がオフになるとモータを流れる電流がコイルの時定数により維持されるため、駆動電流はＭ６→モータ→Ｍ２→Ｍ６と回生する回生電流が流れる。この時Ｗ相の出力電圧は−Ｒon×Ｉspnとなる。ここで出力電圧が遷移する状態を考えると、駆動電流がソースの場合にはパワーＭＯＳＦＥＴＭ５が飽和状態で動作することで出力電圧が遷移する。したがって出力の遷移期間中のパワーＭＯＳＦＥＴのゲート，ソース間電圧Ｖgsは、電流ソースの場合には上側がＶgs＞Ｖthで、下側がＶgs＝０Ｖとなる。

次にモータの駆動電流が電源ＶpsからパワーＭＯＳＦＥＴＭ１、モータを通じてパワーＭＯＳＦＥＴＭ６に流れる状態、すなわちＷ相が電流シンク、Ｕ相が電流ソースの状態を考える。ＰＷＭ動作によりパワーＭＯＳＦＥＴＭ１，Ｍ６がオンの場合には駆動電流は電源→Ｍ１→モータ→Ｍ６→Ｒnfと流れる。この時Ｗ相の出力電圧はＲon×Ｉspn となる。

一方、ＰＷＭ動作によりパワーＭＯＳＦＥＴＭ６がオフになるとモータを流れる電流がコイルの時定数により維持されるため、駆動電流はＭ１→モータ→Ｍ５→Ｍ１と回生する。この時Ｗ相の出力電圧はＶＭＶＣＭ＋Ｒon×Ｉspnとなる。ここで出力電圧が遷移する状態を考えると、駆動電流がシンクの場合にはパワーＭＯＳＦＥＴＭ６が飽和状態で動作することで出力電圧が遷移する。したがって出力の遷移期間中のパワーＭＯＳＦＥＴのゲート，ソース間電圧Ｖgsは、電流シンクの場合には上側がＶgs＝０Ｖで、下側がＶgs＞Ｖthとなる。以上の動作から、１つの相に対し電流がソースかシンクかによって出力遷移期間中のＶgsが異なるため、電流のゼロクロス検出が可能になる。

図８には、この発明に係る１８０ deg通電による電流ゼロクロス検出を説明するための動作波形図が示されている。同図においては、Ｗ相の駆動電流１（Ｗ）がソースからシンクに切り替わる状態が代表として例示的に示されている。ＰＷＭ信号ＷＰ，ＷＮは上側パワＭＯＳＦＥＴ（Ｍ５）がオンのデューティが徐々に小さくなっていき、これにより駆動電流がソースからシンクへと切り替わる。駆動電流Ｉ（Ｗ）がソースの場合には上側パワーＭＯＳＦＥＴ（Ｍ５）がオフになると出力電圧が負電位となり下側（Ｍ６）を回生し、駆動電流Ｉ（Ｗ）がシンクの場合には下側パワーＭＯＳＦＥＴ（Ｍ６）がオフになると出力電圧が電源より高くなり上側を回生する。出力電圧の遷移期間に着目すると、電流ソースの場合の下側パワーＭＯＳＦＥＴ（Ｍ６）のゲート，ソース間電圧Ｖgsは０Ｖであり、電流シンクの場合の下側パワーＭＯＳＦＥＴ（Ｍ６）のゲート，ソース間電圧Ｖgsはしきい値電圧Ｖthより高くなる。この実施例のスピンドル部システムでは、信号ＶＴＲＡＮでサンプリングされる下側ＭＯＳＦＥＴのＶgsを用いて電流ゼロクロスの検出を行うことができる。電流ゼロクロスの検出結果に基づいて、モータの回転位相を検出する位相検出部を構成することができる。

図１０には、この発明に係るモータ駆動装置の他の一実施例のブロック図が示されている。この実施例は、前記図１の実施例の変形例であり、電流極性検出部が追加される。この電流極性検出部に対応して、ＰＷＭ信号生成部においても、信号ＰＷＭＣＬＫＤ１、２及びＲＣＴＣＬＫＤ１，２のような２組の信号が形成され、それを受ける出力制御＆ＰＷＭ変調部でも信号入力端子Ｎ１，Ｎ２及びＸＰ１とＸＰ２のように変更される。モータ駆動装置において、出力電流がシンクかソースかの電流極性に応じて上下のどちらかの出力ＭＯＳＦＥＴの駆動信号にデッドタイムを与えるかを適切に選ばないとＰＷＭ駆動波形に歪みを生じることが本願発明者の更なる研究によって明らかとされた。本願発明では、３相モータのような多相モータ場合には電流極性の切り替え付近でデッドタイムを与える方向が不適切になると、ゼロクロス歪みを生じてトルクリップルが増加するという新たな問題を解決するための構成及び手段を開示する。

上記電流極性検出部では、各出力電圧Ｕ、Ｖ，Ｗの出力電圧がそれぞれ遷移する期間ＶＴＲＡＮ時に、それぞれの出力相の下側ＭＯＳＦＥＴＭ２、Ｍ４、Ｍ６のゲート，ソース間電圧Ｖgsを選択的に検出し、同検出値によって電流極性を判断する。電流極性検出部には、ＰＷＭのハイレベルのエッジかロウレベルのエッジの検出かを見分けるための極性選択信号Ａ／ＸＢも入力される。同信号Ａ／ＸＢは、電流制御部で生成され、ＰＷＭ信号ＰＷＭＣＬＫと共に生成される。

前記図９において、上下パワーＭＯＳＦＥＴＭ１とＭ２のオン／オフは、駆動信号ＸＵＰ，ＵＮ信号で制御され、駆動信号ＸＵＰ，ＵＮがロウレベルの時に上側パワーＭＯＳＦＥＴＭ１がオン、駆動信号ＵＮがハイレベルの時に下側パワーＭＯＳＦＥＴＭ２がオンとなる。上記駆動信号ＸＵＰ，ＵＮ信号は上下パワーＭＯＳＦＥＴＭ１、Ｍ２の同時オンを避けるため、デッドタイムが設けられている。コイル電流Ｉu がソース状態（同図の矢印で示した方向）のときは上側駆動信号ＸＵＰが制御信号となり、ＰＷＭデューティを決定する。下側駆動信号ＵＮは上側パワーＭＯＳＦＥＴＭ１がオフの際の回生電流によるロスを抑えるための回生信号となる。コイル電流Ｉu がシンク状態（同図の矢印とは逆方向）のときは下側駆動信号ＵＮが制御信号となり、ＰＷＭデューティを決定する。上側駆動信号ＸＵＰは下側パワーＭＯＳＦＥＴＭ２がオフの際の回生電流によるロスを抑えるための回生信号となる。

図１１には、図９の回路において、ソース状態とシンク状態のコイル電流Ｉu の極性と制御側、回生側の関係が反転した場合を説明するための波形図が示されている。同図（Ａ）は、駆動信号としては上側を制御側として入力している状態で電流がシンクの時（Ｉu<０）の波形図が示されており、この状態では同図（ ）内に示されるように下側が制御側、上側が回生側として動作してしまうため、パルスデューティはデッドタイム期間の合計ｔsr＋２×tdis分増加する。このため駆動電流で考えるとデッドタイム期間の合計分に相当する分だけ電流が大きくなってしまう。ここで、時間ｔsrは、前記スイッチング時間である。

同図（Ｂ）は、駆動信号としては下側を制御側として入力している状態で電流がソースの時（Ｉu>０）の波形図が示されており、前記（Ａ）とは逆に、この状態では同図（ ）内に示されるように上側が制御側、下側が回生側として動作してしまうため、パルスデューティはデッドタイム期間の合計ｔsr＋２×tdis分減少する。このため駆動電流で考えるとデッドタイム期間の合計分に相当する分だけ電流が小さくなってしまう。

このように、電流シンク時又は電流ソース時かに応じて上下どちらの出力ＭＯＳＦＥＴに対して駆動信号を与えるのか、回生信号を与えるのかを適切に選ばないと、ＰＷＭ駆動波形にデッドタイム分だけ誤差が発生して所望のＰＷＭデューティが得られなくなり、駆動電流のゼロクロス歪みとなりトルクリップルを増大させるものとなる。このような問題を解決するためには、図１０の実施例に示したような電流極性検出部が必要となるものである。

図１０において、ＰＷＭ信号生成部及び出力制御＆ＰＷＭ変調部では、予め電流ソース用（Ｇr.I ）と電流シンク用（Ｇr.II）の２組のタイミング信号ＰＷＭＣＬＫＤ１，２及びＲＣＴＣＬＫＤ１，２（ＸＰ１，２、Ｎ１，Ｎ２）を用意する。つまり、ＰＷＭ信号生成部で形成されたタイミング信号ＲＣＴＣＬＫＤ１、ＰＷＭＣＬＫＤ１、ＲＣＴＣＬＫＤ２、ＰＷＭＣＬＫＤ２は、出力制御＆ＰＷＭ変調部の信号Ｎ１、ＸＰ１、ＸＰ２、Ｎ２として伝えられる。

図１２には、図１０のモータ駆動装置の動作の一例を説明するためのタイミング図が示されている。同図において、実線で示したソース用（Ｇr.I ）タイミング信号は、ＸＰ１が制御信号とされ、タイミング信号Ｎ１が回生信号とされる。つまり、上側の出力ＭＯＳＦＥＴＭ１がＰＷＭデューティに対応してオン／オフ制御され、タイミング信号Ｎ１側にデッドタイムが割り当てられて生成され、これに対応して下側の出力ＭＯＳＦＥＴＭ２のオン／オフが制御されるようになる。点線で示したシンク用（Ｇr.II）タイミング信号は、ＸＰ２が回生信号とされ、タイミング信号Ｎ２が制御信号とされる。つまり、下側の出力ＭＯＳＦＥＴＭ２がＰＷＭデューティに対応してオン／オフ制御され、タイミング信号ＸＰ２側にデッドタイムが割り当てられて生成され、これに対応して上側の出力ＭＯＳＦＥＴＭ１のオン／オフが制御されるようになる。

ＰＷＭ信号生成部においては、電流制御部により得られたＰＷＭ信号ＰＷＭＣＬＫから、スイッチング特性調整ロジックで得られた適切なデッドタイム（ＤＣＮＴＯＮ、ＤＣＮＴＯＦＦ）を設けた電流ソース時用の駆動信号ペアＰＷＭＣＬＫＤ１とＲＣＳＣＬＫＤ１からなるＧr.I ペア（ＸＰ１とＮ１）および電流シンク時用のＰＷＭＣＬＫＤ２とＲＣＳＣＬＫＤ２からなるＧr.IIペア（ＸＰ２とＮ２）を生成する。出力制御＆ＰＷＭ変調部には、駆動信号ペアＧr.I （ＸＰ１とＮ１）と駆動信号ペアＧr.II（ＸＰ２とＮ２）が入力され、電流極性検出部の定結果ＡＰおよびＢＰの結果に基づき、同ペア信号はＰＷＭ駆動のデューティ誤差を生じない方のペアが選択される。

ここで上記電流極性検出部では、電流の極性判定が駆動電圧の遷移期間ＶＴＲＡＮ時において行なわれる。したがって電流極性が変化し、同図に点線で示した本来のduty（デューティ）信号に誤差を生じた後、信号ＢＰのロウレベルへの変化に応じて、ソース用（Ｇr.）からシンク用（Ｇr.II）に切り替えられる。また次のＰＷＭ周期においても点線で示したようにシンク動作に対応した誤差を生じない適切なＰＷＭ制御信号と回生信号の組（Ｇr.II）が選択される。これにより、電流極性切り替わり時の誤差を最小回数に抑えることができる。

ＰＷＭ駆動した際の駆動電流はＰＷＭの駆動信号に併せて増加減するため、電流のゼロクロス（切り替え点）付近では、ＰＷＭ周期で駆動電流がシンク、ソースを繰り返す。つまり、駆動電流の増減が極めて緩やかであるときには、前記説明したように一度誤差を生じた後に駆動信号の組が切り替わり補正されるため、ゼロクロス付近では最悪の場合には常に誤差を生じる駆動信号の組が選択されつづける可能性がある。そこで、３相モ−タの正弦波駆動においては、駆動電流のゼロクロス付近では単調減少、単調増加となることを利用し、駆動電流の極性判定が切り替わり、駆動信号の組が誤差を生じない適切な組に切り替わった後は、ラッチにより保持しておいて予め定められた―定回数のＰＷＭ周期の間この駆動信号の組を維持することにより上記のような問題を解決することができる。

駆動信号の組（Ｇr.I ）と（Ｇr.II）の切り替え方法は、上記図１２の動作波形図では駆動電圧がハイレベルからロウレベルに変化するエッジでの電流極性判定、ロウレベルからハイレベルに変化するエッジでの電流極性判定において、先に駆動電流の切り替えが来るエッジでの電流極性判定に基づき駆動信号の組を切り替える単エッジ判定型とされる。上記単エッジ判定型は、比較的急峻な電流極性の切り替わりの場合は、誤差を生じるエッジが１回で済み有利である。

図１３には、図１０のモータ駆動装置の動作の他の一例を説明するためのタイミング図が示されている。同図においても前記同様に、実線で示したソース用（Ｇr.I ）タイミング信号は、ＸＰ１が制御信号とされ、タイミング信号Ｎ１が回生信号とされる。この実施例の駆動信号の組（Ｇr.I ）と（Ｇr.II）の切り替え方法は、上記図１２とは異なり、駆動電圧がハイレベルからロウレベルに変化するエッジでの電流極性判定、ロウレベルからハイレベルに変化するエッジでの電流極性判定の両エッジの判定に基づき駆動信号の組をそれぞれ切り替えるようにする。この実施例のような両エッジ判定型では、駆動信号を立上り側と立下り側とでＡ／ＸＢ信号で前半と後半の二つに分けて駆動信号の組の切り替えをそれぞれ独立して行っている。

すなわち、信号ＢＰのロウレベルへの変化により駆動信号の立下り側を（Ｇr.I ）から（Ｇr.II）に一端切り替え、信号ＡＰがまだハイレベルなので駆動信号の立上り側では（Ｇr.II）から（Ｇr.I ）に戻し、再度信号ＢＰのロウレベルにより（Ｇr.I ）から（Ｇr.II）に変化させるものである。この後は、信号ＡＰがロウレベルにされるので図示しないけれども（Ｇr.II）が選ばれたままとなる。なお、本実施例においても一度誤差を生じた後に駆動信号の組が切り替わり補正されるため、駆動信号の組が誤差を生じない適切な組に切り替わった後は、ラッチにより保持しておいて予め定められた―定回数のＰＷＭ周期の間この駆動信号の組を維持する。

図１３の実施例では、ＰＷＭの両エッジで独立に判定できるため、電流ソース用の信号と電流シンク用の組の駆動がＰＷＭエッジ毎（半周期毎）に繰り返される比較的緩やかな電流極性の切り替わりの場合に、誤差回数を最小に出来る。図１２の単エッジ判定型又は図１３の両エッジ検出型のどちらかの方式を選択するかは、対象となるモータによって適切に選択すればよい。

図１４には、前記図１０の電流極性検出部の動作の一例を説明するためのタイミング図が示されている。同図においては、Ｕ相が代表として例示的に示されている。他のＶ相、Ｗ相についても同様である。同図の上側駆動信号ＸＵＰおよび下側駆動信号ＵＮの出力レベルと駆動電流Ｉu の極性によって駆動電圧Ｕが決定されるが、そのときの下側アーム駆動用パワーＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsは同図中央のようになる。ＭＯＳＦＥＴＭ２のオン状態とオフ状態のどちらかを判定する信号ＶＧＳＯＮは、ＭＯＳＦＥＴＭ２のゲート，ソース間電圧Ｖgsをコンパレータで判定し生成する。ここで、駆動電流Ｉu がソース状態にあるときＶＧＳＯＮ＝ロウレベルになり、電流がＩu がシンク状態ならＶＧＳＯＮ＝ハイレベルとなる。また、コンパレータ閾値Ｖthg はパワーＭＯＳＦＥＴＭ２の閾値Ｖthよりも少し低く設定する。

駆動電圧Ｕが遷移する期間に対応したタイミング信号ＶＴＲＡＮは適切な閾値を持つウィンドウコンパレータで生成される。Ａ側極性判定信号ＡＰおよびＢ側極性判定信号ＢＰの出力は、上記タイミング信号ＶＴＲＡＮの立ち上がりエッジのタイミングでトリガし、同タイミングにおけるＶＧＳＯＮのレベルの反転信号として与えられる。但し、エッジ選択信号Ａ／ＸＢ＝ハイレベルのときはＡＰ出力のみ、Ａ／ＸＢ＝ロウレベルのときはＢＰ出力のみ変化する。Ａ側極性判定信号およびＢ側極性判定信号はともに、ハイレベルが駆動電流Ｉu のソース状態を示し、ロウレベルが駆動電流Ｉu のシンク状態を示している。

図１５には、図１０に示したモータ駆動装置による代表的な信号のシミュレーション波形図が示されている。同図に示すように駆動電流Ｉu において、ゼロクロス歪みが消滅し、それに対応してトルクの変動も小さくなっている。図１６には、本願発明との対比のために示されたシミュレーション波形図であり、前記図１１のように３相モータにおいて電流極性の切り替え付近でデッドタイムを与える方向が不適切のときには、ゼロクロス歪みを生じてモータトルクにリップルが増加する例として示されている。

図１７には、この発明に係るモータ駆動装置の更に他の一実施例のブロック図が示されている。この実施例は、前記図１０の実施例の変形例であり、スイッチング特性調整部が省略される。この実施例では、デッドタイムは、固定値からなる信号ＤＣＮＴＯＮ、ＤＣＮＴＯＦＦ及びＳＰＮＳＲが与えられる。つまり、素子の特性バラツキを考慮した一定のマージンを持ってデッドタイムが設定される。かかるデッドタイムのもとでも、駆動電流Ｉu にゼロクロス歪みが消滅し、それに対応してトルクの変動も小さくすることができるものである。

図１０及び図１７の実施例では、各相のモータコイルに流れる電流極性を判定した結果で制御側と回生側の信号を駆動回路に与えるので、常にＰＷＭの制御信号と同一デューティのＰＷＭデューティで持って、モータコイルを駆動できるから高精度なＰＷＭ駆動が可能となる。ＤＣブラシレスモータを正弦波電流で駆動する場合は、各相コイル電流をゼロクロス歪みの生じ難い正弦波駆動が実現できるため、トルクリップルが低減され、より低騒音のモータ駆動が可能となるという効果が得られる。このようなモータトルクのリップルの低減によりモータで発生する振動が低下し、それにより駆動される磁気ディスク等からの読み出しマージンを大きくすることができる。このＰＷＭ駆動方法は、電流のゼロクロス付近の精度が重要となるＶＣＭドライバにおいても有効である。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、スイッチング時間を測定する手段や、パワーＭＯＳＦＥＴのオン／オフ状態を判定する手段は、前記実施例の他の手段により構成してもよい。また制御信号や回生信号は電流制御部で生成するＰＷＭＣＬＫから２通り生成してから選択するのでなく、電流制御部で電流の極性結果を用いて直接生成しても構わない。これはＰＷＭのオン時間を電流極性により切り替えれば容易に実現可能である。この発明は、モータ駆動装置及びモータ駆動用集積回路として広く利用できる。

この発明に係るモータ駆動装置の一実施例を示すブロック図である。 図１のモータ駆動装置のスピンドル出力プリドライバ部と出力段及びモータとスイッチング特性調整部の一実施例を示すブロック図である。 図１のスピンドル出力プリドライバ部と出力段の一実施例を示す回路図である。 この発明に係るモータ駆動装置の動作の一例を示す波形図である。 この発明に係るモータ駆動装置が適用されたハードディスクドライブ装置の一実施例を示す機構図である。 図１のモータ駆動装置のスピンドル出力プリドライバ部と出力段及びモータとスイッチング特性調整部の他の一実施例を示すブロック図である。 この発明に係るモータ駆動装置の出力段の一動作例を示す回路図である。 図７のモータ駆動装置の動作を説明するための動作波形図である。 この発明に先立って検討されたスピンドルモータの駆動回路の出力段回路図である。 この発明に係るモータ駆動装置の他の一実施例を示すブロック図である。 図９の回路において、コイル電流極性と制御側／回生側の関係が不適切の場合を説明するための波形図である。 図１０のモータ駆動装置の動作の一例を説明するためのタイミング図である。 図１０のモータ駆動装置の動作の他の一例を説明するためのタイミング図である。 図１０の電流極性検出部の動作の一例を説明するためのタイミング図である。 図１０に示したモータ駆動装置の代表的な信号のシミュレーション波形図である。 図１１に対応したシミュレーション波形図である。 この発明に係るモータ駆動装置の更に他の一実施例を示すブロック図である。

符号の説明

ＩＣ…半導体集積回路装置、Ｍ１〜Ｍ６…パワーＭＯＳＦＥＴ、ＬＵ，ＬＶ，ＬＷ…モータコイル、ＡＤＣ…アナログ−デジタル変換回路、Ａ１〜Ａ３…コンパレータ、Ｒnf…シャント抵抗、Ｇ１〜Ｇ３…ゲート回路、ＣＮＴ１，ＣＮＴ２…カウンタ、ＲＥＧ１〜ＲＥＧ３…レジスタ、ＤＡＣ…デジタル−アナログ変換回路、ＴＭＣ…タイマ回路、Ｒ１〜Ｒ６…抵抗、ＳＷ１〜ＳＷ６…スイッチ、Ｍ１１〜Ｍ４６…ＭＯＳＦＥＴ、ＩＮＶ１〜ＩＮＶ４…インバータ回路。

Claims (24)

1. 上側と下側パワーＭＯＳＦＥＴとスピンドル出力プリドライバ部からなり多相ＤＣモータを駆動する出力段と、
   上記多相ＤＣモータに流される電流を検出する為の電流検出部と、
   電流指示信号と上記電流検出部の検出電流とが一致するように所望のＰＷＭ信号を出力する電流制御部と、
   上記ＰＷＭ信号に対して、上記多相ＤＣモータにそれぞれの相の電圧を与える為の上記上側と下側のパワーＭＯＳＦＥＴが同時にオンするのを避けるためのデッドタイムを与えた回生信号を生成するＰＷＭ信号生成部と、
   上記多相ＤＣモータの回転位相を検出するための位相検出部と、
   上記位相検出部の検出結果から通電タイミング信号を生成する通電タイミング制御部と、
   上記通電タイミング信号と上記ＰＷＭ信号生成部の出力信号から多相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成する出力制御＆ＰＷＭ変調部と、
   上記出力段が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部とを備えてなることを特徴とするモータ駆動装置。
2. 請求項１において、
   上記電流検出部の検出電流をデジタル値に変換するＡＤＣと、
   上記電流指示信号及びスイッチング時間を含むパラメータを設定するためのパラメータ設定レジスタを有するシリアルポートとを更に備えてなることを特徴とするモータ駆動装置。
3. 請求項２において、
   上記スイッチング特性調整部は、上記スピンドル出力プリドライバ部がパワーＭＯＳＦＥＴのゲートに伝えられる駆動信号を形成する電流源が上記フィードバック制御により可変電流源とされることにより、スピンドル出力が遷移している時間を上記指定されたスイッチング時間に一致させることを特徴とするモータ駆動装置。
4. 請求項３において、
   上記スイッチング特性調整部は、上記スピンドル出力が遷移している時間を計数するカウンタの計数値と、指定されたスイッチング時間が入力されたレジスタの入力値とを比較し、かかる比較結果により上記可変電流源の電流値を制御することを特徴とするモータ駆動装置。
5. 請求項４において、
   上記スピンドル出力が遷移している時間は、パワーＭＯＳＦＥＴのゲート電圧が特定の電圧範囲にある時間とされることを特徴とするモータ駆動装置。
6. 請求項３において、
   上記スイッチング特性調整部は、上記スピンドル出力が遷移している時間を積分回路により形成された電圧として形成することを特徴とするモータ駆動装置。
7. 上側と下側パワーＭＯＳＦＥＴとスピンドル出力プリドライバ部からなり多相ＤＣモータを駆動する出力段と、
   上記多相ＤＣモータに流される電流を検出する為の電流検出部と、
   電流指示信号と上記直流検出部の検出電流とが一致するように所望のＰＷＭ信号を出力する電流制御部と、
   上記ＰＷＭ信号に対して、上記ＤＣ多相モータにそれぞれの相の電圧を与える為の上記上側と下側のパワーＭＯＳＦＥＴが同時にオンするのを避けるためのデッドタイムを与えた回生信号を生成するＰＷＭ信号生成部と、
   上記多相ＤＣモータの回転位相を検出するための位相検出部と、
   上記位相検出部検出結果から通電タイミング信号を生成する通電タイミング制御部と、 上記通電タイミング信号と上記ＰＷＭ信号生成部の出力信号から３相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成する出力制御＆ＰＷＭ変調部と、
   上記上側と下側からなる一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのゲート，ソース間電圧からオン／オフを判定した信号とかかるパワーＭＯＳＦＥＴのオン／オフを制御する信号とから、次のＰＷＭ周期での上記一対のパワーＭＯＳＦＥＴの同時オンを避けるための他方のパワーＭＯＳＦＥＴのオン／オフ制御のための上記デッドタイムを生成するスイッチング特性調整部を備えてなることを特徴とするモータ駆動装置。
8. 請求項７において、
   上記スピンドル出力が遷移している時間が第１カウンタで計数されて第１計数値が形成され、上記一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのオフを指示する信号からそのゲート，ソース間電圧によりオフと判定された信号が出力されるまでの時間が第２カウンタで計数されて第２計数値が形成され、上記第１計数値と第２計数値とから他方のＭＯＳＦＥＴのオン／オフの遷移時間を推定し、上記デッドタイムを生成することを特徴とするモータ駆動装置。
9. 請求項７において、
   上記一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのゲート，ソース間電圧からオン／オフの遷移時間が第１カウンタで計数されて第１計数値が形成され、上記一方のパワーＭＯＳＦＥＴのオフを指示する信号からそのゲート，ソース間電圧によりオフと判定された信号が出力されるまでの時間が第２カウンタで計数されて第２計数値が形成され、上記第１計数値と第２計数値とから他方のＭＯＳＦＥＴのオン／オフの遷移時間を推定し、上記デッドタイムを生成することを特徴とするモータ駆動装置。
10. 請求項７において、
    上記スイッチング特性調整部は、更に上記第１計数値と指定されたスイッチング時間とが一致するようなフィードバック制御部を含み、
    上記スピンドル出力プリドライバ部がパワーＭＯＳＦＥＴのゲートに伝えられる駆動信号を形成する電流源が上記フィードバック制御部により制御される可変電流源とされることにより、スピンドル出力が遷移している時間を上記指定されたスイッチング時間に一致させることを特徴とするモータ駆動装置。
11. 請求項１０において、
    上記スイッチング特性調整部は、上記第１計数値と指定されたスイッチング時間が入力されたレジスタの入力値とを比較し、かかる比較結果により上記可変電流源の電流値を制御することを特徴とするモータ駆動装置。
12. 請求項１又は７において、
    上記出力段のスピンドル出力プリドライバ部及び上記スイッチング特性調整部が１つの半導体集積回路装置で構成されてなることを特徴とするモータ駆動装置。
13. 請求項１２において、
    上記出力段のパワーＭＯＳＦＥＴは、上記スイッチング特性調整部を含む半導体集積回路装置とは別の半導体集積回路装置又は単体素子で構成されてなることを特徴とするモータ駆動装置。
14. 多相ＤＣモータを駆動する上側と下側パワーＭＯＳＦＥＴの動作制御を行う出力プリドライバ部と、
    上記出力プリドライバ部に駆動される上記上側と下側のパワーＭＯＳＦＥＴの出力が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部とを備え、
    所望の回転速度となるような電流指令にモータ電流が一致するように形成されたＰＷＭ信号から多相のパワーＭＯＳＦＥＴのオン／オフを制御する信号が形成されて上記出力プリドライバ部に伝えられることを特徴とするモータ駆動用半導体集積回路装置。
15. 請求項１４において、
    上記上側と下側からなる一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのゲート，ソース間電圧からオン／オフを判定した信号とかかるパワーＭＯＳＦＥＴのオン／オフを制御する信号とから、次のＰＷＭ周期での上記一対のパワーＭＯＳＦＥＴの同時オンを避けるための他方のパワーＭＯＳＦＥＴのオン／オフ制御のための上記デッドタイムを生成するスイッチング特性調整部を備えてなることを特徴とするモータ駆動用半導体集積回路装置。
16. 請求項１４において、
    上記ＰＷＭ信号に対してデッドタイムを与えた回生信号と、多相ＤＣモータの回転位相の検出結果から形成された通電タイミング信号とから多相のパワーＭＯＳＦＥＴのオン／オフを制御する上記信号が形成されてなることを特徴とするモータ駆動用半導体集積回路装置。
17. 請求項１４において、
    上記スイッチング時間のパラメータを設定するためのパラメータ設定レジスタを有するシリアルポートとを更に備えてなることを特徴とするモータ駆動用半導体集積回路装置。
18. 上側と下側パワーＭＯＳＦＥＴを含んだ多相ＤＣモータを駆動する出力段と、
    上記多相ＤＣモータに流される電流を検出する為の電流検出部と、
    電流指示信号と上記電流検出部の検出電流とが一致するように所望のＰＷＭ信号を出力する電流制御部と、
    上記ＰＷＭ信号に対して、上記多相ＤＣモータにそれぞれの相の電圧を与える為の上記上側と下側のパワーＭＯＳＦＥＴが同時にオンするのを避けるためのデッドタイムを与えた回生信号を生成するＰＷＭ信号生成部と、
    上記多相ＤＣモータの回転位相を検出するための位相検出部と、
    上記位相検出部の検出結果から通電タイミング信号を生成する通電タイミング制御部と、
    上記通電タイミング信号と上記ＰＷＭ信号生成部の出力信号から多相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成する出力制御＆ＰＷＭ変調部と、
    上記出力段からモータコイルに流れる電流の向きがソースかシンクのいずれかを検出する電流極性検出部とを備え、
    上記出力制御＆ＰＷＭ変調部は、上記出力段を構成する上記上側と下側のパワーＭＯＳＦＥＴのうち上記電流極性検出部の検出信号に対応して回生側とされるパワーＭＯＳＦＥＴの駆動信号にデッドタイム分を割り当ててなることを特徴とするモータ駆動装置。
19. 上側と下側パワーＭＯＳＦＥＴとスピンドル出力プリドライバ部からなり多相ＤＣモータを駆動する出力段と、
    上記多相ＤＣモータに流される電流を検出する為の電流検出部と、
    電流指示信号と上記電流検出部の検出電流とが一致するように所望のＰＷＭ信号を出力する電流制御部と、
    上記ＰＷＭ信号に対して、上記多相ＤＣモータにそれぞれの相の電圧を与える為の上記上側と下側のパワーＭＯＳＦＥＴが同時にオンするのを避けるためのデッドタイムを与えた回生信号を生成するＰＷＭ信号生成部と、
    上記多相ＤＣモータの回転位相を検出するための位相検出部と、
    上記位相検出部の検出結果から通電タイミング信号を生成する通電タイミング制御部と、
    上記通電タイミング信号と上記ＰＷＭ信号生成部の出力信号から多相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成する出力制御＆ＰＷＭ変調部と、
    上記出力段が遷移している時間を測定し、かかる測定時間と指定されたスイッチング時間とが一致するようなフィードバック制御を行うスイッチング特性調整部と、
    上記出力段からモータコイルに流れる電流の向きがソースかシンクのいずれかを検出する電流極性検出部とを備え、
    上記出力制御＆ＰＷＭ変調部は、上記出力段を構成する上記上側と下側のパワーＭＯＳＦＥＴのうち上記電流極性検出部の検出信号に対応して回生側とされるパワーＭＯＳＦＥＴの駆動信号にデッドタイム分を割り当ててなることを特徴とするモータ駆動装置。
20. 上側と下側パワーＭＯＳＦＥＴとスピンドル出力プリドライバ部からなり多相ＤＣモータを駆動する出力段と、
    上記多相ＤＣモータに流される電流を検出する為の電流検出部と、
    電流指示信号と上記直流検出部の検出電流とが一致するように所望のＰＷＭ信号を出力する電流制御部と、
    上記ＰＷＭ信号に対して、上記ＤＣ多相モータにそれぞれの相の電圧を与える為の上記上側と下側のパワーＭＯＳＦＥＴが同時にオンするのを避けるためのデッドタイムを与えた回生信号を生成するＰＷＭ信号生成部と、
    上記多相ＤＣモータの回転位相を検出するための位相検出部と、
    上記位相検出部の検出結果から通電タイミング信号を生成する通電タイミング制御部と、 上記通電タイミング信号と上記ＰＷＭ信号生成部の出力信号から多相のパワーＭＯＳＦＥＴのオン／オフを制御する信号を生成する出力制御＆ＰＷＭ変調部と、
    上記上側と下側からなる一対のパワーＭＯＳＦＥＴのうち一方のパワーＭＯＳＦＥＴのゲート，ソース間電圧からオン／オフを判定した信号とかかるパワーＭＯＳＦＥＴのオン／オフを制御する信号とから、次のＰＷＭ周期での上記一対のパワーＭＯＳＦＥＴの同時オンを避けるための他方のパワーＭＯＳＦＥＴのオン／オフ制御のための上記デッドタイムを生成するスイッチング特性調整部と、
    上記出力段からモータコイルに流れる電流の向きがソースかシンクのいずれかを検出する電流極性検出部とを備え、
    上記出力制御＆ＰＷＭ変調部は、出力段を構成する上側と下側のパワーＭＯＳＦＥＴのうち上記電流極性検出部の検出信号に対応して回生側とされるパワーＭＯＳＦＥＴの駆動信号にデッドタイム分を割り当ててなることを特徴とするモータ駆動装置。
21. 請求項１８において、
    上記ＰＷＭ信号生成部は、出力段からモータコイルに流れる電流の向きがソースのときとシンクのときに対応した２通りのタイミング信号を生成して上記出力制御＆ＰＷＭ変調部に伝え、
    上記出力制御＆ＰＷＭ変調部は、上記電流極性検出部からの検出信号に対応して上記２通りの上記タイミング信号のうちのいずれかを選択して上記駆動信号を形成してなることを特徴とするモータ駆動装置。
22. 請求項１９において、
    上記ＰＷＭ信号生成部は、出力段からモータコイルに流れる電流の向きがソースのときとシンクのときに対応した２通りのタイミング信号を生成して上記出力制御＆ＰＷＭ変調部に伝え、
    上記出力制御＆ＰＷＭ変調部は、上記電流極性検出部からの検出信号に対応して上記２通りの上記タイミング信号のうちのいずれかを選択して上記駆動信号を形成してなることを特徴とするモータ駆動装置。
23. 請求項２１において、
    電流極性検出部は、出力電圧のハイレベルからロウレベルに変化するエッジにおける極性判定、ロウレベルからハイレベルに変化するエッジにおける極性判定のどちらかの電流極性判定において、先に駆動電流の切り替えが来るエッジでの電流極性判定結果が、ラッチに保持されて上記タイミング信号の選択に利用されることを特徴とするモータ駆動装置。
24. 請求項２１において、
    電流極性検出部は、出力電圧のハイレベルからロウレベルに変化するエッジにおける極性判定、ロウレベルからハイレベルに変化するエッジにおける極性判定の両方の電流極性判定結果が、それぞれラッチに保持されて上記タイミング信号の選択に利用されることを特徴とするモータ駆動装置。
    

Images