JP2019118174A - モータ駆動装置およびモータシステム - Google Patents

Abstract

【課題】モータの位置を高精度に検出することが可能なモータ駆動装置およびモータシステムを提供する。【解決手段】出力制御部ＯＴＣＴは、ＢＥＭＦの検出対象相の駆動端子をマスク期間でハイインピーダンス状態に制御する。ＢＥＭＦ検出部ＢＦＤＥＴは、マスク期間内のＰＷＭ周期毎に、中点タップ電圧Ｖｃｔを基準とする検出対象相の駆動端子電圧を、残りの２相のＰＷＭオン期間でＢＥＭＦとして検出し、それがゼロとなった場合にゼロクロス信号ＺＣＯＵＴをアサートする。ＰＷＭ固定部ＰＷＭＦＣは、ＢＥＭＦの振幅レベルがＢＥＭＦしきい値振幅Ｖｔｈｂよりも小さくなった後の所定のタイミングからゼロクロス信号ＺＣＯＵＴがアサートされるまでの第１の期間で、残りの２相をＰＷＭオン期間に固定する。ＢＥＭＦ検出部ＢＦＤＥＴは、第１の期間では、ＢＥＭＦを継続的に検出する。【選択図】図２

Description

本発明は、モータ駆動装置およびモータシステムに関し、例えば、センサレスモータの位置検出技術に関する。

特許文献１には、モータ電流を制御する電流制御ループと、モータの通電タイミングを定めるＰＬＬ制御ループとを備えたモータ駆動制御回路が示される。ＰＬＬ制御ループを用いて逆起電圧（ＢＥＭＦ）に同期した通電タイミングを生成するため、所定の相に、当該通電タイミングを反映したマスク期間（無通電期間）が設けられる。ＰＬＬ制御ループは、マスク期間で所定の相の逆起電圧を観測しながら逆起電圧のゼロクロスタイミングを検出し、当該ゼロクロスタイミングがマスク期間の中心に保てるように通電タイミングを更新する。

特許文献２には、３相モータを正弦波で駆動するモータ駆動装置が示される。当該モータ駆動装置は、正弦波の１周期（３６０ｄｅｇの電気角）を６０ｄｅｇ毎の期間に区切り、各期間で３相中の１相の端子電圧を電源電圧または接地電源電圧に固定し、残りの２相の端子電圧をＰＷＭ信号によって制御する。

特開２００３−１１１４８５号公報 特開２０１７−８５７９９号公報

例えば、ハードディスクドライブ（明細書では、ＨＤＤと略す）等のモータシステムでは、大容量化に伴い、記録密度の向上のためにモータの回転ジッタを低減することが求められる。回転ジッタを低減するためには、モータの位置を高精度に検出する（ひいては、それに基づいて高精度な通電タイミングを生成する）必要がある。モータの位置を検出する方式として、特許文献１に示されるように、マスク期間内で逆起電圧のゼロクロスタイミングを検出する方式が知られている。

当該方式を用いた場合、逆起電圧を検出できる期間は、マスク期間（無通電期間）であるが、より詳細には、マスク期間に含まれる各ＰＷＭ（Pulse Width Modulation）周期内で無通電相を除く２相の通電相のＰＷＭ信号が共にオンレベルとなる期間に限定される。このため、実際には、ＰＷＭ周期毎に、当該２相の通電相のオンレベル期間で無通電相の逆起電圧をサンプリングするような処理が行われる。その結果、ゼロクロスタイミングには、サンプリング間隔分のばらつきが生じる恐れがある。このばらつきは、回転ジッタの増大を招き得る。

後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によるモータ駆動装置は、３相モータを駆動する３相の駆動端子と、３相のハイサイドトランジスタおよびロウサイドトランジスタを備える３相ドライバと、出力制御部と、逆起電圧検出部と、ＰＷＭ固定部とを有する。出力制御部は、マスク期間において、逆起電圧の検出対象相の駆動端子をハイインピーダンス状態に制御した状態で、残りの２相をＰＷＭ信号で制御する。逆起電圧検出部は、マスク期間に含まれるＰＷＭ周期毎に、３相モータの中点タップ電圧を基準とする検出対象相の駆動端子電圧を、残りの２相のＰＷＭオン期間で逆起電圧として検出し、それがゼロとなった場合にゼロクロス信号をアサートする。ＰＷＭ固定部は、逆起電圧の振幅レベルが所定のしきい値振幅よりも小さくなった後の所定のタイミングからゼロクロス信号がアサートされるまでの第１の期間で、残りの２相をＰＷＭオン期間に固定する。ここで、逆起電圧検出部は、第１の期間では、逆起電圧を継続的に検出する。

前記一実施の形態によれば、モータの位置を高精度に検出することが可能になる。

本発明の実施の形態１によるモータシステムの概略構成例を示すブロック図である。 本発明の実施の形態１によるモータ駆動装置の概略構成例を示すブロック図である。 図２におけるＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。 図３におけるＢＥＭＦ検出部の詳細な構成例を示す回路図である。 図２のモータ駆動装置の主要部の概略動作例を示す波形図である。 図２におけるＰＷＭ変調部の主要部の構成例を示す概略図である。 図５のマスク期間における詳細な動作例を示すタイミングチャートである。 本発明の実施の形態２によるモータ駆動装置において、ＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。 本発明の実施の形態３によるモータ駆動装置において、ＢＥＭＦ検出部の詳細な構成例を示す回路図である。 本発明の比較例となるモータ駆動装置の概略構成例を示すブロック図である。 図１０における３相ドライバ周りの構成例を示す回路図である。 図１０における電流制御ループ周りの詳細な構成例を示すブロック図である。 図１０におけるＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。 図１３におけるＢＥＭＦ検出部の詳細な構成例を示す回路図である。 図１０のモータ駆動装置における主要部の概略動作例を示すタイミングチャートである。 図１５のマスク期間における詳細な動作例を示すタイミングチャートである。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。明細書では、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をｎＭＯＳトランジスタと称し、ｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をｐＭＯＳトランジスタと称す。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《モータシステムの概略》
図１は、本発明の実施の形態１によるモータシステムの概略構成例を示すブロック図である。図１には、モータシステムの一例として、ハードディスクドライブ（ＨＤＤ）装置の構成例が示される。図１のＨＤＤ装置は、ＨＤＤコントローラＨＤＤＣＴ、キャッシュメモリＣＭＥＭ、リードライト装置ＲＷＩＣ、モータ駆動装置ＭＤＩＣ、およびディスク機構ＤＳＫＭを備える。ＨＤＤコントローラＨＤＤＣＴは、例えば、プロセッサ等を含んだシステムオンチップ（ＳｏＣ）等で構成される。キャッシュメモリＣＭＥＭおよびリードライト装置ＲＷＩＣは、例えば、それぞれ異なる半導体チップで構成される。

ディスク機構ＤＳＫＭは、ディスク（ここではハードディスク）ＤＳＫ、３相のスピンドルモータ（以降、３相モータと呼ぶ）ＳＰＭ、ヘッドＨＤ、アーム機構ＡＭ、ボイスコイルモータＶＣＭ、およびランプ機構ＲＭＰを備える。３相モータＳＰＭは、ディスクＤＳＫを回転駆動する。ボイスコイルモータＶＣＭは、ディスクＤＳＫの径方向におけるヘッドＨＤの位置をアーム機構ＡＭを介して制御する。ヘッドＨＤは、ボイスコイルモータＶＣＭによって定められる所定の位置において、ディスクＤＳＫ上にデータの読み書きを行う。ランプ機構ＲＭＰは、データの読み書きが実行されない場合の、ヘッドＨＤの退避箇所となる。

モータ駆動装置ＭＤＩＣは、例えば、１個の半導体チップで構成される。モータ駆動装置ＭＤＩＣは、ボイスコイルモータＶＣＭを駆動するため、ディジタル・アナログ変換器ＤＡＣおよびＶＣＭドライバＶＣＭＤＶを備える。また、モータ駆動装置ＭＤＩＣは、３相モータＳＰＭを駆動するため、ＰＬＬ制御ループＬＰＰＬＬ、電流制御ループＬＰＣＲ、出力制御部ＯＴＣＴおよび３相ドライバＳＰＭＤＶを備える。さらに、モータ駆動装置ＭＤＩＣは、３相モータＳＰＭやボイスコイルモータＶＣＭの駆動条件等を設定するため、シリアルインタフェースＳＩＦおよびパラメータ設定レジスタＰＲＥＧを備える。

ＰＬＬ制御ループＬＰＰＬＬは、３相モータＳＰＭの逆起電圧（明細書では、ＢＥＭＦとも呼ぶ）を検出することで３相モータＳＰＭの位置を検出し、ＢＥＭＦに同期する通電タイミングをＰＬＬ制御を用いて生成する。電流制御ループＬＰＣＲは、３相ドライバＳＰＭＤＶに流れる電流をセンス電流生成回路、センスアンプＳＡおよびアナログ・ディジタル変換器ＡＤＣ等を用いて検出し、当該検出した電流とパラメータ設定レジスタＰＲＥＧに設定された電流指示値との誤差を算出する。電流制御ループＬＰＣＲは、算出された誤差と予め組み込まれる正弦波パターンデータとに基づいて、当該誤差を反映した振幅を持つ正弦波電圧（正弦波電流）を生成するためのＰＷＭデューティをＰＷＭ周期毎に定める。

出力制御部ＯＴＣＴは、電流制御ループＬＰＣＲからのＰＷＭデューティに基づき３相のＰＷＭ信号を生成し、当該３相のＰＷＭ信号を用いて、ＰＬＬ制御ループＬＰＰＬＬからの通電タイミングに基づく適切なタイミングで３相ドライバＳＰＭＤＶをスイッチング制御する。その結果、３相モータＳＰＭは、ＢＥＭＦに同期する３相の正弦波電流によって駆動される。

リードライト装置ＲＷＩＣは、ヘッドＨＤを駆動し、ヘッドＨＤにデータの読み書きを行わせる。ＨＤＤコントローラＨＤＤＣＴは、ＨＤＤ装置全体の制御を行う。ＨＤＤコントローラＨＤＤＣＴは、例えば、モータ駆動装置ＭＤＩＣとの間でシリアルインタフェースＳＩＦを介して通信を行うことで、モータ駆動装置ＭＤＩＣに３相モータＳＰＭやボイスコイルモータＶＣＭの駆動条件等を指示する。この駆動条件の中には、電流制御ループＬＰＣＲに対する電流指示値が含まれる。また、ＨＤＤコントローラＨＤＤＣＴは、リードライト装置ＲＷＩＣに対し、データの読み書きを指示する。この際に、リードライト装置ＲＷＩＣに対して指示する書き込みデータや、ヘッドＨＤからリードライト装置ＲＷＩＣを介して読み出されたデータは、キャッシュメモリＣＭＥＭに保持される。

次に、当該ＨＤＤ装置の全体動作について簡単に説明する。モータ駆動装置ＭＤＩＣは、ＨＤＤコントローラＨＤＤＣＴから３相モータＳＰＭの起動指令を受信すると、段階的に回転速度を上げながら目標の回転速度での定常回転に達するように３相モータＳＰＭ（すなわちディスクＤＳＫ）を制御する。定常回転では、３相モータＳＰＭは、３相の正弦波電流によって駆動される。この際に、正弦波電流の振幅および位相（周波数）は、それぞれ、電流制御ループＬＰＣＲおよびＰＬＬ制御ループＬＰＰＬＬによって制御される。３相モータＳＰＭが定常回転に到達したのち、ＶＣＭ駆動部ＶＣＭＤＶは、ヘッドＨＤをディスクＤＳＫ上に移動し、ヘッドＨＤは、ディスクＤＳＫ上でデータの読み書きを行う。

このようなモータシステムでは、高効率化に加えて、回転ジッタの低減が求められる。特に、ＨＤＤ装置では、回転ジッタを低減することで記録密度の向上が図れ、ひいては、大容量化が図れる。回転ジッタを低減するためには、３相モータＳＰＭの位置を高精度に検出する必要がある。そこで、図１では、ＰＬＬ制御ループＬＰＰＬＬ内にアナログ・ディジタル変換器ＡＤＣが設けられる。当該アナログ・ディジタル変換器ＡＤＣは、詳細は後述するが、ＢＥＭＦのゼロクロスタイミングを高精度に検出するため、ＢＥＭＦの振幅を監視する。なお、当該アナログ・ディジタル変換器ＡＤＣは、回路規模を低減するため、電流制御ループＬＰＣＲ内のアナログ・ディジタル変換器ＡＤＣと共通化することも可能である。

《モータ駆動装置（比較例）の概略構成》
ここで、実施の形態のモータ駆動装置の説明に先立ち、比較例となるモータ駆動装置について説明する。図１０は、本発明の比較例となるモータ駆動装置の概略構成例を示すブロック図である。図１１は、図１０における３相ドライバ周りの構成例を示す回路図である。図１０に示すモータ駆動装置は、図１に示したように、ＰＬＬ制御ループＬＰＰＬＬ’と、電流制御ループＬＰＣＲと、出力制御部ＯＴＣＴ’と、３相ドライバＳＰＭＤＶと、シリアルインタフェースＳＩＦと、パラメータ設定レジスタＰＲＥＧ’とを備える。ただし、ＰＬＬ制御ループＬＰＰＬＬ’には、図１に示したアナログ・ディジタル変換器は設けられない。

３相ドライバＳＰＭＤＶは、図１１に示されるように、プリドライバ部ＰＤＶＢＫと、インバータ部ＩＮＶＢＫとを備える。インバータ部ＩＮＶＢＫは、３相のハイサイドトランジスタＭ１ｕ，Ｍ１ｖ，Ｍ１ｗおよびロウサイドトランジスタＭ２ｕ，Ｍ２ｖ，Ｍ２ｗと、３相の電流検出回路ＩＤＥＴｕ，ＩＤＥＴｖ，ＩＤＥＴｗとを備える。３相のハイサイドトランジスタＭ１ｕ，Ｍ１ｖ，Ｍ１ｗおよびロウサイドトランジスタＭ２ｕ，Ｍ２ｖ，Ｍ２ｗは、例えば、ｎＭＯＳトランジスタ等で構成される。

３相のハイサイドトランジスタＭ１ｕ，Ｍ１ｖ，Ｍ１ｗは、３相の駆動出力端子（駆動端子）ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗと、電源電圧（高電位側電源電圧）Ｖｐｗｒとの間にそれぞれ結合される。３相のロウサイドトランジスタＭ２ｕ，Ｍ２ｖ，Ｍ２ｗは、３相の駆動出力端子ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗと、接地電源電圧（低電位側電源電圧）ＧＮＤとの間にそれぞれ結合される。３相の電流検出回路ＩＤＥＴｕ，ＩＤＥＴｖ，ＩＤＥＴｗは、それぞれ、センス用のトランジスタ等を含み、各相のロウサイドトランジスタに流れる電流を検出し、検出した電流に比例するセンス電圧Ｖｓｅｎｓを共通のノードに出力する。

プリドライバ部ＰＤＶＢＫは、ｕ相、ｖ相、ｗ相のプリドライバＰＤＶｕ，ＰＤＶｖ，ＰＤＶｗを備える。ｕ相のプリドライバＰＤＶｕは、出力制御部ＯＴＣＴ’（具体的にはＰＷＭ変調部ＰＷＭＭＤ’）からのｕ相のＰＷＭ信号ＰＷＭｕに応じて、ハイサイドトランジスタＭ１ｕおよびロウサイドトランジスタＭ２ｕを相補的に駆動する。また、ｕ相のプリドライバＰＤＶｕは、ＰＷＭ変調部ＰＷＭＭＤ’からのｕ相のハイインピーダンス信号ＨＩＺｕに応じて、ハイサイドトランジスタＭ１ｕおよびロウサイドトランジスタＭ２ｕを共にオフ状態に駆動し、ｕ相の駆動出力端子ＯＵＴｕをハイインピーダンス状態に制御する。ハイインピーダンス信号ＨＩＺｕは、例えば、ｕ相のＢＥＭＦを検出する際に用いられる。

同様に、ｖ相のプリドライバＰＤＶｖは、ＰＷＭ変調部ＰＷＭＭＤ’からのｖ相のＰＷＭ信号ＰＷＭｖやｖ相のハイインピーダンス信号ＨＩＺｖに応じてハイサイドトランジスタＭ１ｖおよびロウサイドトランジスタＭ２ｖを適宜制御する。ｗ相のプリドライバＰＤＶｗも、ＰＷＭ変調部ＰＷＭＭＤ’からのｗ相のＰＷＭ信号ＰＷＭｗやｗ相のハイインピーダンス信号ＨＩＺｗに応じてハイサイドトランジスタＭ１ｗおよびロウサイドトランジスタＭ２ｗを適宜制御する。また、３相のプリドライバＰＤＶｕ，ＰＤＶｖ，ＰＤＶｗは、それぞれ、３相の駆動出力端子ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗに生じる実際の信号をパルス状に成形することで、３相の出力検出信号ＯＵＴＤＥＴｕ，ＯＵＴＤＥＴｖ，ＯＵＴＤＥＴｗを生成する。

また、図１１には、３相モータＳＰＭの等価回路と、センス電流生成回路ＳＣＲＧの概略構成例とが示される。３相モータＳＰＭは、等価的に、３相の抵抗Ｒｕ，Ｒｖ，Ｒｗ、コイルＬｕ，Ｌｖ，Ｌｗおよび逆起電圧（ＢＥＭＦ）Ｖｂｅｍｆ（Ｕ），Ｖｂｅｍｆ（Ｖ），Ｖｂｅｍｆ（Ｗ）によって表すことができる。例えば、ｕ相を例とすると、抵抗Ｒｕ、コイルＬｕおよび逆起電圧Ｖｂｅｍｆ（Ｕ）は、中点タップＣＴと、ｕ相の駆動入力端子ＩＮｕとの間に直列に結合される。ｖ相およびｗ相に関しても同様であり、対応相の抵抗、コイルおよび逆起電圧は、中点タップＣＴと対応相の駆動入力端子ＩＮｖ，ＩＮｗとの間に直列に結合される。

駆動入力端子ＩＮｕ，ＩＮｖ，ＩＮｗは、それぞれ、駆動出力端子ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗに結合される。ここで、明細書では、駆動入力端子ＩＮｕ，ＩＮｖ，ＩＮｗおよび駆動出力端子ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗのそれぞれを駆動端子とも呼ぶ。また、ｕ相の駆動端子（ＯＵＴｕ，ＩＮｕ）、ｖ相の駆動端子（ＯＵＴｖ，ＩＮｖ）、ｗ相の駆動端子（ＯＵＴｗ，ＩＮｗ）の電圧を、それぞれ、駆動端子電圧Ｖｕ，Ｖｖ，Ｖｗと呼び、中点タップＣＴの電圧を中点タップ電圧Ｖｃｔと呼ぶ。

センス電流生成回路ＳＣＲＧは、３相ドライバＳＰＭＤＶからのセンス電圧Ｖｓｅｎｓを、ＰＷＭ変調部ＰＷＭＭＤ’からの電流サンプリング信号ＩＳＰＬに応じてサンプリングする。センス電流生成回路ＳＣＲＧは、電流アンプ等を用いて、サンプリングされたセンス電圧Ｖｓｅｎｓに比例するセンス電流Ｉｓｅｎｓを生成し、当該センス電流を電流検出用抵抗ＲＮＦに流す。

図１０において、出力制御部ＯＴＣＴ’は、ＰＷＭ変調部ＰＷＭＭＤ’を備える。ＰＷＭ変調部ＰＷＭＭＤ’は、図１１で述べたように、３相ドライバＳＰＭＤＶへ３相のＰＷＭ信号ＰＷＭｕ，ＰＷＭｖ，ＰＷＭｗおよび３相のハイインピーダンス信号ＨＩＺｕ，ＨＩＺｖ，ＨＩＺｗを出力し、センス電流生成回路ＳＣＲＧへ電流サンプリング信号ＩＳＰＬを出力する。また、ＰＷＭ変調部ＰＷＭＭＤ’は、ＢＥＭＦ検出部ＢＦＤＥＴ’へＢＥＭＦサンプリング信号ＢＳＰＬを出力する。

出力制御部ＯＴＣＴ’は、これらの信号に加えて、相選択信号ＳＥＬ、ＢＥＭＦ極性信号ＤＩＲ、マスク信号ＭＳＫおよびモータ位相信号ＰＨを出力する。相選択信号ＳＥＬは、３相中の１相を選択する信号であり、例えば、ＢＥＭＦ検出部ＢＦＤＥＴ’での検出対象相を定める際に用いられる。ＢＥＭＦ極性信号ＤＩＲは、検出対象相のＢＥＭＦの推移が正方向であるか負方向であるかを表す信号である。マスク信号ＭＳＫは、検出対象相のＢＥＭＦのゼロクロスタイミングが存在し得る所定の期間でアサートされる信号である。

モータ位相信号ＰＨは、ＢＥＭＦに同期するクロック信号であり、例えば、図１のＨＤＤコントローラＨＤＤＣＴが３相モータＳＰＭの回転速度を検出する際等で用いられる。具体的には、ＨＤＤコントローラＨＤＤＣＴは、例えば、モータ位相信号ＰＨの周波数（または周期）に基づいて３相モータＳＰＭの回転速度を検出し、当該回転速度を目標の回転速度に設定するための電流指示値（言い換えればトルク値）ＳＰＮＣＲを算出し、パラメータ設定レジスタＰＲＥＧに設定する。

ＰＬＬ制御ループＬＰＰＬＬ’は、ＢＥＭＦ検出部ＢＦＤＥＴ’と、位相誤差検出部ＰＨＥＤと、ＰＬＬ制御部（具体的にはＰＩ補償器）ＰＩＣｐと、クロック生成部ＣＧＥＮとを備える。ＢＥＭＦ検出部ＢＦＤＥＴ’は、相選択信号ＳＥＬに基づく検出対象相におけるＢＥＭＦのゼロクロスタイミングを検出する。ここで、検出対象相がｕ相である場合を例として、ゼロクロスタイミングの概略的な検出方法について説明する。

まず、ＰＷＭ変調部ＰＷＭＭＤ’は、マスク信号ＭＳＫのアサート期間（マスク期間と呼ぶ）において、ハイインピーダンス信号ＨＩＺｕを用いてｕ相の駆動端子（ＯＵＴｕ，ＩＮｕ）をハイインピーダンス状態に設定する。ＢＥＭＦ検出部ＢＦＤＥＴ’は、当該マスク期間に含まれるＰＷＭ周期毎に、中点タップ電圧Ｖｃｔを基準とするｕ相の駆動端子電圧Ｖｕを、ＢＥＭＦサンプリング信号ＢＳＰＬに基づくサンプリングタイミングでｕ相のＢＥＭＦとして検出する。そして、ＢＥＭＦ検出部ＢＦＤＥＴ’は、検出したＢＥＭＦがゼロとなった場合にゼロクロス信号ＺＣＯＵＴをアサートする。なお、サンプリングタイミングは、詳細は後述するが、ＰＷＭ周期毎に各ＰＷＭ周期内のＰＷＭオン期間でアサートされる。

位相誤差検出部ＰＨＥＤは、マスク期間（言い換えれば、検出対象相の無通電期間）内の規定のタイミングと、ゼロクロス信号ＺＣＯＵＴの遷移タイミングとの位相誤差ＰＥＲＲを検出する。実施の形態では、当該規定のタイミングは、マスク期間の中心タイミングとするが、必ずしも中心タイミングに限定されない。ＰＩ補償器ＰＩＣｐは、比例（Ｐ）・積分（Ｉ）制御によって当該位相誤差ＰＨＥＤをゼロに近づける回転周期カウント値ＮＣＮＴを生成する。回転周期カウント値ＮＣＮＴは、３相モータＳＰＭの回転周期に比例するカウント値であり、例えば、電気角３６０ｄｅｇ中の６０ｄｅｇ分の期間を定めるカウント値である。

クロック生成部ＣＧＥＮは、回転周期カウント値ＮＣＮＴに基づく周期を持つ相切替タイミング信号ＣＯＭＭと、誤差カウンタクロックＥＲＲＣＬＫとを生成する。出力制御部ＯＴＣＴ’は、当該相切替タイミング信号ＣＯＭＭに基づいて３相モータＳＰＭの通電タイミングを制御し、当該通電タイミングに基づいて前述したマスク信号ＭＳＫを含む各種信号を生成する。

これにより、ＰＬＬ制御ループＬＰＰＬＬ’は、マスク期間内の規定のタイミング（中心タイミング）にゼロクロス信号ＺＣＯＵＴのアサートタイミングが保たれるように相切替タイミング信号（言い換えれば通電用タイミング信号）ＣＯＭＭの位相または周波数をフィードバック制御することになる。その結果、出力制御部ＯＴＣＴ’は、ＢＥＭＦに同期する通電タイミングで３相モータＳＰＭを制御することができる。

電流制御ループＬＰＣＲは、センス電流生成回路ＳＣＲＧと、電流検出用抵抗ＲＮＦと、センスアンプＳＡと、アナログ・ディジタル変換器ＡＤＣと、電流誤差検出部ＣＥＲＤＥＴと、電流制御部（具体的にはＰＩ補償器）ＰＩＣｃと、駆動電圧位相生成部ＤＶＰＨＧと、正弦波駆動電圧生成部ＳＩＮＰＧとを備える。電流制御ループＬＰＣＲの詳細な構成および動作に関しては、図１２で後述するため、ここでは簡単に説明する。

電流検出用抵抗ＲＮＦには、図１１で述べたように、センス電流生成回路ＳＣＲＧによって生成されるセンス電流Ｉｓｅｎｓが流れる。センス電流Ｉｓｅｎｓは、３相モータＳＰＭの各相に流れる電流に比例する電流となる。センスアンプＳＡは、電流検出用抵抗ＲＮＦの両端電圧を増幅し、アナログ・ディジタル変換器ＡＤＣは、センスアンプＳＡの出力電圧をディジタル値ＡＤＣＯに変換する。

電流誤差検出部ＣＥＲＤＥＴは、ディジタル信号ＡＤＣＯと電流指示値ＳＰＮＣＲとの電流誤差ＣＥＲＲを算出し、ＰＩ補償器ＰＩＣｃは、当該電流誤差ＣＥＲＲをゼロに近づけるためのＰＷＭオンカウント値を定める。駆動電圧位相生成部ＤＶＰＨＧは、所謂進角制御を行い、３相モータＳＰＭの駆動電流位相と駆動電圧位相の位相差を補償するための駆動電圧位相θｄｒｖを算出する。正弦波駆動電圧生成部ＳＩＮＰＧは、ＰＩ補償器ＰＩＣｃからのＰＷＭオンカウント値と駆動電圧位相生成部ＤＶＰＨＧからの駆動電圧位相θｄｒｖと、ＰＬＬ制御ループＬＰＰＬＬ’からの相切替タイミング信号ＣＯＭＭとに基づいて、ＰＷＭ周期毎のデューティ指示値ＰＷＭＰ，ＳＯＦＴＰを生成する。

パラメータ設定レジスタＰＲＥＧ’は、各種パラメータ（Ｋｐ１，Ｋｐ２，Ｋ１，Ｋ２，Ｋｃｐ，Ｋｃｉ，Ｋｒｅｖ（Ｕ，Ｌ））、ＰＷＭ周期カウント値ＰＣＮＴおよび電流指示値ＳＰＮＣＲを保持する。“Ｋｐ１”，“Ｋｐ２”は、ＰＬＬ制御用のＰＩ補償器ＰＩＣｐで用いられる制御ゲインであり、“Ｋｃｐ”，“Ｋｃｉ”は、電流制御用のＰＩ補償器ＰＩＣｃで用いられる制御ゲインである。ここで、ＰＬＬ制御の制御周期はＢＥＭＦのゼロクロスタイミング毎となり、電流制御の制御周期はＰＷＭ周期毎となる。このため、例えば、制御ゲインＫｐ１，Ｋｐ２は、ＰＬＬ制御の制御帯域が数１００Ｈｚ程度となるように定められ、制御ゲインＫｃｐ，Ｋｃｉは、電流制御の制御帯域が数ｋＨｚ〜１０ｋＨｚ程度となるように定められる。“Ｋ１”，“Ｋ２”は、モータ定数を反映したパラメータであり、駆動電圧位相θｄｒｖを算出するために使用される。“ＫｒｅｖＵ，Ｌ”は、デューティ補正用のパラメータであり、出力制御部ＯＴＣＴ’で使用される。

《電流制御ループ周りの詳細》
図１２は、図１０における電流制御ループ周りの詳細な構成例を示すブロック図である。図１２において、センス電流生成回路ＳＣＲＧ、電流検出用抵抗ＲＮＦ、センスアンプＳＡおよびアナログ・ディジタル変換器ＡＤＣは、図１０で述べたように、３相のロウサイドトランジスタ（ひいては３相モータＳＰＭ）に流れる３相の各駆動電流を検出し、その検出結果をディジタル値ＡＤＣＯで出力する。電流誤差検出部ＣＥＲＤＥＴは、電流指示値ＳＰＮＣＲと、アナログ・ディジタル変換器ＡＤＣからのディジタル値ＡＤＣＯとの電流誤差を、減算器ＳＢ１を用いて検出する。

ＰＩ補償器ＰＩＣｃは、積分器ＩＮＴを含み、電流誤差検出部ＣＥＲＤＥＴで検出された電流誤差を入力として、ＰＩ制御を行うことで、電流誤差を反映したＰＷＭデューティ値ＰＷＭＤを算出する。ＰＩ補償器ＰＩＣｃは、このＰＷＭデューティ値ＰＷＭＤと、ＰＷＭ周期カウント値ＰＣＮＴとを乗算することでＰＷＭオンカウント値を算出する。この際に、ＰＩ制御で用いる比例ゲインＫｃｐおよび積分ゲインＫｃｉや、ＰＷＭ周期カウント値ＰＣＮＴは、パラメータ設定レジスタＰＲＥＧ’で保持される。ＰＷＭ周期カウント値ＰＣＮＴは、ＰＷＭ信号の１周期の時間をカウント値に換算した値であり、ＰＷＭオンカウント値は、ＰＷＭ信号の１周期におけるオン期間をカウント値に換算した値である。

正弦波駆動電圧生成部ＳＩＮＰＧは、ＰＩ補償器ＰＩＣｃからのＰＷＭオンカウント値およびＰＬＬ制御ループＬＰＰＬＬ’からの相切替タイミング信号ＣＯＭＭを受け、ＰＷＭ周期毎のデューティ指示値ＰＷＭＰ，ＳＯＦＴＰを生成する。当該デューティ指示値ＰＷＭＰ，ＳＯＦＴＰは、３相モータＳＰＭに対して３相の正弦波電圧を印加し、かつ、当該正弦波電圧の振幅をＰＷＭオンカウント値に応じた値に定めるための指示値となる。

具体的には、当該モータ駆動装置は、特許文献２の方式と同様に、正弦波の１周期（３６０ｄｅｇの電気角）を６０ｄｅｇ毎の期間に区切り、各期間で３相の駆動出力端子ＯＵＴｕ，ＯＵＴｖ，ＯＵＴｗ中の１相を電源電圧Ｖｐｗｒまたは接地電源電圧ＧＮＤに固定し、残りの２相をＰＷＭ信号によって制御する。正弦波駆動電圧生成部ＳＩＮＰＧは、この残りの２相のＰＷＭ信号のデューティパターン（すなわち、６０ｄｅｇの期間内でＰＷＭ周期毎にデューティをどのように変化させるか）を定める。

詳細には、正弦波駆動電圧生成部ＳＩＮＰＧは、デューティパターンが規定された正規化テーブル等を予め含むＰＷＭパターン生成部ＰＰＧおよびソフトパターン（ＳＰ１，ＳＰ２）生成部ＳＰＧを備える。ＰＷＭパターン生成部ＰＰＧおよびソフトパターン生成部ＳＰＧは、それぞれ、ＰＷＭ周期毎に、当該正規化テーブル等の値にＰＷＭオンカウント値に基づく重み付けを行うことでデューティ指示値ＰＷＭＰ，ＳＯＦＴＰを生成する。

出力制御部ＯＴＣＴ’は、デューティ補正部ＤＣＰｐ，ＤＣＰｓと、ＰＷＭ変調部ＰＷＭＭＤ’とを備える。デューティ補正部ＤＣＰｐは、３相ドライバＳＰＭＤＶの入出力間で生じるデューティの誤差を検出し、デューティ指示値ＰＷＭＰに当該誤差を相殺する補正値を加えることで補正後デューティ指示値ＰＷＭＲを生成する。具体的には、デューティ補正部ＤＣＰｐは、３相ドライバＳＰＭＤＶからの出力検出信号ＯＵＴＤＥＴを受けて実際のデューティを検出し、これとデューティ指示値ＰＷＭＰとの差分に基づいて補正値を定める。

さらに、デューティ補正部ＤＣＰｐは、デューティ指示値ＰＷＭＰがデューティ補正パラメータＫｒｅｖＵ，Ｌで定められるデューティよりも大きい場合には、所定の演算式に基づいて補正値を定める。すなわち、デューティ指示値ＰＷＭＰが大きい場合には、トランジスタのオン・オフが不十分となることにより、デューティ指示値ＰＷＭＰが小さい場合とは異なる補正値が必要とされる場合がある。デューティ補正部ＤＣＰｐは、当該補正値を演算式に基づいて定める。デューティ補正部ＤＣＰｐの場合と同様に、デューティ補正部ＤＣＰｓは、デューティ指示値ＳＯＦＴＰに所定の補正値を加えることで補正後デューティ指示値ＳＯＦＴＲを生成する。

ＰＷＭ変調部ＰＷＭＭＤ’は、図１０に示したように、３相のＰＷＭ信号ＰＷＭｕ，ＰＷＭｖ，ＰＷＭｗやハイインピーダンス信号ＨＩＺｕ，ＨＩＺｖ，ＨＩＺｗを用いて３相ドライバＳＰＭＤＶを制御する。３相モータＳＰＭを正弦波電圧で駆動する際、ＰＷＭ変調部ＰＷＭＭＤ’は、相切替タイミング信号ＣＯＭＭに基づく６０ｄｅｇの期間毎に、１相（例えばｕ相）のハイサイドトランジスタまたはロウサイドトランジスタをオンに固定することで、当該１相の駆動出力端子（ＯＵＴｕ）を電源電圧Ｖｐｗｒまたは接地電源電圧ＧＮＤに固定する。そして、ＰＷＭ変調部ＰＷＭＭＤ’は、補正後デューティ指示値ＰＷＭＲ，ＳＯＦＴＲに基づき、残りの２相（ｖ相，ｗ相）のＰＷＭ信号（ＰＷＭｖ，ＰＷＭｗ）をそれぞれ生成する。

このように、ＰＷＭ変調部ＰＷＭＭＤ’は、６０ｄｅｇ毎の切り換えを行いながら、３相ドライバＳＰＭＤＶを制御する。また、３相モータＳＰＭの駆動電流は正弦波状であるため、電流検出用抵抗ＲＮＦで検出される電流には、図１２に示されるように、正弦波の頂点を含む６０ｄｅｇの周期を繰り返したような脈動成分が含まれる。一方、電流指示値ＳＰＮＣＲは直流成分である。このため、電流指示値ＳＰＮＣＲをそのまま用いた場合、ディジタル値ＡＤＣＯとの電流誤差を高精度に検出できない恐れがある。そこで、電流誤差検出部ＣＥＲＤＥＴは、この正弦波波形を模写したディジタルパターンを生成する指示電流補正部ＣＲＣＰと、ピーク値格納部ＰＫＨＤとを備える。

電流誤差検出部ＣＥＲＤＥＴは、乗算器ＭＵＬ１を用いて電流指示値ＳＰＮＣＲと指示電流補正回路ＣＲＣＰからのディジタルパターンとを乗算し、当該乗算後の電流指示値ＳＰＮＣＲ＿Ｍを減算器ＳＢ１へ出力する。また、指示電流補正回路ＣＲＣＰは、正弦波波形のピークタイミングでトリガ信号ＵＰＡＤＣを出力し、ピーク値格納部ＰＫＨＤは、当該トリガ信号ＵＰＡＤＣに応じてディジタル値ＡＤＣＯを駆動電流値ＩＳＰＮとしてラッチする。当該駆動電流値ＩＳＰＮは、駆動電流の振幅を表す。

駆動電圧位相生成部ＤＶＰＨＧは、ＰＬＬ制御ループＬＰＰＬＬ’からの回転周期カウント値ＮＣＮＴと、電流誤差検出部ＣＥＲＤＥＴからの駆動電流値ＩＳＰＮと、パラメータ設定レジスタＰＲＥＧからのパラメータＫ１，Ｋ２とを用いて所定の演算を行うことで駆動電圧位相θｄｒｖを算出する。正弦波駆動電圧生成部ＳＩＮＰＧは、駆動電圧位相θｄｒｖに基づく電気角だけＰＷＭパターンおよびソフトパターンをシフトさせ、このシフトさせたパターンを用いてデューティ指示値ＰＷＭＰ，ＳＯＦＴＰを生成する。

すなわち、３相モータＳＰＭでは、ＢＥＭＦ位相と駆動電流位相とを一致させることで高効率化が図れる。ただし、実際の動作は電圧駆動であるため、ＢＥＭＦ位相と駆動電流位相とを一致させるべく駆動電圧位相を制御する必要がある。詳細には、３相モータＳＰＭの各種係数（抵抗成分、インダクタンス成分、回転速度、逆起電圧定数、駆動電流）に応じて、ＢＥＭＦ位相よりも駆動電圧位相θｄｒｖだけ進んだ位相でモータＳＰＭに駆動電圧を印加するような制御（進角制御と呼ばれる）が必要となる。そこで、駆動電圧位相生成部ＤＶＰＨＧは、これらの各種係数を変数とする規定の演算式に基づいて駆動電圧位相θｄｒｖを算出する。この際に、抵抗成分、インダクタンス成分および逆起電圧定数は、パラメータＫ１，Ｋ２によって定められ、回転速度は回転周期カウント値ＮＣＮＴによって定められ、駆動電流は、駆動電流値ＩＳＰＮによって定められる。

《ＰＬＬ制御ループ周り（比較例）の詳細》
図１３は、図１０におけるＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。図１４は、図１３におけるＢＥＭＦ検出部の詳細な構成例を示す回路図である。図１４において、ＢＥＭＦ検出部ＢＦＤＥＴ’は、差動増幅回路ＤＡＭＰと、サンプリングホールド回路ＳＨと、増幅回路ＳＡＭＰと、ロウパスフィルタＬＰＦと、コンパレータＣＭＰｚｃとを備える。差動増幅回路ＤＡＭＰは、オペアンプＯＰＡ１および複数組の抵抗素子Ｒ１，Ｒ２を含み、中点タップ電圧Ｖｃｔを基準として、相選択信号ＳＥＬによって選択された相の駆動端子電圧（Ｖｕ，Ｖｖ，Ｖｗ）を、抵抗素子Ｒ１，Ｒ２の抵抗値に基づくゲインで増幅する。

サンプリングホールド回路ＳＨは、当該差動増幅回路ＤＡＭＰの出力電圧をＢＥＭＦサンプリング信号ＢＳＰＬに応じてサンプリングし、容量素子Ｃｓｈに保持する。ＢＥＭＦサンプリング信号ＢＳＰＬは、マスク期間内のＰＷＭ周期毎に順次アサートされる。増幅回路ＳＡＭＰは、オペアンプＯＰＡ２および抵抗素子Ｒ３，Ｒ４を含み、容量素子Ｃｓｈで保持される電圧を抵抗素子Ｒ３，Ｒ４の抵抗値に基づくゲインで増幅する。増幅回路ＳＡＭＰは、後段のコンパレータＣＭＰｚｃの検出感度を向上させるために設けられる。ただし、場合によっては、増幅回路ＳＡＭＰを省略することも可能である。

ロウパスフィルタＬＰＦは、抵抗素子Ｒｆｔおよび容量素子Ｃｆｔを含み、増幅回路ＳＡＭＰの出力電圧Ｖｏ１をフィルタリングする。ロウパスフィルタＬＰＦは、ＢＥＭＦのサンプリングによって生じるサンプリング誤差を低減するために設けられ、サンプリングに伴い容量素子Ｃｓｈで保持される階段状の電圧をスムージングする。コンパレータＣＭＰｚｃは、ロウパスフィルタＬＰＦの出力電圧Ｖｏ２とゼロ電圧（接地電源電圧ＧＮＤ）とを比較することで、ゼロクロス信号ＺＣＯＵＴを生成する。この例では、コンパレータＣＭＰｚｃは、出力電圧Ｖｏ２がゼロ電圧より高い場合に“Ｈ”レベルを出力する。また、この例では、ゼロクロス信号ＺＣＯＵＴのチャタリングを防止するためヒステリシスコンパレータが用いられる。

図１３において、位相誤差検出部ＰＨＥＤは、ＥＸＯＲゲートＥＯＲと、誤差カウンタＥＣＵＮＴとを備える。ＥＸＯＲゲートＥＯＲは、ＢＥＭＦ検出部ＢＦＤＥＴ’からのゼロクロス信号ＺＣＯＵＴと、出力制御部ＯＴＣＴ’からのＢＥＭＦ極性信号ＤＩＲとのＥＸＯＲ演算を行うことで、ゼロクロスＥＯＲ信号ＺＣＥＯＲを出力する。例えば、図１４のようなコンパレータＣＭＰｚｃを用いる場合、ゼロクロス信号ＺＣＯＵＴは、ＢＥＭＦの推移が正方向の場合（負極から正極へゼロクロスする場合）にはゼロクロスタイミングで立ち上がり、負方向の場合（正極から負極へゼロクロスする場合）にはゼロクロスタイミングで立ち下がる。一方、ゼロクロスＥＯＲ信号ＺＣＥＯＲは、ＢＥＭＦの推移方向を問わず、例えば、ゼロクロスタイミングまでは“Ｈ”レベルとなり、ゼロクロスタイミングで“Ｌ”レベルに立ち下がる。

誤差カウンタＥＣＵＮＴは、マスク信号ＭＳＫのアサート期間（マスク期間）で動作し、クロック生成部ＣＧＥＮからの誤差カウンタクロックＥＲＲＣＬＫを用いて、ゼロクロスＥＯＲ信号ＺＣＥＯＲの論理レベルに応じてカウントアップ動作またはカウントダウン動作を行う。例えば、誤差カウンタＥＣＵＮＴは、ゼロクロスＥＯＲ信号ＺＣＥＯＲの論理レベルが“Ｈ”レベルの間はカウントアップ動作を行い、“Ｌ”レベルの間はカウントダウン動作を行う。その結果、誤差カウンタＥＣＵＮＴの最終カウント値として得られる位相誤差ＰＥＲＲは、ＢＥＭＦのゼロクロスタイミングがマスク期間の中心タイミングよりも進んでいる際には負の値となり、遅れている際には正の値となる。

ＰＩ補償器ＰＩＣｐは、位相誤差ＰＥＲＲを入力としてＰＩ制御を行うことで、位相誤差ＰＥＲＲをゼロに近づけるための回転周期カウント値ＮＣＮＴを生成する。回転周期カウント値ＮＣＮＴは、相切替タイミング信号ＣＯＭＭの周期に比例する値となる。ＰＩ補償器ＰＩＣｐでは、位相誤差ＰＥＲＲを１サンプリング遅延した値に制御ゲインＫｐ１を乗算した値が比例（Ｐ）ゲインとなり、制御ゲインＫｐ２が積分（Ｉ）ゲインとなる。

さらに、ＰＩ補償器ＰＩＣｐは、回転周期カウント値ＮＣＮＴを１サンプリング遅延した信号をフィードバックして積分ゲインに反映させる構成となっている。これにより、制御帯域が回転速度に比例して変化するため、ＰＩ補償器ＰＩＣｐにおいて、広範囲なロックレンジ、最適な応答性、安定性を得ることが可能になる。すなわち、仮に、回転速度が低い場合に合わせて固定の制御帯域を定めると、回転速度が高い場合の応答性が低下し、逆に、回転速度が高い場合に合わせて固定の制御帯域を定めると、回転速度が低い場合の安定性が低下する。当該ＰＩ補償器ＰＩＣｐを用いると、このような問題を解決することができる。

クロック生成部ＣＧＥＮは、回転周期カウント値ＮＣＮＴに基づいて、カウンタ等を用いて相切替タイミング信号ＣＯＭＭを生成する。具体的には、相切替タイミング信号ＣＯＭＭは、回転周期カウント値ＮＣＮＴが大きくなるほど周期が長くなる（周波数が低くなる）ように制御される。また、クロック生成部ＣＧＥＮは、誤差カウンタクロックＥＲＲＣＬＫを生成し、それを誤差カウンタＥＣＵＮＴへ供給する。誤差カウンタクロックＥＲＲＣＬＫは、誤差カウンタＥＣＵＮＴの出力が３相モータＳＰＭの回転速度に対して常に一定の検出ゲインを持つように調整されたクロックである。具体的には、誤差カウンタクロックＥＲＲＣＬＫは、回転速度が低くなるほど（回転周期カウント値ＮＣＮＴが大きくなるほど）周期が長くなる（周波数が低くなる）ように制御される。

《モータ駆動装置（比較例）の動作および問題点》
図１５は、図１０のモータ駆動装置における主要部の概略動作例を示すタイミングチャートである。ここでは、３相モータＳＰＭが定常回転を行っている期間での動作例が示される。ＢＥＭＦの検出は、マスク信号ＭＳＫが“Ｌ”レベルにアサートされるマスク期間Ｔｍｓｋで行われる。当該マスク期間Ｔｍｓｋでは、ＢＥＭＦの検出対象相（例えばｕ相）の駆動端子は、ハイインピーダンス信号（ＨＩＺｕ）を用いてハイインピーダンス状態に制御される。マスク期間Ｔｍｓｋは、例えば、ＢＥＭＦの電気角３６０ｄｅｇ中で、ゼロクロスタイミングを含む電気角１５ｄｅｇ程度の期間に定められる。

ＰＬＬ制御ループＬＰＰＬＬ’は、ゼロクロス信号ＺＣＯＵＴのアサートタイミング（ゼロクロスタイミング（ここでは立ち上がりタイミング））がマスク期間Ｔｍｓｋの中心タイミングに保たれるように通電タイミング（ひいてはマスク期間Ｔｍｓｋの位相）を制御する。ＢＥＭＦ極性信号ＤＩＲは、ＢＥＭＦが正極から負極にゼロクロスする期間では“Ｌ”レベルに制御され、負極から正極にゼロクロスする期間では“Ｈ”レベルに制御される。これに伴い、ゼロクロスＥＯＲ信号ＺＣＥＯＲは、マスク期間Ｔｍｓｋにおいて、ＢＥＭＦの極性方向に関わらず、ゼロクロスタイミングまでは“Ｈ”レベルとなり、ゼロクロスタイミング以降に“Ｌ”レベルとなる。

誤差カウンタＥＣＵＮＴは、ゼロクロスＥＯＲ信号ＺＣＥＯＲが“Ｈ”レベルの期間ではカウントアップ動作を行い、“Ｌ”レベルの期間ではカウントダウン動作を行う。そして、マスク期間Ｔｍｓｋの終了時点のカウント値が最終的な位相誤差ＰＥＲＲとなる。この例では、最終的な位相誤差ＰＥＲＲはゼロであるため、ＢＥＭＦに同期した通電が行われている。

一方、仮に、ゼロクロスタイミングがマスク期間Ｔｍｓｋの中心タイミングよりも早い場合、ＢＥＭＦの位相が進んでいる状態であり、最終的な位相誤差ＰＥＲＲは、負の値となる。そうすると、ＰＩ補償器ＰＩＣｐからの回転周期カウント値ＮＣＮＴが小さくなることで、相切替タイミング信号ＣＯＭＭの周期が短くなり（言い換えれば位相が進み）、次の位相誤差検出時に負の位相誤差ＰＥＲＲが小さくなるように制御される。逆に、ゼロクロスタイミングが中心タイミングよりも遅い場合、最終的な位相誤差ＰＥＲＲは、正の値となる。そうすると、ＰＩ補償器ＰＩＣｐからの回転周期カウント値ＮＣＮＴが大きくなることで、相切替タイミング信号ＣＯＭＭの周期が長くなり（言い換えれば位相が遅れ）、次の位相誤差検出時に正の位相誤差ＰＥＲＲが小さくなるように制御される。モータ位相信号ＰＨは、このようにして制御された相切替タイミング信号ＣＯＭＭに基づき生成されることで、ＢＥＭＦの周波数および位相に一致する信号となる。

なお、図１５では、ｕ相の駆動端子（駆動端子電圧Ｖｕ）を例に、その概略的な駆動方法も併せて示されている。ｕ相の駆動端子（ＯＵＴｕ，ＩＮｕ）は、ｕ相の逆起電圧Ｖｂｅｍｆ（Ｕ）の変化が大きい期間では、図１２のソフトパターン（ＳＰ１，ＳＰ２）生成部ＳＰＧからのデューティ指示値ＳＯＦＴＰに基づくＰＷＭ信号で電圧駆動される。一方、ｕ相の駆動端子は、ｕ相の逆起電圧Ｖｂｅｍｆ（Ｕ）の変化が小さい期間では、図１２のＰＷＭパターン生成部ＰＰＧからのデューティ指示値ＰＷＭＰに基づくＰＷＭ信号で電圧駆動される。

したがって、この例では、マスク期間Ｔｍｓｋは、ｕ相の駆動端子をソフトパターンで駆動している最中に挿入されることになり、当該マスク期間Ｔｍｓｋにおいて、ハイインピーダンス状態であるｕ相の駆動端子でｕ相の逆起電圧Ｖｂｅｍｆ（Ｕ）が観測可能となる。なお、ｕ相の駆動端子の駆動方法に関し、図１５のようにソフトパターンまたはＰＷＭパターンによる駆動期間が設けられることに加えて、図１５では省略されているが、より詳細には、図１２で述べたように、電源電圧Ｖｐｗｒまたは接地電源電圧ＧＮＤによる固定期間も設けられる。

図１６は、図１５のマスク期間における詳細な動作例を示すタイミングチャートである。図１６に示されるように、検出対象相となる無通電相（ここではｕ相）の駆動端子電圧Ｖｕは、残り２相の通電相（ｖ相，ｗ相）のＰＷＭ信号に同期して変化している。ＰＷＭ信号が“Ｈ”レベル（オンレベル）の期間（ＰＷＭオン期間Ｔｏｎと呼ぶ）では、２相の通電相（ｖ相，ｗ相）の駆動端子電圧Ｖｖ，Ｖｗは、一方がハイサイドトランジスタのオンに伴い電源電圧Ｖｐｗｒとなり、他方がロウサイドトランジスタのオンに伴い接地電源電圧ＧＮＤとなる。これにより、中点タップ電圧Ｖｃｔは、“Ｖｐｗｒ／２”となり、無通電相の駆動端子電圧Ｖｕは、当該中点タップ電圧Ｖｃｔに逆起電圧Ｖｂｅｍｆ（Ｕ）を重畳した電圧となる。

一方、ＰＷＭ信号が“Ｌ”レベル（オフレベル）の期間（ＰＷＭオフ期間Ｔｏｆｆと呼ぶ）では、２相の通電相（ｖ相，ｗ相）のハイサイドまたはロウサイドで還流動作が行われる。図１６には、ハイサイドで還流動作が行われる場合が例示される。還流動作に伴い、２相の通電相の駆動端子電圧Ｖｖ，Ｖｗは、共にハイサイドトランジスタのオンに伴い電源電圧Ｖｐｗｒ付近となるか、共にロウサイドトランジスタのオンに伴い接地電源電圧ＧＮＤ付近となる。

その結果、中点タップ電圧Ｖｃｔは、電源電圧Ｖｐｗｒ付近または接地電源電圧ＧＮＤ付近となり、より詳細には、還流ダイオード等の影響によってばらつきを含んだ値となる。無通電相の駆動端子電圧Ｖｕは、このような中点タップ電圧Ｖｃｔに逆起電圧Ｖｂｅｍｆ（Ｕ）を重畳した電圧となるため、ばらつきを含み得る。また、駆動端子電圧Ｖｕは、逆起電圧Ｖｂｅｍｆ（Ｕ）の重畳に伴い電源電圧Ｖｐｗｒよりも高くなった場合や接地電源電圧ＧＮＤよりも低くなった場合には、ｕ相のトランジスタ（Ｍ１ｕ，Ｍ２ｕ）の還流ダイオードを介して電源電圧Ｖｐｗｒや接地電源電圧ＧＮＤにクランプされる。

さらに、無通電相のＢＥＭＦのゼロクロスタイミングでは、通常、２相の通電相のＰＷＭ信号のデューティは大きくなっており、これに伴いＰＷＭオフ期間Ｔｏｆｆは短くなっている。このようなことから、ＰＷＭオフ期間Ｔｏｆｆで当該駆動端子電圧Ｖｕから逆起電圧Ｖｂｅｍｆ（Ｕ）を検出することは容易でない。そこで、ＢＥＭＦのゼロクロスタイミングの検出は、ＰＷＭ周期Ｔｐｗｍ毎に、各ＰＷＭ周期Ｔｐｗｍ内のＰＷＭオン期間Ｔｏｎで行われる。

ただし、ＰＷＭオン期間Ｔｏｎに遷移した直後は、３相モータＳＰＭのインダクタ成分やハイサイドトランジスタおよびロウサイドトランジスタの寄生容量等によって、駆動端子電圧Ｖｕにリンギングが生じ得る。このため、ＢＥＭＦ検出のためのＢＥＭＦサンプリング信号ＢＳＰＬは、このリンギングを避けるようなタイミングに設定され、この例ではＰＷＭ周期Ｔｐｗｍの中心以降のタイミングに設定される。また、電流制御のための電流サンプリング信号ＩＳＰＬや、これに伴うアナログ・ディジタル変換器ＡＤＣの動作期間も、ＰＷＭ周期Ｔｐｗｍの中心タイミングを起点に設定される。これにより、ＰＷＭ周期Ｔｐｗｍ内における駆動電流の平均値をサンプリングすることができる。

図１４のサンプリングホールド回路ＳＨは、ＢＥＭＦサンプリング信号ＢＳＰＬのアサートレベル（“Ｈ”レベル）に応じて、中点タップ電圧Ｖｃｔを基準とする無通電相の駆動端子電圧Ｖｕをサンプリングする。その結果、ロウパスフィルタＬＰＦへの入力電圧（Ｖｏ１）は、ＢＥＭＦサンプリング信号ＢＳＰＬの“Ｈ”レベル期間では逆起電圧Ｖｂｅｍｆ（Ｕ）と同様に推移し、“Ｌ”レベル期間では保持に伴い一定レベルとなるため、階段状の波形となる。ロウパスフィルタＬＰＦは、階段状の波形となる入力電圧（Ｖｏ１）をスムージングすることで出力電圧Ｖｏ２を生成する。コンパレータＣＭＰｚｃは、当該出力電圧Ｖｏ２のゼロクロスを検出した際に、ゼロクロス信号ＺＣＯＵＴをアサートする。

しかし、このような方式では、ＢＥＭＦサンプリング信号ＢＳＰＬがＰＷＭ周期Ｔｐｗｍに同期する一方で、ＢＥＭＦはＰＷＭ周期Ｔｐｗｍに非同期であるため、ＢＥＭＦサンプリング信号ＢＳＰＬによるサンプリングタイミングに依存して、ゼロクロス信号ＺＣＯＵＴのアサートタイミングにばらつきが生じ得る。具体的には、このようなサンプリング誤差に伴い、ゼロクロスタイミングに、最大でＰＷＭ周期Ｔｐｗｍ分のばらつき時間ΔＴが生じる恐れがある。この場合、３相モータＳＰＭの位置を高精度に検出することが困難となる。その結果、通電タイミングにもばらつきが生じ、回転ジッタの増大が生じ得る。

なお、３相モータＳＰＭの位置を高精度に検出する方法（ひいては回転ジッタを低減する方法）として、ＰＷＭ周期Ｔｐｗｍを短くする（ＰＷＭ周波数を高くする）方法が考えられる。ただし、この場合、３相ドライバＳＰＭＤＶのスイッチング速度を速める必要性が生じるため、トランジスタの設計や制御ロジックの設計の難易度が上がると共に、スイッチング損失に伴う消費電力の増大も懸念される。さらに、ＰＷＭ分解能の低下等も懸念される。そこで、以下に説明する実施の形態の方式を用いることが有益となる。

《モータ駆動装置（実施の形態１）の概略構成》
図２は、本発明の実施の形態１によるモータ駆動装置の概略構成例を示すブロック図である。図２に示すモータ駆動装置は、図１０に示した構成例と比較して、ＰＬＬ制御ループＬＰＰＬＬ内にＰＷＭ固定部ＰＷＭＦＣが追加され、また、ＢＥＭＦ検出部ＢＦＤＥＴおよび出力制御部ＯＴＣＴの構成が若干異なっている。さらに、この違いに伴い、パラメータ設定レジスタＰＲＥＧは、装置外部から設定されるＢＥＭＦしきい値振幅Ｖｔｈｂと、ゼロクロスモード信号ＺＣＭＤの選択情報とを保持する。なお、ここでは、記載の便宜上、ＰＷＭ固定部ＰＷＭＦＣの一部は、出力制御部ＯＴＣＴに設けられる。

ＰＷＭ固定部ＰＷＭＦＣは、アナログ・ディジタル変換器ＡＤＣと、ＢＥＭＦレベル判定部ＢＬＶＪＧと、ＰＷＭ固定シーケンサＰＷＭＦＳＱとを備える。ＰＷＭ固定部ＰＷＭＦＣは、概略的には、ＢＥＭＦ検出部ＢＦＤＥＴからの逆起電圧Ｖｂｆと、ゼロクロス信号ＺＣＯＵＴ（この例では、それと等価なゼロクロスＥＯＲ信号ＺＣＥＯＲ）とを監視する。そして、ＰＷＭ固定部ＰＷＭＦＣは、逆起電圧Ｖｂｆの振幅レベルがＢＥＭＦしきい値振幅Ｖｔｈｂよりも小さくなった後の所定のタイミングからゼロクロス信号ＺＣＯＵＴ（ゼロクロスＥＯＲ信号ＺＣＥＯＲ）がアサートされるまでの期間（オン固定期間と呼ぶ）で、ＰＷＭ固定信号ＰＷＭＦＩＸをアサートレベルに制御する。これにより、ＰＷＭ固定部ＰＷＭＦＣは、当該オン固定期間で、ＰＷＭ変調部ＰＷＭＭＤを介して、２相の通電相の一方の相のハイサイドトランジスタと他方の相のロウサイドトランジスタをＰＷＭ周期に関わらずオンに固定する。

ＢＥＭＦ検出部ＢＦＤＥＴは、図１０の構成例と比較して、逆起電圧Ｖｂｆを出力する点と、ゼロクロスモード信号ＺＣＭＤが入力される点とが異なっている。ゼロクロスモード信号ＺＣＭＤは、前述した比較例によるゼロクロス検出方式を用いるか、実施の形態によるゼロクロス検出方式を用いるかを選択する信号である。ＢＥＭＦの振幅は、３相モータＳＰＭの回転速度に依存して変わるため、ＢＥＭＦしきい値振幅Ｖｔｈｂに関しても、回転速度に依存した変更が必要とされる。この例では、このような変更を不要にするため、例えば、３相モータＳＰＭの起動時には、比較例によるゼロクロス検出方式を用いる。そして、回転ジッタが問題となる定常回転に達した際に、シリアルインタフェースＳＩＦを介してゼロクロスモード信号ＺＣＭＤを切り替えることで、実施の形態によるゼロクロス検出方式を用いる。

出力制御部ＯＴＣＴは、図１０の構成例と比較して、ＰＷＭ変調部ＰＷＭＭＤの構成および動作が異なっている。概略的な相違点として、ＰＷＭ変調部ＰＷＭＭＤは、前述したＰＷＭ固定信号ＰＷＭＦＩＸに応じて所定のトランジスタをオンに固定する制御をＰＷＭ信号ＰＷＭ（ｕ，ｖ，ｗ）を介して実際に実行し、また、ＰＷＭ固定信号ＰＷＭＦＩＸに応じてＢＥＭＦサンプリング信号ＢＳＰＬの生成方法を変えている。

《ＰＬＬ制御ループ周り（実施の形態１）の詳細》
図３は、図２におけるＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。図４は、図３におけるＢＥＭＦ検出部の詳細な構成例を示す回路図である。図４に示すＢＥＭＦ検出部ＢＦＤＥＴは、図１４の構成例と比較して、サンプリングホールド回路ＳＨの保持電圧（この例では、それに比例する増幅回路ＳＡＭＰの出力電圧）を逆起電圧Ｖｂｆとして出力する点と、バイパススイッチＳＷｂが設けられる点とが異なる。

バイパススイッチＳＷｂは、ロウパスフィルタＬＰＦの抵抗素子Ｒｆｔに並列に結合され、ゼロクロスモード信号ＺＣＭＤに応じてオンに制御された際にはロウパスフィルタＬＰＦをバイパスし、オフに制御された際にはロウパスフィルタＬＰＦをバイパスしない。すなわち、バイパススイッチＳＷｂは、実施の形態によるゼロクロス検出方式を用いる場合には、ロウパスフィルタＬＰＦをバイパスする。これにより、フィルタリングに伴う遅延時間が無くなり、ゼロクロスタイミングを高精度に検出できるようになる。

また、詳細は後述するが、ＰＷＭ変調部ＰＷＭＭＤによって生成されるＢＥＭＦサンプリング信号ＢＳＰＬは、図１４の場合と異なり、マスク期間Ｔｍｓｋ内の前述したＰＷＭ固定信号ＰＷＭＦＩＸに基づくオン固定期間では、継続的にアサートされる。一方、ＢＥＭＦサンプリング信号ＢＳＰＬは、マスク期間Ｔｍｓｋ内のオン固定期間を除く期間では、図１４の場合と同様に、ＰＷＭ周期Ｔｐｗｍ毎にＰＷＭオン期間Ｔｏｎでアサートされる。

図３では、図１３に示した構成例に対して、アナログ・ディジタル変換器ＡＤＣ、ＢＥＭＦレベル判定部ＢＬＶＪＧおよびＰＷＭ固定シーケンサＰＷＭＦＳＱからなるＰＷＭ固定部ＰＷＭＦＣが追加され、図２に示したＰＷＭ固定部のより詳細な構成例が示される。アナログ・ディジタル変換器ＡＤＣは、ＢＥＭＦ検出部ＢＦＤＥＴからの逆起電圧Ｖｂｆ（詳細にはその振幅の絶対値）をディジタル値ＡＤＣＢＦに変換する。

ＢＥＭＦレベル判定部ＢＬＶＪＧは、コンパレータＣＭＰｌを備える。コンパレータＣＭＰｌは、ディジタルコンパレータであり、アナログ・ディジタル変換器ＡＤＣからのディジタル値ＡＤＣＢＦとＢＥＭＦしきい値振幅Ｖｔｈｂに対応するディジタル値とを比較し、その比較結果となるレベル検出信号ＬＶＤＥＴを出力する。ここでは、コンパレータＣＭＰｌは、ディジタル値ＡＤＣＢＦ（逆起電圧Ｖｂｆの振幅の絶対値）がＢＥＭＦしきい値振幅Ｖｔｈｂよりも小さくなると、“Ｈ”レベルのレベル検出信号ＬＶＤＥＴを出力する。

ＰＷＭ固定シーケンサＰＷＭＦＳＱは、コンパレータＣＭＰｌからのレベル検出信号ＬＶＤＥＴと、ゼロクロス信号ＺＣＯＵＴ（詳細には、ゼロクロスＥＯＲ信号ＺＣＥＯＲ）とを受けて、オン固定期間でアサートレベル（ここでは“Ｈ”レベル）となるＰＷＭ固定信号ＰＷＭＦＩＸを生成する。具体的には、ＰＷＭ固定シーケンサＰＷＭＦＳＱは、アンドゲートＡＤ１〜ＡＤ３と、オアゲートＯＲ１と、フリップフロップＦＦ１〜ＦＦ３とを備える。

フリップフロップＦＦ１〜ＦＦ３は、ゼロクロスモード信号ＺＣＭＤが“Ｌ”レベルの際、または、ゼロクロスモード信号ＺＣＭＤが“Ｈ”レベルであり、かつマスク信号ＭＳＫが“Ｈ”レベルの期間では、リセット状態となる。このリセット状態では、ＰＷＭ固定信号ＰＷＭＦＩＸは、ネゲートレベル（“Ｌ”レベル）に固定され、ＰＷＭ固定部ＰＷＭＦＣは、実質的に無効状態となる。一方、フリップフロップＦＦ１〜ＦＦ３は、ゼロクロスモード信号ＺＣＭＤが“Ｈ”レベルであり、かつマスク信号ＭＳＫが“Ｌ”レベルの期間では、リセット状態が解除される。この状態では、ＰＷＭ固定部ＰＷＭＦＣは、有効状態となる。

ＰＷＭ固定部ＰＷＭＦＣの有効状態では、レベル検出信号ＬＶＤＥＴが“Ｈ”レベルになると、フリップフロップＦＦ１は、次のＢＥＭＦサンプリング信号ＢＳＰＬの立ち上がりエッジで当該“Ｈ”レベルをラッチする。アンドゲートＡＤ１は、フリップフロップＦＦ１からの“Ｈ”レベル入力と、フリップフロップＦＦ３からの“Ｈ”レベル入力とに応じて“Ｈ”レベルを出力する。その結果、オアゲートＯＲ１およびフリップフロップＦＦ２を介して、ＰＷＭ固定信号ＰＷＭＦＩＸは、“Ｈ”レベルに遷移する。一方、アンドゲートＡＤ２は、フリップフロップＦＦ３からの“Ｌ”レベル入力に伴い“Ｌ”レベルを出力する。

ＰＷＭ固定信号ＰＷＭＦＩＸが“Ｈ”レベルに遷移すると、フリップフロップＦＦ３は“Ｈ”レベルをラッチする。アンドゲートＡＤ１は、フリップフロップＦＦ３からの“Ｌ”レベル入力に応じて、“Ｌ”レベルを出力する。一方、アンドゲートＡＤ２は、フリップフロップＦＦ３から“Ｈ”レベル入力と、ゼロクロスＥＯＲ信号ＺＣＥＯＲによる“Ｈ”レベル入力とに応じて、アンドゲートＡＤ１に代わって“Ｈ”レベルを出力する。その結果、オアゲートＯＲ１およびフリップフロップＦＦ２を介して、ＰＷＭ固定信号ＰＷＭＦＩＸは、“Ｈ”レベルを維持する。

その後、ゼロクロスＥＯＲ信号ＺＣＥＯＲが“Ｌ”レベルに遷移すると、アンドゲートＡＤ２は、“Ｌ”レベルを出力する。その結果、オアゲートＯＲ１およびフリップフロップＦＦ２を介して、ＰＷＭ固定信号ＰＷＭＦＩＸは、“Ｌ”レベルに遷移する。このような動作により、ＰＷＭ固定信号ＰＷＭＦＩＸは、逆起電圧Ｖｂｆの振幅レベルがＢＥＭＦしきい値振幅Ｖｔｈｂよりも小さくなった後のＢＥＭＦサンプリング信号ＢＳＰＬの立ち上がりエッジからゼロクロスＥＯＲ信号ＺＣＥＯＲがアサートされるまでの期間（オン固定期間）で、“Ｈ”レベルに制御される。

《モータ駆動装置（実施の形態１）の動作》
図５は、図２のモータ駆動装置の主要部の概略動作例を示す波形図である。図２のモータ駆動装置は、図１２で述べたように、３相中のいずれか１相の駆動端子電圧Ｖｕ，Ｖｖ，Ｖｗを電源電圧Ｖｐｗｒまたは接地電源電圧ＧＮＤに固定した状態で、残り２相の一方をデューティ指示値ＰＷＭＰ（詳細には、ＰＷＭＲ）に基づいてＰＷＭ制御し、他方をデューティ指示値ＳＯＦＴＰ（詳細には、ＳＯＦＴＲ）に基づいてＰＷＭ制御する。そして、モータ駆動装置は、この電源電圧Ｖｐｗｒ固定と接地電源電圧ＧＮＤ固定を電気角６０ｄｅｇ毎に交互に切り替えながら、３相の駆動電流Ｉｕ，Ｉｖ，Ｉｗを正弦波状に制御する。

例えば、図５の電気角６０ｄｅｇの期間Ｔ１おいて、前半部分ではｕ相の駆動端子電圧Ｖｕが接地電源電圧ＧＮＤに固定され、後半部分ではｖ相の駆動端子電圧Ｖｖが接地電源電圧ＧＮＤに固定される。また、期間Ｔ１に続く電気角６０ｄｅｇの期間Ｔ２において、前半部分ではｗ相の駆動端子電圧Ｖｗが電源電圧Ｖｐｗｒに固定され、後半部分ではｕ相の駆動端子電圧Ｖｕが電源電圧Ｖｐｗｒに固定される。なお、特許文献２に示されるように、接地電源電圧ＧＮＤに固定される相は、３相の正弦波駆動電圧の中で最小電圧となる相であり、逆に、電源電圧Ｖｐｗｒに固定される相は、最大電圧となる相である。このようなレベル変調を行うことで、限られた電源電圧Ｖｐｗｒの中で、３相間の相対的な電圧振幅を広げることができる。

また、例えば、期間Ｔ１の後半部分のＰＷＭ周期Ｔｐｗｍ１では、ｖ相の駆動端子電圧Ｖｖが接地電源電圧ＧＮＤに固定された状態で、ｕ相の駆動端子電圧Ｖｕは、デューティ指示値ＳＯＦＴＰ（ＳＯＦＴＲ）に基づきＰＷＭ制御され、ｗ相の駆動端子電圧Ｖｗは、デューティ指示値ＰＷＭＰ（ＰＷＭＲ）に基づきＰＷＭ制御される。ＰＷＭ周期Ｔｐｗｍ１では、ｕ相の駆動電流Ｉｕ（ひいてはｕ相のＢＥＭＦ）の変化は大きく、図１５でも述べたように、このような期間ではソフトパターンに基づくデューティ指示値ＳＯＦＴＰが適用される。また、ｗ相の駆動電流Ｉｗ（ひいてはｗ相のＢＥＭＦ）の変化は小さく、図１５でも述べたように、このような期間ではＰＷＭパターンに基づくデューティ指示値ＰＷＭＰが適用される。

ここで、期間Ｔ４の後半部分のＰＷＭ周期Ｔｐｗｍ４では、ｖ相の駆動端子電圧Ｖｖが電源電圧Ｖｐｗｒに固定された状態で、ｕ相の駆動端子電圧Ｖｕは、デューティ指示値ＳＯＦＴＰ（ＳＯＦＴＲ）に基づきＰＷＭ制御され、ｗ相の駆動端子電圧Ｖｗは、デューティ指示値ＰＷＭＰ（ＰＷＭＲ）に基づきＰＷＭ制御されている。このような制御状態の途中で、ｕ相の駆動端子は、ｕ相のハイインピーダンス信号ＨＩＺｕに応じてハイインピーダンス状態に制御される。そして、マスク期間Ｔｍｓｋ内では、当該ハイインピーダンス状態のｕ相をＢＥＭＦの検出対象相として、ＢＥＭＦサンプリング信号ＢＳＰＬがＰＷＭ周期毎に順次生成され、マスク期間Ｔｍｓｋの中心付近では、“Ｈ”レベルのＰＷＭ固定信号ＰＷＭＦＩＸが生成される。

なお、このマスク期間Ｔｍｓｋでは、ｖ相の駆動端子電圧Ｖｖは、オン固定となるハイサイドトランジスタＭ１ｖを介して電源電圧Ｖｐｗｒに固定される。ｗ相の駆動端子電圧Ｖｗは、デューティ指示値ＰＷＭＰ（ＰＷＭＲ）に基づくＰＷＭ信号ＰＷＭｗでロウサイドトランジスタＭ２ｗを駆動した結果得られる電圧となる。ｕ相の駆動端子電圧Ｖｕは、ハイインピーダンス状態であり、ｗ相のＰＷＭ信号ＰＷＭｗのオンレベル期間（図１６のＰＷＭオン期間Ｔｏｎ）でＢＥＭＦが観測される。

図６は、図２におけるＰＷＭ変調部の主要部の構成例を示す概略図である。図６において、ＰＷＭ信号生成部ＰＷＭＧは、デューティ指示値ＰＷＭＰ（ＰＷＭＲ）に基づきＰＷＭ信号ＰＷＭｐ１を生成し、デューティ指示値ＳＯＦＴＰ（ＳＯＦＴＲ）に基づきＰＷＭ信号ＰＷＭｓを生成する。オアゲートＯＲ１１は、ＰＷＭ信号ＰＷＭｐ１とＰＷＭ固定信号ＰＷＭＦＩＸのオア演算結果をＰＷＭ信号ＰＷＭｐ２として出力する。オアゲートＯＲ１０は、ＰＷＭ周期毎のＢＥＭＦサンプリング信号ＢＳＰＬｉと、ＰＷＭ固定信号ＰＷＭＦＩＸとのオア演算結果をＢＥＭＦサンプリング信号ＢＳＰＬとして出力する。

セレクタＳＥＬｕは、ＰＷＭ信号ＰＷＭｐ２，ＰＷＭｓ、“Ｈ”レベル信号および“Ｌ”レベル信号の中のいずれか１個の信号を選択し、ＰＷＭ信号ＰＷＭｕとして出力する。ｖ相およびｗ相に関しても同様に、セレクタＳＥＬｖ，ＳＥＬｗは、４個の中から選択した１個の信号をＰＷＭ信号ＰＷＭｖ，ＰＷＭｗとしてそれぞれ出力する。

例えば、図５のＰＷＭ周期Ｔｐｗｍ４では、セレクタＳＥＬｕは、ＰＷＭ信号ＰＷＭｓを選択し、セレクタＳＥＬｖは、“Ｈ”レベル信号を選択し、セレクタＳＥＬｗは、ＰＷＭ信号ＰＷＭｐ２を選択する。その後、マスク期間Ｔｍｓｋ内でＰＷＭ固定信号ＰＷＭＦＩＸが“Ｈ”レベルとなった場合、ＰＷＭ信号ＰＷＭｐ２は“Ｈ”レベルに固定され、セレクタＳＥＬｗは、当該“Ｈ”レベルに固定されたＰＷＭ信号ＰＷＭｐ２を選択する。これに応じて、ｗ相のロウサイドトランジスタＭ２ｗは、オンに固定される。また、ＰＷＭ固定信号ＰＷＭＦＩＸの“Ｈ”レベル期間（オン固定期間）では、ＢＥＭＦサンプリング信号ＢＳＰＬも“Ｈ”レベルに固定される。

図７は、図５のマスク期間における詳細な動作例を示すタイミングチャートである。ここでは、図１６に示したタイミングチャートとの相違点に着目して説明を行う。図７では、ＰＷＭ固定部ＰＷＭＦＣにおけるＢＥＭＦレベル検出用のアナログ・ディジタル変換器ＡＤＣによる変換期間（Ｂ）が設けられる。当該変換期間（Ｂ）は、この例では、ＰＷＭ周期Ｔｐｗｍ内で、電流検出用のアナログ・ディジタル変換器ＡＤＣによる変換期間（Ａ）に連続して設けられる。ただし、特に連続である必要はなく、変換期間（Ｂ）は、今回の変換期間（Ａ）と次回の変換期間（Ａ）の間に設けられればよい。このように、ＰＷＭ周期Ｔｐｗｍと同じ長さの期間内に重複しない２個の変換期間を設けることで、ＢＥＭＦレベル検出用のアナログ・ディジタル変換器ＡＤＣを電流検出用のアナログ・ディジタル変換器ＡＤＣと共通化することが可能になる。その結果、回路面積や消費電力の低減が図れる。

また、図７では、図１６の出力電圧Ｖｏ１に相当する階段状の逆起電圧Ｖｂｆに対して、ＢＥＭＦレベル判定部ＢＬＶＪＧによる判定が行われる。この際に、ＢＥＭＦレベル判定部ＢＬＶＪＧで用いるＢＥＭＦしきい値振幅Ｖｔｈｂは、１回のＰＷＭ周期Ｔｐｗｍで生じるＢＥＭＦの変化量を“Ｄｂｅｍｆ”として、例えば、“３×Ｄｂｅｍｆ”以下の大きさに定められ、望ましくは“２×Ｄｂｅｍｆ”等に定められる。当該ＢＥＭＦしきい値振幅Ｖｔｈｂは、例えば、予めシミュレーション等によって求められ、装置外部からパラメータ設定レジスタＰＲＥＧに設定される。ＢＥＭＦレベル判定部ＢＬＶＪＧは、変換期間（Ｂ）の終了タイミングで、逆起電圧Ｖｂｆの振幅レベルがＢＥＭＦしきい値振幅Ｖｔｈｂよりも小さくなった場合、“Ｈ”レベルのレベル検出信号ＬＶＤＥＴを出力する。

レベル検出信号ＬＶＤＥＴが“Ｈ”レベルになると、その後のＢＥＭＦサンプリング信号ＢＳＰＬの立ち上がりエッジでＰＷＭ固定信号ＰＷＭＦＩＸが“Ｈ”レベルに制御される。ＰＷＭ固定信号ＰＷＭＦＩＸが“Ｈ”レベルの期間（オン固定期間Ｔｏｆｘ）では、ＰＷＭ信号（例えば、図５のマスク周期ＴｍｓｋにおけるＰＷＭｗ）は“Ｈ”レベルに固定され、ＢＥＭＦサンプリング信号ＢＳＰＬも“Ｈ”レベルに固定される。その結果、図４のＢＥＭＦ検出部ＢＦＤＥＴは、当該オン固定期間Ｔｏｆｘでは、ＢＥＭＦをＰＷＭ周期毎ではなく継続的に検出する。これに伴い、逆起電圧Ｖｂｆも、階段状ではなく連続的な波形となる。

その後、ゼロクロス信号ＺＣＯＵＴ（ゼロクロスＥＯＲ信号ＺＣＥＯＲ）がアサートされると、ＰＷＭ固定信号ＰＷＭＦＩＸは“Ｌ”レベルに制御される。これに応じて、ＰＷＭ信号（例えば、ＰＷＭｗ）およびＢＥＭＦサンプリング信号ＢＳＰＬの“Ｈ”レベル固定も解除され、図１６の場合と同様の動作に戻る。すなわち、マスク期間Ｔｍｓｋ内のオン固定期間Ｔｏｆｘを除く期間では、ＰＷＭ信号は、所定のデューティ指示値（例えば、ＰＷＭＰ（ＰＷＭＲ））に基づく信号となり、ＢＥＭＦサンプリング信号ＢＳＰＬは、ＰＷＭ周期Ｔｐｗｍ毎にＰＷＭオン期間Ｔｏｎでアサートされる信号となる。

《実施の形態１の主要な効果》
以上のように、実施の形態１の方式を用いると、ゼロクロス信号ＺＣＯＵＴがアサートされる直前からゼロクロス信号ＺＣＯＵＴがアサートされるまでの期間で、ＢＥＭＦをＰＷＭ周期毎（言い換えればＢＥＭＦサンプリング信号ＢＳＰＬ毎）ではなく、継続的に検出することができる。これにより、図１６の場合のようなサンプリング誤差に伴うばらつき時間ΔＴが生じないため、ゼロクロスタイミングを高精度に検出でき、ひいては３相モータＳＰＭの位置を高精度に検出することが可能になる。また、これに伴い、回転ジッタの低減が可能となり、例えば、ＨＤＤ装置の大容量化等が図れる。

なお、図７に示したように、オン固定期間ＴｏｆｘでＰＷＭ信号をオンレベルに固定すると、駆動電流波形への影響が懸念される。そこで、ＢＥＭＦしきい値振幅Ｖｔｈｂをできるだけ小さい値（例えば、“３×Ｄｂｅｍｆ”以下、望ましくは“２×Ｄｂｅｍｆ”等）に設定することで、オン固定期間Ｔｏｆｘを短縮でき、駆動電流波形への影響を低減することができる。例えば、“２×Ｄｂｅｍｆ”に設定した場合、オン固定期間Ｔｏｆｘは、理想的には、１回のＰＷＭ周期Ｔｐｗｍ以下の長さで足りる。さらに、図５に示したように、オン固定期間Ｔｏｆｘでは、通電相の駆動電流（Ｉｖ，Ｉｗ）（ひいてはデューティ）は元々大きいため、これによっても、ＰＷＭ信号をオンレベルに固定した場合の影響は特に問題とならない。

また、この例では、２相の通電相の一方を電源電圧Ｖｐｗｒまたは接地電源電圧ＧＮＤに固定し、他方をＰＷＭ制御するようなレベル変調方式を用いているため、ＰＷＭオン期間Ｔｏｎは、この他方のＰＷＭ信号のみによって定められた。ただし、レベル変調方式またはレベル変調の有無によっては、ＰＷＭオン期間Ｔｏｎは、２相の通電相のＰＷＭ信号によって定められることになり、一方のハイサイドトランジスタと他方のロウサイドトランジスタが共にオンの期間となる。さらに、ここでは、１８０ｄｅｇ通電方式への適用例を示したが、これに限らず、同様にして、１２０ｄｅｇ通電方式にＰＷＭ固定信号ＰＷＭＦＩＸを適用することも可能である。

（実施の形態２）
《ＰＬＬ制御ループ周り（実施の形態２）の詳細》
図８は、本発明の実施の形態２によるモータ駆動装置において、ＰＬＬ制御ループ周りの詳細な構成例を示すブロック図である。図８に示す構成例は、図３に示した構成例と比較して、ＰＷＭ固定部ＰＷＭＦＣ内のＢＥＭＦレベル判定部ＢＬＶＪＧａの構成が異なっている。ＢＥＭＦしきい値振幅Ｖｔｈｂは、図３の構成例では、装置外部から設定されたのに対して、図８の構成例では、しきい値設定部ＶＴＨＳＴを用いて装置内部で設定される。

しきい値設定部ＶＴＨＳＴは、ＢＥＭＦ検出部ＢＦＤＥＴがマスク期間Ｔｍｓｋ内でＰＷＭ周期Ｔｐｗｍ毎に検出した逆起電圧Ｖｂｆに基づき、複数のＰＷＭ周期Ｔｐｗｍ間の逆起電圧Ｖｂｆの変化量を検出し、当該検出した変化量を基づいてＢＥＭＦしきい値振幅Ｖｔｈｂを定める。具体例として、しきい値設定部ＶＴＨＳＴは、アナログ・ディジタル変換器ＡＤＣからの連続する２回分のディジタル値ＡＤＣＢＦをフリップフロップＦＦ１０，ＦＦ１１でそれぞれラッチする。そして、しきい値設定部ＶＴＨＳＴは、ラッチした前回と今回の差分値を減算器ＳＢ１０を用いて算出し、その算出結果を２倍したディジタル値をＢＥＭＦしきい値振幅ＶｔｈｂとしてコンパレータＣＭＰｌに設定する。

また、アナログ・ディジタル変換器ＡＤＣは、変換を完了する毎にＡＤＣ完了信号ＡＤＣＥＤを出力し、フリップフロップＦＦ１０，ＦＦ１１はＡＤＣ完了信号ＡＤＣＥＤに同期してラッチを行う。この場合、ＢＥＭＦしきい値振幅Ｖｔｈｂは、例えば、図７において、レベル検出信号ＬＶＤＥＴがアサートされる直前２回分のディジタル値ＡＤＣＢＦに基づき定められる。その結果、適切なＢＥＭＦしきい値振幅Ｖｔｈｂを定めることが可能となる。

なお、ＢＥＭＦしきい値振幅Ｖｔｈｂの基となるディジタル値ＡＤＣＢＦは、必ずしもこれに限らず、ＡＤＣ完了信号ＡＤＣＥＤに適宜論理を組み合わせることで、適宜変更することも可能である。一例として、定常回転に達した直後のマスク期間Ｔｍｓｋにおいて、ゼロクロスモード信号ＺＣＭＤでＰＷＭ固定部ＰＷＭＦＣを無効状態にしたまま、マスク期間Ｔｍｓｋの中心タイミング付近のディジタル値ＡＤＣＢＦに基づきしきい値振幅Ｖｔｈｂを定めてもよい。当該ＢＥＭＦしきい値振幅Ｖｔｈｂは、その後、ＰＷＭ固定部ＰＷＭＦＣが有効状態になった際に使用される。

《実施の形態２の主要な効果》
以上、実施の形態２の方式を用いることで、実施の形態１で述べた各種効果に加えて、さらに、３相モータＳＰＭの特性ばらつきの影響を低減することが可能になる。すなわち、例えば、３相モータＳＰＭのトルク定数等がばらつくと、ＢＥＭＦの振幅も変化するため、固定のＢＥＭＦしきい値振幅Ｖｔｈｂでは不適切となる恐れがある。具体的には、オン固定期間Ｔｏｆｘが過剰に長くなるような事態や、逆に、ＰＷＭ固定信号ＰＷＭＦＩＸがアサートされる前にゼロクロスタイミングが生じるような事態が懸念される。実施の形態２の方式を用いると、このような事態を回避できる。

（実施の形態３）
《ＢＥＭＦ検出部（実施の形態３）の構成および動作》
図９は、本発明の実施の形態３によるモータ駆動装置において、ＢＥＭＦ検出部の詳細な構成例を示す回路図である。図９に示すＢＥＭＦ検出部ＢＦＤＥＴｂは、図４の構成例と異なり、図３のＰＷＭ固定部ＰＷＭＦＣ内のアナログ・ディジタル変換器ＡＤＣおよびＢＥＭＦレベル判定部ＢＬＶＪＧと同様の機能を担うＢＥＭＦレベル判定部ＢＬＶＪＧｂを備える。ＢＥＭＦレベル判定部ＢＬＶＪＧｂは、ディジタル・アナログ変換器ＤＡＣおよびコンパレータＣＭＰｄを備える。ここでは、図７に示したように、ＢＥＭＦが正極から負極にゼロクロスする場合を想定する。

ディジタル・アナログ変換器ＤＡＣは、ＢＥＭＦしきい値振幅Ｖｔｈｂをディジタル値で受け、それをアナログ値に変換する。ディジタル・アナログ変換器ＤＡＣは、例えば、Ｒ−２Ｒ抵抗ラダー方式や、２のべき乗倍の電流を共通の抵抗に流す方式等、簡素な構成であってよい。コンパレータＣＭＰｄは、アナログコンパレータであり、コンパレータＣＭＰｚｃの入力電圧（Ｖｏ２）となるＢＥＭＦと、ディジタル・アナログ変換器ＤＡＣからのアナログ値とを比較し、ＢＥＭＦが当該アナログ値よりも小さくなった場合に、“Ｈ”レベルのレベル検出信号ＬＶＤＥＴを出力する。以降は、図３のＰＷＭ固定シーケンサＰＷＭＦＳＱを用いて実施の形態１の場合と同様の動作が行われる。なお、コンパレータＣＭＰｄには、コンパレータＣＭＰｚｃの入力電圧（Ｖｏ２）の代わりに増幅回路ＳＡＭＰの出力電圧Ｖｏ１を入力してもよい。

《実施の形態３の主要な効果》
以上、実施の形態３の方式を用いることで、実施の形態１で述べた各種効果に加えて、ＰＷＭ固定部ＰＷＭＦＣ内のアナログ・ディジタル変換器が不要となるため、構成を簡素化できる場合がある。また、アナログ・ディジタル変換器を備えないモータシステムに適用することや、あるいは、不要となったアナログ・ディジタル変換器を別の用途で使用すること等が可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、実施の形態の方式は、ＨＤＤに限らず、各種モータの駆動方法として適用可能である。具体例として、ＤＶＤ再生録画装置やブルーレイ再生録画装置等が挙げられる。また、場合によっては、エアコンのインバータシステム等において、より高精度な制御を行う技術として適用することも可能である。

ＡＤＣ アナログ・ディジタル変換器
ＢＦＤＥＴ ＢＥＭＦ検出部
ＢＬＶＪＧ ＢＥＭＦレベル判定部
ＢＳＰＬ ＢＥＭＦサンプリング信号
ＣＧＥＮ クロック生成部
ＣＭＰ コンパレータ
ＤＡＣ ディジタル・アナログ変換器
ＤＡＭＰ 差動増幅回路
ＤＳＫ ディスク
ＧＮＤ 接地電源電圧
ＨＩＺ ハイインピーダンス信号
ＩＮ 駆動入力端子
ＬＰＣＲ 電流制御ループ
ＬＰＦ ロウパスフィルタ
ＬＰＰＬＬ ＰＬＬ制御ループ
ＬＶＤＥＴ レベル検出信号
Ｍ１ ハイサイドトランジスタ
Ｍ２ ロウサイドトランジスタ
ＭＤＩＣ モータ駆動装置
ＭＳＫ マスク信号
ＯＴＣＴ 出力制御部
ＯＵＴ 駆動出力端子
ＰＨＥＤ 位相誤差検出部
ＰＩＣ ＰＩ補償器
ＰＷＭＦＣ ＰＷＭ固定部
ＰＷＭＦＩＸ ＰＷＭ固定信号
ＰＷＭＦＳＱ ＰＷＭ固定シーケンサ
ＰＷＭＭＤ ＰＷＭ変調部
ＳＨ サンプリングホールド回路
ＳＰＭ ３相モータ
ＳＰＭＤＶ ３相ドライバ
ＳＷｂ バイパススイッチ
Ｔｍｓｋ マスク期間
Ｔｏｆｘ オン固定期間
Ｔｏｎ ＰＷＭオン期間
Ｔｐｗｍ ＰＷＭ周期
ＶＴＨＳＴ しきい値設定部
Ｖｂｅｍｆ，Ｖｂｆ 逆起電圧
Ｖｃｔ 中点タップ電圧
Ｖｐｗｒ 電源電圧
Ｖｔｈｂ ＢＥＭＦしきい値振幅
Ｖｕ，Ｖｖ，Ｖｗ 駆動端子電圧
ＺＣＭＤ ゼロクロスモード信号
ＺＣＯＵＴ ゼロクロス信号

Claims (20)

1. ３相モータを駆動する３相の駆動端子と、
   前記３相の駆動端子と高電位側電源電圧との間にそれぞれ結合される３相のハイサイドトランジスタ、および前記第３相の駆動端子と低電位側電源電圧との間にそれぞれ結合される３相のロウサイドトランジスタを備える３相ドライバと、
   マスク期間において、前記３相中の１相となる第１の相の前記ハイサイドトランジスタおよび前記ロウサイドトランジスタを共にオフに制御した状態で、残りの２相となる第２の相および第３の相の中の少なくとも一方の相の前記ハイサイドトランジスタおよび前記ロウサイドトランジスタをＰＷＭ信号で制御する出力制御部と、
   前記マスク期間に含まれるＰＷＭ周期毎に、前記３相モータの中点タップ電圧を基準とする前記第１の相の前記駆動端子の駆動端子電圧を、前記第２の相の前記ハイサイドトランジスタと前記第３の相の前記ロウサイドトランジスタが共にオンとなるＰＷＭオン期間で逆起電圧として検出し、前記逆起電圧がゼロとなった場合にゼロクロス信号をアサートする逆起電圧検出部と、
   前記逆起電圧および前記ゼロクロス信号を監視し、前記逆起電圧の振幅レベルが所定のしきい値振幅よりも小さくなった後の所定のタイミングから前記ゼロクロス信号がアサートされるまでの第１の期間で、前記第２の相の前記ハイサイドトランジスタと前記第３の相の前記ロウサイドトランジスタを前記ＰＷＭ周期に関わらずオンに固定するＰＷＭ固定部と、
   を有し、
   前記逆起電圧検出部は、前記第１の期間では、前記逆起電圧を継続的に検出する、
   モータ駆動装置。
2. 請求項１記載のモータ駆動装置において、
   前記ＰＷＭ固定部は、
   前記逆起電圧をディジタル値に変換する第１のアナログ・ディジタル変換器と、
   前記第１のアナログ・ディジタル変換器からの前記ディジタル値と前記所定のしきい値振幅に対応するディジタル値とを比較する第１のディジタルコンパレータと、
   を有する、
   モータ駆動装置。
3. 請求項２記載のモータ駆動装置において、
   前記ＰＷＭ固定部は、さらに、前記第１のディジタルコンパレータの比較結果と前記ゼロクロス信号とを受けて、前記第１の期間でアサートレベルとなるＰＷＭ固定信号を生成するＰＷＭ固定シーケンサを有する、
   モータ駆動装置。
4. 請求項２記載のモータ駆動装置において、さらに、
   前記３相モータに流れる電流を前記ＰＷＭ周期毎にディジタル値に変換する第２のアナログ・ディジタル変換器を有し、
   前記第１のアナログ・ディジタル変換器は、前記ＰＷＭ周期と同じ長さの期間内に重複しない２個の変換期間を設けることで前記第２のアナログ・ディジタル変換器と共通化される、
   モータ駆動装置。
5. 請求項１記載のモータ駆動装置において、
   前記ＰＷＭ固定部は、
   前記所定のしきい値振幅をディジタル値で受け、当該ディジタル値をアナログ値に変換するディジタル・アナログ変換器と、
   前記逆起電圧と、前記ディジタル・アナログ変換器からの前記アナログ値とを比較するアナログコンパレータと、
   を有する、
   モータ駆動装置。
6. 請求項１記載のモータ駆動装置において、
   前記所定のしきい値振幅は、１回の前記ＰＷＭ周期で生じる前記逆起電圧の変化量を“Ｄｂｅｍｆ”として、“３×Ｄｂｅｍｆ”以下の大きさに定められる、
   モータ駆動装置。
7. 請求項６記載のモータ駆動装置において、
   前記所定のしきい値振幅は、予め装置外部から設定される、
   モータ駆動装置。
8. 請求項６記載のモータ駆動装置において、
   前記ＰＷＭ固定部は、前記逆起電圧検出部が前記マスク期間内で前記ＰＷＭ周期毎に検出した前記逆起電圧に基づき複数の前記ＰＷＭ周期間の前記逆起電圧の変化量を検出し、当該検出した変化量に基づいて前記所定のしきい値振幅を定めるしきい値設定部を有する、
   モータ駆動装置。
9. 請求項１記載のモータ駆動装置において、
   前記逆起電圧検出部は、
   前記中点タップ電圧を基準として、前記第１の相の前記駆動端子の前記駆動端子電圧を増幅する差動増幅回路と、
   前記差動増幅回路の出力電圧をサンプリング信号に応じてサンプリングおよび保持するサンプリングホールド回路と、
   前記サンプリングホールド回路の保持電圧とゼロ電圧とを比較することで前記ゼロクロス信号を生成するコンパレータと、
   を有し、
   前記サンプリング信号は、前記マスク期間内の前記第１の期間を除く期間では前記ＰＷＭ周期毎に前記ＰＷＭオン期間でアサートされ、前記第１の期間では継続的にアサートされる、
   モータ駆動装置。
10. 請求項９記載のモータ駆動装置において、
    前記逆起電圧検出部は、さらに、
    前記サンプリングホールド回路の保持電圧をフィルタリングして前記コンパレータへ伝達するロウパスフィルタと、
    オンに制御された際に前記ロウパスフィルタをバイパスするバイパススイッチと、
    を有し、
    前記ＰＷＭ固定部は、有効・無効が切り替え可能となっており、
    前記３相モータの起動時には、前記ＰＷＭ固定部は無効化されると共に前記バイパススイッチはオフに制御され、前記３相モータの定常回転時には、前記ＰＷＭ固定部は有効化されると共に前記バイパススイッチはオンに制御される、
    モータ駆動装置。
11. 請求項１記載のモータ駆動装置において、さらに、
    前記３相モータの通電に用いる通電用タイミング信号を生成し、前記通電用タイミング信号に基づいて定められた前記マスク期間内の規定のタイミングに前記ゼロクロス信号のアサートタイミングが保たれるように前記通電用タイミング信号の位相または周波数をフィードバック制御するＰＬＬ制御ループを有する、
    モータ駆動装置。
12. データを記憶するディスクと、
    前記ディスクを回転させる３相モータと、
    前記３相モータを駆動するモータ駆動装置と、
    を備えるモータシステムであって、
    前記モータ駆動装置は、
    前記３相モータを駆動する３相の駆動端子と、
    前記３相の駆動端子と高電位側電源電圧との間にそれぞれ結合される３相のハイサイドトランジスタ、および前記第３相の駆動端子と低電位側電源電圧との間にそれぞれ結合される３相のロウサイドトランジスタを備える３相ドライバと、
    マスク期間において、前記３相中の１相となる第１の相の前記ハイサイドトランジスタおよび前記ロウサイドトランジスタを共にオフに制御した状態で、残りの２相となる第２の相および第３の相の中の少なくとも一方の相の前記ハイサイドトランジスタおよび前記ロウサイドトランジスタをＰＷＭ信号で制御する出力制御部と、
    前記マスク期間に含まれるＰＷＭ周期毎に、前記３相モータの中点タップ電圧を基準とする前記第１の相の前記駆動端子の駆動端子電圧を、前記第２の相の前記ハイサイドトランジスタと前記第３の相の前記ロウサイドトランジスタが共にオンとなるＰＷＭオン期間で逆起電圧として検出し、前記逆起電圧がゼロとなった場合にゼロクロス信号をアサートする逆起電圧検出部と、
    前記逆起電圧および前記ゼロクロス信号を監視し、前記逆起電圧の振幅レベルが所定のしきい値振幅よりも小さくなった後の所定のタイミングから前記ゼロクロス信号がアサートされるまでの第１の期間で、前記第２の相の前記ハイサイドトランジスタと前記第３の相の前記ロウサイドトランジスタを前記ＰＷＭ周期に関わらずオンに固定するＰＷＭ固定部と、
    を有し、
    前記逆起電圧検出部は、前記第１の期間では、前記逆起電圧を継続的に検出する、
    モータシステム。
13. 請求項１２記載のモータシステムにおいて、
    前記ＰＷＭ固定部は、
    前記逆起電圧をディジタル値に変換する第１のアナログ・ディジタル変換器と、
    前記第１のアナログ・ディジタル変換器からの前記ディジタル値と前記所定のしきい値振幅に対応するディジタル値とを比較する第１のディジタルコンパレータと、
    を有する、
    モータシステム。
14. 請求項１３記載のモータシステムにおいて、
    前記ＰＷＭ固定部は、さらに、前記第１のディジタルコンパレータの比較結果と前記ゼロクロス信号とを受けて、前記第１の期間でアサートレベルとなるＰＷＭ固定信号を生成するＰＷＭ固定シーケンサを有する、
    モータシステム。
15. 請求項１２記載のモータシステムにおいて、
    前記ＰＷＭ固定部は、
    前記所定のしきい値振幅をディジタル値で受け、当該ディジタル値をアナログ値に変換するディジタル・アナログ変換器と、
    前記逆起電圧と、前記ディジタル・アナログ変換器からの前記アナログ値とを比較するアナログコンパレータと、
    を有する、
    モータシステム。
16. 請求項１２記載のモータシステムにおいて、
    前記所定のしきい値振幅は、１回の前記ＰＷＭ周期で生じる前記逆起電圧の変化量を“Ｄｂｅｍｆ”として、“３×Ｄｂｅｍｆ”以下の大きさに定められる、
    モータシステム。
17. 請求項１６記載のモータシステムにおいて、
    前記ＰＷＭ固定部は、前記逆起電圧検出部が前記マスク期間内で前記ＰＷＭ周期毎に検出した前記逆起電圧に基づき複数の前記ＰＷＭ周期間の前記逆起電圧の変化量を検出し、当該検出した変化量に基づいて前記所定のしきい値振幅を定めるしきい値設定部を有する、
    モータシステム。
18. 請求項１２記載のモータシステムにおいて、
    前記逆起電圧検出部は、
    前記中点タップ電圧を基準として、前記第１の相の前記駆動端子の前記駆動端子電圧を増幅する差動増幅回路と、
    前記差動増幅回路の出力電圧をサンプリング信号に応じてサンプリングおよび保持するサンプリングホールド回路と、
    前記サンプリングホールド回路の保持電圧とゼロ電圧とを比較することで前記ゼロクロス信号を生成するコンパレータと、
    を有し、
    前記サンプリング信号は、前記マスク期間内の前記第１の期間を除く期間では前記ＰＷＭ周期毎に前記ＰＷＭオン期間でアサートされ、前記第１の期間では継続的にアサートされる、
    モータシステム。
19. 請求項１８記載のモータシステムにおいて、
    前記逆起電圧検出部は、さらに、
    前記サンプリングホールド回路の保持電圧をフィルタリングして前記コンパレータへ伝達するロウパスフィルタと、
    オンに制御された際に前記ロウパスフィルタをバイパスするバイパススイッチと、
    を有し、
    前記ＰＷＭ固定部は、有効・無効が切り替え可能となっており、
    前記３相モータの起動時には、前記ＰＷＭ固定部は無効化されると共に前記バイパススイッチはオフに制御され、前記３相モータの定常回転時には、前記ＰＷＭ固定部は有効化されると共に前記バイパススイッチはオンに制御される、
    モータシステム。
20. 請求項１２記載のモータシステムにおいて、
    前記ディスクは、ハードディスクである、
    モータシステム。

Images