JP2005278046A - フェーダ装置 - Google Patents

フェーダ装置 Download PDF

Info

Publication number
JP2005278046A
JP2005278046A JP2004091652A JP2004091652A JP2005278046A JP 2005278046 A JP2005278046 A JP 2005278046A JP 2004091652 A JP2004091652 A JP 2004091652A JP 2004091652 A JP2004091652 A JP 2004091652A JP 2005278046 A JP2005278046 A JP 2005278046A
Authority
JP
Japan
Prior art keywords
fader
control
voltage
motor
motor driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004091652A
Other languages
English (en)
Inventor
Akira Yano
亮 矢野
Yoshio Ubukata
義夫 生方
Sunao Morikawa
直 森川
Masayuki Hibino
正幸 日比野
Keisuke Taguchi
恵介 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004091652A priority Critical patent/JP2005278046A/ja
Priority to CNA2005800097237A priority patent/CN1939093A/zh
Priority to PCT/JP2005/005383 priority patent/WO2005094124A1/ja
Publication of JP2005278046A publication Critical patent/JP2005278046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Adjustable Resistors (AREA)

Abstract

【課題】 フェーダ装置の回路構成を簡素化する。
【解決手段】 モータ20がフェーダ18を動かす。モータドライバ22はモータ20を駆動する。スイッチ回路20は、モータドライバ22の電圧制御端子に接続され、複数段階の制御電圧を選択的にモータドライバ22に供給するように切替動作する。フェーダCPU14は、モータドライバ22およびスイッチ回路26を制御する。フェーダCPU14は、スイッチ回路26を制御して、モータドライバ22に供給される制御電圧を段階的に変化させる。モータドライバ22とスイッチ回路26の間に積分回路が設けられている。
【選択図】 図1

Description

本発明は、フェーダを移動させるモータを備えたフェーダ装置に関する。
従来、モータを備えたフェーダ装置が知られており、この種のフェーダ装置は、モータを使って自動的にフェーダを移動させることができる。このようなフェーダ装置は、例えば、ムービングフェーダといわれる音楽用のミキサとして実用化されている。
従来のフェーダ装置は、目標位置へフェーダを動かすために、フィードバック制御を行っている。現在のフェーダ位置が電圧に変換され、ADコンバータを介してCPUに読み込まれる。そして、CPUが、PID制御などのフィードバック演算を行って、演算結果としてモータへの出力電圧値を求める。そして、出力電圧値がDAコンバータへ出力され、アナログ信号に変換され、このアナログ信号がモータドライバの電圧制御端子Vrefに入力され、モータドライバが制御信号に従ってモータを駆動し、フェーダが目標位置へと移動する(例えば、特許文献1参照)。
特開平5−176399号公報(第6−7ページ、図5)
しかしながら、従来のフェーダ装置は、上記のように、CPUとモータドライバの間にDAコンバータを備えており、DAコンバータがある故に回路が複雑である。さらに、フェーダ装置は周知のように多数のフェーダを備えているので、そのためDAコンバータの数も多くなり、複雑さが増長している。
本発明は、上記課題を解決するためになされたものであり、その目的は、回路構成が簡素なフェーダ装置を提供することにある。
本発明のフェーダ装置は、フェーダと、前記フェーダを動かすモータと、前記モータを駆動するモータドライバと、前記モータドライバの電圧制御端子に接続され、複数段階の制御電圧を選択的に前記モータドライバに供給するように切替動作するスイッチ回路と、前記モータドライバおよび前記スイッチ回路を制御する制御手段とを備え、前記制御手段が、前記スイッチ回路を制御して、前記モータドライバに供給される制御電圧を段階的に変化させる。
この構成により、スイッチ回路の切替動作によってモータドライバへ供給する制御電圧を変化させるので、モータドライバの手前のDAコンバータを廃止することができ、これにより、回路構成を簡素化できる。
また、本発明のフェーダ装置では、前記モータドライバと前記スイッチ回路の間に積分回路が接続されている。
この構成により、制御電圧信号の電圧パルス波形をなまらせることができ、これにより、フェーダ移動時の動作音を低減できる。
また、本発明のフェーダ装置では、前記スイッチ回路に入力される複数段階の制御電圧の電圧間隔が、前記複数段階の制御電圧の中で小さい制御電圧同士の電圧間隔が密になるように不均等に設定されている。
この構成により、フェーダの移動速度が小さいときに、スイッチ回路のスイッチングに伴う電圧変化を小さくでき、フェーダの動作音を低減できる。そして、フェーダの移動速度が小さいときは、フェーダからの動作音が目立ちやすいときでもある。したがって、上記のように制御電圧の段差を不均等に設定するといった簡単な構成で、フェーダの動作音を効果的に低減できる。
また、本発明のフェーダ装置では、前記制御手段は、フェーダの移動目標を目標更新周期ごとに更新する時系列的位置制御状態において、各々の目標更新時点から、前記目標更新周期以上の長さに設定された反転抑制期間は、モータ駆動電圧の正逆切替えを抑制するように構成されている。
この構成により、それぞれの目標更新周期の終わりに移動目標の付近でモータ駆動電圧の正転と逆転が繰り返す現象を抑制でき、これにより、フェーダの動作音を低減できる。反転抑制期間を設けるといった簡単な制御構成でもってフェーダ動作音を効果的に低減できる。
また、本発明のフェーダ装置では、前記制御手段は、フェーダ位置のフィードバック制御におけるモータ駆動電圧の演算結果が反転するときに、所定回数分の制御周期の間はモータへの反転電圧の出力を抑制するように構成されている。所定回数は、典型的には1回である。
この構成により、1制御周期程度の短期間だけ反転する駆動電圧が除去される。駆動電圧の反転は、モータ動作音の原因になり、動作音はフィードバック制御の目標位置付近で大きくなる。そして、目標位置付近でのフィードバック制御においては、上記のような短期間の反転の頻度が高い。さらに、短期間の反転電圧を除去しても、フィードバック制御の位置精度への影響は小さい。したがって、上記のような出力抑制制御により、フェーダの動作音を効果的に低減できる。しかも、例えばモータドライバへのモータ回転方向の制御信号を変換するといった簡単な制御構成でフェーダ動作音を低減できる。
本発明は、上記のようにスイッチ回路とその制御手段を設け、スイッチ回路の切替動作によってモータドライバへ供給する制御電圧を変化させるので、これにより、回路構成を簡素化できるという効果を有するフェーダ装置を提供することができるものである。
以下、本発明の実施の形態のフェーダ装置について、図面を用いて説明する。
図1は、本発明の実施の形態のフェーダ装置を示している。
図1において、フェーダ装置10は、マスタCPU12と、マスタCPU12により制御される複数のフェーダCPU14とを備えている。そして、各フェーダCPU14によりフェーダ制御ブロック16が制御される。さらに、各フェーダ制御ブロック16は、複数のフェーダ18を備えており、それら複数のフェーダ18がフェーダCPU14により制御される。
以下、一つのフェーダ18を制御するための構成に着目して、本実施の形態のフェーダ装置10を説明する。ただし、全部のフェーダ18に関して、同様の構成が備えられている。
図1に示すように、フェーダ18はモータ20に接続されており、モータ20はモータドライバ22に接続されている。フェーダ18は、スライド抵抗器を有しており、スライド抵抗器の一端が電圧端子に接続され、他端が接地されている。そして、スライド端子が移動可能に設けられており、モータ20によって移動される。スライド端子の位置に応じた比率でもって、電圧端子の電圧が分圧され、分圧された電圧がスライド端子から出力される。また、フェーダ18は、図示されない操作盤上のつまみと組み合わされている。フェーダ18が動くと、操作盤上のつまみも移動する。
モータドライバ22の電圧制御端子(基準電圧端子)Vrefは、積分回路24を介してスイッチ回路26に接続されている。スイッチ回路26は、例えば、アナログマルチプレクサで構成されている。スイッチ回路26は、複数の電圧源と接続され、これら電圧源から複数段階の制御電圧(基準電圧)V1、V2、V3、V4が入力される。制御電圧V1、V2、V3、V4の大きさは異なって設定されている。
スイッチ回路26は、フェーダCPU14によって制御される。そして、フェーダCPU14は、スイッチ回路26に切替動作を行わせることにより、モータドライバ22に供給される制御電圧を段階的に変化させる。制御電圧の信号はパルス状である。モータドライバ22は、制御電圧に応じた駆動電圧(出力電圧)をモータ20に供給する。したがって、スイッチ回路26の切替動作によって、モータ20の加速度を可変制御することができる。
また、モータドライバ22には、フェーダCPU14からモータ回転方向に関する制御信号が入力される。この制御信号は、正転、逆転、慣性回転、ブレーキ制御のいずれかをモータドライバ22に指示する。正転と逆転では、反対向きの電圧がモータ20に印加される。慣性回転が指示されたときは、モータドライバ22は駆動電圧を0にする。
また、フェーダ18はADコンバータ28に接続されており、ADコンバータ28がフェーダCPU14に接続されている。
次に、本実施の形態のフェーダ装置10の動作を説明する。ここでも、1つのフェーダ18に関する構成の動作を説明するが、すべてのフェーダ18に関する動作が同様である。
フェーダ18の位置の情報は、電圧信号に変換され、そして、ADコンバータ28でデジタル信号に変換され、フェーダCPU14に入力される。フェーダCPU14は、フェーダの位置情報に基づいて、PID制御のフィードバック演算を行う。
また、フェーダ位置情報は所定の時間間隔でマスタCPU12に供給される。マスタCPU12は、制御下にある各フェーダ18の目標位置を決定する。決定された目標値が、移動命令のかたちで、所定の時間間隔でフェーダCPU14に供給される。フェーダCPU14は、マスタCPU12の移動命令に示される目標位置を達成するように、上述のフィードバック演算を行う。
フェーダCPU14のフィードバック演算では、モータ駆動電圧が演算され、モータドライバ22に供給すべき制御電圧が求められる。フェーダCPU14は、求めた制御電圧がモータドライバ22に供給されるように、スイッチ回路26を制御する。制御電圧を切り替えるときは、スイッチ回路26を制御して、接続される電源ラインを変更する。フィードバック制御に従い、制御電圧が段階的に小さくなるように、スイッチ回路26が制御される。制御電圧は、積分回路24を通ってモータドライバ22に供給される。
さらに、フィードバック演算では、駆動電圧の向きが求められる。そして、フェーダCPU14は、フィードバック演算に従った制御信号をモータドライバ22に送る。正転、逆転、慣性運転(駆動電圧0)、ブレーキの制御信号が送られる。
モータドライバ22は、電圧制御端子Vrefへ入力される制御電圧に応じた駆動電圧であって、フェーダCPU14から指示される制御信号に従った向きの駆動電圧をモータ20に供給する。パルス電圧制御が行われる。モータ20は駆動電圧に従って回転し、フェーダ18を移動させる。
以上に説明したように、本実施の形態のフェーダ装置10によれば、スイッチ回路26の切替動作によってモータドライバ22へ供給する制御電圧を変化させるので、モータドライバの手前のDAコンバータを廃止することができ、これにより、回路構成を簡素化できる。
なお、本実施の形態では、制御電圧が4段階(V1〜V4)で変化した。しかし、制御電圧の切替段数は4段階に限定されず、例えば、5段階以上でもよい。
次に、本実施の形態におけるフェーダ18の動作音を低減するための各種構成について説明する。
本実施の形態では、DAコンバータが廃止され、スイッチ回路26が設けられている。DAコンバータを使用する場合は、電圧制御端子Vrefへ供給される制御電圧が無段階で変化する。これに対して、本実施の形態では、スイッチ切替の都度、制御電圧が急激に変化し、加速度の不連続が生じる。これにより、フェーダ摺動部のあそびやフェーダ駆動用のベルト、モータなどから発するパルス打撃音が大きくなり、品位の問題が生じる可能性がある。そこで、以下に説明するように、本実施の形態では、フェーダ18の動作音を低減し、静粛にするための構成が設けられている。
まず、本実施の形態では、図1に示したように、モータドライバ22とスイッチ回路26の間に積分回路24が設けられている。
図2は、積分回路24の例を示している。図示のように、積分回路24は抵抗40とコンデンサ42を有する。抵抗40の両端がモータドライバ22およびスイッチ回路26に接続されている。そして、モータドライバ22側にて、抵抗40の一端がコンデンサ42を介して接地されている。積分回路定数としては、例えば、抵抗40の抵抗値Rが1kΩであり、コンデンサ42の容量Cが0.1μFである。
このような積分回路24を設けたことにより、制御電圧信号のパルス波形がなまされるので、高調波が抑えられ、これによりフェーダ18の動作音が低減する。
フェーダ18の動作音を低減するためのもう一つの構成として、本実施の形態では、制御電圧V1、V2、V3、V4の設定が工夫されている。
図3は、制御電圧V1、V2、V3、V4の設定の例を示している。図示のように、制御電圧V1、V2、V3、V4は、電圧値が小さくなるに従って段差が小さくなるように設定されている。すなわち、制御電圧V1、V2、V3、V4の電圧間隔が不均等であり、小さい制御電圧同士の間隔が密になっている。図3の例では、制御電圧V1、V2、V3、V4は、例えば、0.8V、1.8V、3.3V、6Vである。
この点に関し、モータ駆動電圧が大きく、フェーダ18の移動速度が大きいときは、フェーダ18が連続的摺動音(フェーダ18が走るときのシャーという音)を発している。フェーダ18のパルス打撃音は摺動音にマスクされ、感覚的に気にならない。これに対して、フェーダ18の移動速度が小さくなるに従い、連続的摺動音が小さくなり、パルス打撃音が目立ってくる。
本実施の形態では、図3に示されるように、電圧値が小さいときに制御電圧の段差が小さくなる。したがって、フェーダ18のパルス打撃音が目立つ状況で、電圧変化幅を減らし、パルス打撃音を低減できる。このような効果的な動作音の低減を、電圧間隔を不均一にするだけの簡単な構成でもって実現できる。
なお、上記の図3の例では、制御電圧V1、V2、V3、V4が、0.8V、1.8V、3.3V、6Vであり、電圧間隔0.8、1、1.5、2.7というように次々と大きくなっている。しかし、本発明はこれに限定されない。電圧間隔は、複数の制御電圧の中で小さい電圧同士の間隔が、大きい電圧同士の間隔より大きければよい。
例えば、制御電圧V1、V2、V3、V4が、1V、2V、3V、5Vでもよい。この場合の電圧間隔を並べると、1、1、1、2となる。このように、隣合う間隔同士を比べたときに、電圧が大きい側の間隔に対して、電圧が小さい側の間隔が同じか、小さければよい。これにより、全体としては、電圧が小さくなるほど間隔が小さくなり、小さい電圧同士の電圧間隔が密になる。したがって、このような電圧設定も本発明の範囲に含まれる。
次に、フェーダ動作音低減のためのもう一つの構成について説明する。ここでは、まず、フェーダ制御の種類について説明する。フェーダ制御は大きく2種類に分けられる。一つは、予め記憶されている音量調整状態を瞬時に呼び出す制御である。この場合、複数のフェーダが、移動目標(目標位置)に向けて一斉に瞬間的に移動する。フェーダの連続的摺動音にマスクされ、パルス打撃音は気にならない。また、移動目標付近での収束動作も瞬間的に終わるので、パルス打撃音が目立ちにくい。
これに対して、もう一つのフェーダ制御は、時系列的位置制御であり、フェーダの移動目標が逐次更新される。この制御は、時系列的に音量を変化させながら最終の音量値へとフェーダをゆっくりと移動させる制御である。この制御は、例えば、予め記憶されているメモリデータに従ってシーケンシャルにフェーダの位置を制御する場合に行われる。また、例えば、一のフェーダが他のフェーダに連動するように設定されており、他のフェーダの手動操作に追従するようにフェーダ位置が制御されるとき、上記の制御が好適に行われる。
時系列的位置制御では、フェーダの移動目標が、ある時間間隔(目標更新周期、例えば、数ms〜百数十ms)ごとに更新され、逐次、新たな移動目標へ向けてフェーダが制御される。この場合、更新される移動目標は、現在位置の近傍である。したがって、フェーダ位置制御では、常に収束動作が繰り返すことになる。モータ出力の正転と逆転の繰り返しが続き、そのため、パルス打撃音が目立ってしまう。
図4は、上記の時系列的位置制御が行われるときのフェーダ制御を示している。ただし、図4では、後述する本実施の形態の動作音対策制御は行われていない。図4において、フェーダの移動目標は、目標更新周期Tu(例えば30ms)ごとに更新される。目標更新周期Tuの間にフェーダ現在位置が移動目標位置へ近づいている。時系列的位置制御の最中は、フェーダ位置はほぼ常時移動目標の近傍にあり、モータの出力が正転と逆転を繰り返しながら移動速度が調整され、移動目標への正確な収束が図られる。正転と逆転の切替が頻繁に行われると、加速度の不連続も激しくなる。したがって、パルス打撃音は、フェーダが目標移動位置に収束する間際で最も目立ちやすい。
上記のようなパルス打撃音を低減するために、時系列的位置制御状態では、下記の制御が行われる。
図5は、本実施の形態の制御を示している。図4と同じく、移動目標は、目標更新周期Tuごとに更新される。本実施の形態では、その特徴として、反転抑制期間Tsが設定されている。反転抑制期間Tsは、目標更新周期Tu以上であり、本実施の形態では目標更新周期Tuより長く設定されている。そして、各々の目標更新時点から反転抑制期間Tsは、モータ駆動電圧の正逆切替を抑制する制御が行われる。
この制御は、図1のフェーダCPU14によって行われる。フェーダCPU14は、既に説明したように、フェーダ位置のフィードバック制御を行っている。フィードバック演算では、電圧の演算結果が反転することがある。すなわち、目標値が与えられて始めに動き出した方向に対して逆転する電圧が算出されることがある。このとき、フェーダCPU14は、通常であれば、モータドライバ22に、反転のための制御信号を送る。例えば、正転から逆転へと制御信号が変更される。しかしながら、反転抑制期間Tsでは、フェーダCPU14は、反転のための制御信号の代わりに、慣性運転を指示する制御信号をモータドライバ22に送る。これにより、反転の演算結果は無視されることになる。すなわち、図5に示すように、モータ制御パルス電圧は、正転から逆転に切り替わる代わりに、0になっている。
このようにして、本実施の形態では、時系列的位置制御が行われて、フェーダの移動目標が逐次更新されている間は、電圧反転が殆ど発生しなくなり、これによりパルス打撃音を低減することができる。
ただし、上記の制御を行うと、フェーダ移動中の位置精度は低下する。しかし、フェーダ移動中の位置精度が多少低くても、それによる悪影響は殆どない。しかも、最終的な位置精度は下記のように確保されている。
すなわち、図5の右側部分に示されるように、時系列位置制御の終わりでは、移動目標の更新が終わる。このとき、移動目標が最終の目標位置と一致し、目標更新周期が過ぎても移動目標が更新されない。移動目標が更新されないので、反転抑制期間Tsが新たにスタートすることもない。そして、目標更新周期が過ぎたあと、反転抑制期間Tsも経過することになる。反転抑制期間Tsが経過すると、駆動電圧の反転が許容される。これにより、移動目標へのフィードバック制御が行われて、モータへの出力電圧の正逆切替も行われて、最終的な移動目標へとフェーダが移動する。このように、本実施の形態の反転抑制制御を行っても、最終的な停止位置の精度は低下しない。
以上のようにして、本実施の形態によれば、反転抑制期間Tsを設けて、モータ20への出力電圧の正逆切替を抑制することで、時系列位置制御におけるパルス打撃音を効果的に低減できる。しかも、上述したように、最終的な位置精度を確保できる。そして、このような効果を、反転抑制期間Tsを設けて、モータドライバ22への制御信号を変更するという簡単な構成でもって実現できている。
なお、本実施の形態では、モータ制御パルス電圧が複数の場合の例にて説明を行っているが、モータ制御パルス電圧が1つでも上述の効果は得られる。
次に、フェーダ動作音を低減するためのもう一つの構成について説明する。本実施の形態では、フェーダCPU14が、フェーダ位置のフィードバック制御においてモータ駆動電圧の演算結果が反転するときに、所定回数分の制御周期の間は反転電圧の出力を抑制するように構成されている。ここで、所定回数は1回である。反転抑制制御は、フェーダCPU14により行われる。フェーダCPU14は、モータドライバ22へ慣性回転の制御信号を送ることで、電圧反転を抑制する。このような制御により、フィードバック演算結果の1制御周期のみの反転が無視されることになり、その結果、下記に説明するように、フェーダ移動音が効果的に低減する。
図6を参照すると、フェーダ位置のフィードバック制御では、モータ駆動電圧とそれに応じたモータ加速度が周期的に変化する。移動目標付近では、上述したように、駆動電圧が正転と逆転を繰り返し、これにより移動速度が調整され、移動目標へフェーダ位置が収束する。このフィードバック制御演算の結果に着目すると、図6に示されるように、1制御周期だけ逆方向のモータ制御電圧が発生することが多い。この1制御周期の反転は、位置精度への寄与は小さいと考えられる。その反面、1制御周期の反転が、加速度の不連続を生じさせ、パルス打撃音へ大きく影響する。
上記の現象に着目して、本実施の形態は、電圧反転の際の1回目のパルス電圧を0にすることで、1制御周期だけの電圧反転を除去している。これにより、位置精度に悪影響を与えない範囲で、かなりの回数の電圧反転が無くなり、電圧反転に伴う加速度の不連続を除去できる。したがって、位置精度を確保しつつ、パルス打撃音を効果的に低減できる。
さらに、上記の制御は、電圧反転が1制御周期以上続くときにも好適に作用する。すなわち、本実施の形態によれば、電圧反転の際に、最初のパルスの出力が抑制される。したがって、駆動電圧は、例えば、正転、0、逆転というように段階的に変化し、駆動電圧の不連続を緩和でき、この点でも、パルス打撃音が低減する。
このように、本実施の形態のフェーダ装置10によれば、フィードバック演算結果の電圧が反転するときに、所定回数分の制御周期の反転電圧の出力を抑制することで、フェーダ動作音を効果的に低減できる。そして、フェーダ動作音の低減を、所定回数分の制御周期の電圧抑制という簡単な構成でもって実現できる。
以上に説明したように、本実施の形態のフェーダ装置10によれば、スイッチ回路26を採用したことで回路構成を簡素化でき、かつ、スイッチ回路26を使うときのフェーダ動作音も効果的に低減できる。
なお、本実施の形態においても、モータ制御パルス電圧が複数でも1つでも上述の効果は得られる。
そして、本実施の形態では、複数種類のフェーダ動作音低減技術を提案したが、それらのすべての構成が一つのフェーダ装置で採用されてもよく、一部の構成が採用されてもよい。
その他、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施の形態を変形可能なことはもちろんである。例えば、本発明は、音楽用のミキサとしてのフェーダ装置に限定されない。本発明は、例えば、照明用のフェーダ装置に適用されてもよい。
以上のように、本発明にかかるフェーダ装置は、回路構成を簡素化できるという効果を有し、音楽ミキサ等として有用である。
本発明の実施の形態におけるフェーダ装置の構成を示す図 積分回路の構成を示す図 制御電圧の設定を示す図 時系列的位置制御状態でのフェーダ位置およびモータ制御パルス電圧の変化を示す図 時系列的位置制御状態でのフェーダ位置およびモータ制御パルス電圧の変化を示す図 フィードバック制御でのフェーダ位置およびモータ制御パルス電圧の変化を示す図
符号の説明
10 フェーダ装置
12 マスタCPU
14 フェーダCPU
16 フェーダ制御ブロック
18 フェーダ
20 モータ
22 モータドライバ
24 積分回路
26 スイッチ回路
30 ADコンバータ

Claims (5)

  1. フェーダと、
    前記フェーダを動かすモータと、
    前記モータを駆動するモータドライバと、
    前記モータドライバの電圧制御端子に接続され、複数段階の制御電圧を選択的に前記モータドライバに供給するように切替動作するスイッチ回路と、
    前記モータドライバおよび前記スイッチ回路を制御する制御手段と、
    を備え、前記制御手段が、前記スイッチ回路を制御して、前記モータドライバに供給される制御電圧を段階的に変化させることを特徴とするフェーダ装置。
  2. 前記モータドライバと前記スイッチ回路の間に積分回路が接続されたことを特徴とする請求項1に記載のフェーダ装置。
  3. 前記スイッチ回路に入力される複数段階の制御電圧の電圧間隔が、前記複数段階の制御電圧の中で小さい制御電圧同士の電圧間隔が密になるように不均等に設定されていることを特徴とする請求項1または2に記載のフェーダ装置。
  4. 前記制御手段は、フェーダの移動目標を目標更新周期ごとに更新する時系列的位置制御状態において、各々の目標更新時点から、前記目標更新周期以上の長さに設定された反転抑制期間は、モータ駆動電圧の正逆切替えを抑制するように構成されたことを特徴とする請求項1ないし3のいずれかに記載のフェーダ装置。
  5. 前記制御手段は、フェーダ位置のフィードバック制御におけるモータ駆動電圧の演算結果が反転するときに、所定回数分の制御周期の間はモータへの反転電圧の出力を抑制するように構成されたことを特徴とする請求項1ないし4のいずれかに記載のフェーダ装置。
JP2004091652A 2004-03-26 2004-03-26 フェーダ装置 Pending JP2005278046A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004091652A JP2005278046A (ja) 2004-03-26 2004-03-26 フェーダ装置
CNA2005800097237A CN1939093A (zh) 2004-03-26 2005-03-24 衰减器装置
PCT/JP2005/005383 WO2005094124A1 (ja) 2004-03-26 2005-03-24 フェーダ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004091652A JP2005278046A (ja) 2004-03-26 2004-03-26 フェーダ装置

Publications (1)

Publication Number Publication Date
JP2005278046A true JP2005278046A (ja) 2005-10-06

Family

ID=35056581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004091652A Pending JP2005278046A (ja) 2004-03-26 2004-03-26 フェーダ装置

Country Status (3)

Country Link
JP (1) JP2005278046A (ja)
CN (1) CN1939093A (ja)
WO (1) WO2005094124A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258780A (ja) * 2006-03-20 2007-10-04 Yamaha Corp 半導体集積回路及び音響信号処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929822B2 (en) * 2015-08-07 2018-03-27 Yamaha Corporation Electric fader drive unit, fader device, audio mixer, and electric fader driving method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE455034B (sv) * 1986-10-10 1988-06-13 Ems Electronic Motor Systems Drivkrets for en reluktansmotor
JP3084831B2 (ja) * 1991-09-26 2000-09-04 株式会社明電舎 ブラシレス直流モータの制御装置
JPH05176399A (ja) * 1991-12-20 1993-07-13 Teac Corp 制御装置
JPH09130173A (ja) * 1995-11-02 1997-05-16 Sony Corp ボリューム誤操作防止方法及び装置
JP2001008489A (ja) * 1999-06-22 2001-01-12 Matsushita Electric Ind Co Ltd インバータ装置
JP2003061180A (ja) * 2001-08-16 2003-02-28 Teac Corp 操作体およびオーディオミキサー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258780A (ja) * 2006-03-20 2007-10-04 Yamaha Corp 半導体集積回路及び音響信号処理装置

Also Published As

Publication number Publication date
WO2005094124A1 (ja) 2005-10-06
CN1939093A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
JP2008043171A (ja) 負荷駆動装置及びこれを用いた電気機器
JP2003069415A5 (ja)
KR970023128A (ko) 디스크 드라이브 작동기를 저속으로 수축하는 장치 및 방법
JP6536522B2 (ja) 信号出力回路
JP2008072876A (ja) ステッピングモータ駆動装置及び駆動方法
KR101367680B1 (ko) 모터 구동 제어신호 생성장치
JP2005278046A (ja) フェーダ装置
JP2008131712A (ja) モータ駆動装置
JP3546821B2 (ja) ステッピングモータ駆動回路
JP7434414B2 (ja) 制御装置、制御システム、及び制御方法
JP2004054056A5 (ja)
CN115097889A (zh) 数字低压差线性稳压电路及方法
JP2004023946A (ja) 電動機制御装置
JP2000184789A (ja) ステッピングモ―タの駆動方法
US7166976B2 (en) Method and control circuit for reducing line-bound disturbances in a pulse-width modulated control of an electric motor
JP6553660B2 (ja) スイッチング電源装置
JP4747817B2 (ja) スイッチタイミング制御回路
JP5614224B2 (ja) 駆動装置
JP2007043895A (ja) ステッピングモータの駆動装置及び駆動方法
JP7037462B2 (ja) モータ駆動装置
KR20240063463A (ko) 피에죠 액츄에이터 구동 방법 및 장치
JP2010279575A (ja) 超音波診断装置用送信制御装置
US7785022B2 (en) Methods for start-up lens
JP2010081723A (ja) 電源制御回路
JPH04248378A (ja) 直線駆動素子の駆動制御装置及びその駆動制御方法