JP2005259194A - 強誘電体メモリ装置及び電子機器 - Google Patents
強誘電体メモリ装置及び電子機器 Download PDFInfo
- Publication number
- JP2005259194A JP2005259194A JP2004065700A JP2004065700A JP2005259194A JP 2005259194 A JP2005259194 A JP 2005259194A JP 2004065700 A JP2004065700 A JP 2004065700A JP 2004065700 A JP2004065700 A JP 2004065700A JP 2005259194 A JP2005259194 A JP 2005259194A
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- mos transistor
- bit line
- memory device
- plate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】 読み出しマージンの大きい強誘電体メモリ装置を提供する。
【解決手段】
所定のデータを記憶する第1の強誘電体キャパシタを有する第1のメモリセルに接続された第1のビット線と、所定のデータと相補のデータを記憶する第2の強誘電体キャパシタを有する第2のメモリセルに接続された第2のビット線と、ドレインが第1のビット線に接続され、ゲートが第2のビット線に接続された第1のn型MOSトランジスタと、ドレインが第2のビット線及びゲートに接続され、ゲートが第1のビット線及び第1のn型MOSトランジスタのドレインに接続された第2のn型MOSトランジスタと、第1のn型MOSトランジスタのソース及び第2のn型MOSトランジスタのソースを接地するか否かを制御するスイッチとを備えた強誘電体メモリ装置。
【選択図】 図1
【解決手段】
所定のデータを記憶する第1の強誘電体キャパシタを有する第1のメモリセルに接続された第1のビット線と、所定のデータと相補のデータを記憶する第2の強誘電体キャパシタを有する第2のメモリセルに接続された第2のビット線と、ドレインが第1のビット線に接続され、ゲートが第2のビット線に接続された第1のn型MOSトランジスタと、ドレインが第2のビット線及びゲートに接続され、ゲートが第1のビット線及び第1のn型MOSトランジスタのドレインに接続された第2のn型MOSトランジスタと、第1のn型MOSトランジスタのソース及び第2のn型MOSトランジスタのソースを接地するか否かを制御するスイッチとを備えた強誘電体メモリ装置。
【選択図】 図1
Description
本発明は強誘電体メモリ装置及び電子機器に関する。特に本発明は、読み出しマージンが大きい強誘電体メモリ装置及びそれを備えた電子機器に関する。
従来の強誘電体メモリとして、特開平9−7376号公報(特許文献1)に開示されたものがある。上記特許文献1に開示された従来の強誘電体メモリは、データ線プリチャージ電位Vhpを、プレート電位VpとVhpとの差の絶対値が、VpとVcc(またはVss)との差の絶対値より大きくなるように設定することにより、強誘電体キャパシタに印加される電圧を大きく設定している。
特開平9−7376号公報
しかしながら、上記特許文献1に開示された従来の強誘電体メモリは、データ線を1/2VCCにプリチャージする強誘電体メモリに関するものであり実用性に乏しい。また、VCCより高い電圧及びVSSより低い電圧を生成しなくてはならないため、回路構成が複雑になるという問題も生じていた。
よって、本発明は、上記の課題を解決することのできる強誘電体メモリ装置及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するため、本発明の第1の形態によれば、所定のデータを記憶する第1の強誘電体キャパシタを有する第1のメモリセルに接続された第1のビット線と、所定のデータと相補のデータを記憶する第2の強誘電体キャパシタを有する第2のメモリセルに接続された第2のビット線と、ドレインが第1のビット線に接続され、ゲートが第2のビット線に接続された第1のn型MOSトランジスタと、ドレインが第2のビット線及びゲートに接続され、ゲートが第1のビット線及び第1のn型MOSトランジスタのドレインに接続された第2のn型MOSトランジスタと、第1のn型MOSトランジスタのソース及び第2のn型MOSトランジスタのソースを接地するか否かを制御するスイッチとを備えたことを特徴とする強誘電体メモリ装置を提供する。
上記構成によれば、強誘電体キャパシタに記憶されたデータを読み出すときに、“0”データを記憶する強誘電体キャパシタに接続されたビット線にドレインが接続されたn型MOSトランジスタが導通されるとともに、当該n型MOSトランジスタのソースを接地させることができる。すなわち、強誘電体キャパシタに記憶されたデータを読み出すときに当該ビット線の電位を0Vとすることができる。したがって、上記構成によれば、第1のビット線と第2のビット線との電位差を大きくとることができるため、センスアンプの読み出しマージンを大きくとることができる。
当該強誘電体メモリ装置は、第1のメモリセル及び第2のメモリセルに接続されたプレート線と、プレート線の電位を制御するプレート線制御部とをさらに備え、スイッチは、プレート線制御部がプレート線を選択するか否かを示すプレート線選択信号に基づいて、ソースを接地するか否かを制御することが好ましい。
上記構成によれば、プレート線制御部がプレート線を選択するタイミングに応じて、“0”データを記憶する強誘電体キャパシタに接続されたビット線は接地されることとなる。すなわち、強誘電体キャパシタから当該ビット線に掃き出された電荷を高速にディスチャージされることとなる。したがって、上記構成によれば、当該ビット線を高速に接地することができ、また、再書き込み動作において、当該ビット線の電位はすでに0Vとなっているため、当該ビット線に接続された強誘電体キャパシタについては、再書き込み動作をしなくともよい。したがって、読み出し動作後に、直ちに“1”が記憶された強誘電体キャパシタに対して再書き込みを行うことができるため、再書き込み動作に必要な時間を短縮することができる。
当該強誘電体メモリ装置において、スイッチは、プレート線選択信号を遅延させたプレート線遅延信号に基づいて、ソースを接地するか否かを制御することが好ましい。
上記構成によれば、“0”を記憶する強誘電体キャパシタに接続されたビット線は、プレート線制御部がプレート線を選択するタイミングから遅延して接地されることとなる。したがって、上記構成によれば、プレート線の電位が変化することにより、ビット線にノイズ等がのった場合であっても、強誘電体メモリ装置の誤動作を防ぐことができる。
当該強誘電体メモリ装置は、プレート線選択信号及び当該プレート線選択信号を遅延させたプレート線遅延信号のいずれか一方を選択してスイッチに供給するスイッチ制御部をさらに備え、スイッチは、プレート線選択信号又はプレート線遅延信号に基づいて、ソースを接地してもよい。
上記構成によれば、プレート線選択信号及びプレート線遅延信号のうちの所望の信号に基づいて、“0”を記憶する強誘電体キャパシタに接続されたビット線を接地することができる。したがって、上記構成によれば、読み出し動作速度やノイズの影響等を考慮して、所望のタイミングで当該ビット線を接地することができる。したがって、上記構成によれば、誤動作が少なく、かつ、高速に動作可能な強誘電体メモリ装置を提供することができる。
当該強誘電体メモリ装置は、第1の強誘電体キャパシタ及び第2の強誘電体キャパシタに所定のデータ又は相補のデータを書き込む書き込み制御部をさらに備え、書き込み制御部は、当該書き込み制御部の書き込み動作を許可するか否かを示す書き込み制御信号に基づいて、所定のデータ又は相補のデータを書き込み、スイッチは、書き込み制御信号にさらに基づいて、ソースを接地するか否かを制御してもよい。
上記構成によれば、書き込み動作においてのみ“0”を記憶する強誘電体キャパシタに接続されたビット線を接地させることができる。すなわち、書き込み動作において強誘電体キャパシタにかかる電圧を大きくとることができるとともに、読み出し動作において強誘電体キャパシタにかかる電圧を、書き込み動作に比して小さくすることができる。したがって、上記構成によれば、強誘電体キャパシタに与えるストレスを緩和させることができるため、ファティーグ等の強誘電体キャパシタの劣化モードを抑制することができる。
当該強誘電体メモリ装置は、第1のビット線及び第2のビット線の電位に基づいて、第1の強誘電体キャパシタ又は第2の強誘電体キャパシタに記憶された所定のデータ又は相補のデータを読み出す読み出し制御部をさらに備え、読み出し制御部は、当該読み出し制御部の読み出し動作を許可するか否かを示す読み出し制御信号に基づいて、所定のデータ又は相補のデータを読み出し、スイッチは、読み出し制御信号に基づいて、ソースを接地するか否かを制御してもよい。
上記構成によれば、強誘電体キャパシタに記憶されたデータの読み出し動作、書き込み動作、及び再書き込み動作のいずれかの動作状態において、又はいずれの動作状態においても、“0”を記憶する強誘電体キャパシタに接続されたビット線を接地することができる。
当該強誘電体メモリ装置において、スイッチは、ドレインが第1のn型MOSトランジスタのソースに接続され、ソースが接地された第3のn型MOSトランジスタと、ドレインが第2のn型MOSトランジスタのソースに接続され、ソースが接地された第4のn型MOSトランジスタとを有し、第3のn型MOSトランジスタ及び第4のn型MOSトランジスタは、プレート線選択信号に基づいて、第1のn型MOSトランジスタ及び第2のn型MOSトランジスタのソースを接地するか否かを制御してもよい。
上記構成によれば、第3のn型MOSトランジスタ及び第4のn型MOSトランジスタが非導通のときに、第1のn型MOSトランジスタのソースと第2のn型MOSトランジスタのソースは接続されない。したがって、第1のビット線及び/第2のビット線にノイズ等がのった場合であっても、第1のビット線と第2のビット線との間に電流が流れることがないため、強誘電体メモリ装置の誤動作を防ぐことができる。
当該強誘電体メモリ装置において、第3のn型MOSトランジスタ及び第4のn型MOSトランジスタは、当該強誘電体メモリ装置をテストモードとするか否かを制御するテスト信号にさらに基づいて、第1のn型MOSトランジスタ及び第2のn型MOSトランジスタのソースを接地するか否かを制御してもよい。
上記構成によれば、例えば、第1のビット線及び第2のビット線の双方の電位をVCCとすることにより、第1の強誘電体キャパシタ及び第2の強誘電体キャパシタの双方の動作をテストするような場合に、第1のビット線及び第2のビット線が接地されることを防ぐことができる。
本発明の第3の形態によれば、上記強誘電体メモリ装置を備えたことを特徴とする電子機器を提供する。ここで、電子機器とは、本発明に係る強誘電体メモリ装置を備えた一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、上記強誘電体メモリ装置を備えるコンピュータ装置一般、携帯電話、PHS、PDA、電子手帳、ICカード等、記憶装置を必要とするあらゆる装置が含まれる。
以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
図1は、本発明の強誘電体メモリ装置100の構成に一例を示す図である。強誘電体メモリ装置100は、メモリセルアレイ110と、ワード線制御部120と、プレート線制御部130と、読み出し制御部の一例であってセンスアンプ140と、ディスチャージ部170と、制御信号生成部160とを備えて構成される。
メモリセルアレイ110は、アレイ状に配置された、互いに相補のデータが記憶された複数の強誘電体キャパシタC1及びC2と、強誘電体キャパシタC1及びC2にそれぞれ接続された複数のn型MOSトランジスタTR1及びTR2とを有して構成される。強誘電体キャパシタC1及びn型MOSトランジスタTR1、並びに強誘電体キャパシタC2及びn型MOSトランジスタTR2が、それぞれメモリセルを構成している。また、メモリセルアレイ110には、複数のビット線BLn(nは正の整数)、複数のワード線WLm(mは正の整数)、及び複数のプレート線PLmが配置されている。
強誘電体キャパシタC1及びC2は、一端がそれぞれn型MOSトランジスタTR1及びTR2に接続されており、他端がプレート線PLmに接続されている。n型MOSトランジスタTR1及びTR2は、ソース及びドレインの一方がビット線BLnに接続され、ゲートがワード線WLmに接続されており、ワード線WLmの電位に基づいて、強誘電体キャパシタC1及びC2とビット線BLnとを接続するか否かを切り換える。
ワード線制御部120は、選択するワード線WLmを示すワード線選択信号WLSに基づいて、ワード線WLmの電位を制御することにより、特定のワード線WLmを選択する。また、プレート線制御部130は、選択するプレート線PLmを示すプレート線選択信号PLSに基づいて、プレート線PLmの電位を制御することにより、特定のプレート線PLmを選択する。
センスアンプ140は、対となるビット線BLn及びBLn+1に接続されており、ビット線BLn及びBLn+1の電位を比較することにより、ビット線BLn及びBLn+1に接続された強誘電体キャパシタC1及び/又はC2に記憶されたデータを判定する。センスアンプ140には、当該センスアンプ140を動作させるか否かを示すセンスアンプ制御信号SAEが供給されており、センスアンプ140は、制御信号SAEに基づいて当該データを判定する。
また、本実施形態においてセンスアンプ140はカラムセンスアンプである。すなわち、本実施形態において、センスアンプ140には、書き込み制御信号WE及び書き込みデータDATAが供給されており、読み出し制御部として機能するとともに、書き込み制御部としても機能する。
ディスチャージ部170は、n型MOSトランジスタ172、174、及び176を有して構成され、対となる2つのビット線BLn及びBLn+1のいずれか一方又は双方をディスチャージする。
n型MOSトランジスタ172は、ドレインがビット線BLn及びn型MOSトランジスタ174のゲートに接続されており、ソースがn型MOSトランジスタ176のドレインに接続されている。また、n型MOSトランジスタ174は、ドレインがビット線BLn+1及びn型MOSトランジスタ172のゲートに接続されており、ソースがn型MOSトランジスタ176のドレインに接続されている。
すなわち、n型MOSトランジスタ172は、ビット線BLn+1の電位に基づいて、ドレインをn型MOSトランジスタ176のドレインと接続するか否かを切り換える。また、n型MOSトランジスタ174は、ビット線BLnの電位に基づいて、ドレインをn型MOSトランジスタ176のドレインと接続するか否かを切り換える。
n型MOSトランジスタ176は、ソースが接地されており、ゲートに後述する制御信号Sが供給されている。そして、n型MOSトランジスタ176は、制御信号Sの電位に基づいて、n型MOSトランジスタ172及び174のソースを接地するか否かを切り換える。
制御信号生成部160は、スイッチの一例であるn型MOSトランジスタ176のゲートに供給する制御信号Sを生成する。制御信号生成部160は、タイミング信号生成部162と、テスト制御部164と、スイッチ制御部166とを有して構成される。
タイミング信号生成部162は、入力としてワード線選択信号WLS及びプレート線選択信号PLSを受け取り、WLS又はPLSの立ち上がりエッジ及び/又は立ち下がりエッジを所定の時間遅延させたタイミング信号を生成し、テスト制御部164及びスイッチ制御部166に供給する。
テスト制御部164は、入力として書き込み制御信号WE、プレート線選択信号PLS、及び強誘電体メモリ装置100の動作モードをテストモードにするか否かを示すテスト信号TESTを受け取り、WE、PLS、及び/又はTESTの論理をとった出力信号を生成し、スイッチ制御部166に供給する。
スイッチ制御部166は、入力としてプレート線選択信号PLS、タイミング信号T、及びテスト制御部164の出力信号を受け取り、PLS、T、及び/又は当該出力信号の論理をとった信号を、制御信号Sとしてn型MOSトランジスタ176のゲートに供給する。なお、本実施形態において、スイッチ制御部166は、テスト制御部164に入力されたテスト信号TESTが強誘電体メモリ装置100の動作モードをテストモードにする論理値を示す場合、他の信号の論理値にかかわらず、制御信号SとしてL論理を出力するよう構成されている。
図2は、ディスチャージ部170の他の例を示す図である。本例において、ディスチャージ部170は、複数のn型MOSトランジスタ176を有して構成される。具体的には、ディスチャージ部170は、ドレインがn型MOSトランジスタ172のソースに接続され、ソースが接地されており、ゲートに供給された制御信号Sの電位に基づいてn型MOSトランジスタ172のソースを接地するか否かを切り換えるn型MOSトランジスタ176−1と、ドレインがn型MOSトランジスタ174のソースに接続され、ソースが接地されており、ゲートに供給された制御信号Sの電位に基づいてn型MOSトランジスタ174のソースを接地するか否かを切り換えるn型MOSトランジスタ176−2とを有する。これにより、n型MOSトランジスタ176−1及び176−2が非導通のときに、ビット線BLn及び/又はビット線BLn+1にノイズ等がのった場合であっても、ビット線BLnとビット線BLn+1との間に電流が流れることを防ぐことができる。
図3は、本実施形態の強誘電体メモリ装置100の読み出し動作の一例を示すタイミングチャートである。図1から図3を参照して、ビット線BL1及びBL2、ワード線WL1、並びにプレート線PL1により制御される強誘電体キャパシタC1及びC2に記憶されたデータを読み出す場合を例に、本例の読み出し動作について説明する。なお、強誘電体キャパシタC1には“1”が記憶されており、強誘電体キャパシタC2には“0”が記憶されているものとする。
まず、サイクルIにおいてアドレスが選択されると、ワード線制御部120が、当該アドレスに基づいて生成されたWLSに基づいて、ワード線WL1の電位を0VからVCCに変化させることにより、ワード線WL1を選択する。これにより、強誘電体キャパシタC1及びC2が、それぞれビット線BL1及びBL2に接続される。
次に、サイクルIIにおいて、プレート線制御部130が、当該アドレスに基づいて生成されたPLSに基づいて、プレート線PL1の電位を0VからVCCに変化させることにより、プレート線PL1を選択する。
また、本例において、制御信号生成部160は、制御信号SとしてPLSを出力する。したがって、プレート線PL1の電位が0VからVCCに変化するタイミングに同期して、制御信号Sの電位も0VからVCCに変化し、n型MOSトランジスタ172及び174のソースが接地される。
プレート線PL1の電位がVCCに変化すると、“1”が記憶された強誘電体キャパシタC1の分極は反転し、強誘電体キャパシタC1に蓄積された電荷がビット線BL1に掃き出されるため、ビット線BL1の電位が上昇する。
一方、プレート線PL1の電位がVCCに変化しても、“0”が記憶された強誘電体キャパシタC2の分極は反転しないものの、強誘電体キャパシタC2に蓄積された電荷はわずかながらビット線BL2に掃き出されるため、ビット線BL2の電位もわずかながら上昇する。そして、ビット線BL1の電位がn型MOSトランジスタ174の閾値電圧Vtを超えると、n型MOSトランジスタ174が導通する。これにより、ビット線BL2は接地されるため、強誘電体キャパシタC2からビット線BL2に掃き出された電荷はディスチャージされ、ビット線BL2の電位は0Vとなる。
一方、n型MOSトランジスタ172は非導通のままであるため、ビット線BL1の電位は上昇したまま保持される。したがって、ビット線BL1とビット線BL2との電位差ΔVを、ビット線BL2が接地されない場合と比して大きくとることができるため、センスアンプ140の読み出しマージンを大きくとることができる。
次に、サイクルIIIにおいて、SAEの電位が0VからVCCに変化すると、センスアンプ140が動作し、ビット線BL1の電位はVCCとなるとともに、ビット線BL2の電位は0Vのまま保持される。これにより、強誘電体キャパシタC1及び/又はC2に記憶されたデータが読み出されるとともに、強誘電体キャパシタC2にデータ“0”が再書き込みされる。このとき、ビット線BL2の電位は、サイクルIIにおいてすでに0Vとなっているため、SAEの電位がVCCに変化すると、強誘電体キャパシタC2にはプレート線PL1を基準として−VCCの電圧がかかるため、直ちに強誘電体キャパシタC2に“0”が再書き込みされる。したがって、強誘電体キャパシタC2に“0”を再書き込みする動作時間を短縮させることができる。また、サイクルIIにおいて、強誘電体キャパシタC2に十分な電位差が与えられ、“0”が再書き込みされている場合には、サイクルIIIを省略してもよい。
次に、サイクルIVにおいて、PLSの電位がVCCから0Vに変化すると、強誘電体キャパシタC1にはプレート線PL1を基準として+VCCの電圧がかかるため、強誘電体キャパシタC1に“1”が再書き込みされる。このとき、制御信号生成部160は、制御信号Sの電位を、プレート線PL1の電位が0Vに変化するタイミングに同期して0Vに変化させてもよく、VCCのまま保持してもよい。
次に、サイクルVにおいて、SAEの電位がVCCから0Vに変化すると、ビット線BL1及びBL2はディスチャージされる。そして、ワード線制御部120がワード線WL1の電位を0Vとすることにより、読み出し動作及び再書き込み動作を終了する。
本例では、選択されたプレート線PL1に対応するビット線BL1及びビット線BL2に接続されたディスチャージ部170を構成するn型MOSトランジスタ176のみを導通させているが、PLSにより選択されていないビット線BLnに接続されたディスチャージ部170を構成するn型MOSトランジスタ176をさらに導通させてもよい。これにより、例えば、ビット線BLnを非選択時にフローティングにする場合等において、ノイズ等の影響によりビット線BLnの電位が変動した場合であっても、非選択のビット線BLnの電位をディスチャージすることができる。これにより、非選択のビット線BLnにソース又はドレインが接続されたn型MOSトランジスタのゲート絶縁膜が破壊されることを防止することができる。
本実施形態によれば、強誘電体キャパシタC1又はC2に記憶されたデータを読み出すときに、“0”データを記憶する強誘電体キャパシタC2に接続されたビット線BL2にドレインが接続されたn型MOSトランジスタ174が導通されるとともに、n型MOSトランジスタ174のソースを接地させることができる。すなわち、強誘電体キャパシタC1及び/又はC2に記憶されたデータを読み出すときにビット線BL2の電位を0Vとすることができる。したがって、本実施形態によれば、ビット線BL1とビット線BL2との電位差を大きくとることができるため、センスアンプ140の読み出しマージンを大きくとることができる。
図4は、本実施形態の強誘電体メモリ装置100の読み出し動作の他の例を示すタイミングチャートである。以下において、図3の例と異なる点を中心に、本例の読み出し動作について説明する。
本例において、タイミング信号生成部162は、PLSを時間Δt遅延させた信号をタイミング信号Tとして生成し、テスト制御部164及びスイッチ制御部166に供給する。また、スイッチ制御部166は、制御信号Sとして、タイミング信号Tを選択して出力する。
本例において強誘電体メモリ装置100は、サイクルIIにおいて、プレート線PL1の電位が0VからVCCに変化した後、時間Δt遅延して制御信号Sの電位がVCCに変化し、ビット線BL2がディスチャージされる。これにより、プレート線PL1の電位がVCCに変化することにより、ビット線BL1及び/又はBL2にノイズ等がのった場合であっても、ビット線BL1及び/又はBL2の電位が安定してからn型MOSトランジスタ172及び174のソースを接地させることができるため、n型MOSトランジスタ172及び174の当該ノイズ等による誤動作を防ぐことができる。
図5は、本実施形態の強誘電体メモリ装置100の読み出し動作のさらに他の例を示すタイミングチャートである。以下において、図3及び図4の例と異なる点を中心に、本例の読み出し動作について説明する。
本例において、タイミング信号生成部162は、WLSを所定の時間遅延させた信号をタイミング信号Tとして生成し、テスト制御部164及びスイッチ制御部166に供給する。また、スイッチ制御部166は、制御信号Sとして、タイミング信号Tを選択して出力する。
本例において強誘電体メモリ装置100は、サイクルIにおいて、ワード線WL1の電位が0VからVCCに変化した後、プレート線PL1の電位が0VからVCCに変化する前に、制御信号Sの電位がVCCに変化し、ビット線BL2がディスチャージされる。これにより、プレート線PL1の電位がVCCに変化するのに先立って、ビット線BL2を接地しておくことができるため、プレート線PL1の電位がVCCに変化して、ビット線BL2に電荷が掃き出されたときに、当該電荷は直ちにディスチャージさせることができる。
図6は、本実施形態の強誘電体メモリ装置100の書き込み動作の一例を示すタイミングチャートである。図1、図2、及び図6を参照して、ビット線BL1及びBL2、ワード線WL1、並びにプレート線PL1により制御される強誘電体キャパシタC1及びC2に相補のデータを書き込む場合を例に、本例の書き込み動作について説明する。なお、以下の例では、強誘電体キャパシタC1に “1”を書き込み、強誘電体キャパシタC2に“0”を書き込むものとする。
まず、サイクルIにおいてアドレスが選択されると、書き込み制御信号WEが0VからVCCに変化し、センスアンプ140の書き込み動作が許可される。次に、ワード線制御部120が、当該アドレスに基づいて生成されたWLSに基づいて、ワード線WL1の電位を0VからVCCに変化させることにより、ワード線WL1を選択する。これにより、強誘電体キャパシタC1及びC2が、それぞれビット線BL1及びBL2に接続される。
次に、センスアンプ140に供給されたデータ信号DATAの論理値に基づいて、センスアンプ140がビット線BL1及びBL2の電位を制御する。本例では、強誘電体キャパシタC1に“1”を、また、強誘電体キャパシタC2に“0”を書き込むようにデータ信号の論理値が設定されており、センスアンプ140は、ビット線BL1の電位を0VからVCCに変化させ、ビット線BL2の電位を0Vのまま保持する。
次に、サイクルIIにおいて、プレート線制御部130が、当該アドレスに基づいて生成されたPLSに基づいて、プレート線PL1の電位を0VからVCCに変化させることにより、プレート線PL1を選択する。
また、本例において、制御信号生成部160は、制御信号SとしてPLSを出力する。したがって、プレート線PL1の電位が0VからVCCに変化するタイミングに同期して、制御信号Sの電位も0VからVCCに変化し、n型MOSトランジスタ172及び174のソースが接地される。ここで、ビット線BL1の電位はVCCであり、ビット線BL2の電位は0Vであるため、n型MOSトランジスタ172は導通し、n型MOSトランジスタ174は非導通のままである。
プレート線PL1の電位がVCCに変化すると、強誘電体キャパシタC2にはプレート線PL1を基準として−VCCの電圧がかかるため、強誘電体キャパシタC2に“0”が書き込まれる。一方、強誘電体キャパシタC1にかかる電圧は略ゼロであるため、強誘電体キャパシタC1にデータは書き込まれない。
次に、サイクルIIIにおいて、プレート線PL1の電位がVCCから0Vに変化すると、強誘電体キャパシタC1にはプレート線PL1を基準として+VCCの電圧がかかるため、強誘電体キャパシタC1に“1”が書き込まれる。一方、強誘電体キャパシタC2にかかる電圧は略ゼロであるため、強誘電体キャパシタC2に書き込まれた“0”はそのまま保持される。
次に、サイクルIVにおいて、DATAの変化に伴い、センスアンプ140は、ビット線BL1の電位をVCCから0Vに変化させる。また、ワード線制御部120は、ワード線WL1の電位を0Vとし、また、書き込み制御信号WEの電位も0Vとなることにより、書き込み動作を終了する。
図7は、本実施形態の強誘電体メモリ装置100の書き込み動作の他の例を示すタイミングチャートである。以下において、図6の例と異なる点を中心に、本例の書き込み動作について説明する。
本例において、タイミング信号生成部162は、PLSを時間Δt遅延させた信号をタイミング信号Tとして生成し、テスト制御部164及びスイッチ制御部166に供給する。また、スイッチ制御部166は、制御信号Sとして、タイミング信号Tを選択して出力する。
本例において強誘電体メモリ装置100は、サイクルIIにおいて、プレート線PL1の電位が0VからVCCに変化した後、時間Δt遅延して制御信号Sの電位がVCCに変化し、ビット線BL2がディスチャージされる。これにより、プレート線PL1の電位がVCCに変化することにより、ビット線BL1及び/又はBL2にノイズ等がのった場合であっても、ビット線BL1及び/又はBL2の電位が安定してからn型MOSトランジスタ172及び174のソースを接地させることができるため、n型MOSトランジスタ172及び174の当該ノイズ等による誤動作を防ぐことができる。
図8は、本発明の電子機器の一例であるパーソナルコンピュータ1000の構成を示す斜視図である。図8において、パーソナルコンピュータ1000は、表示パネル1002と、キーボード1004を有する本体部1006とを備えて構成されている。当該パーソナルコンピュータ1000の本体部1004の記憶媒体、特に不揮発性メモリとして、本発明の記憶回路を備えた半導体装置が利用されている。
上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
100・・・強誘電体メモリ装置、110・・・メモリセルアレイ、120・・・ワード線制御部、130・・・プレート線制御部、140・・・センスアンプ、160・・・制御信号生成部、162・・・タイミング信号生成部、164・・・テスト制御部、166・・・スイッチ制御部、170・・・ディスチャージ部、172、174、176・・・n型MOSトランジスタ
Claims (9)
- 所定のデータを記憶する第1の強誘電体キャパシタを有する第1のメモリセルに接続された第1のビット線と、
前記所定のデータと相補のデータを記憶する第2の強誘電体キャパシタを有する第2のメモリセルに接続された第2のビット線と、
ドレインが前記第1のビット線に接続され、ゲートが前記第2のビット線に接続された第1のn型MOSトランジスタと、
ドレインが前記第2のビット線及び前記ゲートに接続され、ゲートが前記第1のビット線及び前記第1のn型MOSトランジスタの前記ドレインに接続された第2のn型MOSトランジスタと、
前記第1のn型MOSトランジスタのソース及び前記第2のn型MOSトランジスタのソースを接地するか否かを制御するスイッチと
を備えたことを特徴とする強誘電体メモリ装置。 - 前記第1のメモリセル及び前記第2のメモリセルに接続されたプレート線と、
前記プレート線の電位を制御するプレート線制御部と
をさらに備え、
前記スイッチは、前記プレート線制御部が前記プレート線を選択するか否かを示すプレート線選択信号に基づいて、前記ソースを接地するか否かを制御することを特徴とする請求項1に記載の強誘電体メモリ装置。 - 前記スイッチは、前記プレート線選択信号を遅延させたプレート線遅延信号に基づいて、前記ソースを接地するか否かを制御することを特徴とする請求項2に記載の強誘電体メモリ装置。
- 前記プレート線選択信号及び当該プレート線選択信号を遅延させたプレート線遅延信号のいずれか一方を選択して前記スイッチに供給するスイッチ制御部をさらに備え、
前記スイッチは、前記プレート線選択信号又は前記プレート線遅延信号に基づいて、前記ソースを接地することを特徴とする請求項2に記載の強誘電体メモリ装置。 - 前記第1の強誘電体キャパシタ及び第2の強誘電体キャパシタに前記所定のデータ又は前記相補のデータを書き込む書き込み制御部をさらに備え、
前記書き込み制御部は、当該書き込み制御部の書き込み動作を許可するか否かを示す書き込み制御信号に基づいて、前記所定のデータ又は前記相補のデータを書き込み、
前記スイッチは、前記書き込み制御信号にさらに基づいて、前記ソースを接地するか否かを制御することを特徴とする請求項2から4のいずれか1項に記載の強誘電体メモリ装置。 - 前記第1のビット線及び前記第2のビット線の電位に基づいて、前記第1の強誘電体キャパシタ又は前記第2の強誘電体キャパシタに記憶された前記所定のデータ又は前記相補のデータを読み出す読み出し制御部をさらに備え、
前記読み出し制御部は、当該読み出し制御部の読み出し動作を許可するか否かを示す読み出し制御信号に基づいて、前記所定のデータ又は前記相補のデータを読み出し、
前記スイッチは、前記読み出し制御信号に基づいて、前記ソースを接地するか否かを制御することを特徴とする請求項5に記載の強誘電体メモリ装置。 - 前記スイッチは、
ドレインが前記第1のn型MOSトランジスタのソースに接続され、ソースが接地された第3のn型MOSトランジスタと、
ドレインが前記第2のn型MOSトランジスタのソースに接続され、ソースが接地された第4のn型MOSトランジスタと
を有し、
前記第3のn型MOSトランジスタ及び前記第4のn型MOSトランジスタは、前記プレート線選択信号に基づいて、前記第1のn型MOSトランジスタ及び前記第2のn型MOSトランジスタのソースを接地するか否かを制御することを特徴とする請求項2に記載の強誘電体メモリ装置。 - 前記第3のn型MOSトランジスタ及び前記第4のn型MOSトランジスタは、当該強誘電体メモリ装置をテストモードとするか否かを制御するテスト信号にさらに基づいて、前記第1のn型MOSトランジスタ及び前記第2のn型MOSトランジスタのソースを接地するか否かを制御することを特徴とする請求項7に記載の強誘電体メモリ装置。
- 請求項1から8のいずれか1項に記載の強誘電体メモリ装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065700A JP2005259194A (ja) | 2004-03-09 | 2004-03-09 | 強誘電体メモリ装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065700A JP2005259194A (ja) | 2004-03-09 | 2004-03-09 | 強誘電体メモリ装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005259194A true JP2005259194A (ja) | 2005-09-22 |
Family
ID=35084765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065700A Pending JP2005259194A (ja) | 2004-03-09 | 2004-03-09 | 強誘電体メモリ装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005259194A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059633A (ja) * | 2006-08-29 | 2008-03-13 | Nec Electronics Corp | 不揮発性半導体メモリ |
JP2020017324A (ja) * | 2018-07-25 | 2020-01-30 | 富士通セミコンダクター株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
-
2004
- 2004-03-09 JP JP2004065700A patent/JP2005259194A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059633A (ja) * | 2006-08-29 | 2008-03-13 | Nec Electronics Corp | 不揮発性半導体メモリ |
JP2020017324A (ja) * | 2018-07-25 | 2020-01-30 | 富士通セミコンダクター株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
JP7037060B2 (ja) | 2018-07-25 | 2022-03-16 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101278689B1 (ko) | 불휘발성 메모리 셀 및 기억장치와 불휘발성 논리 회로 | |
US5701096A (en) | Charge-pump type booster circuit | |
JP4305960B2 (ja) | 強誘電体メモリ装置 | |
JP3431122B2 (ja) | 半導体記憶装置 | |
KR950004284A (ko) | 반도체 집적회로 | |
US6262910B1 (en) | Semiconductor memory device having a ferroelectric memory capacitor | |
JP3772774B2 (ja) | 強誘電体記憶装置 | |
JP2007073121A (ja) | 半導体メモリ回路 | |
US7042754B2 (en) | Ferroelectric memory device and electronic apparatus | |
US7227800B2 (en) | Noise suppression in memory device sensing | |
US7130233B2 (en) | Sensing circuit for single bit-line semiconductor memory device | |
JP2004213804A (ja) | 強誘電体記憶装置 | |
US7251153B2 (en) | Memory | |
US7099177B2 (en) | Nonvolatile ferroelectric memory device having power control function | |
US7102909B2 (en) | Storage circuit, semiconductor device, and electronic apparatus | |
JP4284614B2 (ja) | 強誘電体メモリ装置 | |
JP2005259194A (ja) | 強誘電体メモリ装置及び電子機器 | |
JPH0516119B2 (ja) | ||
JP2006085812A (ja) | 強誘電体記憶装置のデータ読み出し/再書き込み回路、強誘電体記憶装置、電子機器 | |
JP2005190565A (ja) | 強誘電体メモリ装置、電子機器、及び駆動方法 | |
US6871155B2 (en) | Sensing circuit for single bit-line semiconductor memory device | |
US7123502B2 (en) | Storage circuit, semiconductor device, and electronic apparatus | |
KR100447790B1 (ko) | 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법 | |
JP2005078756A (ja) | センスアンプ回路、メモリ装置、及び電子機器 | |
JP5384012B2 (ja) | Eepromおよびそれを用いた電子機器 |