JP5384012B2 - Eepromおよびそれを用いた電子機器 - Google Patents
Eepromおよびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP5384012B2 JP5384012B2 JP2008014140A JP2008014140A JP5384012B2 JP 5384012 B2 JP5384012 B2 JP 5384012B2 JP 2008014140 A JP2008014140 A JP 2008014140A JP 2008014140 A JP2008014140 A JP 2008014140A JP 5384012 B2 JP5384012 B2 JP 5384012B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- high voltage
- line
- memory
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
(1)選択トランジスタのドレインおよびゲートに高電圧を与え、メモリトランジスタのコントロールゲートにローレベル(接地電圧)を印加する。このとき選択トランジスタがオンし、メモリトランジスタのフローティングゲートから電子が引き抜かれてフローティングゲートが正に帯電する。
(2)フローティングゲートが十分に帯電すると、メモリトランジスタのしきい値電圧が低下し、メモリトランジスタのドレインソース間のチャンネルが導通してメモリトランジスタのソース(つまりソースライン)が充電される。
この場合、第2トランジスタのオン、オフを切り換えることにより、ビットラインに印加する高電圧の状態を制御することができ、さらに高電圧発生回路からみた負荷を制御することができる。
図2は、第1の実施の形態に係るEEPROM200aの詳細な構成を示す回路図である。EEPROM200aは、図示しない電池から電池電圧Vbatを受け、これを電源として動作する。図2のEEPROM200aは、列選択回路20、メモリアレイ110に加えて、高電圧発生回路30、充電回路40a、高電圧制御スイッチ50を備える。メモリアレイ110の説明を簡潔化するため、単一のワードラインWL1と、3つのビットラインBL1〜BL3、およびこれらの交点に位置する3つのメモリセルMC1〜MC3のみが示される。
第1の実施の形態では、書き込み期間φ3に先だってプリチャージ期間φ2を設け、ソースラインSLをプリチャージ期間φ2に充電することを特徴としていた。これに対して第2の実施の形態に係るEEPROM200bにおいて、充電回路40bは、あるメモリセルにデータを書き込むとき、書き込み対象のメモリセルに対応するビットラインBLに高電圧Vppを与えるタイミングで、ソースラインSLの充電を開始する。
第3の実施の形態は、第2の実施の形態と同様に、あるメモリセルにデータを書き込むとき、書き込み対象のメモリセルに対応するビットラインBLに高電圧Vppを与えるタイミングで、ソースラインSLの充電を開始する。
Claims (8)
- 複数のビットラインおよび複数のワードラインと、
前記複数のビットラインおよび前記複数のワードラインの交点にマトリクス状に配置された複数のメモリセルであって、各メモリセルは、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有するメモリトランジスタと、ドレインが対応する前記ビットラインに接続され、ソースが前記メモリトランジスタのドレインに接続され、ゲートが対応する前記ワードラインに接続された選択トランジスタと、を含んで構成される、複数のメモリセルと、
前記複数のメモリセル内の複数の前記メモリトランジスタのソースを共通に接続するソースラインと、
前記ソースラインを充電する充電回路と、
を備え、
前記充電回路は、前記ソースラインと前記ビットラインに与えられる高電圧と同電位のラインとの間に設けられた第1トランジスタを含み、
あるメモリセルにデータを書き込むとき、書き込みに先立って前記第1トランジスタを所定時間オンして前記ソースラインを充電し、続いて前記メモリセルに対応するビットラインに高電圧を与えてデータを書き込むことを特徴とするEEPROM(Electrically Erasable and Programmable Read Only Memory)。 - 高電圧を生成する高電圧発生回路と、
書き込み対象のメモリセルに対応するビットラインを選択して前記高電圧を供給する列選択回路と、
前記高電圧発生回路と前記列選択回路の間に設けられた第2トランジスタと、
をさらに備えることを特徴とする請求項1に記載のEEPROM。 - 複数のビットラインおよび複数のワードラインと、
前記複数のビットラインおよび前記複数のワードラインの交点にマトリクス状に配置された複数のメモリセルであって、各メモリセルは、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有するメモリトランジスタと、ドレインが対応する前記ビットラインに接続され、ソースが前記メモリトランジスタのドレインに接続され、ゲートが対応する前記ワードラインに接続された選択トランジスタと、を含んで構成される、複数のメモリセルと、
前記複数のメモリセル内の複数の前記メモリトランジスタのソースを共通に接続するソースラインと、
前記ソースラインを充電する充電回路と、
高電圧を生成する高電圧発生回路と、
書き込み対象のメモリセルに対応するビットラインを選択して前記高電圧を供給する列選択回路と、
前記高電圧発生回路と前記列選択回路の間に設けられた第2トランジスタと、
を備え、
前記充電回路は、前記ソースラインと前記ビットラインに与えられる高電圧と同電位のラインとの間に設けられた第1トランジスタを含み、
あるメモリセルにデータを書き込むとき、
書き込みに先立って前記充電回路の前記第1トランジスタを所定時間オンして前記ソースラインを充電し、
続いて前記第2トランジスタをオンして前記メモリセルに対応するビットラインに高電圧を与えてデータを書き込むことを特徴とするEEPROM(Electrically Erasable and Programmable Read Only Memory)。 - 複数のビットラインおよび複数のワードラインと、
前記複数のビットラインおよび前記複数のワードラインの交点にマトリクス状に配置された複数のメモリセルであって、各メモリセルは、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有するメモリトランジスタと、ドレインが対応する前記ビットラインに接続され、ソースが前記メモリトランジスタのドレインに接続され、ゲートが対応する前記ワードラインに接続された選択トランジスタと、を含んで構成される、複数のメモリセルと、
前記複数のメモリセル内の複数の前記メモリトランジスタのソースを共通に接続するソースラインと、
前記ソースラインを充電する充電回路と、
を備え、
前記充電回路は、
前記ソースラインと前記ビットラインに与えられる高電圧と同電位のラインとの間に設けられた第1トランジスタと、
前記ソースラインの電位を所定のしきい値電圧と比較し、前記ソースラインの電位が前記しきい値電圧に達すると前記第1トランジスタをオフするスイッチ制御部と、
を含み、
あるメモリセルにデータを書き込むとき、
書き込みに先立って前記第1トランジスタをオンすることにより前記充電回路によって前記ソースラインを充電し、
続いて前記メモリセルに対応するビットラインに高電圧を与えてデータを書き込むことを特徴とするEEPROM(Electrically Erasable and Programmable Read Only Memory)。 - 複数のビットラインおよび複数のワードラインと、
前記複数のビットラインおよび前記複数のワードラインの交点にマトリクス状に配置された複数のメモリセルであって、各メモリセルは、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有するメモリトランジスタと、ドレインが対応する前記ビットラインに接続され、ソースが前記メモリトランジスタのドレインに接続され、ゲートが対応する前記ワードラインに接続された選択トランジスタと、を含んで構成される、複数のメモリセルと、
前記複数のメモリセル内の複数の前記メモリトランジスタのソースを共通に接続するソースラインと、
前記ソースラインを充電する充電回路と、
を備え、
前記充電回路は、
前記ソースラインと前記ビットラインに与えられる高電圧と同電位のラインとの間に設けられた第1トランジスタと、
前記ソースラインの電位を所定のしきい値電圧と比較し、前記ソースラインの電位が前記しきい値電圧に達すると前記第1トランジスタをオフするスイッチ制御部と、
を含み、
あるメモリセルにデータを書き込むとき、
前記メモリセルに対応するビットラインに高電圧を与えるタイミングで、前記第1トランジスタをオンすることにより前記充電回路による前記ソースラインの充電を開始することを特徴とするEEPROM(Electrically Erasable and Programmable Read Only Memory)。 - 前記ビットラインに供給すべき高電圧を生成するチャージポンプ型の高電圧発生回路をさらに備え、当該高電圧発生回路は、書き込み対象のメモリセルに対応するビットラインに高電圧を与えるタイミングで、その出力電圧を上昇させることを特徴とする請求項5に記載のEEPROM。
- 前記充電回路は、
前記第1トランジスタと前記ビットラインに与えられる高電圧と同電位のラインとの間に順に直列に設けられた、
第3トランジスタと、
コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有する第4トランジスタと、
をさらに含み、前記第4トランジスタのコントロールゲートが、所定電位にバイアスされることを特徴とする請求項1から6のいずれかに記載のEEPROM。 - 請求項1から7のいずれかに記載のEEPROMを備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014140A JP5384012B2 (ja) | 2008-01-24 | 2008-01-24 | Eepromおよびそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014140A JP5384012B2 (ja) | 2008-01-24 | 2008-01-24 | Eepromおよびそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176366A JP2009176366A (ja) | 2009-08-06 |
JP5384012B2 true JP5384012B2 (ja) | 2014-01-08 |
Family
ID=41031299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008014140A Expired - Fee Related JP5384012B2 (ja) | 2008-01-24 | 2008-01-24 | Eepromおよびそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5384012B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766674B2 (ja) * | 1986-06-26 | 1995-07-19 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JPH07105146B2 (ja) * | 1988-07-29 | 1995-11-13 | 三菱電機株式会社 | 不揮発性記憶装置 |
JP3204119B2 (ja) * | 1996-09-30 | 2001-09-04 | 日本電気株式会社 | 不揮発性半導体メモリおよびそのデータ書込方法 |
US7342833B2 (en) * | 2005-08-23 | 2008-03-11 | Freescale Semiconductor, Inc. | Nonvolatile memory cell programming |
-
2008
- 2008-01-24 JP JP2008014140A patent/JP5384012B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009176366A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432469A (en) | Method and apparatus for a two phase bootstrap charge pump | |
US7800953B2 (en) | Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices | |
US7212439B2 (en) | NAND flash memory device and method of programming the same | |
KR102046073B1 (ko) | 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법 | |
US7245538B2 (en) | High voltage generation and regulation circuit in a memory device | |
US9263145B2 (en) | Current detection circuit and semiconductor memory apparatus | |
US7257031B2 (en) | Circuit arrangement and method for switching high-voltage signals by means of low-voltage signals | |
JP6313244B2 (ja) | 半導体記憶装置 | |
CN110197694B (zh) | 位准移位器与半导体装置 | |
JP2008269727A (ja) | 昇圧回路、半導体記憶装置およびその駆動方法 | |
US8681567B2 (en) | Voltage regulator for biasing a NAND memory device | |
CN105810247B (zh) | 一种字线驱动电路 | |
KR102509328B1 (ko) | 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치 | |
EP1278202B1 (en) | Nonvolatile semiconductor storage device | |
KR20000076844A (ko) | 반도체 기억 장치 | |
US20120275226A1 (en) | Nonvolatile semiconductor memory device capable of reducing power consumption | |
US8873312B2 (en) | Decoder circuit of semiconductor storage device | |
JP5384012B2 (ja) | Eepromおよびそれを用いた電子機器 | |
JP4284614B2 (ja) | 強誘電体メモリ装置 | |
US7327615B2 (en) | Electric potential switching circuit, flash memory with electric potential switching circuit, and method of switching electric potential | |
CN108511018B (zh) | 半导体存储装置以及数据读出方法 | |
JP6744893B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004079036A (ja) | 電圧制御回路及び半導体記憶装置 | |
JP4615297B2 (ja) | 半導体記憶装置 | |
KR20100131717A (ko) | 불휘발성 메모리 소자의 전압 제공 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |