JP2005258717A - 制御装置のパラメータ設定方法及び装置並びにプログラム - Google Patents

Abstract

【課題】高次の遅れで制御特性を表す場合であっても容易かつ正確に制御のためのパラメータを設定可能とする。
【解決手段】本発明の一態様に係る制御装置のパラメータ設定方法では、まず、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し（Ｓ１）、次に、特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し（Ｓ２）、次に、ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより制御装置のパラメータを設定する（Ｓ３）。
【選択図】 図２

Description

本発明は、制御対象のプロセス値を、所定の値に制御する制御装置のパラメータ設定方法及び装置並びにプログラムに関する。

従来から、例えば発電プラントや石油化学・鉄鋼等の一般産業界のプラントでは、制御対象となる温度・流量・圧力・液面等のプロセス値を所定の値に制御するために、比例・微分・積分機能を備えたＰＩＤ制御装置が広く使用されている。

従来のＰＩＤ制御装置は、制御対象の特性が遅れ特性である場合に、良好な制御特性を得ることができる。ＰＩＤ制御装置のパラメータの調整ルールも数多く提案されている。

しかしながら、従来のＰＩＤ制御装置において、制御対象が例えば積分的な特性や振動的な特性などのように遅れ特性ではない特性を持つ場合には、良好な制御特性を得るためのパラメータの調整が困難である。さらに、従来のＰＩＤ制御装置において、制御対象が不安定特性を持つ場合も、パラメータの調整は困難である。

また、発電プラントや一般産業プロセスの多くは、制御対象の入力が変化した場合に、その出力変化まで、いくらかの時間遅れ（むだ時間）を有する特性を持つ。そのため、従来のＰＩＤ制御装置において、制御対象の特性が遅れ特性の場合であっても、遅れ時定数と比較してむだ時間が長い場合、十分な制御性能を得ることが困難である。

このような問題を解決するため、特開２００２−１５７００２号公報（特許文献１）には、ＰＩＤ制御装置の代わりに、１次遅れ要素及びむだ時間要素から構成される正帰還補償器を内部に備えたプロセス制御装置が開示されている。

図１３は、正帰還補償器及び外乱補償器を具備するプロセス制御装置の一例を示すブロック図である。

図１３のプロセス制御装置は、制御目標値SVと制御対象１の制御量PVとを減算器２で減算した偏差eを入力し制御対象１に対する操作量を出力する制御器３と、制御対象１の制御量PVを入力し制御対象１に対する操作量を出力する外乱補償器４とを具備する。

また、このプロセス制御装置は、制御器３の出力である操作量から外乱補償器４の出力である操作量を減算し制御対象１に対する最終的な操作量MVを生成する減算器５を具備する。

また、制御器３は、一次遅れ及びむだ時間からなる正帰還補償器６と比例器７と加算器８とを具備する。

比例器７は、制御目標値SVと制御対象１の制御量PVとの偏差eを入力し比例演算を行う。加算器８は、比例器７の出力と正帰還補償器６の出力とを加算する。この加算器８による加算結果は、制御器３の出力である操作量として、加算器８から出力される。

正帰還補償器６は、制御器３の出力である操作量がフィードバックされ、この制御器３の出力である操作量を入力する。

このプロセス制御装置では、正帰還補償器６とともに外乱補償器４を具備することにより、むだ時間が長い制御対象、ＰＩＤ制御による制御が困難な振動特性、不安定特性を持つ制御対象１についても精度よく制御可能である。

このプロセス制御装置では、制御対象１の制御特性が一次遅れ要素及びむだ時間要素により近似され、近似によって得られたパラメータが正帰還補償器６のパラメータとして用いられる。

このため、外乱補償器４が使用される場合、制御対象１と外乱補償器４とで形成される閉ループ系全体の特性を一次遅れ要素及びむだ時間要素を用いて近似する必要がある。

この結果、外乱補償器４のパラメータを変更する度に、制御対象１と外乱補償器４とで形成される閉ループ系全体の近似特性を計算し、正帰還補償器６及び比例器７のパラメータを変更する必要がある。

すなわち、このプロセス制御装置では、外乱補償器４のパラメータ変更、閉ループ系の特性近似計算、正帰還補償器６及び比例器７のパラメータ変更、の３つの手順を所定の制御性能が得られるまで繰り返し行う必要がある。また、十分な制御性能を得るためには、外乱補償器４の調整作業は現場で行うことが必要な場合がある。

また、図１４に示すようなパラメータを正確かつ容易に設定するためのプロセス制御装置が提案されている（例えば、非特許文献１参照）。なお、図１４において、上記図１３と同一の部分には同一の符号を付している。

このプロセス制御装置は、制御器９の内部に、上記図１３の外乱補償器４に相当する内部補償器１０を備える。この内部補償器１０は、比例演算及び微分演算を行い、上記図１３の外乱補償器４と同じ構造、同じパラメータを持つ。

このプロセス制御装置では、外乱補償器４と内部補償器１０のパラメータを同一とすることで、外乱補償器４と内部補償器１０のパラメータのうち、一方が変更された場合に、他方のパラメータも自動的に変更可能であり、一度の調整作業でパラメータ変更を容易かつ正確に行うことができる。

上記図１４のプロセス制御装置は、制御対象１と外乱補償器４とからなる閉ループ系の特性を、上記図１３のプロセス制御装置のような一次遅れ要素及びむだ時間要素で近似する必要がない。したがって、パラメータの変更作業は１回で済む。

しかし、上記図１４のプロセス制御装置であっても、制御対象１と外乱補償器４で構成される閉ループ系の特性を一次遅れとむだ時間とを持つ特性とするために、外乱補償器４の補償パラメータを、計算により設定する必要がある。この補償パラメータの計算は、正確に行う必要がある。

上記図１４のプロセス制御装置は、上記図１３のプロセス制御装置と同等又はより広範囲の制御対象を制御可能であり、現地での外乱補償器４、内部補償器１０、モデル補償器１１等のパラメータの調整が容易になる。

モデル駆動と呼ばれる制御技術において、制御出力をむだ時間と遅れ時間で補償するモデル器は、一般的に、一次遅れとむだ時間とにより制御対象の特性を表す。すなわち、制御対象の制御特性は、むだ時間と一次遅れにより近似される。モデル器において、制御特性を一次遅れとすることにより、遅れ時間の計算に必要なパラメータ数は１つに限定される。このようにモデル器に設定するパラメータを１つとすることで、計算時間の短縮が図られる。
特開２００２−１５７００２号公報 重政隆、行友雅徳、馬場泰「モデル駆動ＰＩＤシステムとそのチューニング方法」第３ＳＩＣＥ制御部門大会論文（２００３年５月）

上述したように、一般的に、制御対象の特性は、むだ時間と一次遅れを用いて近似される。

しかしながら、制御対象の実際の物理的な遅れ要素には様々なパターンが存在する。一次遅れが用いられるのは、小さな遅れ要素部分を考慮していないためである。制御対象によっては、一次遅れではなく二次以上の遅れで制御特性を表した方がよい場合がある。この場合、モデル器の遅れ時間部分についても一次遅れではなくて二次以上の遅れに設定した方がよい。

また、制御出力PVを補償演算する補償器を有効にした場合には、制御対象の制御特性にさらに遅れ要素を追加した状態となる。このため、補償器の有効前において一次遅れで近似される場合、補償器の有効後は二次遅れで近似する方がよい場合がある。様々な制御対象に対して補償器を用いた制御を行うには、二次以上の遅れで制御特性を表す必要がある。

制御特性を高次の遅れで表す場合、この制御特性を表すために用いられるパラメータの数は増加する。そして、個々のパラメータに対する値の設定に労力がかかる。

本発明は、以上のような実情に鑑みてなされたもので、高次の遅れで制御特性を表す場合であっても容易かつ正確にパラメータを設定可能なパラメータ設定装置及び方法並びにプログラムを提供することを目的とする。

本発明を実現するにあたって講じた具体的手段について以下に説明する。

本発明の第１実施例に係る制御装置のパラメータ設定方法では、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより制御装置のパラメータを設定する。

本発明の第２実施例乃至第５実施例において、制御装置は、制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、乗算器の出力値とモデル器の出力値とを加算した加算値をモデル器に出力する加算器と、制御入力値を補償演算する補償器と、加算値から補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する。

第２実施例に係るパラメータ設定方法は、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、モデル器を設定する。

第３実施例に係るパラメータ設定方法は、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、特性が１次遅れで近似される場合、１次遅れに関する遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、モデル器を設定し、特性がｎ次遅れで近似される場合、ｎ次遅れに関するｎ個の遅れ時間を取得し、ｎ個の遅れ時間のうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合、ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、モデル器を設定し、ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、モデル器を設定する。

第４実施例に係るパラメータ設定方法は、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、特性の立ち上がり部の曲率半径ｒ₁と収束部の曲率半径ｒ₂との差が所定レベル以上の場合、ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、モデル器を設定し、曲率半径ｒ₁と曲率半径ｒ₂との差が所定レベル未満の場合、ｎ個の遅れ時間総和のｎ分の１の値を遅れ時間としたｎ次遅れにより、モデル器を設定する。

第５実施例に係るパラメータ設定方法は、制御装置の加算器の出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、特性が１次遅れで近似される場合、特性が１次遅れに近似された場合の遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、モデル器を設定し、特性がｎ次遅れで近似される場合、ｎ次遅れに関するｎ個の遅れ時間を取得し、ｎ個の遅れ時間の中に、他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個存在する場合、ｎ個の遅れ時間総和のｍ分の１の値を各遅れ時間とするｍ次遅れにより、モデル器を設定し、ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、モデル器を設定する。

本発明においては、高次の遅れで制御特性を表す場合であっても容易かつ正確に制御のためのパラメータを設定できる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の各実施の形態において、同様の部分については同様の符号を付して説明を省略する。

（第１の実施の形態）
本実施の形態では、制御対象の制御特性を高次遅れで表し、制御装置に対してパラメータを設定する制御装置のパラメータ設定方法について説明する。

図１は、本実施の形態に係るパラメータ設定方法を実行するパラメータ設定装置の一例を示すブロック図である。

制御装置１２は、差分器１３、乗算器１４、モデル器１５、加算器１６、補償器１７、減算器１８を具備する。

差分器１３は、制御入力値と制御目標値との差分を演算する。ここで、制御入力値は、制御対象１の状態を示すプロセス値である。

乗算器１４は、差分器１３で演算された差分の値を制御ゲイン倍する。

モデル器１５は、加算器１６の出力値に基づいて、むだ時間と遅れにより補償演算を行う。モデル器１５は、制御装置１２のモデル伝達関数にしたがって、補償演算を行う。

モデル器１５は、制御対象１の特性（制御出力値から制御入力値への特性）を、ｎ次遅れで近似する旨のパラメータ、及びｎ次で近似する場合の各遅れ時間を指定するパラメータとをパラメータ設定装置１９から入力し、このパラメータにしたがって補償演算を行う。

制御対象１と補償器１７と減算器１８による特性がｎ次遅れで近似される場合、モデル器１５は、制御対象１の伝達関数Ｐ（s）を（１）式で表す。

Ｐ（s）＝[１／（１＋Ｔ）ⁿ]ｅ^-LS …（１）
ここで、Ｌはむだ時間、Ｔは遅れ時間の定数、Ｓはラプラス演算子を表す。

本実施の形態では、制御対象１と補償器１７と減算器１８による特性がｎ次遅れで近似される場合、ｎ個の遅れ時間が全て共通の値Ｔとされる。

値Ｔは、（２）式で表すように、制御対象１と補償器１７と減算器１８による特性がｎ次遅れで近似される場合に得られるｎ個の各遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｎ分の１の値である。

Ｔ＝（Ｔ₁＋…＋Ｔ_n）／ｎ …（２）
加算器１６は、乗算器１４の出力値とモデル器１５の出力値とを加算する。

補償器１７は、制御入力値を補償演算する。

減算器１８は、加算器１６の出力値から補償器１７の出力値を減算した減算値を制御出力値として制御対象１に出力する。制御出力値にしたがって、制御対象１の状態は変化する。

制御装置１２は、制御出力値を適切に変更し、制御出力値と制御目標値との差を小さくするように作用する。

パラメータ設定装置１９は、遅れ演算を何次遅れとするかを指定するパラメータと、遅れ時間を示すパラメータとを、モデル器１５に出力する。

パラメータ設定装置１９は、ＣＲＴ２０、キーボード２１、プログラム２２を記録する記録部２３、メモリ２４、処理部２５、パラメータ出力部２６を具備する。

ＣＲＴ２０、キーボード２１、記録部２３、メモリ２４、処理部２５、パラメータ出力部２６はバス２７経由で互いにデータ送受信可能に接続されているとする。

ユーザは、キーボード２１により各種命令を入力するとともに、ＣＲＴ２０に表示される内容を参照し、パラメータ設定装置１９を操作する。

処理部２５は、例えばＣＰＵなどであり、プログラム２２の内容にしたがって動作し、プログラム２２によって定められている手順にしたがってパラメータ設定処理を実行する。

パラメータ出力部２６は、パラメータ設定処理の実行結果にしたがって、遅れ演算を何次遅れとするかを指定するパラメータと、遅れ時間を示すパラメータとを、モデル器１５に出力する。

図２は、パラメータ設定処理の一例を示すフローチャートである。

ステップＳ１において、処理部２５は、加算器１６の出力値から制御入力値への特性を何次の遅れ系として近似するか検出する。

なお、加算器１６の出力値から制御入力値への特性を何次の遅れ系に近似するかは、数値解析により求めてもよい。例えば、制御対象１の波形をｆ（ｔ）とし、候補の遅れ系でｆ（ｔ）を近似した波形をｇ（ｔ）とし、以下の（３）式、又は（４）式で求まる評価値の小さい遅れ系を求める。

ステップＳ２において、処理部２５は、加算器１６の出力値から制御入力値への特性がｎ次遅れで近似される場合のｎ個の遅れ時間Ｔ₁，…，Ｔ_nを取得する。

ここで、上記特性を取得するための数値解析手段として、モデル作成装置による方法がある（例えば、特開平１０−９１２１１号公報）、このモデル作成装置によれば、加算器１６の出力に同定信号を印加した操作量ｕと、制御入力である制御量ｙを収集し、収集されたデータを用いて伝達関数モデルの構造、モデルの次数、むだ時間の長さ等のパラメータを決定できる。モデルがｎ次の遅れ系となっているとき、その次数と遅れ時間のパラメータが得られる。

この時点での伝達関数を、（５）で表す。

Ｐ（s）＝｛１／[（１＋Ｔ₁）…（１＋Ｔ_n）]｝ｅ^-LS …（５）
なお、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nについても、数値解析により求めるとしてもよく、ユーザが指定するとしてもよい。

ステップＳ３において、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｎ分の１の値Ｔを各遅れ時間とするｎ次遅れによりモデル器１５を設定するためパラメータを作成する。

ステップＳ４において、パラメータ出力部２６は、加算器１６の出力値から制御入力値への特性をｎ次遅れとする旨のパラメータ、各遅れ時間を共通の値Ｔとする旨のパラメータとを、モデル器１５に出力する。

以上説明した本実施の形態では、一次遅れのみではなく、高次遅れがモデル器１５に対して導入されるため、制御の精度を向上させることができる。

また、高次遅れに用いられる遅れ時間は一つの値Ｔでよいため、モデル器１５に必要なパラメータ数の増加を防止できる。

また、加算器１６の出力値から制御入力値への特性をｎ次の遅れ系で表す場合にも、ｎ次の遅れ系とする旨及び一つの遅れ時間Ｔを指定するのみでよいため、単純な設定で広範囲の制御に適用することができる。

なお、上記図１では、制御装置１２の構成要素を論理的に表している。図３は、制御装置１２の構成要素を物理的に表した場合の一例を示すブロック図である。

この制御装置１２は、例えば伝送器などの入力装置２８を経由して入出力インタフェース２９により制御対象１の状態値を入力する。状態値は、制御入力値としてメモリ３０に格納される。

また、制御装置１２は、パラメータ設定装置１９又は他の装置３１から通信インタフェース３２により制御目標値を入力する。制御目標値は、メモリ３０に格納される。

処理部３３は、記録部３４に記録されているプログラム３５の指示にしたがって、メモリ３０に格納されている制御入力値、制御目標値に加えて、パラメータ設定装置から通信インタフェース経由で入力されたむだ時間、遅れ系の次数、遅れ時間などの各種データに基づいて、上記図１で表す機能を実現し、制御出力値を求める。制御出力値は、入出力インタフェース２９、例えば伝送器などの出力装置３６を経由して、制御対象１に出力される。

本実施の形態では、制御装置１２のモデル器１５のパラメータの設定に、パラメータ設定装置１９が用いられているが、例えば補償器１７などの他の装置の設定に、パラメータ設定装置１９が用いられているとしてもよい。

本実施の形態において、各構成要素は、同様の動作を実現可能であれば自由に変形可能であり、配置を変更させてもよく、自由に組み合わせることが可能であり、分割することも可能である。

プログラム２２，３５は、例えば磁気ディスク（フレキシブルディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで、コンピュータに適用可能である。

また、このプログラムを通信媒体により伝送し、コンピュータに適用することも可能である。コンピュータは、プログラム２２，３５を読み込み、プログラム２２，３５によって動作が制御されることにより、パラメータ設定装置１９、制御装置１２としての機能を実現する。

（第２の実施の形態）
本実施の形態では、上記第１の実施の形態の変形例について説明する。本実施の形態では、ｎ次遅れの遅れ時間Ｔ₁，…，Ｔ_nの間で差が所定レベル以上ある場合には、制御対象の特性を一次遅れとして扱う。

図４は、遅れ時間Ｔ₁＝１０、Ｔ₂＝１００からなる２次遅れの波形Ｗ₁の一例を表す図である。

動作開始から波形が立ち上がるまでの時間はむだ時間によって影響を受ける。波形Ｗ₁の立ち上がり部は、遅れ系の次数に影響を受ける。通常、１次遅れ系の波形は急激に立ち上がり、次数の多い遅れ系ほど波形の立ち上がり部はなだらかになる。

波形Ｗ₁の収束部の変化は遅れ時間に影響を受ける。

図４のように、２次遅れ系であっても遅れ時間Ｔ₁，Ｔ₂の差が大きい場合、波形Ｗ₁は急激に立ち上がる。このため、遅れ時間Ｔ₁，Ｔ₂の差が大きい二次遅れ系については、立ち上がり部の波形変化と収束部の波形変化とが大きく相違する状態となる。

このような場合には、２次遅れ系ではなく、１次遅れ系として近似することが望ましい。

図５は、遅れ時間Ｔ₁＝１０、Ｔ₂＝１００からなる二次遅れの波形Ｗ₁を、一次遅れの波形Ｗ₂で近似した状態の一例を示す図である。

遅れ時間Ｔ₁，Ｔ₂に差のある二次遅れの波形Ｗ₁は、一次遅れの波形Ｗ₂で良好に近似可能である。

図６は、本実施の形態に係るパラメータ設定処理の一例を示すフローチャートである。

ステップＴ１は、上記図２のステップＳ１と同様であるため、説明を省略する。

ステップＴ２において、処理部２５は、加算器１６の出力値から制御入力値への特性が１次遅れで近似されるか判断する。

１次遅れで近似される場合、ステップＴ３において、処理部２５は、１次遅れに関する遅れ時間Ｔ₁を取得する。

ステップＴ４において、処理部２５は、遅れ時間Ｔ₁による１次遅れによりモデル器１５を設定するためのパラメータを作成する。

１次遅れで近似されない場合、ステップＴ５において、処理部２５は、制御対象１の特性を近似するｎ次遅れに関するｎ個の遅れ時間Ｔ₁，…，Ｔ_nを取得する。

ステップＴ６において、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nのうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きいか判断する。

遅れ時間Ｔ₁，…，Ｔ_nのうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合、ステップＴ７において、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allを遅れ時間とする１次遅れによりモデル器１５を設定するためのパラメータを作成する。

遅れ時間Ｔ₁，…，Ｔ_nの中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、ステップＴ８において、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｎ分の１の値Ｔを各遅れ時間とするｎ次遅れによりモデル器１５を設定するためのパラメータを作成する。

ステップＴ９において、パラメータ出力部２６は、何次遅れとするかを指定するパラメータ、遅れに対して用いる一つの遅れ時間を示すパラメータを、モデル器１５に出力する。

なお、加算器１６の出力値から制御入力値への特性を同定する手法としては、例えばステップ応答などのデータを使って同定する手法などが各種提案されている。このため、制御対象１の特性値と、加算器１６の出力値から制御入力値への特性値を得ることは可能である。この同定結果を使用することにより、モデル器１５を容易に設定できる。

以上説明した本実施の形態では、加算器１６の出力値から制御入力値への特性の遅れ時間が取得された場合に、モデル器１５の遅れ演算を１次遅れとするか又は２次以上の遅れとするか容易に判断できる。

加算器１６の出力値から制御入力値への特性が｛１／[（１＋Ｔ₁）…（１＋Ｔ_n）]｝ｅ^-LSで表され、各遅れ時間Ｔ₁，…，Ｔ_nの中に一つだけ他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在する場合、モデル器１５は、遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allを遅れ時間とする１次遅れによって設定される。

各遅れ時間Ｔ₁，…，Ｔ_nが近い値の場合、モデル器１５は、遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｎ分の１の値Ｔを各遅れ時間とするｎ次遅れによって設定される。

これにより、モデル器１５に対するパラメータの設定を容易にしつつ、制御の精度を向上させることができる。

（第３の実施の形態）
本実施の形態では、上記第３の実施の形態の変形例について説明する。

上記第２の実施の形態では、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nのうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合に、モデル器１５を一次遅れとして設定する。

これに対し、本実施の形態では、加算器１６の出力値から制御入力値への特性の波形において立ち上がり部の曲率と収束部の曲率との差が所定レベルを超えている場合に、モデル器１５を一次遅れとして設定する。

図７は、遅れ時間Ｔ₁＝１０、Ｔ₂＝１０、Ｔ₃＝２０、Ｔ₄＝１００からなる４次遅れの波形Ｗ₃の一例を表す図である。

この４次遅れ系では、最大の遅れ時間Ｔ₄が他の遅れ時間Ｔ₁〜Ｔ₃と大きく異なっている。４次遅れ系であっても、遅れ時間Ｔ₁〜Ｔ₄の中の一つが他の遅れ時間より大きい場合、立ち上がり部の変化が収束部の変化よりも大きくなる。

この図７において、立ち上がり部の曲率半径ｒ₁は収束部の曲率半径ｒ₂よりも十分に小さくなっている。

このような場合には、４次遅れ系ではなく、１次遅れ系として近似することが望ましい。

図８は、本実施の形態に係るパラメータ設定処理の一例を示すフローチャートである。

この図８において、ステップＵ１〜Ｕ５、Ｕ７〜Ｕ９は、上記図６のステップＴ１〜Ｔ５、Ｔ７〜Ｔ９と同様であるため説明を省略する。

ステップＵ６において、処理部２５は、制御対象１の特性の立ち上がり部の曲率半径ｒ₁と収束部の曲率半径ｒ₂との差が所定レベル以上か否か（曲率半径ｒ₁が曲率半径ｒ₂よりも十分に小さいか）判断する。

曲率半径ｒ₁と曲率半径ｒ₂との差が所定レベル以上の場合、ステップＵ７が実行され、曲率半径ｒ₁と曲率半径ｒ₂との差が所定レベル未満の場合、ステップＵ８が実行される。

図９は、本実施の形態に係るパラメータ設定処理にしたがって、４次遅れ系の波形Ｗ₃を、１次遅れ系で近似した波形Ｗ₄の一例を示す図である。

このように、曲率半径ｒ₁と曲率半径ｒ₂との差が所定レベル以上の場合、４次遅れの波形Ｗ₃を、１次遅れの波形Ｗ₄で十分に近似できる。

したがって、モデル器１５を容易に設定できるとともに、制御精度を向上させることができる。

以上説明した本実施の形態では、制御対象１の立ち上がり特性と収束特性とに基づいて、両特性の曲率半径ｒ₁，ｒ₂がほぼ等しければ高次の遅れ系としてモデル器１５が設定され、両特性の曲率半径ｒ₁，ｒ₂に所定レベルの差がある場合には一次遅れ系としてモデル器１５が設定される。

これにより、モデル器１５を一次遅れとして設定するか、２次以上の遅れとして設定するか容易に判断できる。

なお、制御対象１のステップ応答は、各種プラントにおいて制御の基本情報として容易に取得可能である。また、加算器１６の出力値から制御入力値への特性もこれをもとに取得可能である。ユーザは、加算器１６の出力値から制御入力値への特性の波形を観察し、曲率半径ｒ₁，ｒ₂を比較することにより、モデル器１５を一次遅れとして設定するか、２次以上の遅れとして設定するか容易に判断できる。実際には、ユーザは、遅れ時間もステップ応答の波形から読み取ることができる。

また、曲率半径ｒ₁，ｒ₂の取得、比較、ステップ応答の波形からの遅れ時間の読み取りは、数値解析等の手法を用いて当然に自動化できる。

（第４の実施の形態）
本実施の形態では、上記第２の実施の形態の変形例について説明する。

上記第２の実施の形態では、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nのうち一つの遅れ時間が他の遅れ時間よりも所定レベルを超えて大きい場合に、1次遅れとしてモデル器１５が設定される。

これに対し、本実施の形態では、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nのうちｍ個の遅れ時間が他の遅れ時間よりも所定レベルを超えて大きい場合に、ｍ次遅れとしてモデル器１５が設定される。

そして、この場合に、ｍ次遅れの各遅れ時間を、遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｍ分の１の値とする。

図１０は、遅れ時間Ｔ₁＝１０、Ｔ₂＝２０、Ｔ₃＝１００、Ｔ₄＝１００からなる４次遅れの波形Ｗ₅の一例を示す図である。

遅れ時間Ｔ₃，Ｔ₄は、遅れ時間Ｔ₁，Ｔ₂よりも十分に大きく、また同じ値となっている。この場合、４次遅れであってもその波形Ｗ₅は一次遅れではなく２次遅れに近い状態となっている。

すなわち、波形Ｗ₅では、遅れ時間Ｔ₁〜Ｔ₄のうち大きい遅れ時間Ｔ₃，Ｔ₄の影響が大きくなっている。そこで、本実施の形態では、このように、ｎ個の遅れ時間のうち他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個の場合に、モデル器１５を、ｍ次遅れで設定し、各遅れ時間を一つの値で設定する。

図１１は、本実施の形態に係るパラメータ設定処理にしたがって、４次遅れ系の波形Ｗ₅を、２次遅れ系で近似した波形Ｗ₆の一例を示す図である。

このように、４次遅れ系の波形Ｗ₅であっても２次遅れ系の波形Ｗ₆で十分近似可能である。

図１２は、本実施の形態に係るパラメータ設定処理の一例を示すフローチャートである。

この図１２おいて、ステップＶ１〜Ｖ５、Ｖ８、Ｖ９は、上記図６のステップＵ１〜Ｕ５、Ｕ７〜Ｕ９と同様であるため説明を省略する。

ステップＶ６において、処理部２５は、ｎ個の遅れ時間Ｔ₁，…，Ｔ_nの中から他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在するか判断する。

遅れ時間Ｔ₁，…，Ｔ_nの中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個存在する場合、ステップＶ７において、処理部２５は、遅れ時間Ｔ₁，…，Ｔ_nの総和Ｔ_allのｍ分の１の値を各遅れ時間とするｍ次遅れによりモデル器１５を設定するためのパラメータを作成する。

遅れ時間Ｔ₁，…，Ｔ_nの中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、ステップＶ８が実行される。

なお、本実施の形態では、Ｔ_allを、ｎ次遅れのｎ個の遅れ時間の総和としているが、所定のレベルを超えて他の遅れ時間よりも大きいと判断された遅れ時間のみの総和であるとしてもよい。

これにより、モデル器１５のパラメータ数を抑えながら、制御精度を向上させることができる。

本発明の第１の実施の形態に係るパラメータ設定方法を実行するパラメータ設定装置の一例を示すブロック図。 同実施の形態に係るパラメータ設定処理の一例を示すフローチャート。 制御装置の構成要素を物理的に表した場合の一例を示すブロック図。 遅れ時間Ｔ₁＝１０、Ｔ₂＝１００からなる２次遅れの波形の一例を表す図。 遅れ時間Ｔ₁＝１０、Ｔ₂＝１００からなる二次遅れの波形を、一次遅れの波形Ｗ₂で近似した状態の一例を示す図。 本発明の第２の実施の形態に係るパラメータ設定処理の一例を示すフローチャート。 遅れ時間Ｔ₁＝１０、Ｔ₂＝１０、Ｔ₃＝２０、Ｔ₄＝１００からなる４次遅れの波形Ｗ₃の一例を表す図。 本発明の第３の実施の形態に係るパラメータ設定処理の一例を示すフローチャート。 同実施の形態に係るパラメータ設定処理にしたがって４次遅れ系の波形を、１次遅れ系で近似した波形の一例を示す図。 遅れ時間Ｔ₁＝１０、Ｔ₂＝２０、Ｔ₃＝１００、Ｔ₄＝１００からなる４次遅れの波形の一例を示す図。 本発明の第４の実施の形態に係るパラメータ設定処理の一例を示すフローチャート。 同実施の形態に係るパラメータ設定処理にしたがって４次遅れ系の波形を、２次遅れ系で近似した波形の一例を示す図。 従来のプロセス制御装置の第１例を示すブロック図。 従来のプロセス制御装置の第２例を示すブロック図。

符号の説明

１…制御対象、１２…制御装置、１３…差分器、１４…乗算器、１５…モデル器、１６…加算器、１７…補償器、１８…減算器、１９…パラメータ設定装置、２０…ＣＲＴ、２１…キーボード、２２…プログラム、２３…記録部、２４…メモリ、２５…処理部、２６…パラメータ出力部、２７…バス

Claims (13)

1. 制御装置のパラメータ設定方法であり、
   前記制御装置の制御出力値から制御入力値への特性を何次の遅れ系として近似するか検出し、
   前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、
   前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記制御装置のパラメータを設定する
   ことを特徴とする制御装置のパラメータ設定方法。
2. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定方法であり、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出し、
   前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、
   前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する
   ことを特徴とする制御装置のパラメータ設定方法。
3. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定方法であり、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出し、
   前記特性が１次遅れで近似される場合、前記１次遅れに関する遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定し、
   前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得し、前記ｎ個の遅れ時間のうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定し、前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する
   ことを特徴とする制御装置のパラメータ設定方法。
4. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定方法であり、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出し、
   前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得し、
   前記特性の立ち上がり部の曲率半径ｒ₁と収束部の曲率半径ｒ₂との差が所定レベル以上の場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定し、
   前記曲率半径ｒ₁と前記曲率半径ｒ₂との差が所定レベル未満の場合、前記ｎ個の遅れ時間総和のｎ分の１の値を遅れ時間としたｎ次遅れにより、前記モデル器を設定する
   ことを特徴とする制御装置のパラメータ設定方法。
5. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定方法であり、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出し、
   前記特性が１次遅れで近似される場合、前記特性が１次遅れに近似された場合の遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定し、
   前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得し、前記ｎ個の遅れ時間の中に、他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個存在する場合、前記ｎ個の遅れ時間総和のｍ分の１の値を各遅れ時間とするｍ次遅れにより、前記モデル器を設定し、前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する
   ことを特徴とする制御装置のパラメータ設定方法。
6. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定装置において、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段と、
   前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得する手段と、
   前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段と
   を具備することを特徴とするパラメータ設定装置。
7. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定装置において、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段と、
   前記特性が１次遅れで近似される場合、前記１次遅れに関する遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定する手段と、
   前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得する手段と、
   前記ｎ個の遅れ時間のうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定する手段と、
   前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段と
   を具備することを特徴とするパラメータ設定装置。
8. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定装置において、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段と、
   前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得する手段と、
   前記特性の立ち上がり部の曲率半径ｒ₁と収束部の曲率半径ｒ₂との差が所定レベル以上の場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定する手段と、
   前記曲率半径ｒ₁と前記曲率半径ｒ₂との差が所定レベル未満の場合、前記ｎ個の遅れ時間総和のｎ分の１の値を遅れ時間としたｎ次遅れにより、前記モデル器を設定する手段と
   を具備することを特徴とするパラメータ設定装置。
9. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置のパラメータ設定装置において、
   前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段と、
   前記特性が１次遅れで近似される場合、前記特性が１次遅れに近似された場合の遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定する手段と、
   前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得する手段と、
   前記ｎ個の遅れ時間の中に、他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個存在する場合、前記ｎ個の遅れ時間総和のｍ分の１の値を各遅れ時間とするｍ次遅れにより、前記モデル器を設定する手段と、
   前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段と
   を具備することを特徴とするパラメータ設定装置。
10. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置にパラメータを設定するために、
    コンピュータを、
    前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段、
    前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得する手段、
    前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段
    として機能させるためのプログラム。
11. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置にパラメータを設定するために、
    コンピュータを、
    前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段、
    前記特性が１次遅れで近似される場合、前記１次遅れに関する遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定する手段、
    前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得する手段、
    前記ｎ個の遅れ時間のうちのいずれかが他の遅れ時間よりも所定レベルを超えて大きい場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定する手段、
    前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段
    として機能させるためのプログラム。
12. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置にパラメータを設定するために、
    コンピュータを、
    前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段、
    前記特性がｎ次遅れで近似される場合のｎ個の遅れ時間を取得する手段、
    前記特性の立ち上がり部の曲率半径ｒ₁と収束部の曲率半径ｒ₂との差が所定レベル以上の場合、前記ｎ個の遅れ時間総和を遅れ時間とした１次遅れにより、前記モデル器を設定する手段、
    前記曲率半径ｒ₁と前記曲率半径ｒ₂との差が所定レベル未満の場合、前記ｎ個の遅れ時間総和のｎ分の１の値を遅れ時間としたｎ次遅れにより、前記モデル器を設定する手段
    として機能させるためのプログラム。
13. 制御入力値と制御目標値との差分を制御ゲイン倍する乗算器と、むだ時間と遅れにより補償演算を行うモデル器と、前記乗算器の出力値と前記モデル器の出力値とを加算した加算値を前記モデル器に出力する加算器と、前記制御入力値を補償演算する補償器と、前記加算値から前記補償器の出力値を減算した減算値を制御出力値として出力する減算器とを具備する制御装置にパラメータを設定するために、
    コンピュータを、
    前記加算器の出力値から前記制御入力値への特性を何次の遅れ系として近似するか検出する手段、
    前記特性が１次遅れで近似される場合、前記特性が１次遅れに近似された場合の遅れ時間を取得し、この取得した遅れ時間による１次遅れにより、前記モデル器を設定する手段、
    前記特性がｎ次遅れで近似される場合、前記ｎ次遅れに関するｎ個の遅れ時間を取得する手段、
    前記ｎ個の遅れ時間の中に、他の遅れ時間よりも所定レベルを超えて大きい遅れ時間がｍ個存在する場合、前記ｎ個の遅れ時間総和のｍ分の１の値を各遅れ時間とするｍ次遅れにより、前記モデル器を設定する手段、
    前記ｎ個の遅れ時間の中に他の遅れ時間よりも所定レベルを超えて大きい遅れ時間が存在しない場合、前記ｎ個の遅れ時間総和のｎ分の１の値を各遅れ時間とするｎ次遅れにより、前記モデル器を設定する手段
    として機能させるためのプログラム。

Images