JP2005251987A - 半導体装置の製造方法、電子機器 - Google Patents

半導体装置の製造方法、電子機器 Download PDF

Info

Publication number
JP2005251987A
JP2005251987A JP2004060519A JP2004060519A JP2005251987A JP 2005251987 A JP2005251987 A JP 2005251987A JP 2004060519 A JP2004060519 A JP 2004060519A JP 2004060519 A JP2004060519 A JP 2004060519A JP 2005251987 A JP2005251987 A JP 2005251987A
Authority
JP
Japan
Prior art keywords
film
conductive
semiconductor device
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004060519A
Other languages
English (en)
Other versions
JP4281584B2 (ja
Inventor
Kazuo Yudasaka
一夫 湯田坂
Hideki Tanaka
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004060519A priority Critical patent/JP4281584B2/ja
Priority to US11/065,126 priority patent/US7405134B2/en
Publication of JP2005251987A publication Critical patent/JP2005251987A/ja
Application granted granted Critical
Publication of JP4281584B2 publication Critical patent/JP4281584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 下層側の層にダメージを与えずに層間の接続をとることのできる半導体装置の製造方法を提供する。
【解決手段】 半導体膜１１の所定の位置に導電部材Ｍｓ，Ｍｄを形成する工程と、前記導電部材Ｍｓ，Ｍｄを除いた基板１０の全面に絶縁膜１２を形成する工程と、前記絶縁膜１２の上に、前記導電部材Ｍｓ，Ｍｄを介して前記半導体膜１１と電気的に接続される導電膜１３を形成する工程とを備える。
【選択図】 図１

Description

本発明は、半導体装置の製造方法並びに電子機器に関する。
半導体装置等の電子デバイスでは、高集積化を目的として多層配線構造を採用する場合がある。このような構造では、層間の接続を図るためにコンタクトホールが必要となる。このコンタクトホールは、従来、ドライエッチングにより形成されていた（例えば特許文献１参照）。
特開２００１−２６７３２０号公報
上述のように、従来の方法ではドライエッチングを用いるため、高価な真空装置が必要となる。しかも、真空装置を用いた処理であるため、コンタクトホールを形成するのに多くの手間とエネルギーが必要となり、真空装置の保守も容易でない。また、ドライエッチングでは、絶縁膜と半導体膜との間で十分な選択比がとれないため、オーバーエッチングにより下層側の半導体膜に突き抜けが生じてしまうといった課題もある。
本発明はこのような事情に鑑みてなされたもので、下層側の層にダメージを与えずに層間の接続をとることのできる半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の半導体装置の製造方法は、基板上に半導体膜、絶縁膜、導電膜を積層してなる半導体装置の製造方法であって、前記半導体膜の所定の位置に導電部材を形成する工程と、前記導電部材を除いた基板の全面に前記絶縁膜を形成する工程と、前記絶縁膜の上に、前記導電部材を介して前記半導体膜と電気的に接続される前記導電膜を形成する工程とを備えたことを特徴とする。
本方法は、絶縁膜を形成する前に層間を接続するための導電部材を形成しておき、この導電部材の周囲を埋めるような形で絶縁膜を形成するようにしたものである。このため、従来のように絶縁膜形成後にコンタクトホールを開孔する必要がなく、従って下層側の半導体膜に対してエッチングダメージが生じることはない。
本発明の半導体装置の製造方法では、前記導電部材の形成工程が、導電材料を含む液体材料を液滴吐出法により前記半導体膜の所定の位置に選択的に吐出する工程を含むものとすることができる。このように液相プロセスを用いることで、工程が簡単になり、製造装置も小型化することができる。
この方法では、前記導電部材の形成工程が、前記液体材料の吐出工程の前に、前記基板上に前記半導体膜の所定の位置に開口部を有するバンク層を形成する工程を含み、前記液体材料の吐出工程が、前記液体材料を前記バンク層の開口部内に選択的に吐出する工程であるものとすることができる。この方法では、バンク層の開口部の大きさを調節することによって、液体材料の広がりを防止し、微細な導電部材をつくることができる。
またこの方法では、前記バンク層が有機材料、例えば感光性レジストからなるものとすることができる。この場合、前記バンク層の形成工程が、前記バンク層を酸素と水分が実質的に存在しない雰囲気下（例えば真空雰囲気下）に配置し、前記バンク層を所定温度に加熱しつつ前記バンク層に紫外線を照射することによって前記バンク層を硬化する工程を含むものとすることができる。これにより、バンク層の耐熱性，耐溶剤性が上がり、液体材料の乾燥工程と焼成工程とを一貫して行なうことが可能となる。
また本発明の半導体装置の製造方法では、前記絶縁膜が液相法により形成されたものとすることができる。このように製造工程の一部に液相プロセスを取り入れることによって、製造装置の小型化が可能となり、スループットも高くなる。また、膜面を平坦にできるため、この上に形成される配線やパターンに断線等が生じにくくなる。また、このような平坦な膜をゲート絶縁膜として利用した場合、ゲート絶縁膜を介して流れるリーク電流が低減されたり、トランジスタのゲート耐圧が高くなる等の利点もある。
また本発明の半導体装置の製造方法では、前記導電部材が前記絶縁膜の表面に露出されたものとすることができる。こうすることで、この導電部材を、前記導電膜をパターニングする際のアライメントマークとして利用することができる。この場合、前記導電膜の形成工程の具体的な形態として以下のものが考えられる。
（１）前記導電膜の形成工程が、前記導電膜を真空プロセスにより基板全面に成膜する工程と、前記絶縁膜の表面に突出した前記導電部材によって生じる前記導電膜表面の凹凸形状をアライメントマークとして利用して当該導電膜をパターニングする工程とを含む工程である場合。
（２）前記導電膜の形成工程が、前記導電膜を液相法により前記導電部材を除いた基板の全面に成膜する工程と、前記導電膜の表面に露出した前記導電部材をアライメントマークとして利用して当該導電膜をパターニングする工程とを含む工程である場合。
なお、前記（２）の方法では、前記導電膜と前記導電部材とが概ね面一に形成されたものとすることができる。
また本発明の半導体装置の製造方法では、前記導電膜がゲート配線用の導電膜であって、前記導電膜のパターニング工程が、前記半導体膜に対向する位置にゲート配線となる第１の導電パターンを形成し、前記絶縁膜の前記導電部材を含む位置にソース配線若しくはドレイン配線となる第２の導電パターンを形成する工程であるものとすることができる。本方法は、前記導電膜のパターニングによって、ゲート配線と同層に、ソース配線若しくはドレイン配線の一方若しくは双方、又は、ソース配線の一部（半導体膜とソース配線との間の中間電極等）若しくはドレイン配線の一部（半導体膜とドレイン配線との間の中間電極等）の一方若しくは双方を形成するようにしたものである。このようにソース部若しくはドレイン部の位置に導電膜を残しておくことで、ゲート配線の部分とソース配線等の部分の高さを略等しくすることができる。このため、例えばゲート配線の上に層間絶縁膜を形成して、当該ゲート配線の位置と中間電極中間電極の位置にコンタクトホールを形成する場合に、これらのコンタクトホールの形成を同じ条件で一括して行なえるようになる。特に前記導電膜を液相プロセスを用いて形成した場合には、導電膜と導電部材とを略面一にすることが可能であるため、前述のコンタクトホールの形成工程がいっそう簡単になる。
また本発明の半導体装置の製造方法では、前記導電部材を、前記半導体膜とは別の位置に形成された他の半導体膜の形成領域まで引き回し、当該導電部材を前記他の半導体膜に係る半導体装置の配線の一部として用いることができる。例えば、この導電部材を他の半導体装置のゲート配線として用いることで、インバータ回路等を容易に製造することができる。
本発明の電子機器は、上述の方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
［第１実施形態］
まず、本発明の第１の実施の形態を図１，図２を用いて説明する。図１，図２は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）のみを拡大して示す断面模式図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
（半導体膜の形成工程）
まず、ＴＦＴを製造するための基板１０を用意する。基板１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。
次に、基板１０の上にＴＦＴの能動層を形成するための半導体膜を成膜する。本例では、この半導体膜をアモルファスシリコン膜とするが、半導体膜はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム，シリコン・カーバイド，ゲルマニウム・カーバイド等の４族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン等の２族元素と６族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜とすることも可能である。
このような半導体膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。
（半導体膜の結晶化工程）
次に、堆積した半導体膜の結晶化を行なう。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行なうことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
半導体膜の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法（ランプアニール法や熱アニール法など）、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜を多結晶半導体膜（例えばポリシリコン膜）に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザの第２高調波或いは第３高調波等が好適である。例えばエキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ２とする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。
（素子分離工程）
次に、ＴＦＴの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできる。この素子分離工程により、基板１０上には、図１（ａ）に示すような所定形状の多結晶半導体膜１１が形成される。
（導電ピラーの形成工程）
次に、図１（ｂ）に示すように、半導体膜１１の表面に柱状の導電ピラー（導電部材）Ｍｓ，Ｍｄを形成する。この導電ピラーＭｓ，Ｍｄは、それぞれ半導体膜１１のソース領域，ドレイン領域と後述のソース用中間電極１３ｓ，ドレイン用中間電極１３ｄとを電気的に接続するためのコンタクトプラグとして機能するものである。本例では、この導電ピラーＭｓ，Ｍｄを後述のゲート絶縁膜１２よりも厚く形成し、ゲート絶縁膜１２上に形成されるゲート配線膜１３の表面に凹凸形状を付与するようにしている。そして、係る凹凸形状を利用してゲート配線膜１３をパターニングすることにより、ゲート配線１３ｇと下層側の半導体膜１１とを高精度に位置決めできるようにしている。
この導電ピラーＭｓ，Ｍｄは、例えばアルミニウム等の金属膜をスパッタ等により成膜し、これをエッチング等によりパターニングすることによって形成することができる。この際、導電ピラーＭｓ，Ｍｄの厚み（高さ）は、このあと形成されるゲート絶縁膜１２の厚みよりも厚くする。これにより、導電ピラーＭｓ，Ｍｄがゲート絶縁膜１２の中に埋没されない（即ち、導電ピラーの上端部がゲート絶縁膜１２の表面から露出する）ようにすることができる。
（ゲート絶縁膜の形成工程）
次に、図１（ｃ）に示すように、液相法を用いて導電ピラーＭｓ，Ｍｄの周囲、即ち、導電ピラーＭｓ，Ｍｄを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。続いて、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理を行なう（本焼成）。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。
以上により、ゲート絶縁膜１２が形成される。
なお本例では、液体材料の塗布方法としてスピンコート法を用いたが、塗布方法としてはこれ以外にも例えば、ディップコート法，ロールコート法，カーテンコート法，スプレー法，液滴吐出法（インクジェット法）等の公知の方法を用いることができる。また、前述の液体材料としては、上述のポリシラザンの他、ポリイミドやＨｉｇｈ−Ｋ材等をキシレン等の所定の溶媒に分散ないし溶解させたものを使用することができる。
また、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１のパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ２）をオゾン（Ｏ３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。
また、半導体膜の形成工程と導電ピラーの形成工程との間には、必要に応じて半導体膜１１に不純物イオンを注入する工程（不純物注入工程）を設けることができる。
（ゲート配線の形成工程、中間電極の形成工程）
次に、図１（ｄ）に示すように、ゲート絶縁膜１２の上に、当該ゲート絶縁膜１２の表面及び導電ピラーＭｓ，Ｍｄの表面を覆うゲート配線膜１３を形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを厚膜（例えば３００ｎｍ〜５００ｎｍ程度の厚み）に堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２の表面には前述の導電ピラーＭｓ，Ｍｄが突出した形で形成されているので、ゲート配線膜１３の表面にも、このゲート絶縁膜１２と導電ピラーＭｓ，Ｍｄとの段差に起因した凹凸部１３Ａが形成されることになる。
次に、図１（ｅ）に示すように、ゲート配線膜１３をパターニングして、ゲート電極を含むゲート配線１３ｇと、ソース用中間電極１３ｓと、ドレイン用中間電極１３ｄとを形成する。前述のように本例ではゲート配線膜１３の表面に、導電ピラーＭｓ，Ｍｄによって生じるゲート絶縁膜表面の凹凸形状を反映した凹凸形状（凹凸部１３Ａ）が付与されているので、この凹凸部１３Ａをアライメントマークとして利用することで、ゲート配線膜１３，中間電極１３ｓ，１３ｄを下地の半導体膜１１に対して高精度に位置決めした状態でパターニングすることができる。
ここで、ソース用中間電極１３ｓは、半導体膜１１のソース領域と後述のソース配線１５ｓとの間を中継するためのものであり、ドレイン用中間電極１３ｄは、半導体膜１１のドレイン領域と後述のドレイン配線１５ｄとの間を中継するためのものである。この中間電極は導電ピラーとともに後述のソース配線やドレイン配線の一部として機能する。本例では、このソース用中間電極１３ｓ，ドレイン用中間電極１３ｄをそれぞれソース用導電ピラーＭｓ，ドレイン用導電ピラーＭｄを含む位置に形成する。
（層間絶縁膜の形成工程）
次に、図２（ａ）に示すように、ゲート絶縁膜１２，ゲート配線１３ｇ，中間電極１３ｓ，１３ｄを覆うように基板全面に層間絶縁膜１４を形成する。この層間絶縁膜１４の形成方法は、ゲート絶縁膜１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。その後、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理を行なう。
（コンタクトホールの形成工程）
次に、図２（ｂ）に示すように、ドライエッチングにより層間絶縁膜１４のソース部分，ドレイン部分に対応する位置に、それぞれ開口部（コンタクトホール）Ｈ１，Ｈ２を開孔する。また、必要に応じてゲート配線１３ｇに通じる開口部をこの開口部Ｈ１，Ｈ２と同時に開孔する。本例では、ゲート配線１３ｇと同層に中間電極１３ｓ、１３ｄを設けているため、このゲート配線１３ｇに通じる開口部を、前述の開口部Ｈ１，Ｈ２と同じ条件で一括して形成することができる。
（ソース配線、ドレイン配線の形成工程）
次に、この層間絶縁膜１４の表面及び開口部Ｈ１，Ｈ２の内部を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜が基板全面に形成されるが、層間絶縁膜１４には開口部Ｈ１，Ｈ２が形成されているので、金属膜１５の表面にも、これによる凹凸形状を反映した形状の凹凸部１５Ａが形成されることになる。
次に、図２（ｃ）に示すように、この金属膜１５をパターニングしてソース電極を含むソース配線１５ｓ、及びドレイン電極を含むドレイン配線１５ｄを形成する。上述のように本例では、金属膜１５の表面に下地の開口部Ｈ１，Ｈ２の形状を反映した凹凸形状（凹凸部１５Ａ）が付与されているので、この凹凸部１５Ａをアライメントマークとして利用することで、金属膜１５を下地のゲート配線１３ｇ，中間電極１３ｓ，１３ｄに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース配線１５ｓ，ドレイン配線１５ｄの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ１が製造される。
以上説明したように、本発明の半導体装置の製造方法は、製造工程の一部に液相プロセスを取り入れたものとなっているため、極めて平坦性の高い膜面が得られる。このため、配線を形成する際に段差によって断線等が生じる虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。
また本発明では、ゲート絶縁膜１２を形成する前に、層間を接続するための導電ピラーＭｓ，Ｍｄを形成しておき、この導電ピラーＭｓ，Ｍｄの周囲を埋めるような形でゲート絶縁膜１２を形成している。このため、従来のように絶縁膜形成後にコンタクトホールを形成する必要がなく、従って下層側の半導体膜１１に対してエッチンダメージが生じることはない。特に本方法では、導電ピラーＭｓ，Ｍｄをゲート絶縁膜１２の表面から突出させ、この上に形成されるゲート配線膜１３の表面に凹凸部１３Ａを付与しているため、これをアライメントマークとして利用することで、当該ゲート配線膜１３を下層側の半導体膜１１に対して高精度に位置決めすることが可能である。
なお、本実施形態では開口部Ｈ１，Ｈ２をドライエッチングにより形成しているが、これらの開口部Ｈ１，Ｈ２は、マスク材を用いる方法（マスク法）によって形成することもできる。このマスク法ではまず、中間電極１３ｓ，１３ｄの上に柱状のマスクピラー（マスク材）を形成する。このマスクピラーは、例えばレジスト等の感光性材料を基板全面に塗布した後、露光・現像・ベーク処理等を施すことによって形成することができる。また、絶縁材料を含む液体材料を液滴吐出法により前記開口部を形成する位置に選択的に滴下し、これを乾燥・焼成することによって形成することもできる。この際、マスクピラーの厚み（高さ）は、このあと形成される層間絶縁膜１４の厚みと同じかそれ以上とする。これにより、マスクピラーが層間絶縁膜１４の中に埋没されない（即ち、マスクピラーの上部が層間絶縁膜１４の表面から突出する）ようにすることができる。その後、液相法を用いてマスクピラーの周囲、即ち、マスクピラーを除いた基板の全面に酸化シリコン等からなる層間絶縁膜１４を形成し、最後に前記マスクピラーを剥離液等により除去する。これにより、マスクピラーの配置されていた位置に開口部Ｈ１，Ｈ２が形成される。この方法ではエッチングを用いないので下層側にダメージを与えることはない。
また、開口部Ｈ１，Ｈ２を形成せずに、前述の導電ピラーＭｓ，Ｍｄ及び中間電極１３ｓ，１３ｄを形成したのと同じ方法を用いて配線１５ｓ，１５ｄを形成することも可能である。この場合、まず図１（ｅ）の段階で中間電極１３ｓ，１３ｄの上に導電ピラーを形成し、その後、液相法により層間絶縁膜１４を形成する。この際、導電ピラーは層間絶縁膜１４よりも厚く形成し、導電ピラーの先端部が層間絶縁膜１４の表面に突出するようにする。次に、この層間絶縁膜１４の表面及び導電ピラーの表面に金属膜を形成し、パターニングにより、ソース配線，ドレイン配線を形成する。この工程では、不透明な金属膜が基板全面に形成されるが、層間絶縁膜１４の表面には導電ピラーによって突起状の段差が形成されているので、金属膜の表面にはこの段差に起因する凹凸部が形成されることになる。したがって、この金属膜表面に現れた凹凸部をアライメントマークとして利用することで、金属膜を下地の中間電極１３ｓ，１３ｄ及びゲート配線１３ｇに対して高精度に位置決めした状態でパターニングすることができる。
［第２実施形態］
次に、本発明の第２の実施の形態を図３を用いて説明する。本実施形態において、前記第１の実施の形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
本実施形態は、前記第１の実施形態において導電ピラーＭｓ，Ｍｄを液滴吐出法によって形成したものである。本実施形態ではまず、図１（ａ）に示した状態から、基板１０上に、半導体膜１１のソース部分及びドレイン部分に開口部Ｈ３，Ｈ４を有するバンク層Ｂを形成する（図３（ａ））。このバンク層Ｂは、レジスト等の感光性有機材料を基板全面に塗布し、これを露光・現像・ベーク処理等を施すことによって形成することができる。
このバンク層Ｂには、必要に応じて硬化処理を行なうことができる。バンク層Ｂの硬化処理は、次のようにして行なう。まず、バンク層Ｂを形成した基板１０を図示しない真空チャンバに搬入し、真空チャンバ内を例えば１．３ｋＰａ（１０Ｔｏｒｒ）以下、例えば０．２Ｔｏｒｒ程度に減圧する。そして、バンク層Ｂを所定の温度、例えば１００〜１５０℃（例えば１３０℃）程度の、通常のフォトレジストのポストベーク温度に加熱するとともに、バンク層ＢにＵＶ光（例えば波長２５４ｎｍ程度の紫外線）を数分間照射する。これにより、バンク層Ｂは、溶存している水分が脱水されるとともに、紫外線により架橋反応が促進される。しかも、バンク層Ｂは、酸素や水分の影響を受けないため、架橋反応が進んで緻密となり、耐熱性、耐薬品性が向上する。
さらに、バンク層Ｂの硬化処理は、必要に応じてバンク層Ｂをポストベーク温度以上に加熱する熱処理を行なうものとしても良い。この熱処理は、例えば３００℃〜４５０℃の温度で１０分間程度行なう。これにより、非常に耐熱性、耐薬品性に優れたバンク層Ｂとなり、各種の液体成膜材料の使用が可能となる。なお、紫外線照射雰囲気は、減圧状態以外にも、例えば酸素及び水分が実質的に存在しない雰囲気（例えば窒素雰囲気）であっても良い。
本例では、バンク層Ｂに対して前述のような硬化処理を行ない、後述の液体材料の乾燥及び導電ピラーＭｓ，Ｍｄの焼成を一貫して行なえるようにしている。
次に、液滴吐出装置の吐出ヘッド５０に導電ピラーＭｓ，Ｍｄの組成物含有する液体材料（導電材料を含有する液体材料）を充填し、吐出ヘッド５０と基板とを相対移動させながら吐出ノズルから前記液体材料Ｌをバンク層Ｂの開口部Ｈ３，Ｈ４内に吐出（滴下）する。そして、これを乾燥若しくは焼成することにより、導電ピラーＭｓ，Ｍｄを形成する。図３（ｃ）は導電ピラーＭｓ，Ｍｄを形成後、剥離液等によりバンク層Ｂを除去した状態を示す図である。
なお本工程では、バンク層Ｂの上面に液体材料Ｌが付着するのを防ぐために、液体材料を塗布する前に、予めバンク層Ｂに撥液処理を施しておくことが望ましい。このバンク層Ｂの撥液処理は、四フッ化炭素などのフッ素原子を含むガスを大気圧プラズマによって分解して活性なフッ素単原子やイオンを生成し、この活性なフッ素にバンク層Ｂを晒すことによって行なうことができる。ただし、バンク層Ｂをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
これ以降の工程については前記第１の実施の形態と同様である。
以上説明したように、本実施形態では導電ピラーＭｓ，Ｍｄを液滴吐出法により形成しているため、前記第１の実施形態のように真空プロセスを用いて導電ピラーを形成する場合に比べて、工程が簡単であり、製造装置も小型化することが可能である。また、本実施形態では、バンク層Ｂに対して前述のような硬化処理を行なっているため、加熱工程（液体材料の乾燥と焼成）を一貫して行なうことができ、工程が容易となる。
なお、本実施形態では液体材料Ｌを吐出する前に予めバンク層１２を形成したが、バンク層Ｂは必ずしも必要ではなく、バンク層Ｂのない状態で液体材料Ｌを半導体膜１１上に滴下することも可能である。勿論、この方法では液滴を吐出する位置のバラツキや液滴の基板上での広がり等が起きるため、その適用はパターンルールの大きなデバイスに限定される。
［第３実施形態］
次に、本発明の第３の実施の形態を図４を用いて説明する。本実施形態において、前記第１の実施の形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
本実施形態は、前記第１の実施形態において、ゲート配線膜１３を液相法により形成したものである。本実施形態ではまず、図１（ａ）に示した状態から、半導体膜１１の表面に柱状の導電ピラーＭｓ，Ｍｄを形成する（図４（ａ））。本例では、この導電ピラーＭｓ，Ｍｄを後述のゲート絶縁膜１２とゲート配線膜１３との合計の膜厚よりも厚く形成し、導電ピラーＭｓ，Ｍｄの上端部がゲート配線膜１３の表面から露出されるようにしている。すなわち、本例では前記第１の実施形態と違ってゲート配線膜１３は液相法によって形成されるため、ゲート配線膜１３の膜面には下地の凹凸形状が反映されない。このため、導電ピラーＭｓ，Ｍｄがゲート配線膜１３の中に埋没すると、ゲート配線膜１３の表面は完全に平坦化されてしまい、下層側の半導体膜１１との間でアライメントをとることができなくなってしまう。このため、導電ピラーＭｓ，Ｍｄの少なくとも一部がゲート配線膜１３から露出されるようにしているのである。特に本例では、ゲート絶縁膜１２の上に層間絶縁膜１４を形成した場合において、その中間電極部分とゲート配線部分に同じエッチング条件で一括して開口部（コンタクトホール）を形成できるようにするために、導電ピラーＭｓ，Ｍｄとゲート配線膜１３とが概ね面一となるようにしている。
次に、図４（ｂ）に示すように、液相法を用いて導電ピラーＭｓ，Ｍｄの周囲、即ち、導電ピラーＭｓ，Ｍｄを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１２を形成する。この工程は、前記第１の実施形態と同様である。つまり、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。続いて、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理を行なう（本焼成）。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。
次に、図４（ｃ）に示すように、液相法を用いて導電ピラーＭｓ，Ｍｄの周囲、即ち、導電ピラーＭｓ，Ｍｄを除いた基板の全面にゲート配線膜１３を形成する。ここではまず、金属微粒子を有機溶媒に分散させた塗布液（導電材料を含む液体材料）を基板上にスピンコートし、加熱処理によってこれを乾燥・焼成する。この際、ゲート配線膜１３の膜厚は、導電ピラーＭｓ，Ｍｄとゲート絶縁膜１２との段差の高さと同程度の厚みとする。以上により、ゲート配線膜１３が形成される。
次に、図４（ｄ）に示すように、ゲート配線膜１３をパターニングして、ゲート電極を含むゲート配線１３ｇと、ソース用中間電極１３ｓと、ドレイン用中間電極１３ｄとを形成する。前述のように本例ではゲート配線膜１３の表面に導電ピラーＭｓ，Ｍｄが一部露出した状態となっているので、この導電ピラーの露出部をアライメントマークとして利用することで、ゲート配線膜１３，中間電極１３ｓ，１３ｄを下地の半導体膜１１に対して高精度に位置決めした状態でパターニングすることができる。
これ以降の工程については前記第１の実施の形態と同様である。
以上説明したように、本実施形態ではゲート配線膜１３を液相法によって形成しているため、液量の調節によりゲート配線膜１３と導電ピラーＭｓ，Ｍｄとの膜面の位置を概ね面一にすることができる。このため、ゲート配線膜１３をパターニングして得られたゲート配線１３ｇと中間電極１３ｓ，１３ｄとの高さが略等しくなり、この上に層間絶縁膜を形成してコンタクトホールを開孔する場合に、それらを同じエッチング条件で一括して形成することが可能となる。
なお、上記実施形態では単体の薄膜トランジスタの製造方法について説明したが、本発明の方法を用いれば、これ以外の様々な電子回路を形成することができる。図５は、本実施形態の方法を適用して製造された電子回路（例えばインバータ回路）の一部を抜き出して示す図であり、図５（ａ）はその素子構造を示す断面模式図、図５（ｂ）はその回路図である。図５の回路は、２つの薄膜トランジスタを接続したものであり、一方のトランジスタ１のドレイン用中間電極１３ｄを、もう一方のトランジスタ２の半導体膜１１２の形成領域まで引き回し、このドレイン用中間電極１３ｄを他方の半導体膜１１２に係る薄膜トランジスタ２の配線の一部、例えばゲート配線として使用したものである。
［電子機器］
次に、本発明の電子機器について説明する。
図６は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
前記各実施の形態の半導体装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。
例えば前記実施形態では、各工程の順序を前記のようなものとしたが、その工程順はこれに限られるわけではない。
また前記実施形態では、半導体膜１１を多結晶化したが、アモルファス状態の半導体膜（アモルファスシリコン膜）をトランジスタの能動層に使用することも可能である。また前記実施形態では、ゲート絶縁膜１２と層間絶縁膜１４の双方をポリシラザン焼成膜としたが、一方の絶縁膜をポリシラザン焼成膜以外の膜（例えばＣＶＤ膜やＰＶＤ膜）とすることも可能である。また前記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法や、トランジスタ以外の半導体装置の製造方法に適用することも可能である。さらに、上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
第１実施形態の薄膜トランジスタの製造方法を説明するための工程図。 図１に続く工程図。 第２実施形態の薄膜トランジスタの製造方法を説明するための工程図。 第３実施形態の薄膜トランジスタの製造方法を説明するための工程図。 本発明の方法により製造された薄膜トランジスタの一構成例を示す図。 本発明の電子機器の一例を示す斜視図。
符号の説明
１，２・・・薄膜トランジスタ（半導体装置）、１０・・・基板、１１，１１１，１１２・・・半導体膜、１２・・・ゲート絶縁膜、１３・・・ゲート配線膜（導電膜）、１３ｇ・・・ゲート配線、１３ｓ，１３ｄ・・・中間電極、１４・・・層間絶縁膜、１５・・・金属膜（導電膜）、１５ｓ・・・ソース配線、１５ｄ・・・ドレイン配線、１３００・・・電子機器、Ｍｓ，Ｍｄ・・・導電ピラー（導電部材）

Claims (13)

  1. 基板上に半導体膜、絶縁膜、導電膜を積層してなる半導体装置の製造方法であって、
    前記半導体膜の所定の位置に導電部材を形成する工程と、
    前記導電部材を除いた基板の全面に前記絶縁膜を形成する工程と、
    前記絶縁膜の上に、前記導電部材を介して前記半導体膜と電気的に接続される前記導電膜を形成する工程とを備えたことを特徴とする、半導体装置の製造方法。
  2. 前記導電部材の形成工程が、導電材料を含む液体材料を液滴吐出法により前記半導体膜の所定の位置に選択的に吐出する工程を含むことを特徴とする、請求項１記載の半導体装置の製造方法。
  3. 前記導電部材の形成工程が、前記液体材料の吐出工程の前に、前記基板上に前記半導体膜の所定の位置に開口部を有するバンク層を形成する工程を含み、前記液体材料の吐出工程が、前記液体材料を前記バンク層の開口部内に選択的に吐出する工程であることを特徴とする、請求項２記載の半導体装置の製造方法。
  4. 前記バンク層が有機材料からなることを特徴とする、請求項３記載の半導体装置の製造方法。
  5. 前記バンク層の形成工程が、前記バンク層を酸素と水分が実質的に存在しない雰囲気下に配置し、前記バンク層を所定温度に加熱しつつ前記バンク層に紫外線を照射することによって前記バンク層を硬化する工程を含むことを特徴とする、請求項４記載の半導体装置の製造方法。
  6. 前記絶縁膜が液相法により形成されたことを特徴とする、請求項１〜５のいずれかの項に記載の半導体装置の製造方法。
  7. 前記導電部材が前記絶縁膜の表面に露出されたことを特徴とする、請求項６記載の半導体装置の製造方法。
  8. 前記導電膜の形成工程が、前記導電膜を真空プロセスにより基板全面に成膜する工程と、前記絶縁膜の表面に突出した前記導電部材によって生じる前記導電膜表面の凹凸形状をアライメントマークとして利用して当該導電膜をパターニングする工程とを含むことを特徴とする、請求項７記載の半導体装置の製造方法。
  9. 前記導電膜の形成工程が、前記導電膜を液相法により前記導電部材を除いた基板の全面に成膜する工程と、前記導電膜の表面に露出した前記導電部材をアライメントマークとして利用して当該導電膜をパターニングする工程とを含むことを特徴とする、請求項７記載の半導体装置の製造方法。
  10. 前記導電膜と前記導電部材とが概ね面一に形成されたことを特徴とする、請求項９記載の半導体装置の製造方法。
  11. 前記導電膜がゲート配線用の導電膜であって、
    前記導電膜のパターニング工程が、前記半導体膜に対向する位置にゲート配線となる第１の導電パターンを形成し、前記絶縁膜の前記導電部材を含む位置にソース配線若しくはドレイン配線となる第２の導電パターンを形成する工程であることを特徴とする、請求項８〜１０のいずれかの項に記載の半導体装置の製造方法。
  12. 前記導電部材を、前記半導体膜とは別の位置に形成された他の半導体膜の形成領域まで引き回し、当該導電部材を前記他の半導体膜に係る半導体装置の配線の一部として用いることを特徴とする、請求項１〜１１のいずれかの項に記載の半導体装置の製造方法。
  13. 請求項１〜１２のいずれかの項に記載の方法を用いて製造された半導体装置を備えたことを特徴とする、電子機器。

JP2004060519A 2004-03-04 2004-03-04 半導体装置の製造方法 Expired - Fee Related JP4281584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004060519A JP4281584B2 (ja) 2004-03-04 2004-03-04 半導体装置の製造方法
US11/065,126 US7405134B2 (en) 2004-03-04 2005-02-24 Method of manufacturing a semiconductor device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004060519A JP4281584B2 (ja) 2004-03-04 2004-03-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005251987A true JP2005251987A (ja) 2005-09-15
JP4281584B2 JP4281584B2 (ja) 2009-06-17

Family

ID=34909202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060519A Expired - Fee Related JP4281584B2 (ja) 2004-03-04 2004-03-04 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7405134B2 (ja)
JP (1) JP4281584B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2008311630A (ja) * 2007-06-18 2008-12-25 Weyerhaeuser Co ポリマー薄膜における自己整合ビアホールの形成
US8463116B2 (en) 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control
JP2021033073A (ja) * 2019-08-26 2021-03-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
TWI267213B (en) * 2006-01-27 2006-11-21 Ind Tech Res Inst Organic light emitting device with integrated color filter and method of manufacturing the same
GB2493698B (en) * 2011-08-08 2018-02-28 Univ Nottingham Trent Surface plasmon resonance in thin films
KR101920247B1 (ko) * 2012-09-17 2018-11-20 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9801277B1 (en) * 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US10449729B1 (en) 2015-12-03 2019-10-22 Multek Technologies Ltd. 3D printed fiber optics

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU652220B2 (en) * 1991-02-15 1994-08-18 Toray Industries, Inc. Plastic optical articles
JP3457348B2 (ja) 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
JPH0745706A (ja) 1993-08-02 1995-02-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3239976B2 (ja) * 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
EP1450412A3 (en) * 1996-05-15 2005-03-09 Seiko Epson Corporation Thin film device and method for making
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
EP1027723B1 (en) * 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US6180987B1 (en) * 1999-02-11 2001-01-30 Advanced Micro Devices, Inc. Integrated circuit transistor with low-resistivity source/drain structures at least partially recessed within a dielectric base layer
US6514801B1 (en) * 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor
US6377685B1 (en) * 1999-04-23 2002-04-23 Ravi C. Krishnan Cluster key arrangement
JP2001036036A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6972256B2 (en) * 1999-11-30 2005-12-06 Ebara Corporation Method and apparatus for forming thin film of metal
JP3715502B2 (ja) 2000-03-14 2005-11-09 株式会社東芝 半導体装置及びその製造方法
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
JP4182657B2 (ja) * 2000-10-17 2008-11-19 セイコーエプソン株式会社 インクジェット式記録装置
US6624018B1 (en) * 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
JP3925283B2 (ja) 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
TWI288428B (en) * 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
KR101087567B1 (ko) * 2004-03-23 2011-11-28 엘지디스플레이 주식회사 유기전계발광 소자 및 그 제조방법
JP2005353993A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
KR101183374B1 (ko) * 2005-06-27 2012-09-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
US7808044B2 (en) 2005-07-27 2010-10-05 Samsung Electronics Co., Ltd. Thin film transistor substrate and method of making the same
JP2008311630A (ja) * 2007-06-18 2008-12-25 Weyerhaeuser Co ポリマー薄膜における自己整合ビアホールの形成
JP2012156543A (ja) * 2007-06-18 2012-08-16 Tap Development Ltd Liability Co ポリマー薄膜における自己整合ビアホールの形成
US8463116B2 (en) 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control
JP2021033073A (ja) * 2019-08-26 2021-03-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
US7405134B2 (en) 2008-07-29
US20050196910A1 (en) 2005-09-08
JP4281584B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
US7608492B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP4042098B2 (ja) デバイスの製造方法
US7605023B2 (en) Manufacturing method for a semiconductor device and heat treatment method therefor
KR100606947B1 (ko) 콘택트 홀 형성 방법, 배선 형성 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 디바이스의 제조 방법
EP1557882A2 (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
US7288792B2 (en) Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
JP2006114859A (ja) アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
US7375774B2 (en) Method of manufacturing semiconductor device
KR100703467B1 (ko) 박막트랜지스터
JP2005093700A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP2005236187A (ja) 半導体装置の製造方法、電子機器
US7625785B2 (en) Semiconductor device and manufacturing method thereof
JP2006013438A (ja) 薄膜トランジスタ及びその製造方法
JP4337554B2 (ja) 半導体装置の製造方法
JP4337555B2 (ja) 半導体装置の製造方法
WO2015188542A1 (zh) 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
JP2005032759A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP4617642B2 (ja) 配線基板の製造方法、及び電気光学装置の製造方法
Tanaka 15s 13g
JPH05343545A (ja) 膜改質方法
KR20100041224A (ko) 반도체 소자의 제조방법
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
JP2004134760A (ja) 半導体装置の作製方法、並びに熱処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees