JP2005250650A5 - - Google Patents

Download PDF

Info

Publication number
JP2005250650A5
JP2005250650A5 JP2004057598A JP2004057598A JP2005250650A5 JP 2005250650 A5 JP2005250650 A5 JP 2005250650A5 JP 2004057598 A JP2004057598 A JP 2004057598A JP 2004057598 A JP2004057598 A JP 2004057598A JP 2005250650 A5 JP2005250650 A5 JP 2005250650A5
Authority
JP
Japan
Prior art keywords
master
clock
slave
signal
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004057598A
Other languages
English (en)
Other versions
JP2005250650A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004057598A priority Critical patent/JP2005250650A/ja
Priority claimed from JP2004057598A external-priority patent/JP2005250650A/ja
Priority to US11/068,753 priority patent/US7277976B2/en
Priority to CNB2005100531069A priority patent/CN1332282C/zh
Priority to KR1020050017456A priority patent/KR20060043346A/ko
Publication of JP2005250650A publication Critical patent/JP2005250650A/ja
Publication of JP2005250650A5 publication Critical patent/JP2005250650A5/ja
Priority to KR1020070032519A priority patent/KR100798667B1/ko
Pending legal-status Critical Current

Links

Claims (13)

  1. 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
    前記複数のマスタは、前記クロックジェネレータからクロック信号が常時供給される第1のマスタと、クロック信号が必要な時に供給される第2のマスタとを有し、
    前記第1のマスタによって第2のマスタを起動する場合は、前記第1のマスタは、前記第2のマスタと対応付けられたスレーブを介して当該第2のマスタを起動する起動信号を第2のマスタに出力し、
    前記第2のマスタは、前記起動信号に応じて起動を開始するとともに、第2のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力し、
    前記クロックジェネレータは、当該クロック要求信号に応じて第2のマスタへのクロック信号を供給するマルチレイヤシステム。
  2. 前記第2のマスタと対応付けられたスレーブは、起動レジスタを備え、
    前記第1のマスタは、前記起動レジスタに対して書き込みを行い、
    前記スレーブは、前記起動レジスタへの書き込みに応じて第2のマスタを起動する起動信号を第2のマスタに出力することを特徴とする請求項1記載のマルチレイヤシステム。
  3. 前記第2のマスタは、当該第2のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、
    前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第2のマスタへのクロック信号の供給を停止することを特徴とする請求項1記載のマルチレイヤシステム。
  4. 前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することを特徴とする請求項1記載のマルチレイヤシステム。
  5. 前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
    前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始することを特徴とする請求項1記載のマルチレイヤシステム。
  6. 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、クロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック供給方法であって、
    前記複数のマスタは、前記クロックジェネレータから常時クロック信号が供給される第1のマスタと、必要な時にクロック信号が供給される第2のマスタとを有し、
    前記第1のマスタによって第2のマスタを起動する場合に、前記第1のマスタが、前記第2のマスタと対応付けられたスレーブを介して当該第2のマスタを起動する起動信号を第2のマスタに出力するステップと、
    前記第2のマスタが、前記起動信号に応じて起動を開始するとともに、第2のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力するステップと、
    前記クロックジェネレータが、当該クロック要求信号に応じて第2のマスタへのクロック信号を供給するステップとを備えたクロック供給方法。
  7. 前記第2のマスタと対応付けられたスレーブは、起動レジスタを備え、
    前記第1のマスタは、前記起動レジスタに対して書き込みを行い、
    前記スレーブは、前記起動レジスタへの書き込みに応じて第2のマスタを起動する起動信号を第2のマスタに出力することを特徴とする請求項6記載のクロック供給方法。
  8. 前記第2のマスタは、当該第2のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、
    前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第2のマスタへのクロック信号の供給を停止することを特徴とする請求項6記載のクロック供給方法。
  9. 前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することを特徴とする請求項6記載のクロック供給方法。
  10. 前記マルチレイヤスイッチは、前記スレーブに対応したスイッチ内スレーブ部とを備え、
    前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始することを特徴とする請求項6記載のクロック供給方法。
  11. 第1のマスタ及び第2のマスタを含む複数のマスタと、
    複数のスレーブと、
    前記複数のマスタ及び前記複数のスレーブの間に配置されるマルチレイヤスイッチと、
    前記複数のマスタ、前記複数のスレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータとを備え、
    前記クロック信号は、前記第1のマスタに常時供給されるとともに、前記第2のマスタに必要に応じて供給され、
    前記第2のマスタが前記第1のマスタによって起動される場合に、前記第1のマスタは、前記第2のマスタに対応するスレーブ及び前記マルチレイヤスイッチを介して前記第2のマスタに起動信号を出力するマルチレイヤシステム。
  12. 前記第2のマスタは、前記起動信号に応じて起動するとともに、前記第2のマスタへの前記クロック信号の供給を要求するためのクロック要求信号を前記クロックジェネレータに対して出力する請求項11に記載のマルチレイヤシステム。
  13. 前記クロックジェネレータは、前記クロック要求信号に応じて前記第2のマスタに前記クロック信号を供給する請求項12に記載のマルチレイヤシステム。
JP2004057598A 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法 Pending JP2005250650A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004057598A JP2005250650A (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法
US11/068,753 US7277976B2 (en) 2004-03-02 2005-03-02 Multilayer system and clock control method
CNB2005100531069A CN1332282C (zh) 2004-03-02 2005-03-02 多层系统和时钟控制方法
KR1020050017456A KR20060043346A (ko) 2004-03-02 2005-03-02 다층 시스템 및 클럭 제어 방법
KR1020070032519A KR100798667B1 (ko) 2004-03-02 2007-04-02 다층 시스템 및 클럭 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004057598A JP2005250650A (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法

Publications (2)

Publication Number Publication Date
JP2005250650A JP2005250650A (ja) 2005-09-15
JP2005250650A5 true JP2005250650A5 (ja) 2006-12-21

Family

ID=34909040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057598A Pending JP2005250650A (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法

Country Status (4)

Country Link
US (1) US7277976B2 (ja)
JP (1) JP2005250650A (ja)
KR (2) KR20060043346A (ja)
CN (1) CN1332282C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477380B2 (ja) * 2004-03-02 2010-06-09 Necエレクトロニクス株式会社 マルチレイヤシステム及びクロック制御方法
JP2007183860A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロック制御回路
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
KR100932868B1 (ko) * 2008-05-13 2009-12-21 (주)퓨처스코프테크놀러지 클락신호에 의하여 제어되는 반도체 장치의 테스트 모드회로 및 이의 구동방법
JP2010072897A (ja) * 2008-09-18 2010-04-02 Nec Electronics Corp クロック供給装置
TWI461071B (zh) * 2008-12-08 2014-11-11 The Manufacturing Method of Composite Material Cantilever Type Chip Shock Absorber
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
JP5578811B2 (ja) * 2009-06-30 2014-08-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
US8704903B2 (en) * 2009-12-29 2014-04-22 Cognex Corporation Distributed vision system with multi-phase synchronization
GB201211340D0 (en) 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
CN105676944B (zh) * 2014-11-18 2019-03-26 龙芯中科技术有限公司 时钟网络的开关控制方法、装置及处理器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345564A (en) * 1992-03-31 1994-09-06 Zilog, Inc. Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled
JPH06176875A (ja) * 1992-12-10 1994-06-24 Matsushita Electric Ind Co Ltd 住宅照明器具
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
DE4441752A1 (de) * 1994-11-23 1996-05-30 Siemens Ag Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
GB9625437D0 (en) * 1996-12-06 1997-01-22 Alpha Therm Limited Improvements in or relating to a clock arrangement
US20030093702A1 (en) * 2001-03-30 2003-05-15 Zheng Luo System on a chip with multiple power planes and associate power management methods
JP2003141061A (ja) 2001-11-01 2003-05-16 Nec Corp I2cバス制御方法及びi2cバスシステム
JP2003296296A (ja) * 2002-01-30 2003-10-17 Oki Electric Ind Co Ltd マイクロコントローラ
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
KR100591524B1 (ko) * 2004-05-14 2006-06-19 삼성전자주식회사 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
JP4715602B2 (ja) * 2005-05-30 2011-07-06 トヨタ自動車株式会社 内燃機関の潤滑装置
KR100693610B1 (ko) * 2005-06-30 2007-03-14 현대자동차주식회사 엘피아이 엔진의 연료 공급 장치
JP4825598B2 (ja) * 2006-06-23 2011-11-30 株式会社ミツトヨ 画像測定装置の校正方法

Similar Documents

Publication Publication Date Title
JP2005250650A5 (ja)
IL185067A0 (en) Flow control method to improve data transfer via a switch matrix
JP2005025726A (ja) コヒーレント多重処理システムにおける電力制御
JP2003515221A5 (ja) データ処理システムおよび電力節約方法
US7277976B2 (en) Multilayer system and clock control method
WO2008084681A1 (ja) メモリ制御装置、メモリ装置およびメモリ制御方法
TW200608737A (en) Method and apparatus for endianness control in a data processing system
ATE468563T1 (de) Datenbus-interface für ein steuergerät und steuergerät mit einem datenbus-interface
JP2013525924A5 (ja)
ATE483184T1 (de) Gerät und verfahren zur adressierung und umrichter
JP2008515090A5 (ja)
JP2005100414A5 (ja)
JP2003186824A5 (ja)
JP2005250653A5 (ja)
JP3623379B2 (ja) マイクロプロセッサ
JP2009064360A5 (ja)
JP2006133996A5 (ja)
TW200604802A (en) Associative memory support for data processing cross reference to related applications
JP2008515091A5 (ja)
JP5058890B2 (ja) バス制御装置
JP2008158585A5 (ja)
JP2002366431A5 (ja)
JP2013205961A5 (ja)
US20100180099A1 (en) Apparatus, system and method for prefetching data in bus system
JP5094822B2 (ja) 多重プロセッサを含むメモリアクセス装置