JP2008515091A5 - - Google Patents

Download PDF

Info

Publication number
JP2008515091A5
JP2008515091A5 JP2007534610A JP2007534610A JP2008515091A5 JP 2008515091 A5 JP2008515091 A5 JP 2008515091A5 JP 2007534610 A JP2007534610 A JP 2007534610A JP 2007534610 A JP2007534610 A JP 2007534610A JP 2008515091 A5 JP2008515091 A5 JP 2008515091A5
Authority
JP
Japan
Prior art keywords
access
access request
currently waiting
bus
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007534610A
Other languages
English (en)
Other versions
JP2008515091A (ja
Filing date
Publication date
Priority claimed from US10/954,809 external-priority patent/US7130943B2/en
Application filed filed Critical
Publication of JP2008515091A publication Critical patent/JP2008515091A/ja
Publication of JP2008515091A5 publication Critical patent/JP2008515091A5/ja
Pending legal-status Critical Current

Links

Claims (5)

  1. バス・マスタとシステム・バスとを有するデータ処理システムにおけるアクセス取り消しの方法であって、該バス・マスタは該システム・バスに結合され、該方法は、
    取り消しが許される、または許されない少なくとも1つの条件を示すアクセス取り消し制御情報を記憶すること、
    該システム・バス上の現在待ち状態にあるアクセス要求の取り消しを要求すること、
    該要求することに応答して、該アクセス取り消し制御情報を使用して、該現在待ち状態にあるアクセス要求の少なくとも1つの特性に基づいて該現在待ち状態にあるアクセス要求を選択的に取り消すこと
    を備える方法。
  2. 前記少なくとも1つの特性は前記現在待ち状態にあるアクセス要求のアクセス・タイプを含む、請求項1に記載の方法。
  3. 前記データ処理システムは、前記システム・バスに結合された第2のバス・マスタを含み、前記少なくとも1つ特性は、いずれのバス・マスタが前記現在待ち状態にあるアクセス要求を行ったかを含む、請求項1に記載の方法。
  4. 前記アクセス要求は対応するアクセス・アドレスを有し、前記少なくとも1つの特性は該アクセス・アドレスが含まれるアドレス範囲を含む、請求項1に記載の方法。
  5. バス・マスタと該バス・マスタが結合されたシステム・バスとを有するデータ処理システムにおけるアクセス取り消しの方法であって、
    取り消しが許される、または許されない少なくとも1つの条件を示すアクセス取り消し制御情報を記憶すること、
    後続のアクセス要求を受け取ること、
    該システム・バス上の現在待ち状態にあるアクセス要求の取り消しを要求することであって、該後続のアクセス要求は、該現在待ち状態にあるアクセス要求が該マスタから受け取られた後に該マスタから受け取られること、
    該要求することに応答して、該アクセス取り消し制御情報を使用して、該後続のアクセス要求の少なくとも1つの特性に基づいて該現在待ち状態にあるアクセス要求を選択的に取り消すこと
    を備える方法。
JP2007534610A 2004-09-30 2005-09-01 バス・アクセス取り消しを伴うデータ処理システム Pending JP2008515091A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,809 US7130943B2 (en) 2004-09-30 2004-09-30 Data processing system with bus access retraction
PCT/US2005/031115 WO2006039040A2 (en) 2004-09-30 2005-09-01 Data processing system with bus access retraction

Publications (2)

Publication Number Publication Date
JP2008515091A JP2008515091A (ja) 2008-05-08
JP2008515091A5 true JP2008515091A5 (ja) 2008-10-16

Family

ID=36100525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534610A Pending JP2008515091A (ja) 2004-09-30 2005-09-01 バス・アクセス取り消しを伴うデータ処理システム

Country Status (6)

Country Link
US (1) US7130943B2 (ja)
EP (1) EP1805631A2 (ja)
JP (1) JP2008515091A (ja)
KR (1) KR20070053310A (ja)
CN (1) CN100481036C (ja)
WO (1) WO2006039040A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置
KR100725417B1 (ko) * 2006-02-22 2007-06-07 삼성전자주식회사 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
US20080034146A1 (en) * 2006-08-04 2008-02-07 Via Technologies, Inc. Systems and Methods for Transactions Between Processor and Memory
US20080040591A1 (en) * 2006-08-11 2008-02-14 Moyer William C Method for determining branch target buffer (btb) allocation for branch instructions
US20080040590A1 (en) * 2006-08-11 2008-02-14 Lea Hwang Lee Selective branch target buffer (btb) allocaiton
US10521329B2 (en) * 2015-05-08 2019-12-31 Intergral GmbH Debugging system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
CA1248239A (en) * 1984-10-30 1989-01-03 Kenneth R. Jaskowiak Equal access bus arbiter
JPS61156338A (ja) * 1984-12-27 1986-07-16 Toshiba Corp マルチプロセツサシステム
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
FR2642246B1 (fr) * 1988-12-30 1991-04-05 Cit Alcatel Procede de deblocage d'un systeme multiprocesseurs multibus
JP2986176B2 (ja) * 1990-05-11 1999-12-06 株式会社日立製作所 バス権制御方式およびバスシステム
US5467295A (en) * 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
US5647057A (en) * 1992-08-24 1997-07-08 Texas Instruments Incorporated Multiple block transfer mechanism
JP2765484B2 (ja) * 1994-07-06 1998-06-18 日本電気株式会社 システムバス制御回路
US6098115A (en) * 1998-04-08 2000-08-01 International Business Machines Corporation System for reducing storage access latency with accessing main storage and data bus simultaneously
JP2002041445A (ja) * 2000-05-19 2002-02-08 Matsushita Electric Ind Co Ltd 高性能dmaコントローラ
US20020144054A1 (en) * 2001-03-30 2002-10-03 Fanning Blaise B. Prefetch canceling based on most recent accesses
KR20040051608A (ko) * 2001-10-16 2004-06-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 컴퓨터 시스템 및 컴퓨터 시스템의 작동 방법
JP2005158035A (ja) * 2003-11-05 2005-06-16 Matsushita Electric Ind Co Ltd 調停回路及びこれに備える機能処理回路

Similar Documents

Publication Publication Date Title
JP2003162600A5 (ja)
JP2008515091A5 (ja)
JP2005303981A5 (ja)
JP2007501477A5 (ja)
JP2005353041A5 (ja)
WO2007086542A3 (en) Methods and apparatus for virtualizing an address space
WO2006055291A3 (en) Method and system for exchanging data
EP1806679A3 (en) Storage apparatus for preventing falsification of data
JP2003067246A5 (ja)
TW200630799A (en) Memory system and method having uni-directional data buses
WO2006039039A3 (en) Data processing system with bus access retraction
JP2010503319A5 (ja)
JP2018518777A5 (ja)
WO2011114090A3 (en) Requests and data handling in a bus architecture
JP2010503318A5 (ja)
JP2006216027A5 (ja)
JP2006004415A5 (ja)
JP2009533757A5 (ja)
US7213095B2 (en) Bus transaction management within data processing systems
JP2002538548A5 (ja)
WO2006039040A3 (en) Data processing system with bus access retraction
JP2000215155A5 (ja)
WO2007111662A3 (en) Method, apparatus and system for performing access control and intrusion detection on encrypted data
JP2007058786A5 (ja)
JP2007500402A5 (ja)