JP2005244240A - 薄膜トランジスタ、これを具備した平板表示装置、薄膜トランジスタの製造方法、平板表示装置の製造方法、及びドナーシートの製造方法 - Google Patents

薄膜トランジスタ、これを具備した平板表示装置、薄膜トランジスタの製造方法、平板表示装置の製造方法、及びドナーシートの製造方法 Download PDF

Info

Publication number
JP2005244240A
JP2005244240A JP2005051653A JP2005051653A JP2005244240A JP 2005244240 A JP2005244240 A JP 2005244240A JP 2005051653 A JP2005051653 A JP 2005051653A JP 2005051653 A JP2005051653 A JP 2005051653A JP 2005244240 A JP2005244240 A JP 2005244240A
Authority
JP
Japan
Prior art keywords
type
nanoparticle
nanoparticles
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005051653A
Other languages
English (en)
Other versions
JP4731950B2 (ja
Inventor
Mintetsu Jo
▲みん▼ 徹 徐
Nam-Choul Yang
南 ▲てつ▼ 楊
Zaihon Gu
在 本 具
Ul-Ho Lee
乙 浩 李
Kokin Tei
昊 均 鄭
Hye-Dong Kim
慧 東 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005244240A publication Critical patent/JP2005244240A/ja
Application granted granted Critical
Publication of JP4731950B2 publication Critical patent/JP4731950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F6/12—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air
    • F24F6/14—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air using nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/20—Casings or covers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/28—Arrangement or mounting of filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Dispersion Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 チャンネルにナノ粒子を使用した薄膜トランジスタを提供する。
【解決手段】 少なくともチャンネル領域が、長手方向に配列された少なくとも一つのＰ型またはＮ型ナノ粒子よりなり、Ｐ型またはＮ型ナノ粒子は、それぞれその長手方向が、基板上に区画されたＰ型またはＮ型ナノ粒子ラインと平行に配列されている。
【選択図】 図４

Description

本発明は薄膜トランジスタ、これを具備した平板表示装置、薄膜トランジスタの製造方法、平板表示装置の製造方法、及びドナーシートの製造方法に係り、さらに詳細には、少なくともチャンネルにナノ粒子を利用した薄膜トランジスタ、これを具備した平板表示装置、薄膜トランジスタの製造方法、平板表示装置の製造方法、及びドナーシートの製造方法に関する。
液晶表示装置や有機電界発光表示装置または無機電界発光表示装置などの平板表示装置は、その駆動方式によって、受動駆動方式のパッシブマトリックス（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ：ＰＭ）型と、能動駆動方式のアクティブマトリックス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ：ＡＭ）型とに区分される。
前記ＰＭ型は、単純に陽極と陰極とがそれぞれカラムとローとに配列されて、陰極にはロー駆動回路からスキャニング信号が供給され、この時、複数のローのうち一つのローのみ選択される。また、カラム駆動回路には各画素にデータ信号が入力される。
一方、前記ＡＭ型は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下“ＴＦＴ”）を利用して画素ごとに入力される信号を制御するものであり、ぼう大な量の信号を処理するのに適して動画像を具現するためのディスプレイ装置として多く使われている。
このようにＡＭ型平板表示装置のＴＦＴは、高濃度の不純物でドーピングされたソース／ドレイン領域と、このソース／ドレイン領域の間に形成されたチャンネル領域を持つ半導体活性層を持ち、この半導体活性層と絶縁されて前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース／ドレイン領域にそれぞれ接触するソース／ドレイン電極とを持つ。
前記半導体活性層は非晶質シリコンまたは多結晶質シリコンが多く使われるが、非晶質シリコンは低温蒸着が可能であるという長所があるものの、電気的特性及び信頼性が低下し、表示素子の大面積化が難しいという短所があるため、最近では多結晶質シリコンを多く使用している。多結晶質シリコンは、数十ないし数百ｃｍ２／Ｖ・ｓの高い電流移動度を持ち、高周波動作特性及び漏れ電流値が低くて高精細及び大面積の平板表示装置への使用に非常に適している。
ところが、多結晶質シリコンで半導体活性層を製造する場合には、非晶質シリコンを多結晶質シリコンに結晶化する結晶化工程が必要であるが、この結晶化には通常３００℃以上の高温工程が存在する。
一方、最近の平板表示装置は、十分な視野角を確保するために所定の張力を加えれば一定程度曲がるようにするか、アームバンド、財布、ノート型パソコンなどの携帯型製品に採用しようとするために、柔軟性への要求が高まりつつある。
ところが、従来の方法で多結晶質シリコンＴＦＴを形成する場合には、柔軟性平板表示装置を得難い。すなわち、柔軟性製品を加工するためには、基板を含む構成品の大部分に、容易に曲がる材料としてアクリル、ポリイミド、ポリカーボネート、ポリエステル、マイラー（ｍｙｌａｒ）などプラスチック材料を採用せねばならないが、それらプラスチック材料は熱に弱い。
したがって、特に、柔軟性製品に採用される平板表示装置のＴＦＴを加工するためには、プラスチック材料が耐えられる温度以下で製造できる構造及び方法が必要である。
本発明は前記従来技術の問題点を鑑みてなされたものであり、本発明の目的は、特性が優秀で常温で製造可能なＴＦＴ、これを具備した平板表示装置、ＴＦＴの製造方法、平板表示装置の製造方法、及びドナーシートの製造方法を提供するところにある。
前記のような課題を達成するために、本発明は、基板上に位置するものであり、少なくともチャンネル領域が、長手方向に配列された少なくとも一つのＰ型またはＮ型ナノ粒子よりなり、前記Ｐ型またはＮ型ナノ粒子は、それぞれその長手方向が、前記基板上に区画されたＰ型またはＮ型ナノ粒子ラインと平行に配列されたことを特徴とする薄膜トランジスタを提供する。
また本発明は、基板上に位置し、少なくともチャンネル領域が長手方向に配列された少なくとも一つのＰ型ナノ粒子よりなるＰ型薄膜トランジスタと、前記基板上に位置し、少なくともチャンネル領域が長手方向に配列された少なくとも一つのＮ型ナノ粒子よりなるＮ型薄膜トランジスタと、を含み、前記Ｐ型ナノ粒子及びＮ型ナノ粒子は、それぞれその長手方向が、前記基板上に区画されたＰ型ナノ粒子ライン及びＮ型ナノ粒子ラインと平行に配列されたことを特徴とする薄膜トランジスタを提供する。
それだけではなく、本発明は、基板と、前記基板上に備えられ、複数個の画素を持つ発光領域と、前記画素ごとに備えられた複数個の選択駆動回路と、を含み、前記各選択駆動回路は少なくとも一つの薄膜トランジスタを持つが、前記各薄膜トランジスタは、少なくともチャンネル領域が、長手方向に配列された少なくとも一つのナノ粒子よりなり、前記ナノ粒子は、その長手方向が、前記基板上に区画されたナノ粒子ラインと平行に配列されたことを特徴とする平板表示装置を提供する。
本発明はまた、Ｐ型及びＮ型のうち少なくとも１種類の薄膜トランジスタを複数個持つ発光領域と、Ｐ型及びＮ型のうち少なくとも１種類の薄膜トランジスタを複数個持つ非発光領域と、を含み、前記発光領域及び非発光領域の薄膜トランジスタのうち同じ種類の薄膜トランジスタ同士では、各薄膜トランジスタの少なくともチャンネル領域の長手方向が互いに平行に配置されたことを特徴とする平板表示装置を提供する。
本発明はまた、半導体の活性層を持つ薄膜トランジスタの製造方法において、複数個のナノ粒子ラインを区画する段階と、前記各ナノ粒子ラインに沿って、少なくとも一つのナノ粒子を含むライン上のナノ膜を形成する段階と、前記ナノ膜をパターニングして活性層を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法を提供する。
本発明はまた、複数個の画素を具備した発光領域と、前記画素ごとに備えられた半導体の活性層を持つ薄膜トランジスタを具備した選択駆動回路とを含む平板表示装置の製造方法において、複数個のナノ粒子ラインを区画する段階と、前記各ナノ粒子ラインに沿って、少なくとも一つのナノ粒子を含むライン上のナノ膜を形成する段階と、前記ナノ膜をパターニングして活性層を形成する段階と、を含むことを特徴とする平板表示装置の製造方法を提供する。
本発明はまた、一面が光熱変換層であるフィルムを準備する段階と、保存された溶液にＰ型またはＮ型ナノ粒子が浮いているように水槽を準備する段階と、前記ナノ粒子を一側に密集させる段階と、前記フィルムを前記水槽の溶液に貫通させて、前記フィルムの光熱変換層上に前記ナノ粒子を付着させる段階と、前記フィルムを乾燥する段階と、を含むことを特徴とするドナーシートの製造方法を提供する。
本発明によれば次のような効果を得ることができる。
第１に、ＴＦＴのチャンネルにナノ粒子を利用することによって高温工程を経ずとも、常温または低温でＴＦＴ及びそれを具備した平板表示装置、特に、有機電界発光表示装置を製造できる。
第２に、これにより、高温熱処理に脆弱なプラスチック材料を平板表示装置、特に、有機電界発光表示装置に利用できる。したがって、フレキシブルな平板表示装置の製造にさらに有利である。
第３に、長手方向に配列されたナノ粒子でチャンネルを形成することによって、モビリティーをさらに向上させうる。
以下、添付された図面を参照して本発明の望ましい実施形態を説明する。
図１は、基板１００上に形成された有機電界発光表示装置１の発光領域１０及び非発光領域２０を示す概略図である。
発光領域１０には、有機電界発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）及び選択駆動回路を持つ複数の副画素が配置される。
非発光領域２０には、前記副画素を駆動する水平ドライバ及び／または垂直ドライバが配置される。図１では非発光領域２０に垂直ドライバＶＤのみを図示したが、必ずしもこれに限定されるものではなく、水平ドライバやレベルシフタなど複数の回路が配置されうる。そして、前記非発光領域２０には、外部回路に連結される端子部と、少なくとも表示領域１０を密封する密封部とが位置する。
図２は、本発明の望ましい一実施形態による有機電界発光表示装置で、発光領域１０のいずれかの単位画素の選択駆動回路ＳＣの回路図、及び非発光領域２０の垂直ドライバＶＤのＣＭＯＳ ＴＦＴ ２１を表す概略的回路図を表したものである。回路図は必ずしもこれに限定されるものではなく、多様な回路構造に以下に説明される本発明が適用されうることはいうまでもない。
図２による本発明の望ましい一実施形態は、基板上にストライプ状に配列されたＰ型ナノ粒子ライン（ＰＬｉｎｅ）１２０ａ及びＮ型ナノ粒子ライン（ＮＬｉｎｅ）１２０ｂが複数の行に延びて区画されており、ＴＦＴの少なくともチャンネル領域が、その長手方向が前記ナノ粒子ライン１２０に沿って平行になるように配置されている。前記Ｐ型及びＮ型のようなナノ粒子ライン１２０は基板上に区画されている仮想のラインであり、ＴＦＴの少なくともチャンネル領域の配置のために区画されたものである。したがって、あらゆるナノ粒子ライン１２０にＴＦＴが形成される必要はなく、ナノ粒子ライン１２０に沿ってＴＦＴが形成されることもあり、形成されないこともある。
前記ナノ粒子ライン１２０に沿って、このナノ粒子ライン１２０上に半導体活性層のチャンネルの役割をするナノ粒子が配置される。すなわち、ナノ粒子はその製造工程上で前記ナノ粒子ライン１２０に沿って印刷されうる。これについてのさらに詳細な説明は後述する。
図３は、図２による回路図の断面構造を表したものであり、各単位画素内の選択駆動回路の駆動ＴＦＴ １１、スイッチングＴＦＴ １２を表し、垂直ドライバのＣＭＯＳ ＴＦＴ ２１を表す。ＣＭＯＳ ＴＦＴ ２１は、Ｎ型ＴＦＴ ２２とＰ型ＴＦＴ ２３とが結合された形態をしている。前述した垂直ドライバＶＤは必ずしもこのようなＣＭＯＳ ＴＦＴ ２１のみを具備しているものではなく、多様な種類のＴＦＴと回路素子とが関連されて駆動回路を形成する。
それらＴＦＴ １１、１２、２２、２３は基板１００上に形成され、前述したようなナノ粒子ライン上で配列される。
前記基板１００はアクリル、ポリイミド、ポリカーボネート、ポリエステル、マイラー、その他のプラスチック材料が使われうるが、必ずしもこれに限定されるものではなく、ガラス材も使用可能である。この基板１００上には、必要に応じて不純物イオンが広がることを防止するためのバッファ層１１０が選択的に配置されうる。
そして、前記基板１００上に配列されたナノ粒子ラインに沿って、予め物理的、化学的方法で製造されたナノ粒子が配列されてパターニングされ、各ＴＦＴ １１、１２、２２、２３の半導体活性層１２１、１２２、１２３、１２４の少なくともチャンネルを形成する。
図３に図示されたように、前記それぞれのナノ粒子よりなる複数の活性層１２１、１２２、１２３、１２４の上部には、酸化ケイ素及び／または窒化ケイ素よりなるゲート絶縁膜１３０が形成され、その上にＭｏＷ、Ａｌ、Ｃｒ、Ａｌ／Ｃｕ、Ｔｉ／Ａｌ／Ｔｉなどの導電性金属膜により各ＴＦＴ １１、１２、２２、２３のゲート電極１４１、１４２、１４３、１４４が形成されうる。
ゲート絶縁膜１３０及びゲート電極１４１、１４２、１４３、１４４の上部には酸化ケイ素及び／または窒化ケイ素よりなる層間絶縁膜１５０が形成され、その上に前記ゲート電極１４１、１４２、１４３、１４４と絶縁されるように形成された各ＴＦＴ １１、１２、２２、２３のソース／ドレイン電極１６１、１６２、１６３、１６４が配置される。ソース／ドレイン電極１６１、１６２、１６３、１６４はＭｏＷ、Ａｌ、Ｃｒ、Ａｌ／Ｃｕ、Ｔｉ／Ａｌ／Ｔｉなどの導電性金属膜や導電性ポリマーなどの導電性素材で備えられる。また、ソース／ドレイン電極１６１、１６２、１６３、１６４は、コンタクトホール１５０ａ、１５０ｂ、１５０ｃ、１５０ｄを通じてそれぞれの活性層１２１、１２２、１２３、１２４のソース／ドレイン領域にそれぞれ接続される。このように形成することによって本発明によるＴＦＴを形成する。
一方、前記ゲート電極１４１、１４２、１４３、１４４及びソース／ドレイン電極１６１、１６２、１６３、１６４の形成時、それらと同じ物質で充電用キャパシタＣｓｔを形成できる。
前記ソース／ドレイン電極１６１、１６２、１６３、１６４の上部には、酸化ケイ素及び／または窒化ケイ素よりなるパッシベーション膜１７０が形成され、その上にアクリル、ＢＣＢ、ポリイミドなどによる平坦化膜１７１が形成される。そして、パッシベーション膜１７０及び平坦化膜１７１には、駆動ＴＦＴ １１のソース及びドレイン電極１６１のうちいずれか一つが露出されるようにビアホール１７０ａが形成される。前記パッシベーション膜１７０及び平坦化膜１７１は必ずしもこれに限定される必要はなく、いずれか１層のみ備えられてもよい。
前記平坦化膜１７１の上部にはＯＬＥＤの下部電極層である画素電極１８０が形成される。この画素電極１８０を、ビアホール１７０ａを通じて前記ソース及びドレイン電極１６１のうちいずれか一つに連結させる。
前記画素電極１８０の上部には、アクリル、ＢＣＢ、ポリイミドなどの有機物、または酸化ケイ素、窒化ケイ素などの無機物のような絶縁物により画素定義膜１８５が形成される。画素定義膜１８５は図２から見る時、選択駆動回路ＳＣの駆動ＴＦＴ １１、スイッチングＴＦＴ １２などのＴＦＴを覆い、前記画素電極１８０の所定部分が露出されるように開口部を持つように形成される。
そして、発光層を具備した有機膜１９０が、少なくとも画素電極１８０が露出された開口部上に塗布される。有機膜１９０は、画素定義膜１８５の全面に形成されることもある。この時、有機膜１９０の発光層は各画素当り赤、緑、青色でパターニングされてフルカラーを具現できる。
一方、非発光領域２０の垂直または水平ドライバが位置した部分上には図３から分かるように、画素定義膜１８５が形成されないこともあるが、必ずしもこれに限定されるものではなく、これを覆うように形成されることもある。
前記有機膜１９０が形成された後には、ＯＬＥＤの下部電極層である共通電極１９５が形成される。この共通電極１９５はあらゆる画素を覆うように形成されうるが、必ずしもこれに限定されるものではなく、パターニングされることもある。
前記画素電極１８０と共通電極１９５とは前記有機膜１９０により互いに絶縁されており、有機膜１９０に相異なる極性の電圧を加えて有機膜１９０で発光させる。
一方、画素電極１８０はアノード電極として機能し、共通電極１９５はカソード電極として機能するが、もちろん、それら画素電極１８０と共通電極１９５との極性は逆になってもよい。
画素電極１８０は、透明電極または反射型電極で備えられうるが、透明電極として使われる時にはＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３よりなり、反射型電極として使われる時にはＡｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びそれらの化合物で反射膜を形成した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３を形成できる。
一方、共通電極１９５も透明電極または反射型電極で備えられうるが、透明電極として使われる時にはこの共通電極１９５がカソード電極として使われ、仕事関数の小さな金属、すなわち、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、及びそれらの化合物が有機膜１９０の方向に向けるように蒸着した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３などの透明電極形成用物質で補助電極層やバス電極ラインを形成できる。そして、反射型電極として使われる時には前記Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、及びそれらの化合物を蒸着して形成する。
前記有機膜１９０は低分子または高分子有機層が使われうるが、低分子有機層を使用する場合、ホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）、ホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、有機発光層（ＥＭＬ：Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も、銅フタロシアニン（ＣｕＰｃ：ｃｏｐｐｅｒ ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などをはじめとして多様に適用可能である。それら低分子有機層は真空蒸着の方法で形成される。
高分子有機層の場合には、大体ＨＴＬ及びＥＭＬよりなる構造を持つことができ、この時、前記ＨＴＬとしてＰＥＤＯＴを使用し、発光層としてＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン系の高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法で形成できる。
一方、前記のような発光領域１０の各画素及び非発光領域２０のドライバに備えられるＴＦＴ １１、１２、２２、２３の活性層に備えられたナノ粒子は長手方向に長く形成されたナノワイヤになることが望ましく、各ＴＦＴの活性層一つ当り少なくとも一つ以上配設され、活性層のチャンネルはこのナノワイヤの長手方向に平行に設計される。
このようなナノ粒子は必ずしもナノワイヤに限定されるものではなく、それ以外にもナノリボン、ナノロッド、ナノチューブなどを使うことができ、長手方向で形成されうるナノ粒子ならばいかなるものでも適用可能である。
本発明において、前記のようなナノ粒子よりなる活性層１２１、１２２、１２３、１２４は、図４から分かるように、その長手方向がストライプ状のナノ粒子ライン１２０に沿って配列されている。前記ナノ粒子ライン１２０は、Ｐ型ナノ粒子ライン１２０ａとＮ型ナノ粒子ライン１２０ｂとよりなり、必ずしもストライプ状に備えられる必要はなく、曲線状など多様な形態で備えられうる。
そして、前記Ｐ型ナノ粒子ライン１２０に沿っては駆動ＴＦＴの活性層１２１と、スイッチングＴＦＴの活性層１２２及びＣＭＯＳ ＴＦＴのＰ型ＴＦＴの活性層１２４が配列され、Ｎ型ナノ粒子ライン１２０ｂに沿ってはＣＭＯＳ ＴＦＴのＮ型ＴＦＴの活性層１２３が配列されうる。
このようなＰ型とＮ型との分類は必ずしもこれに限定されるものではなく、これは各単位画素１０ａ内の選択駆動回路の設計と、非発光領域２０でのドライバの回路設計とによって多様に変形できることはいうまでもない。すなわち、画素１０ａ内の選択駆動回路に備えられた駆動ＴＦＴの活性層１２１と、スイッチングＴＦＴの活性層１２２のうちいずれか一つをＮ型で形成するか、それら全部をＮ型で形成することもある。そして、選択駆動回路が２個より多数のＴＦＴを使用する場合には、このようなＰ型とＮ型とが１単位画素１０ａ内に混在されることもある。この時にも、各ＴＦＴの活性層は、図４に図示されたＰ型ナノ粒子ライン１２０ａ及びＮ型ナノ粒子ライン１２０ｂに沿って配設される。
この時、前記Ｐ型ナノ粒子ライン１２０ａとＮ型ナノ粒子ライン１２０ｂとは互いに重畳されないように配列されており、望ましくは、Ｐ型ナノ粒子ライン１２０ａとＮ型ナノ粒子ライン１２０ｂとが交互に配列されている。したがって、このようなナノ粒子ライン１２０に沿って配設されるＴＦＴの活性層１２１、１２２、１２３、１２４は、Ｐ型とＮ型とが一ライン上に配設されなくなる。すなわち、図４から見れば、Ｐ型の駆動ＴＦＴの活性層１２１、スイッチングＴＦＴの活性層１２２、及びＣＭＯＳ ＴＦＴのＰ型ＴＦＴの活性層１２４はいずれも同じＰ型ナノ粒子ライン１２０ａ上に配設されることもあるが、それらＰ型の活性層１２１、１２２、１２４と、Ｎ型のＣＭＯＳ ＴＦＴのＮ型ＴＦＴの活性層１２３とは、それぞれ互いに離れているＰ型ナノ粒子ライン１２０ａとＮ型ナノ粒子ライン１２０ｂとに配設されるようになる。
このように、本発明によれば、発光領域１０と非発光領域２０のＴＦＴのうち同じ種類のＴＦＴ同士では、その少なくともチャンネル領域の長手方向が互いに平行に配置される。すなわち、図４から分かるように、Ｐ型ＴＦＴの活性層である駆動ＴＦＴの活性層１２１と、スイッチングＴＦＴの活性層１２２と、ＣＭＯＳ ＴＦＴのＰ型ＴＦＴの活性層１２４とはいずれも互いに平行に配設されており、Ｎ型ＴＦＴの活性層であるＣＭＯＳ ＴＦＴのＮ型ＴＦＴの活性層１２３もいずれも互いに平行に配設されている。図面では、発光領域１０にＰ型ＴＦＴのみ備えられているが、Ｎ型ＴＦＴが備えられていても非発光領域のＮ型ＴＦＴとその活性層とが平行に配置される。一方、図４で図示した実施例の場合には、Ｐ型とＮ型とも互いに平行である。
前記のようなナノ粒子ライン１２０は図５で図示したように、基板１００上にＰ型ナノ粒子ライン１２０ａ及びＮ型ナノ粒子ライン１２０ｂに沿ってＰ型及びＮ型ナノ粒子よりなるＰ型ナノ膜１２５及びＮ型ナノ膜１２６を形成し、これを図４のように、発光領域１０及び非発光領域２０の設計パターンによってパターニングして活性層１２１、１２２、１２３、１２４を形成できる。このようなＰ型及びＮ型ナノ膜１２５、１２６は図５で図示されたように、ストライプ状に形成できる。
このように図５で図示されたようなナノ膜１２５、１２６は多様な方法により形成されうる。
図６Ａは、本発明による有機電界発光表示装置の製造に利用される、微量の流体を塗布するためのＰＤＭＳ高分子モールド２００の概略的斜視図であり、図６Ｂは、その平面図である。
ＰＤＭＳ高分子モールド２００は、例えば、ポリジメチルシロキサンよりなりうるボディフレームであり、図５のようなパターンのＰ型及びＮ型ナノ膜１２５、１２６を形成するために、長手方向に形成されたスタンピングライン２３０を下部に持ち、このスタンピングライン２３０を連結する入口２１０及び出口２２０を持つ。前記スタンピングライン２３０は、入口２１０を通じて注入されたナノ粒子溶液が印刷されるように下部底面から所定深さに引込まれている。このスタンピングライン２３０は２０〜３０μｍの幅を持つことができる。
このようなＰＤＭＳ高分子モールド２００を利用したＰ型及びＮ型ナノ膜１２５、１２６の製造方法は次の通りである。
まず、洗浄された基板１００を準備する。この時、基板１００には、図３で図示されたようにバッファ層１１０が形成されていてもよい。
次に、ナノ粒子を持つ微量の流体を準備する。
ナノ粒子は、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅを含むＩＩＢ−ＶＩＡ族化合物のうちいずれか一つ、ＧａＡｓを含むＩＩＩＡ−ＶＡ族化合物のうちいずれか一つ、Ｓｉを含むＩＶＡ族元素またはその化合物のうちいずれか一つ、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｔ、Ａｕ、Ａｇを含む金属またはその化合物のうちいずれか一つよりなるコアと、前記化合物のうちいずれか一つで前記コアがコーティングされる合成物でありうる。しかし、必ずしもこれに限定されるものではなく、多様な材質のナノ粒子が使われうる。
このようなナノ粒子はあらかじめ物理的、化学的方法により製造されうるが、ナノ粒子の製造方法の例は次の通りである。
化学的方法で製造されたナノ粒子は、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅを含むＩＩＢ−ＶＩＡ族化合物のうちいずれか一つ、ＧａＡｓを含むＩＩＩＡ−ＶＡ族化合物のうちいずれか一つ、Ｓｉを含むＩＶＡ族元素またはその化合物のうちいずれか一つ、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｔ、Ａｕ、Ａｇを含む金属またはその化合物のうちいずれか一つよりなるコアと、前記化合物のうちいずれか一つで前記コアがコーティングされる合成物でありうる。
一例として、（ＣｄＳｅ）ＺｎＳナノ粒子を形成するための最初の段階は、ＣｄＳｅナノ結晶を準備することである。このナノ粒子の大きさはほぼ２３〜５５Åの範囲を持ち、大きさの分布の差は約５〜１０％程度であると知られている。このＣｄＳｅナノ粒子は高温のコロイド成長処理過程及び大きさを選択するための沈殿過程を通じて形成される。ここで、高温のコロイド成長処理過程とは、高温の溶媒に有機金属前駆体を迅速に注射して瞬間的に均質の核を生成させることをいう。Ｃｄソースとして使われる適当な有機金属前駆体はＣｄＭｅ２のようなアルカリカドミウム合成物を含む。Ｓｅソースとして使われる適当な有機金属合成物は、ビス（トリメチルシリル）セレン（（ＴＭＳ）２Ｓｅ）、（トリ−Ｎ−オクシルホスフィン）セレン化物（ＴＯＰＳｅ）及び（トリ−Ｎ−ブチルホスフィン）セレン化物（ＴＢＰＳｅ）のようなトリアルキルポスファインセレン化物などがある。次いで、ＣｄＳｅ粒子を溶媒（例えば、ＴＯＰ）内に亜鉛（Ｚｎ）及び硫黄（Ｓ）前駆体を含む溶液として適正温度で塗布する。亜鉛及び硫黄前駆体としては、ダイチルジンク（Ｄｉｔｙｌｚｉｎｃ）及びヘキサメチルジシラタインを使用する。
物理的な方法には、真空合成、ガス相合成、凝縮相合成、イオン化されたクラスタービームによる高速蒸着、結合、高速製粉、合金処理、蒸着法及びゾル・ゲル方法などの多様な方法がある。
しかし、必ずしも前記のような方法に限定されるものではない。
前記ナノ粒子はナノワイヤ、ナノリボン、ナノロッド、断層壁または多層壁のナノチューブの形態を持つことができる。
このようなナノ粒子の製造方法の例として次のような方法がさらにありうる。
（ａ）Ｐ型Ｓｉナノワイヤ
厚さ２０〜４０ｎｍのＰ型Ｓｉナノワイヤの場合、商業的に利用可能な単分散金コロイド粒子（Ｂｒｉｔｉｓｈ Ｂｉｏｃｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｌｔｄ）を触媒としてＳｉＨ４とＢ２Ｈ６との熱蒸着で合成される。この時、温度は４２０〜４８０℃とし、反応器は８インチのチューブファーネスであり、コンピュータで制御される成長を可能に調節する。全体圧力が３０ｔｏｒｒである時、シラン分圧は約２ｔｏｒｒ、反応時間は４０分かかる。ＳｉＨ４とＢ２Ｈ６との比率はドーピングレベルを鑑みて６４００：１に調節する。この時、ナノワイヤのドーピング濃度は約４×１０Ｅ＋１７ｃｍ−３と推定される。ドーピングレベルが高ければ高いほど高温アニーリングプロセスがなくてもコンタクト抵抗が低くなる長所がある。
（ｂ）Ｎ型Ｓｉナノワイヤ
Ｎ型のＳｉナノワイヤはレーザー触媒成長（Ｌａｓｅｒ−ａｓｓｉｓｔｅｄ Ｃａｔａｌｙｔｉｃ Ｇｒｏｗｔｈ；ＬＣＧ）方法で合成される。簡単にはＮｄ：ＹＡＧレーザー（５３２ｎｍ；８ｎｓパルス幅、３００ｍＪ／ｐｕｌｓｅ、１０Ｈｚ）のレーザービームを利用して金ターゲットを剥離する方法を採択する。この時に生成される金ナノクラスター触媒粒子は、反応容器でＳｉＨ４ガスと共に反応してＳｉナノワイヤに成長する。ドーピングを行う場合には、Ｎ型の場合Ａｕ−Ｐターゲット（９９．５：０．５ｗｔ％、Ａｌｆａ Ａｅｓａｒ）と補助赤色蛍光（９９％Ａｌｆａ Ａｅｓａｒ）を反応容器のガス入口に置いて生成する。
（ｃ）Ｎ型ＧａＮナノワイヤ
アンモニアガス（９９．９９％、Ｍａｔｈｅｓｏｎ）、ガリウム金属（９９．９９９９％、ＡｌｆａＡｅｓａｒ）、マグネシウムナイトライド（Ｍｇ３Ｎ２、９９．６％、ＡｌｆａＡｅｓａｒ）をそれぞれＮ、Ｇａ、Ｍｇのソースとして利用して金属−触媒ＣＶＤで形成する。この時に使用する基板はｃプレインサファイアが望ましい。Ｍｇ３Ｎ２は熱的に分解してＭｇＮ２（ｓ）＝３Ｍｇ（ｇ）＋Ｎ２（ｇ）のようになり、Ｍｇドーパントを生成し、Ｇａソースの上流に置かれる。９５０℃温度条件でＧａＮナノワイヤが形成され、ニッケルが触媒として使われる。長さはほぼ１０〜４０μｍの分布を持つ。
（ｄ）Ｎ型ＣｄＳナノリボン
ＣｄＳナノリボンは真空カポー伝達方法で合成される。特に、少量のＣｄＳ粉末（１００ｍｇ以下）を真空管の一端に置いて密封する。ＣｄＳ粉末の温度が９００℃を維持するように真空管を加熱しつつ、他端は５０℃以下に維持する。２時間以内に大部分のＣｄＳが冷たい方に移動して真空管の壁に付着する。このような方法で得られた物質は３０〜１５０ｎｍの厚さを持つナノリボンが主であり、この時の幅は０．５〜５μｍ、長さは１０〜２００μｍ程度である。
（ｅ）Ｇｅナノワイヤ
２．５ｃｍ直径のファーネス反応器でＨ２（総気圧＝１ａｔｍ）を１００ｓｃｃｍの流速で流すと同時に、ＧｅＨ４（１０％ ｉｎ Ｈｅ）の流速を１０ｓｃｃｍ（標準立方センチメートル）に維持しつつ２７５℃条件で１５分間ＣＶＤを行って得る。反応基板は、金ナノ結晶（平均２０ｎｍ直径）をＳｉＯ２基板表面に均一に分散した基板を使用する。
（ｆ）ＩｎＰナノワイヤ
ＩｎＰナノワイヤはＬＣＧ方法で形成される。ＬＣＧターゲットは大体９４％のＩｎＰ、触媒としての５％Ａｕ、ドーピング元素としての１％ＴｅまたはＺｎで構成されている。成長する間にファーネス温度は８００℃（中間）に維持し、ターゲットはファーネスの中間よりは上流端部に位置させる。レーザー条件はＮｄ−ＹＡＧレーザー（波長１０６４ｎｍ）のパルスを１０分間照射し、この時、ナノワイヤはファーネスの冷たい側の下流端部に捕集される。
（ｇ）ＺｎＯナノロッド
ＺｎＯナノロッドは約２９．５ｇ（０．１３ｍｏｌ）の亜鉛アセテート二水和物（ＺｎＯＣＯＣＨ３−２Ｈ２Ｏ））を６０℃で１２５ｍＬのメタノールに溶かした後、６５ｍＬのメタノールに１４．８ｇ（０．２３ｍｏｌ）のポタシウムヒドロキシド（ＫＯＨ）を溶かした溶液を付加して作る。反応混合物は６０℃で数日間攪拌する。数日内にナノロッドが沈殿されれば沈殿物をメタノールで洗浄し、５５００ｒｐｍで３０分間遠心分離する。得られたナノ粒子をエチレングリコール／水２：１の溶媒で希釈させて溶液を作る。３日ほど熟成させる場合、直径１５〜３０ｎｍ、長さ２００〜３００ｎｍ程度のナノロッドを得ることができる。これとは違って、ＣＶＤ方法を利用すればナノワイヤを得ることもある。
前記のように製造されたナノ粒子は、通常の湿式化学的方法を通じてナノ粒子を込めたコロイド溶液として製造される。例えば、ナノ粒子を込めたコロイド溶液は、既に作られたナノワイヤまたはナノリボンをエタノールに入れた後、超音波を利用して均質に混合して製造できる。
このように備えられたナノ粒子コロイド溶液を、極微量ずつ前記ＰＤＭＳ高分子モールド２００の入口２１０に流し入れる。この時、ＰＤＭＳ高分子モールド２００のスタンピングライン２３０は前記Ｐ型ナノ粒子ライン１２０ａまたはＮ型ナノ粒子ライン１２０ｂにアラインされており、このラインに沿って、図５のようにＰ型ナノ膜１２５またはＮ型ナノ膜１２６が形成される。この時、各ナノ膜１２５、１２６は相互間にある程度、例えば、一単位画素のピッチ程度は離れていることが望ましい。
このように微量の流体を塗布した後にはこれを乾燥するが、乾燥作業は常温でなされうる。但し、迅速な乾燥のためには、過度に高くない適切な温度で熱処理を行うことが望ましい。それにより、図５のような複数のナノ膜１２５、１２６が形成される。
このようにナノ膜１２５、１２６が形成された後には、それをパターニングして図４で図示されたように、発光領域１０と非発光領域２０とのＴＦＴの半導体活性層１２１、１２２、１２３、１２４を形成する。その後には後続工程を進めて、図３で図示されたような構造の有機電界発光表示装置を形成する。
一方、このようなナノＴＦＴを持つ構造は必ずしも図３のような積層構造を持つ必要はなく、基板１００のバッファ層１１０上にゲート電極１４１、１４２、１４３、１４４をまず形成した後、これを覆うようにゲート絶縁膜１５０を形成した後、その上に図５のようなナノ膜１２５、１２６を形成することもある。
図５で図示されたようなナノ膜１２５、１２６はそれ以外にも多様な方法により形成されうる。
その一例に、基板上にＰＤＭＳ高分子モールドを利用してスタンピング方法でアミン処理をした後、公知のインクジェット方法で図５のようなパターニングを形成できる。このようなインクジェット方法によれば、パターン幅を２０μｍまで形成できる。
また、他の例としてレーザー誘導化熱転写法（Ｌａｓｅｒ Ｉｎｄｕｃｅｄ Ｔｈｅｒｍａｌ Ｉｍａｇｉｎｇ Ｍｅｔｈｏｄ、以下、“ＬＩＴＩ法”）によっても可能である。
図７Ａないし図７Ｃは、ＬＩＴＩ法により図５のようなナノ膜のパターンを形成する方法を図示したものであり、図８は、この時のドナーシートの断面を図示したものである。図９Ａ及び図９Ｂは、このようなドナーシートを製造する方法の一例を図示したものであり、図１０はこのように形成されたドナーシートの平面を図示したものである。
まず、本発明においてＬＩＴＩ法によるナノ膜の形成方法は、図８で図示されたようなドナーシート３００を利用する。
このドナーシート３００は、フィルム３１０にナノワイヤ３３０をその長手方向に平行に配列させて転写層３２０を形成する。
前記フィルム３１０は基材となるベースフィルム３１２と、光熱転換層（Ｌｉｇｈｔ ｔｏ Ｈｅａｔ Ｃｏｎｖｅｒｓｉｏｎ Ｌａｙｅｒ、以下、ＬＴＨＣ層）３１４とを含む。前記ベースフィルム３１２にはポリオレフィン系樹脂が使われうる。そして、前記ＬＴＨＣ層３１４は、アクリルに炭素を攪拌して前記ベースフィルム３１２にコーティングできるが、必ずしもこれに限定されるものではなく、レーザーの光を熱に転換させて転写層３２０に熱を加えて転写層３２０を転写するか、またはレーザーのアブレーション現象を誘発させるものならばいかなるものでもよい。
このようなドナーシート３００は、図９Ａ及び図９Ｂで図示された方法で製造できる。
水のような溶液３５１が保存されている水槽３５０に複数個のナノワイヤ３３０を混入させる。この時、ナノワイヤ３３０は前述したＰ型ナノワイヤまたはＮ型ナノワイヤであるが、それらは溶液３５１上に浮いている状態で不規則な方向に配列されている。
この状態で、アライメントバー３５２を利用し溶液３５１表面のナノワイヤ３３０を一側に押せば、ナノワイヤ３３０はアライメントバー３５２に押されて一側に集まる。通常のナノワイヤの場合、直径または厚さが３０ｎｍ程度であり、長さが４０ないし５０μｍであるために、その縦横比が非常に大きい。したがって、一側に集まったナノワイヤ３３０はほぼ一方向に整列され、この整列方向はナノワイヤ３３０の長手方向に平行する。
この状態で、図９Ｂのように、フィルム３１０を連続して供給しつつ前記ナノワイヤ３３０をフィルム３１０の表面に付着させれば、図８及び図１０のようなドナーシートを得られる。
すなわち、水槽３５０に複数個のローラ３５３を設置し、このローラ３５３を利用してフィルム３１０が水槽３５０を貫通するようにする。この時、フィルム３１０は図８で図示されたように、ベースフィルム３１２にＬＴＨＣ層３１４が形成されているものであり、ＬＴＨＣ層３１４にナノワイヤ３３０が接合されるように、ＬＴＨＣ層３１４がナノワイヤ３３０の方向になるように水槽３５０を通過させる。
このように水槽３５０を通過させてＬＴＨＣ層３１４にナノワイヤ３３０が接合される時、ナノワイヤ３３０は水槽３５０の一側に密集している状態であるため、ほぼ一方向に整列されている。このようなナノワイヤ３３０は、フィルム３１０のＬＴＨＣ層３１４に接合されてもその整列状態がそのまま保持されうる。このようにナノワイヤ３３０が整列されたフィルム３１０を乾燥した後、所定長さに切断すれば、図１０で図示されたように、ナノワイヤ３３０が一方向に整列されたドナーシート３００を得ることができる。
このようなドナーシート３００の形成方法はフィルム３１０がインライン状に連続して供給されるので、Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ方式が可能となり、これにより、連続して多くのドナーシート３００を形成できる。したがって、生産性をさらに高めうる。
このように得られたドナーシート３００を図７Ａで図示されたように、バッファ層１１０が形成された基板１００に定着させ、図７Ｂで図示されたように、互いにラミネーティングして仮接合する。その状態で、パターンを形成する所定部位にレーザービームを照射してドナーシート３００と基板１００とを分離させれば、図７Ｃで図示されたように、基板１００上に所定パターンが形成される。このようにレーザービームによりパターンを形成するので、図５で図示されたように、Ｐ型ナノ膜１２５及びＮ型ナノ膜１２６のうちいずれか一つを形成できる。そして、他の形態のナノワイヤが整列されたドナーシートを利用して、１ラインほどシフトした状態でレーザーパターニングを行えば、他のナノ膜を形成できる。
このように、図５のように、ナノ粒子ライン１２０に沿ってナノ膜１２５、１２６を形成した後には、これをパターニングして図４のような活性層パターンを得て、後続ＴＦＴ形成工程及びＯＬＥＤの形成工程を経て図３で図示されたように、有機電界発光表示装置を形成できる。
このようなＬＩＴＩ法以外にもドナーフィルムに所定のパターンを形成した後、圧力を加えて基板上にパターンを形成する一般的な転写法も使用可能である。
一方、本発明は、図５で図示されたように、ナノライン１２０に沿うナノ膜１２５、１２６を形成した後、これをパターニングして図４のような活性層を形成することもできるが、必ずしもこれに限定されるものではなく、図５のようなナノ膜１２５、１２６の形成なしに直接図４のような活性層をパターニングすることもできる。
すなわち、図６Ａ及び図６Ｂの方法を使用する場合には、スタンピングライン２３０を活性層に対応する大きさにパターニングして一部にのみナノ膜を形成でき、インクジェット方法の場合にも、該当ナノ粒子ラインに沿ってノズルが移動しつつ特定活性層の部分にのみナノ膜を形成することによって活性層を製造できる。また、図７Ａないし図７ＣのようなＬＩＴＩ法をはじめとする転写法の場合にも、該当活性層の部分にのみナノ膜を形成することによって活性層の形成が可能となる。
本発明は、また、図４及び図５で図示されたように、Ｐ型ナノ粒子ライン１２０ａと、Ｎ型ナノ粒子ライン１２０ｂとを互いに平行に交互的に配置する外、図１１で図示されたように、Ｐ型ナノ粒子ライン１２０ａと、Ｎ型ナノ粒子ライン１２０ｂとが互いに交差するように配置することもできる。この時にはもちろん、駆動ＴＦＴの活性層１２１がＰ型となり、スイッチングＴＦＴの活性層１２２がＮ型となるが、必ずしもこれに限定されるものではなく、これは画素の選択駆動回路設計によって多様に変形できる。
このような本発明によっても、前述したように、発光領域１０と非発光領域２０とのＴＦＴのうち同じ種類のＴＦＴ同士では、その少なくともチャンネル領域の長手方向が互いに平行に配置される。すなわち、図１で図示されたように、Ｐ型ＴＦＴの活性層である駆動ＴＦＴの活性層１２１と、ＣＭＯＳ ＴＦＴのＰ型ＴＦＴの活性層１２４とはいずれも互いに平行に配設されており、Ｎ型ＴＦＴの活性層であるスイッチングＴＦＴの活性層１２２と、ＣＭＯＳ ＴＦＴのＮ型ＴＦＴの活性層１２３ともまたいずれも互いに平行に配設されている。そして、Ｐ型とＮ型とは互いに交差するように配設されている。
このようにＰ型ナノ粒子ライン１２０ａと、Ｎ型ナノ粒子ライン１２０ｂとが互いに交差するように配置される場合にも前述した方法がいずれも使われうる。
すなわち、図６Ａ及び図６Ｂの方法を使用する場合には、スタンピングライン２３０にパターニングを行って一部にのみナノ膜を形成可能にする。
そして、インクジェット方法の場合にも、該当ナノ粒子ラインに沿ってノズルが移動しつつ特定活性層の部分にのみナノ膜を形成することによって活性層を製造できる。
また、図７Ａないし図７ＣのようなＬＩＴＩ法をはじめとする転写法の場合にも、該当活性層の部分にのみナノ膜を形成することによって活性層形成が可能になる。
以上説明したように、本発明を最も望ましい実施形態を基準として説明したが、前記実施形態は本発明の理解を助けるためのものであり、本発明の内容がそれに限定されるものではない。本発明の構成についての一部構成要素の付加、削減、変更、修正などがあるとしても、特許請求の範囲によって定義される本発明の技術的思想に属するかぎり、本発明の範囲に該当する。
本発明は必ずしも有機電界発光表示装置に限定されるものではなく、液晶表示装置、無機電界発光表示装置、ＬＥＤなどＴＦＴを持つことができる多様な形態の平板表示装置に好適に利用できる。
本発明による平板表示装置の平面構造を概略的に示した平面図である。 図１の発光領域及び非発光領域の回路構造を示した回路図である。 図２の回路図による発光領域及び非発光領域の断面構造を示した断面図である。 本発明による平板表示装置の活性層を概略的に示した平面図である。 本発明による活性層を形成するためのナノ膜が形成された状態を示した平面図である。 図５によるナノ膜を形成するための方法のうち、一例として使われるＰＤＭＳ高分子モールドの概略的斜視図及び平面図である。 図５によるナノ膜を形成するための方法のうち、一例として使われるＰＤＭＳ高分子モールドの概略的斜視図及び平面図である。 図５によるナノ膜を形成するための方法の他の一例を示した断面図である。 図５によるナノ膜を形成するための方法の他の一例を示した断面図である。 図５によるナノ膜を形成するための方法の他の一例を示した断面図である。 図７Ａないし図７Ｃの方法に使われるドナーシートの断面図である。 図８のドナーシートを製造する方法を順に示した図面である。 図８のドナーシートを製造する方法を順に示した図面である。 図９Ａ及び図９Ｂの方法によって製造されたドナーシートの平面図である。 本発明の他の実施例による平板表示装置の活性層を概略的に示した平面図である。
符号の説明
１０ 発光領域
１０ａ 単位画素
２０ 非発光領域
１２０ ナノ粒子ライン
１２０ａ Ｐ型ナノ粒子ライン
１２０ｂ Ｎ型ナノ粒子ライン
１２１ 駆動ＴＦＴの活性層
１２２ スイッチングＴＦＴの活性層
１２３ ＣＭＯＳ ＴＦＴのＮ型ＴＦＴの活性層
１２４ ＣＭＯＳ ＴＦＴのＰ型ＴＦＴの活性層

Claims (46)

  1. 基板上に位置するものであり、少なくともチャンネル領域が、長手方向に配列された少なくとも一つのＰ型またはＮ型ナノ粒子よりなり、
    前記Ｐ型またはＮ型ナノ粒子は、それぞれその長手方向が、前記基板上に区画されたＰ型またはＮ型ナノ粒子ラインと平行に配列されたことを特徴とする薄膜トランジスタ。
  2. 前記Ｐ型及びＮ型ナノ粒子のうち少なくとも一つはナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記Ｐ型及びＮ型ナノ粒子ラインのうち少なくとも一つはストライプ状であることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 基板上に位置し、少なくともチャンネル領域が長手方向に配列された少なくとも一つのＰ型ナノ粒子よりなるＰ型薄膜トランジスタと、
    前記基板上に位置し、少なくともチャンネル領域が長手方向に配列された少なくとも一つのＮ型ナノ粒子よりなるＮ型薄膜トランジスタと、を含み、
    前記Ｐ型ナノ粒子及びＮ型ナノ粒子は、それぞれその長手方向が、前記基板上に区画されたＰ型ナノ粒子ライン及びＮ型ナノ粒子ラインと平行に配列されたことを特徴とする薄膜トランジスタ。
  5. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに平行に配列されたことを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに交差するように配列されたことを特徴とする請求項４に記載の薄膜トランジスタ。
  7. 前記Ｐ型及びＮ型ナノ粒子のうち少なくとも一つはナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項４に記載の薄膜トランジスタ。
  8. 前記Ｐ型及びＮ型ナノ粒子ラインのうち少なくとも一つはストライプ状であることを特徴とする請求項４に記載の薄膜トランジスタ。
  9. 基板と、
    前記基板上に備えられ、複数個の画素を持つ発光領域と、
    前記画素ごとに備えられた複数個の選択駆動回路と、を含み、
    前記各選択駆動回路は少なくとも一つの薄膜トランジスタを持つが、
    前記各薄膜トランジスタは、
    少なくともチャンネル領域が、長手方向に配列された少なくとも一つのナノ粒子よりなり、
    前記ナノ粒子は、その長手方向が、前記基板上に区画されたナノ粒子ラインと平行に配列されたことを特徴とする平板表示装置。
  10. 前記ナノ粒子ラインは、それぞれ平行に配列されたＰ型ナノ粒子ラインとＮ型ナノ粒子ラインとを含み、
    前記各選択駆動回路の薄膜トランジスタのナノ粒子は、Ｐ型ナノ粒子及びＮ型ナノ粒子のうち少なくとも一つであり、
    前記Ｐ型ナノ粒子及びＮ型ナノ粒子は、それぞれ前記Ｐ型ナノ粒子ライン及びＮ型ナノ粒子ラインに沿って配列されたことを特徴とする請求項９に記載の平板表示装置。
  11. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに平行に配列されたことを特徴とする請求項１０に記載の平板表示装置。
  12. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに交互に配列されたことを特徴とする請求項１１に記載の平板表示装置。
  13. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに交差するように配列されたことを特徴とする請求項１０に記載の平板表示装置。
  14. 前記選択駆動回路に連結されたＣＭＯＳ薄膜トランジスタをさらに具備し、
    前記ＣＭＯＳ薄膜トランジスタは、
    少なくともチャンネル領域が長手方向に配列された少なくとも一つのＰ型ナノ粒子よりなるＰ型薄膜トランジスタと、
    少なくともチャンネル領域が長手方向に配列された少なくとも一つのＮ型ナノ粒子よりなるＮ型薄膜トランジスタと、を含み、
    前記Ｐ型ナノ粒子及びＮ型ナノ粒子は、それぞれその長手方向が、前記基板上に区画されたＰ型ナノ粒子ライン及びＮ型ナノ粒子ラインに平行に配列されたことを特徴とする請求項９に記載の平板表示装置。
  15. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに平行に配列されたことを特徴とする請求項１４に記載の平板表示装置。
  16. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに交互に配列されたことを特徴とする請求項１５に記載の平板表示装置。
  17. 前記Ｐ型ナノ粒子ラインと前記Ｎ型ナノ粒子ラインとは互いに交差するように配列されたことを特徴とする請求項１４に記載の平板表示装置。
  18. 前記各画素は有機電界発光素子を具備し、前記有機電界発光素子は前記選択駆動回路に電気的に連結されたことを特徴とする請求項９に記載の平板表示装置。
  19. 前記Ｐ型及びＮ型ナノ粒子のうち少なくとも一つはナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項９に記載の平板表示装置。
  20. 前記Ｐ型及びＮ型ナノ粒子ラインのうち少なくとも一つはストライプ状であることを特徴とする請求項９に記載の平板表示装置。
  21. Ｐ型及びＮ型のうち少なくとも１種類の薄膜トランジスタを複数個持つ発光領域と、
    Ｐ型及びＮ型のうち少なくとも１種類の薄膜トランジスタを複数個持つ非発光領域と、を含み、
    前記発光領域及び非発光領域の薄膜トランジスタのうち同じ種類の薄膜トランジスタ同士では、各薄膜トランジスタの少なくともチャンネル領域の長手方向が互いに平行に配置されたことを特徴とする平板表示装置。
  22. 前記Ｐ型薄膜トランジスタのチャンネル領域の長手方向と、前記Ｎ型薄膜トランジスタのチャンネル領域の長手方向とは互いに平行であることを特徴とする請求項２１に記載の平板表示装置。
  23. 前記Ｐ型薄膜トランジスタのチャンネル領域の長手方向と、前記Ｎ型薄膜トランジスタのチャンネル領域の長手方向とは互いに交差することを特徴とする請求項２１に記載の平板表示装置。
  24. 前記薄膜トランジスタの少なくともチャンネル領域はナノ粒子よりなることを特徴とする請求項２１に記載の平板表示装置。
  25. 前記ナノ粒子のうち少なくとも一つはナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項２４に記載の平板表示装置。
  26. 前記発光領域は複数個の有機電界発光素子を具備したことを特徴とする請求項２１に記載の平板表示装置。
  27. 半導体の活性層を持つ薄膜トランジスタの製造方法において、
    複数個のナノ粒子ラインを区画する段階と、
    前記各ナノ粒子ラインに沿って、少なくとも一つのナノ粒子を含むライン上のナノ膜を形成する段階と、
    前記ナノ膜をパターニングして活性層を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
  28. 前記ナノ粒子ラインはＰ型ナノ粒子ライン及びＮ型ナノ粒子ラインを含み、
    前記ナノ膜はＰ型ナノ膜及びＮ型ナノ膜よりなり、それぞれ前記Ｐ型ナノ粒子ライン及びＮ型ナノ粒子ラインに沿って形成されることを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  29. 前記ナノ粒子の長手方向が前記ナノ膜の長手方向に平行であることを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  30. 前記ナノ粒子はナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  31. 前記ナノ粒子ラインはストライプ状であることを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  32. 前記ナノ膜の形成段階は、
    Ｐ型またはＮ型ナノ粒子が含まれた溶液を前記ナノ粒子ラインに沿って塗布する段階と、
    前記塗布された溶液を乾燥する段階と、を含むことを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  33. 前記ナノ膜の形成段階は、
    Ｐ型またはＮ型ナノ粒子が整列されたドナーシートを形成する段階と、
    前記ドナーシートをアクセプターである基板に整列する段階と、
    前記ドナーシートに前記ナノ粒子ラインに沿ってレーザービームを照射する段階と、
    前記ドナーシートと基板とを分離する段階と、を含むことを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
  34. 前記ドナーシートを形成する段階は、
    一面が光熱変換層よりなるフィルムを準備する段階と、
    保存された溶液にＰ型またはＮ型ナノ粒子が浮いているように水槽を準備する段階と、
    前記ナノ粒子を一側に密集させる段階と、
    前記フィルムを前記水槽の溶液に貫通させて、前記フィルムの光熱変換層上に前記ナノ粒子を付着させる段階と、
    前記フィルムを乾燥する段階と、を含むことを特徴とする請求項３３に記載の薄膜トランジスタの製造方法。
  35. 複数個の画素を具備した発光領域と、前記画素ごとに備えられた半導体の活性層を持つ薄膜トランジスタを具備した選択駆動回路とを含む平板表示装置の製造方法において、
    複数個のナノ粒子ラインを区画する段階と、
    前記各ナノ粒子ラインに沿って、少なくとも一つのナノ粒子を含むライン上のナノ膜を形成する段階と、
    前記ナノ膜をパターニングして活性層を形成する段階と、を含むことを特徴とする平板表示装置の製造方法。
  36. 前記ナノ粒子ラインはＰ型ナノ粒子ライン及びＮ型ナノ粒子ラインを含み、
    前記ナノ膜はＰ型ナノ膜及びＮ型ナノ膜で備えられて、それぞれ前記Ｐ型ナノ粒子ライン及びＮ型ナノ粒子ラインに沿って形成されることを特徴とする請求項３５に記載の平板表示装置の製造方法。
  37. 前記ナノ粒子の長手方向が前記ナノ膜の長手方向に平行であることを特徴とする請求項３５に記載の平板表示装置の製造方法。
  38. 前記ナノ粒子はナノワイヤ、ナノロッド、またはナノリボンであることを特徴とする請求項３５に記載の平板表示装置の製造方法。
  39. 前記ナノ粒子ラインはストライプ状であることを特徴とする請求項３５に記載の平板表示装置の製造方法。
  40. 前記ナノ膜の形成段階は、
    Ｐ型またはＮ型ナノ粒子が含まれた溶液を前記ナノ粒子ラインに沿って塗布する段階と、
    前記塗布された溶液を乾燥する段階と、を含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
  41. 前記ナノ膜の形成段階は、
    Ｐ型またはＮ型ナノ粒子が整列されたドナーシートを形成する段階と、
    前記ドナーシートをアクセプターである基板に整列する段階と、
    前記ドナーシートに前記ナノ粒子ラインに沿ってレーザービームを照射する段階と、
    前記ドナーシートと基板とを分離する段階と、を含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
  42. 前記ドナーシートを形成する段階は、
    一面が光熱変換層であるフィルムを準備する段階と、
    保存された溶液にＰ型またはＮ型ナノ粒子が浮いているように水槽を準備する段階と、
    前記ナノ粒子を一側に密集させる段階と、
    前記フィルムを前記水槽の溶液に貫通させて、前記フィルムの光熱変換層上に前記ナノ粒子を付着させる段階と、
    前記フィルムを乾燥する段階と、を含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
  43. 前記フィルムはローリングされた状態で備えられて、前記水槽内へ連続して供給されることを特徴とする請求項４２に記載の平板表示装置の製造方法。
  44. 前記各画素に、いずれか一つの電極が前記選択駆動回路に電気的に連結された有機電界発光素子を形成する段階を含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
  45. 一面が光熱変換層であるフィルムを準備する段階と、
    保存された溶液にＰ型またはＮ型ナノ粒子が浮いているように水槽を準備する段階と、
    前記ナノ粒子を一側に密集させる段階と、
    前記フィルムを前記水槽の溶液に貫通させて、前記フィルムの光熱変換層上に前記ナノ粒子を付着させる段階と、
    前記フィルムを乾燥する段階と、を含むことを特徴とするドナーシートの製造方法。
  46. 前記フィルムはローリングされた状態で備えられて、前記水槽内へ連続して供給されることを特徴とする請求項４５に記載のドナーシートの製造方法。
JP2005051653A 2004-02-26 2005-02-25 半導体基板、これを具備した平板表示装置、半導体基板の製造方法、平板表示装置の製造方法 Active JP4731950B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040013007 2004-02-26
KR2004-013007 2004-02-26
KR1020040026648A KR100708644B1 (ko) 2004-02-26 2004-04-19 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법
KR2004-026648 2004-04-19

Publications (2)

Publication Number Publication Date
JP2005244240A true JP2005244240A (ja) 2005-09-08
JP4731950B2 JP4731950B2 (ja) 2011-07-27

Family

ID=34889501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051653A Active JP4731950B2 (ja) 2004-02-26 2005-02-25 半導体基板、これを具備した平板表示装置、半導体基板の製造方法、平板表示装置の製造方法

Country Status (4)

Country Link
US (2) US7378711B2 (ja)
JP (1) JP4731950B2 (ja)
KR (2) KR100625999B1 (ja)
CN (1) CN100487918C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528004B2 (en) 2006-03-10 2009-05-05 Panasonic Corporation Method for mounting anisotropically-shaped members
WO2009144902A1 (ja) * 2008-05-29 2009-12-03 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
US7846786B2 (en) 2006-12-05 2010-12-07 Korea University Industrial & Academic Collaboration Foundation Method of fabricating nano-wire array
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4954088B2 (ja) * 2005-12-05 2012-06-13 シャープ株式会社 有機エレクトロルミネセンスパネル及び有機エレクトロルミネセンス表示装置
JP2015181166A (ja) * 2015-04-14 2015-10-15 株式会社半導体エネルギー研究所 表示装置
US9647137B2 (en) 2008-10-24 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US10036101B2 (en) 2010-05-11 2018-07-31 Qunano Ab Gas-phase synthesis of epitaxial semiconductor wires from seed crystals
KR101923172B1 (ko) * 2011-05-16 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2019179932A (ja) * 2009-11-06 2019-10-17 株式会社半導体エネルギー研究所 トランジスタ及び表示装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263078B (zh) * 2004-11-24 2012-12-26 奈米系统股份有限公司 适用于纳米线薄膜的接触掺杂和退火系统以及工艺
US8232722B2 (en) * 2005-02-16 2012-07-31 Massachusetts Institute Of Technology Light emitting devices including semiconductor nanocrystals
KR101117987B1 (ko) * 2005-06-07 2012-03-06 엘지디스플레이 주식회사 평판표시소자의 제조장치 및 방법
KR100759685B1 (ko) * 2005-09-08 2007-09-17 삼성에스디아이 주식회사 레이저 전사용 전사부재 및 이를 이용한 발광소자 및발광소자의 제조방법
US20070069212A1 (en) * 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US8178153B2 (en) * 2006-03-31 2012-05-15 International Business Machines Corporation Heat transfer control structures using thermal phonon spectral overlap
WO2007117698A2 (en) 2006-04-07 2007-10-18 Qd Vision, Inc. Composition including material, methods of depositing material, articles including same and systems for depositing material
WO2008111947A1 (en) 2006-06-24 2008-09-18 Qd Vision, Inc. Methods and articles including nanomaterial
US8308886B2 (en) * 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
US8018568B2 (en) 2006-10-12 2011-09-13 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
CN101589473B (zh) * 2006-10-12 2011-10-05 凯博瑞奥斯技术公司 基于纳米线的透明导体及其应用
KR101375047B1 (ko) * 2006-12-29 2014-03-26 엘지디스플레이 주식회사 표시장치 제조방법
CN101689568B (zh) 2007-04-20 2014-02-26 凯博瑞奥斯技术公司 复合透明导体及其形成方法
KR101375833B1 (ko) 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
KR101672553B1 (ko) 2007-06-25 2016-11-03 큐디 비젼, 인크. 조성물 및 나노물질의 침착을 포함하는 방법
US8080811B2 (en) 2007-12-28 2011-12-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing evaporation donor substrate and light-emitting device
US20090218219A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Apparatus
JP5416987B2 (ja) * 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
JP5079722B2 (ja) 2008-03-07 2012-11-21 株式会社半導体エネルギー研究所 発光装置の作製方法
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
US8182863B2 (en) 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
GB2459895B (en) * 2008-05-09 2011-04-27 Cambridge Display Technology Limited Organic light emissive device
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
US8354291B2 (en) 2008-11-24 2013-01-15 University Of Southern California Integrated circuits based on aligned nanotubes
KR101570535B1 (ko) * 2009-05-12 2015-11-20 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
US20100321640A1 (en) * 2009-06-22 2010-12-23 Industrial Technology Research Institute Projection display chip
EP2472497B1 (en) * 2009-08-25 2014-10-01 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing same
US20110101302A1 (en) * 2009-11-05 2011-05-05 University Of Southern California Wafer-scale fabrication of separated carbon nanotube thin-film transistors
RU2570900C2 (ru) 2010-12-02 2015-12-20 Оно Фармасьютикал Ко., Лтд. Новое соединение и его применение в медицине
US8692230B2 (en) 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
US8860137B2 (en) 2011-06-08 2014-10-14 University Of Southern California Radio frequency devices based on carbon nanomaterials
CN102299260B (zh) * 2011-06-27 2013-12-25 福州华映视讯有限公司 垂直式有机薄膜晶体管的制作方法
RU2626996C2 (ru) * 2012-02-03 2017-08-02 Конинклейке Филипс Н.В. Устройство на органических светодиодах и его изготовление
KR102108121B1 (ko) 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
US9379327B1 (en) 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
KR102571085B1 (ko) * 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
US10424670B2 (en) 2016-12-30 2019-09-24 Intel Corporation Display panel with reduced power consumption
KR102498288B1 (ko) * 2017-12-22 2023-02-09 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
CN110875417B (zh) * 2018-08-31 2021-04-27 成都辰显光电有限公司 Led显示器件及其制造方法、led显示面板
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
US11437100B2 (en) 2020-04-06 2022-09-06 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017362A2 (en) * 2000-08-22 2002-02-28 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
WO2004032190A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
WO2004032191A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758849B2 (ja) * 1994-03-24 1998-05-28 ユニバーシティ オブ サリー ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス
JP4410894B2 (ja) 2000-01-21 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置
CN1160797C (zh) 2001-01-15 2004-08-04 中国科学院物理研究所 点接触平面栅型单电子晶体管及其制备方法(二)
US6653653B2 (en) * 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
KR20030047132A (ko) * 2001-12-07 2003-06-18 삼성전자주식회사 액정표시장치의 스페이서 형성방법
TW531890B (en) * 2002-02-27 2003-05-11 Ind Tech Res Inst Single electron device fabricated from nanoparticle derivatives
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
KR101145350B1 (ko) * 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US7345307B2 (en) * 2004-10-12 2008-03-18 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017362A2 (en) * 2000-08-22 2002-02-28 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
JP2004507104A (ja) * 2000-08-22 2004-03-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
WO2004032190A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
WO2004032191A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
JP2006501689A (ja) * 2002-09-30 2006-01-12 ナノシス・インコーポレイテッド ナノワイヤトランジスタを用いる集積ディスプレイ

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954088B2 (ja) * 2005-12-05 2012-06-13 シャープ株式会社 有機エレクトロルミネセンスパネル及び有機エレクトロルミネセンス表示装置
US7528004B2 (en) 2006-03-10 2009-05-05 Panasonic Corporation Method for mounting anisotropically-shaped members
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US7846786B2 (en) 2006-12-05 2010-12-07 Korea University Industrial & Academic Collaboration Foundation Method of fabricating nano-wire array
WO2009144902A1 (ja) * 2008-05-29 2009-12-03 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
JP2009289989A (ja) * 2008-05-29 2009-12-10 Mitsumi Electric Co Ltd 電界効果トランジスタ及びその製造方法
US8288804B2 (en) 2008-05-29 2012-10-16 Mitsumi Electric Co., Ltd. Field effect transistor and method for manufacturing the same
US10141343B2 (en) 2008-10-24 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US10692894B2 (en) 2008-10-24 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US11594555B2 (en) 2008-10-24 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US9647137B2 (en) 2008-10-24 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US10978490B2 (en) 2008-10-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
US11107840B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device comprising an oxide semiconductor
JP2019179932A (ja) * 2009-11-06 2019-10-17 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
US10868046B2 (en) 2009-11-06 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device applying an oxide semiconductor
US11107838B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor comprising an oxide semiconductor
US20210288079A1 (en) 2009-11-06 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11776968B2 (en) 2009-11-06 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
US10036101B2 (en) 2010-05-11 2018-07-31 Qunano Ab Gas-phase synthesis of epitaxial semiconductor wires from seed crystals
KR101923172B1 (ko) * 2011-05-16 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2015181166A (ja) * 2015-04-14 2015-10-15 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
US20050189883A1 (en) 2005-09-01
US7579199B2 (en) 2009-08-25
CN100487918C (zh) 2009-05-13
JP4731950B2 (ja) 2011-07-27
KR20050087691A (ko) 2005-08-31
CN1661813A (zh) 2005-08-31
KR20050087692A (ko) 2005-08-31
US20080176349A1 (en) 2008-07-24
KR100625999B1 (ko) 2006-09-20
US7378711B2 (en) 2008-05-27
KR100708644B1 (ko) 2007-04-17

Similar Documents

Publication Publication Date Title
JP4731950B2 (ja) 半導体基板、これを具備した平板表示装置、半導体基板の製造方法、平板表示装置の製造方法
JP4885462B2 (ja) ドナーシート、ドナーシートの製造方法、ドナーシートを利用した薄膜トランジスタの製造方法、及びドナーシートを利用した平板表示装置の製造方法
JP4476867B2 (ja) 薄膜トランジスタ，電子装置およびフラットパネルディスプレイ装置
KR100647699B1 (ko) 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
US20190198715A1 (en) Micro LED Display Panel and Method of Manufacturing the Same
JP2013191859A (ja) ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
TW201110241A (en) Semiconductor device and method of fabricating the same, and display device
KR100659056B1 (ko) 박막 트랜지스터, 및 이를 구비한 평판 표시장치
KR100603352B1 (ko) 박막 트랜지스터, 이를 구비한 평판 표시장치
KR100615290B1 (ko) 평판표시장치
KR100669793B1 (ko) Ｃｍｏｓ 박막 트랜지스터 및 이를 구비한 평판 표시장치
KR100626040B1 (ko) 평판표시장치
KR100626039B1 (ko) 평판표시장치
KR100637162B1 (ko) 박막 트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4731950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250