JP2005244168A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005244168A JP2005244168A JP2004299698A JP2004299698A JP2005244168A JP 2005244168 A JP2005244168 A JP 2005244168A JP 2004299698 A JP2004299698 A JP 2004299698A JP 2004299698 A JP2004299698 A JP 2004299698A JP 2005244168 A JP2005244168 A JP 2005244168A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- semiconductor
- source region
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 トレンチゲート型MISFETにおいて、第1の高濃度P型ソース領域6を形成するための第1の注入により不純物を深くまで注入し、第2の高濃度P型ソース領域8を形成するための第2の注入により半導体領域14の上面付近の不純物濃度を高くする。これにより、ゲート電極5と第1の高濃度P型ソース領域6とを確実にオーバーラップさせることができ、ゲートソース間のオフセットを回避することができる。また、ソース電極膜12と電気的に接続されるシリサイド膜10と、第2の高濃度P型ソース領域8との間に良好なオーミック接合を形成することができるため、ソースコンタクトを低抵抗化することができる。この2つの相乗効果で従来よりも低抵抗な半導体装置を形成することができる。
【選択図】 図1
Description
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
2 低濃度P型ドレイン領域
3 N型ボディ領域
4 ゲート絶縁膜
5 ゲート電極
6 第1の高濃度P型ソース領域
7 埋め込み絶縁膜
8 第2の高濃度P型ソース領域
9 高濃度N型拡散領域
10 シリサイド膜
11 マスク材
12 ソース電極膜
13 トレンチ
14 半導体領域
Claims (32)
- 半導体領域と、
前記半導体領域の下部に設けられた第1導電型のドレイン領域と、
前記半導体領域における前記ドレイン領域上に設けられた第2導電型のボディ領域と、
前記半導体領域における前記ボディ領域上に設けられた第1導電型の第1のソース領域と、
前記半導体領域における前記第1のソース領域上に設けられ、前記半導体領域の上面に達する第1導電型の第2のソース領域と、
前記半導体領域に設けられ、前記ドレイン領域に達するトレンチと、
前記トレンチ内の少なくとも側面上に設けられたゲート絶縁膜と、
前記トレンチ内における前記ゲート絶縁膜上に設けられたゲート電極と、
前記トレンチ内において前記ゲート電極の上を覆う絶縁膜とを備えていることを特徴とする半導体装置。 - 前記ドレイン領域は、第1導電型の高濃度ドレイン領域と、前記高濃度ドレイン領域上に設けられた第1導電型の低濃度ドレイン領域とを有することを特徴とする請求項1に記載の半導体装置。
- 前記第2のソース領域の上方に設けられたソース電極をさらに備えていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記ソース電極は、前記第2のソース領域の上方から、前記トレンチ内の側面のうち前記第2のソース領域が露出する部分の上方に亘って設けられ、
前記第2のソース領域における不純物濃度のピーク位置は、前記トレンチ内の側面に設けられる前記ソース電極の高さの範囲内にあることを特徴とする請求項3に記載の半導体装置。 - 前記第2のソース領域と前記ソース電極との間に、シリサイド膜が設けられていることを特徴とする請求項3又は4に記載の半導体装置。
- 前記ゲート電極のうちの前記ゲート絶縁膜に接している部分の上端は、前記第1のソース領域と前記ボディ領域との境界よりも上に設けられていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記絶縁膜の上端は、前記第2のソース領域の不純物濃度のピーク位置よりも下に設けられていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記半導体領域のうち、前記第1のソース領域及び前記第2のソース領域のそれぞれの側方に位置する領域には、前記ボディ領域に接する第2導電型の不純物領域が設けられ、
前記第1のソース領域及び前記第2のソース領域のそれぞれの側面は、前記トレンチ及び前記不純物領域によって囲まれていることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。 - 半導体領域と、
前記半導体領域の下部に設けられた第1導電型のドレイン領域と、
前記半導体領域における前記ドレイン領域上に設けられた第2導電型のボディ領域と、
前記半導体領域における前記ボディ領域上に設けられ、前記半導体領域の上面に達する第1導電型のソース領域と、
前記半導体領域に設けられ、前記ドレイン領域に達するトレンチと、
前記トレンチ内の少なくとも側面上に設けられたゲート絶縁膜と、
前記トレンチ内における前記ゲート絶縁膜上に設けられたゲート電極と、
前記トレンチ内において前記ゲート電極の上を覆う絶縁膜とを備え、
前記絶縁膜の上端は、前記半導体領域の上面よりも下に設けられており、
前記ソース領域のうち前記絶縁膜の上端から前記半導体領域の上面までの部分の不純物濃度は1×1020atoms/cm3 以上であることを特徴とする半導体装置。 - 前記ドレイン領域は、第1導電型の高濃度ドレイン領域と、前記高濃度ドレイン領域上に設けられた第1導電型の低濃度ドレイン領域とを有することを特徴とする請求項9に記載の半導体装置。
- 前記ソース領域の上方に設けられたソース電極をさらに備えていることを特徴とする請求項9又は10に記載の半導体装置。
- 前記ソース電極は、前記ソース領域の上方から、前記トレンチ内の側面のうち前記ソース領域が露出する部分の上方に亘って設けられ、
前記ソース領域における不純物濃度のピーク位置は、前記トレンチ内の側面に設けられる前記ソース電極の高さの範囲内にあることを特徴とする請求項11に記載の半導体装置。 - 前記ソース領域と前記ソース電極との間に、シリサイド膜が設けられていることを特徴とする請求項11又は12に記載の半導体装置。
- 前記ゲート電極のうちの前記ゲート絶縁膜に接している部分の上端は、前記ソース領域と前記ボディ領域との境界よりも上に設けられていることを特徴とする請求項9〜13のいずれか1項に記載の半導体装置。
- 前記絶縁膜の上端は、前記ソース領域の不純物濃度のピーク位置よりも下に設けられていることを特徴とする請求項9〜14のいずれか1項に記載の半導体装置。
- 前記半導体領域のうち、前記ソース領域の側方に位置する領域には、前記ボディ領域に接する第2導電型の不純物領域が設けられ、
前記ソース領域の側面は、前記トレンチ及び前記不純物領域によって囲まれていることを特徴とする請求項9〜15のいずれか1項に記載の半導体装置。 - ドレイン領域と、前記ドレイン領域の上に設けられた第2導電型のボディ領域とを有する半導体領域を準備する工程(a)と、
前記半導体領域に、前記ドレイン領域に達するトレンチを形成する工程(b)と、
前記工程(b)の後に、前記トレンチ内に露出する前記半導体領域の少なくとも側面上にゲート絶縁膜を形成する工程(c)と、
前記工程(c)の後に、前記トレンチ内の前記ゲート絶縁膜上にゲート電極を形成する工程(d)と、
前記工程(d)の後に、前記トレンチ内における前記ゲート電極上に絶縁膜を形成する工程(e)と、
前記工程(b)の後に、前記半導体領域に第1導電型の不純物をイオン注入することにより、前記ボディ領域の上に第1導電型の第1のソース領域を形成する工程(f)と、
前記工程(b)の後に、前記半導体領域に第1導電型の不純物をイオン注入することにより、前記第1のソース領域の上に、前記半導体領域の上面に達する第1導電型の第2のソース領域を形成する工程(g)とを備えていることを特徴とする半導体装置の製造方法。 - 前記工程(e)、前記工程(f)及び前記工程(g)の後に、前記第2のソース領域の上方にソース電極を形成する工程(h)をさらに備えていることを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記工程(h)において、前記ソース電極を、前記トレンチ内の側面のうち前記第2のソース領域が露出する部分の上にも形成すると共に、前記第2のソース領域における不純物濃度のピーク位置を、前記トレンチ内の側面に設けられる前記ソース電極の高さの範囲内に設定することを特徴とする請求項18に記載の半導体装置の製造方法。
- 前記工程(e)、前記工程(f)及び前記工程(g)の後であって且つ前記工程(h)の前に、前記第2のソース領域上にシリサイド膜を形成する工程をさらに備え、
前記工程(h)において、前記シリサイド膜上に前記ソース電極を形成することを特徴とする請求項18又は19に記載の半導体装置の製造方法。 - 前記工程(a)において、前記ドレイン領域として、前記半導体領域の下部に設けられた第1導電型の高濃度ドレイン領域と、前記高濃度ドレイン領域上に設けられた第1導電型の低濃度ドレイン領域とを準備することを特徴とする請求項17〜20のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(f)において、前記第1のソース領域と前記ボディ領域との境界が、前記ゲート電極のうちの前記ゲート絶縁膜に接している部分の上端よりも低くなるように、前記イオン注入を行うことを特徴とする請求項17〜21のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(g)において、前記第2のソース領域の不純物濃度のピーク位置が、前記絶縁膜の上端よりも高くなるように、前記イオン注入を行うことを特徴とする請求項17〜22のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(a)の後に、前記半導体領域のうち、前記第1のソース領域及び前記第2のソース領域のそれぞれの側方に位置する領域に、前記半導体領域の上面から前記ボディ領域に達する第2導電型の不純物領域を形成する工程(i)をさらに備え、
前記第1のソース領域及び前記第2のソース領域のそれぞれの側面は、前記トレンチ及び前記不純物領域によって囲まれることを特徴とする請求項17〜23のいずれか1項に記載の半導体装置の製造方法。 - ドレイン領域と、前記ドレイン領域の上に設けられた第2導電型のボディ領域とを有する半導体領域を準備する工程(a)と、
前記半導体領域に、前記ドレイン領域に達するトレンチを形成する工程(b)と、
前記工程(b)の後に、前記トレンチ内に露出する前記半導体領域の少なくとも側面上にゲート絶縁膜を形成する工程(c)と、
前記工程(c)の後に、前記トレンチ内の前記ゲート絶縁膜上にゲート電極を形成する工程(d)と、
前記工程(d)の後に、前記トレンチ内における前記ゲート電極上に絶縁膜を形成する工程(e)と、
前記工程(b)の後に、前記半導体領域に第1導電型の不純物を少なくとも3回以上に分けてイオン注入することにより、前記ボディ領域の上に第1導電型のソース領域を形成する工程(j)とを備え、
前記絶縁膜の上端は、前記半導体領域の上面よりも下に設けられており、
前記ソース領域のうち前記絶縁膜の上端から前記半導体領域の上面までの部分の不純物濃度は1×1020atoms/cm3 以上であることを特徴とする半導体装置の製造方法。 - 前記工程(e)及び前記工程(j)の後に、前記ソース領域の上方にソース電極を形成する工程(k)をさらに備えていることを特徴とする請求項25に記載の半導体装置の製造方法。
- 前記工程(k)において、前記ソース電極を、前記トレンチ内の側面のうち前記ソース領域が露出する部分の上にも形成すると共に、前記ソース領域における不純物濃度のピーク位置を、前記トレンチ内の側面に設けられる前記ソース電極の高さの範囲内に設定することを特徴とする請求項26に記載の半導体装置の製造方法。
- 前記工程(e)及び前記工程(j)の後であって且つ前記工程(k)の前に、前記ソース領域上にシリサイド膜を形成する工程をさらに備え、
前記工程(k)において、前記シリサイド膜上に前記ソース電極を形成することを特徴とする請求項26又は27に記載の半導体装置の製造方法。 - 前記工程(a)において、前記ドレイン領域として、前記半導体領域の下部に設けられた第1導電型の高濃度ドレイン領域と、前記高濃度ドレイン領域上に設けられた第1導電型の低濃度ドレイン領域とを準備することを特徴とする請求項25〜28のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(j)において、前記ソース領域と前記ボディ領域との境界が、前記ゲート電極のうちの前記ゲート絶縁膜に接している部分の上端よりも低くなるように、前記イオン注入を行うことを特徴とする請求項25〜29のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(j)において、前記ソース領域の不純物濃度のピーク位置が、前記絶縁膜の上端よりも高くなるように、前記イオン注入を行うことを特徴とする請求項25〜30のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(a)の後に、前記半導体領域のうち、前記ソース領域の側方に位置する領域に、前記半導体領域の上面から前記ボディ領域に達する第2導電型の不純物領域を形成する工程(l)をさらに備え、
前記ソース領域の側面は、前記トレンチ及び前記不純物領域によって囲まれることを特徴とする請求項25〜31のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299698A JP3999225B2 (ja) | 2004-01-27 | 2004-10-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018821 | 2004-01-27 | ||
JP2004299698A JP3999225B2 (ja) | 2004-01-27 | 2004-10-14 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244168A true JP2005244168A (ja) | 2005-09-08 |
JP3999225B2 JP3999225B2 (ja) | 2007-10-31 |
Family
ID=35025536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299698A Active JP3999225B2 (ja) | 2004-01-27 | 2004-10-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999225B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008139915A1 (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置 |
JP2012164765A (ja) * | 2011-02-04 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
US9324837B2 (en) | 2011-04-20 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device with vertical gate and method of manufacturing the same |
JP2016171341A (ja) * | 2016-05-26 | 2016-09-23 | ローム株式会社 | 半導体装置 |
WO2020166326A1 (ja) * | 2019-02-13 | 2020-08-20 | 住友電気工業株式会社 | 炭化珪素半導体チップおよび炭化珪素半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4187617A4 (en) | 2020-10-23 | 2024-02-14 | Nuvoton Tech Corporation Japan | SEMICONDUCTOR DEVICE |
JP7114824B1 (ja) | 2021-09-17 | 2022-08-08 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
-
2004
- 2004-10-14 JP JP2004299698A patent/JP3999225B2/ja active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008139915A1 (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置 |
US8399915B2 (en) | 2007-05-08 | 2013-03-19 | Rohm Co., Ltd. | Semiconductor device |
JP2012164765A (ja) * | 2011-02-04 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
US9324568B2 (en) | 2011-02-04 | 2016-04-26 | Rohm Co., Ltd. | Method of forming a semiconductor device |
US9570604B2 (en) | 2011-02-04 | 2017-02-14 | Rohm Co., Ltd. | Semiconductor device |
US9324837B2 (en) | 2011-04-20 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device with vertical gate and method of manufacturing the same |
JP6031681B2 (ja) * | 2011-04-20 | 2016-11-24 | パナソニックIpマネジメント株式会社 | 縦型ゲート半導体装置およびその製造方法 |
US9853126B2 (en) | 2011-04-20 | 2017-12-26 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device with vertical gate and method of manufacturing the same |
JP2016171341A (ja) * | 2016-05-26 | 2016-09-23 | ローム株式会社 | 半導体装置 |
WO2020166326A1 (ja) * | 2019-02-13 | 2020-08-20 | 住友電気工業株式会社 | 炭化珪素半導体チップおよび炭化珪素半導体装置 |
JPWO2020166326A1 (ja) * | 2019-02-13 | 2021-12-16 | 住友電気工業株式会社 | 炭化珪素半導体チップおよび炭化珪素半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3999225B2 (ja) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100958421B1 (ko) | 전력 소자 및 그 제조방법 | |
JP4741187B2 (ja) | ドープカラムを含む高電圧電力mosfet | |
JP4577355B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2008546216A (ja) | 電荷平衡電界効果トランジスタ | |
JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
JP2010021176A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005514785A (ja) | ドーピング源でもあるエッチャントガスを用いてトレンチをエッチングすることで形成されるドープカラムを含む電圧維持領域を有する高電圧電力mosfet | |
JP2009088005A (ja) | 半導体装置およびその製造方法 | |
JP4440188B2 (ja) | 半導体装置の製造方法 | |
KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2015138958A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2011204808A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
US7372088B2 (en) | Vertical gate semiconductor device and method for fabricating the same | |
JP2007088334A (ja) | 半導体装置およびその製造方法 | |
JP2008159916A (ja) | 半導体装置 | |
KR100948663B1 (ko) | 복수의 트렌치 mosfet 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
JP2007294759A (ja) | 半導体装置およびその製造方法 | |
JP3999225B2 (ja) | 半導体装置およびその製造方法 | |
JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004022769A (ja) | 横型高耐圧半導体装置 | |
JP5388495B2 (ja) | 半導体装置 | |
US6878997B2 (en) | Compensation component and method for fabricating the component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3999225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |