JP2005235984A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005235984A
JP2005235984A JP2004042560A JP2004042560A JP2005235984A JP 2005235984 A JP2005235984 A JP 2005235984A JP 2004042560 A JP2004042560 A JP 2004042560A JP 2004042560 A JP2004042560 A JP 2004042560A JP 2005235984 A JP2005235984 A JP 2005235984A
Authority
JP
Japan
Prior art keywords
gate
insulating film
diffusion layer
low resistance
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004042560A
Other languages
English (en)
Other versions
JP3901696B2 (ja
Inventor
Masato Koyama
正人 小山
Akira Nishiyama
彰 西山
Yuichi Kamimuta
雄一 上牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004042560A priority Critical patent/JP3901696B2/ja
Priority to US11/052,036 priority patent/US7205618B2/en
Publication of JP2005235984A publication Critical patent/JP2005235984A/ja
Application granted granted Critical
Publication of JP3901696B2 publication Critical patent/JP3901696B2/ja
Priority to US11/736,261 priority patent/US7435655B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 高い耐熱性を備え、現状用いる製造方法との整合性に優れ、かつ、エクステンション抵抗を低減し、動作速度の速い半導体装置及びその製造方法。
【解決手段】 シリコン基板と、シリコン基板表面のチャネル領域と、チャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート絶縁膜上にゲート電極をゲート長方向より挟み、形成された第1のゲート側壁と、ゲート電極及び第1のゲート側壁を挟む第2のゲート側壁と、チャネル領域を挟みシリコン基板表面に形成された第1の拡散層と、チャネル領域及び第1の拡散層を挟み、第１の拡散層より深く形成された第2の拡散層と、第1の拡散層と第2のゲート側壁の間にあり、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物を含む低抵抗化層と、を備えることを特徴とする半導体装置。低抵抗化層は、ゲート絶縁膜からの変換により形成する。
【選択図】 図１

Description

本発明は、電界効果トランジスタを備える半導体装置及びその製造方法に関する。
0.1μm（ゲート長）世代のMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）においては、配線部からMOSFETのチャネル領域までの間、すなわち、チャネル領域を挟み形成された第1の拡散層及び第1の拡散層を挟むようにより深く形成された第2の拡散層に存在する寄生抵抗による信号遅延が深刻化することが予測されている。
寄生抵抗は、主に、コンタクト抵抗、サリサイドシート抵抗、エクステンション抵抗により構成される。この内、エクステンション抵抗は第1の拡散層に係わる。
エクステンション抵抗を低減する第1の方法として、抵抗断面積の下方への拡大、すなわち第1の拡散層の層厚を厚くすることが考えられる。また、第2の方法として、抵抗長さの縮小、すなわち第1の拡散層のゲート長方向の長さを短くすることが考えられる。しかし、第1及び第2の方法は、ソースを形成する拡散層とドレインを形成する拡散層の接近をまねくため、MOSFETのショートチャネル効果の問題が顕在化する。
第3の方法として、第1の拡散層の不純物濃度を極端に高くすることが考えられる。しかし、シリコン中に固溶する不純物濃度には上限がある。このため、現在の不純物濃度からの極端な不純物濃度の向上は難しい。従って、この方法によるエクステンション抵抗の低減はあまり期待できない。
このように、ショートチャネル効果等の他の問題を顕在化させずに、エクステンション抵抗を効果的に低減することは困難であった。
そこで、第4の方法として、ゲート絶縁膜を挟み、第1の拡散層の上面とゲート側壁の下面の間に導電性を備える層（以後、低抵抗化層）を形成することが提案された（特許文献１参照）。これにより、ショートチャネル効果の問題を顕在化させずにエクステンション抵抗の低減が可能となると考えられた。
特開平１１−２９７９９１号公報
しかし、上述した第4の方法は、現状の製造方法との整合性に問題があった。
現状の製造方法では、低抵抗化層の形成工程の後に、高温熱処理工程が行われる。例えば、第2の拡散層の形成工程は、約1000℃の高温熱処理を行う。
一方、第4の方法は、低抵抗化層に、Ti、Co、Pt等の高融点金属のケイ化物（シリサイド）を用いる。しかし、この低抵抗化層は約1000℃の耐熱性を持たず、半導体装置の製造は困難であった。これは、高融点金属のケイ化物は、約2200℃（約2470Ｋ）以下の融点を有するため、その融点の約0.5倍以上の絶対温度、すなわち約960℃（約1230Ｋ）以上の温度では、その金属のケイ化物中の原子拡散が活発となり、低抵抗化層の凝集、分解が起きるためである。
また、一般的に、高融点金属のケイ化物は、シリコン基板表面に金属を堆積させた後、
熱処理により金属がシリコンを消費するように形成する。しかし、金属のシリコン消費を制御することは困難であり、低抵抗化層は第1の拡散層を突き抜けて形成しやすい。すると、ｐｎ接合が破壊されるため、MOSFETはショートしてしまうという問題もある。現状の技術では、この問題は、0.1μm（ゲート長）世代以降のMOSFETにおいて、特に顕著となる。
本発明は上記事情を鑑みて為されたものであり、高い耐熱性を備え、現状用いる製造方法との整合性に優れ、かつ、エクステンション抵抗を低減した半導体装置を提供するものである。また、本発明は、このような半導体装置の簡便な製造方法を提供する。
本発明の半導体装置は、シリコン基板と、シリコン基板表面のチャネル領域と、チャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極をゲート長方向より挟み、ゲート絶縁膜上に形成された第1のゲート側壁と、ゲート電極及び第1のゲート側壁を挟む第2のゲート側壁と、チャネル領域を挟みシリコン基板表面に形成された第1の拡散層と、チャネル領域及び第1の拡散層を挟み、第１の拡散層より深く形成された第2の拡散層と、第1の拡散層と第2のゲート側壁の間にあり、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物を含む低抵抗化層と、を備えることを特徴とする。
本発明の半導体装置の製造方法は、シリコン基板上にTi、Zr、Hf若しくはTaの酸化物を含むゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極を挟むシリコン基板表面に第1の拡散層を形成する工程と、ゲート絶縁膜上にゲート電極をゲート長方向より挟む第１のゲート側壁を形成する工程と、ゲート電極及び第1のゲート側壁に被覆されないゲート絶縁膜の一部を窒素、ホウ素若しくは炭素を供給することにより低抵抗化層前駆層に変換する工程と、熱処理により、低抵抗化層前駆層をTi、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物とTi、Zr、Hf若しくはTaの酸化物の混合物を形成させ低抵抗化層に変換する工程と、ゲート電極及び第１のゲート側壁を挟む第２のゲート側壁を形成する工程と、ゲート電極、第１のゲート側壁及び第２のゲート側壁を挟むシリコン基板中に第2の拡散層を形成する工程と、を備えることを特徴とする。
本発明によれば、高い耐熱性を備え、現状用いる製造方法との整合性に優れ、かつ、エクステンション抵抗を低減した半導体装置を提供する。
また、本発明によれば、エクステンション抵抗を低減できる半導体装置の簡便な製造方法を提供する。
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
なお、各実施の形態においては、ゲート絶縁膜に酸化物を用いたMOSFETについて説明するが、ゲート絶縁膜は酸化物に限られず、窒化物、フッ化物等のその他の絶縁体を用いたMISFETについても、同様に各実施の形態を適用できる。
（第一の実施の形態）
第一の実施の形態に係わるMOSFETについて図１（ａ）を参照して説明する。
図１（ａ）は、第一の実施形態に係るMOSFETのゲート長方向の断面模式図である。
図１（ａ）に示すように、シリコン基板１中央表面に第１の拡散層２に挟まれたチャネル領域が形成され、第2の拡散層３は、チャネル領域及び第1の拡散層２を挟み、第1の拡散層２より深いシリコン基板１中に形成されている。コンタクト電極４は、チャネル領域及び第1の拡散層２を挟み、第2の拡散層３上のシリコン基板１表面に形成されている。ゲート絶縁膜６は、チャネル領域を被覆し第1の拡散層２を跨ぐように形成される。ゲート絶縁膜６上にゲート電極９と第1のゲート側壁７があり、ゲート電極９は、第１のゲート側壁７に挟まれ形成され、ゲート絶縁膜６を挟んだゲート電極９直下はチャネル領域である。第2のゲート側壁８は、ゲート電極９及び第1のゲート側壁７を挟むように形成されている。低抵抗化層５は、第1の拡散層２の上面と第2のゲート側壁８の下面の間にあり、ゲート絶縁膜６に隣接し形成されている。コンタクト電極４は第2の拡散層３上に形成されている。
低抵抗化層５は、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物を含むことを特徴とする。低抵抗下層５は、導電性であり、エクステンション抵抗を低抵抗化する。
表１に示すように、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物は、約3000℃（約3270K）以上の融点を有する。このため、低抵抗化層５の凝集、分解は、融点の約0.5倍以上の絶対温度、すなわち、約1360℃（約1630K）以上の温度で生じる。これより、本実施の形態の低抵抗化層５は、約1000℃の耐熱性を備えるため、約1000℃の熱処理を要する第2の拡散層３を形成する工程等により劣化しない。これは、現状用いる製造方法との整合性に優れることを示す。
Figure 2005235984
また、上述した中で、特に好ましいものとして、Ti、Zr若しくはHfの窒化物若しくはホウ化物、又は、Taの炭化物が挙げられる。
表１に示すように、Co、Pt、Ti、Zr、Hf及びTaのケイ化物に比して、これらの化合物は低い比抵抗を有する。このため、エクステンション抵抗をさらに低減できる。
ゲート絶縁膜６は、シリコン酸化膜、高誘電体絶縁膜（シリコン酸化膜に比して高誘電率である絶縁膜材料）、あるいはこれらの混合材料等が挙げられる。高誘電体絶縁膜としては、例えば、Ｈｆ，Ｚｒ、Ｌａ等による金属シリケート、金属アルミネート、あるいはこれらに窒素を供給した絶縁膜の他に、Si3N4, Al2O3, Ta2O5, TiO2, La2O5, CeO2, ZrO2, HfO2, SrTiO3, Pr2O3等が挙げられる。
ゲート電極９の材料は、ポリシリコン、SiGe等の半導体化合物、耐熱性金属、耐熱性金属化合物等を用いる。
第1のゲート側壁７の材料には、SiO2等の絶縁性材料を用いる。SiO2は、ゲート電極／ゲート絶縁膜積層構造の側面を電気的に安定化させる点が好ましい。
第2のゲート側壁８の材料には、SiN等の絶縁性材料を用いる。SiNは、後工程におけるゲート積層構造への不純物拡散抑制効果を有する点が好ましい。
コンタクト電極４の材料には、金属、金属のケイ化物等を用いる。
なお、図１（ａ）に示すように、Xは第１のゲート側壁７と第２のゲート側壁８を合わせたゲート長方向の幅であり、Yは低抵抗化層５のゲート長方向の幅を示す。各世代により好ましいY/Xの値は異なり、世代が進むにつれ、Y/Xは小となる。例えば、45ｎｍ世代においてY/Xは、0.25以上0.50以下であることが好ましい。Y/Xは、0.25以上であることにより、低抵抗化層５のゲート長方向の幅を確保でき、エクステンション抵抗低減の効果を充分に発揮できる。また、0.50以下であることにより、低抵抗化層５とゲート電極９間の電気的短絡を抑制できる。
また、第1のゲート側壁にSiO2を用い、ゲート絶縁膜６にSiONを用いた場合、X−Y（第1のゲート側壁７の横幅）は10ｎｍ以上であることにより、低抵抗化層５からの金属原子の拡散を抑制できる。
以下に、第一の実施の形態における変形例を２つ述べる。
変形例１及び変形例２は、第三の実施の形態に係わる製造方法を用いたMOSFETに係わる。
まず、変形例１について説明する。
第三の実施の形態に係わる製造方法では、Ti、Zr、Hf若しくはTaの酸化物からなるゲート絶縁膜６の一部を窒化物、ホウ化物若しくは炭化物に変換することにより、低抵抗化層５を形成する。これは、Ti、Zr、Hf及びTaの金属は、窒化物、ホウ化物若しくは炭化物では導電性を有し、酸化物では絶縁性を有することを利用したものである。
このため、低抵抗化層５の材料は、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物と酸化物の混合物である。また、ゲート絶縁膜６は、Ti、Zr、Hf若しくはTaの酸化物であり、低抵抗化層５とゲート絶縁膜６において、Ti、Zr、Hf若しくはTa夫々の原子のモル濃度は同一である。
なお、このモル濃度の同一性について、製造工程の熱処理工程、低抵抗化層５とゲート絶縁膜６の厚さ等の影響によるモル濃度の変化は、誤差範囲内とする。
特に、ゲート絶縁膜の性能及び製造方法簡略化の観点から、低抵抗化層５の材料は、Hfの窒化物とHfの酸化物の混合物、（例えば、HfNとHfOの混合物、以後HfN−HfO）を用い、ゲート絶縁膜６にHfの酸化物（例えば、HfO2）を用いることが好ましい。
ゲート絶縁膜６の材料は、Ti、Zr、Hf若しくはTaの酸化物、金属シリケート等を用いる。具体的には、Hfについて、HfO2、HfSiO、Zrについて、ZrO2、ZrSiO、Tiについて、TiO2、TiSiO、Taについて、TaO2、TaSiO、等が挙げられる。
なお、低抵抗化層５はゲート絶縁膜６の層厚より薄い。これは、上述した材料を用いた低抵抗化層５は、ゲート絶縁膜６に比して、高密度であり体積が減少するためである。
次に変形例２について説明する。
変形例２は、変形例１における低抵抗化層５とゲート絶縁膜６に、後述する第5の工程における反応を促進させる元素を含む。
これにより、低抵抗化層５の比抵抗はさらに低減し、エクステンション抵抗をさらに低減することができる。
例えば、低抵抗化層５の材料が窒化物である場合、Al又はBを添加する。
便宜上、低抵抗下層５はHfN−HfO−Alとし、ゲート絶縁膜６はHfO2−Alとする場合について説明する。添加する元素Alの窒化物化の生成自由エネルギーの絶対値は、低抵抗化層５に用いる金属Hfの同値に比して、小さい値を採る。これにより、後述するように、低抵抗下層５形成の際のHfNの生成を促進することが可能となる。
低抵抗化層５にAlを添加することにより、比抵抗の低減が著しい点で好ましい。Bの添加は、HfNの生成促進効果が大きい点で好ましい。これは、Bは、Alに比して、窒化物化の生成自由エネルギーの絶対値が小さいためである。
なお、添加する元素がAlのような金属である場合、添加量は、低抵抗化層に用いる金属に比して、1/3以下のモル濃度であることが好ましい。これにより、ゲート絶縁膜６の絶縁性を保つことができる。
（第二の実施の形態）
第二の実施の形態に係わるCMOSFETについて説明する。便宜上、図１（ｂ）を参照し、図１（ａ）と異なる部分について説明する。
図１（ｂ）は、第二の実施形態に係るCMOSFETのゲート長方向の断面模式図である。
図１（ｂ）に示すように、このCMOSFETは、図１（ａ）に示した異なる導電型の２つのMOSFETがシリコン基板１上に形成されてなる。図１（ｂ）には、記載していないが、両者のMOSFETのコンタクト電極４は、配線により接続される。これにより、両者のMOSFETは、同一の閾値電圧を備えて相補的に働くCMOSFETを構成する。
以下、低抵抗化層の材料について、ｐ型対応低抵抗化層５ａと第1のｐ型拡散層２ａ界面及びｎ型対応低抵抗化層５ｂと第1のｎ型拡散層２ｂ界面のショットキー障壁高さによる接触抵抗を低減する観点から、好ましい材料を挙げる。
ｐ型対応低抵抗化層５ａについては仕事関数が5.1〜5.4eVであるTiのホウ化物が好ましい。ｎ型対応低抵抗化層５ｂについては仕事関数が3.8〜4.3eVであるTi、Zr、Hf若しくはTaの炭化物、Zrの窒化物又はHf若しくはZrのホウ化物が好ましい。
さらに、製造方法簡略化の観点から、ｐ型対応低抵抗化層５ａとｎ型対応低抵抗化層５ｂは同一の材料が好ましい。この場合、第1のｐ型拡散層２ａと第1のｎ型拡散層２ｂの双方に対し、ショットキー障壁高さの小さい材料、すなわち、ミッドギャップに仕事関数を備えるTi及びHfの窒化物が好ましい。
（第三の実施の形態）
第三の実施の形態に係わるMOSFETの製造方法について説明する。便宜上、第一の実施の形態の変形例１に係わる第１乃至第３のMOSFETについて説明する。
第１乃至第３のMOSFETは、図１（ａ）に示す構造を備え、ゲート絶縁膜６は、Ti、Zr、Hf若しくはTaの酸化物である。第１のMOSFETは、低抵抗化層５にTi、Zr、Hf若しくはTaの窒化物と酸化物の混合物を備える。第２のMOSFETは、低抵抗化層５にTi、Zr、Hf若しくは
Taのホウ化物と酸化物の混合物を備える。第３のMOSFETは、低抵抗化層５にTi、Zr、Hf若しくはTaの炭化物と酸化物の混合物を備える。
第１のMOSFETの製造方法について、図２乃至図７を参照して説明する。第１のMOSFETは、低抵抗化層５にTi、Zr、Hf若しくはTaの窒化物と酸化物の混合物を用いる。
図２乃至図７は、夫々、第１のMOSFETの製造方法における第1乃至第6の工程を説明するための断面模式図である。
便宜上、低抵抗化層５はHfN−HfO、ゲート絶縁膜６はHfO2、ゲート電極はポリシリコン、第1のゲート側壁はSiO2、第2のゲート側壁はSiN、コンタクト電極は、金属のケイ化物を用いた場合について説明する。
図２に示すように、第1の工程では、シリコン基板１上にゲート絶縁膜６（HfO2）をCVD（Chemical Vapor Deposition）を用いて堆積する。なお、CVDの他に、スパッタリング、MBE（Molecular Beam Epitaxy）等の成膜方法を用いても良い。
図３に示すように、第2の工程では、CVD等を用いて堆積した後、エッチング等を用いて加工することによりゲート電極９を形成し、その後、シリコン基板１に対しイオン注入等を用いた不純物導入を行い、第1の拡散層２を形成した。
図４に示すように、第3の工程では、第1のゲート側壁７を形成後、露出しているゲート絶縁膜６のHfO2に対し、プラズマ窒化を用いて窒素の供給を行い、低抵抗化層前駆層１１を形成する。これにより、HfO2を構成する酸素のうちの一部が窒素に置換される。なお、プラズマ窒化とは励起状態の窒素を用いる窒素供給手法である。
窒素供給方法については、窒素の供給部位の制御が容易であるプラズマ窒化、ラジカル窒化等が好ましい。これは、ゲート絶縁膜６の露出部分にのみ窒素を供給したいためである。この制御に失敗すると、完成後のMOSFETにおいて、第1のゲート側壁７下のゲート絶縁膜６も導電性を有するため、ゲート電極９と第1の拡散層２との電気的短絡を引き起こす恐れがある。なお、他の窒素供給手法としては、NH3、NO、N2O等による熱窒化、あるいはＮイオン注入などが挙げられる。
なお、低抵抗化層５の構成物質としてHfN/HfO比1を所望する場合、窒素の供給量は、低抵抗化層前駆層１１のHf濃度以上であることが好ましい。なお、過剰の窒素は、第5の工程においてN2、NOx等の気体として膜外に散逸する。
図５に示すように、第4の工程では、後に第2のゲート側壁８（SiN）を形成する材料を、第3の工程の構造を被覆するように堆積させる。
図６に示すように、第5の工程では、約1000℃以上約1200℃以下の高温熱処理を行うことにより低抵抗化層５（HfN−HfO）を形成する。これは、高温熱処理により、窒素が供給されたHfO2中の窒素が反応し、HfN結晶が成長したためである。
図７に示すように、第6の工程では、エッチングを用いて第2のゲート側壁８を加工し、その後、イオン注入等を用いた不純物導入を行った後、約1000℃の熱処理を行い、第2の拡散層３を形成する。
最後に、金属膜を蒸着し、熱処理を行うことにより、金属のケイ化物からなるコンタクト電極４を第2の拡散層３上に形成する。
以上の工程を経て、第１のMOSFETを製造する。
第２のMOSFETの製造方法について図８乃至図９を参照して説明する。
第２のMOSFETの製造方法では、低抵抗化層５に、Ti、Zr、Hf若しくはTaのホウ化物と酸化物の混合物を用いる。
便宜上、第１のMOSFETの製造方法を参照し、それと異なる箇所、すなわち、第3の工程と第5の工程について説明する。
図８は、第２のMOSFETの製造方法における第3.1の工程を説明するための断面模式図である。図９は、第２のMOSFETの製造方法における第3.2の工程を説明するための断面模式図である。
図８に示すように、第２のMOSFETの製造方法における第3.1の工程は、第１のゲート側壁７を形成後、露出しているゲート絶縁膜６（HfO2）に対し、還元処理を行い、酸素欠乏ゲート絶縁膜１２を形成する。還元処理は、例えば、約800℃、約10分の水素熱処理を行う。
次に、図９に示すように、第3.2の工程は、成膜方法を用いてＢＳＧ（ボロンシリケートガラス）１３を試料全面に堆積し、高温短時間熱処理を行う。この工程において、ＢＳＧ１３中のボロン原子は酸素欠乏ゲート絶縁膜１２に拡散し、酸素欠乏ゲート絶縁膜１２は低抵抗化層前駆層１１に変換する。高温短時間熱処理は、例えば、約900℃、約30秒で行われる。第２のMOSFETの製造方法では、ボロンのゲート絶縁膜への供給方法として、ＢＳＧ１３からの固相拡散を用いているので、高濃度かつ均一なボロン分布を実現する。
次に、第3.3の工程では、ＢＳＧ１３を希フッ酸水溶液で剥離することにより、図４に示す低抵抗化層前駆層１１（ボロンが高濃度に供給された酸素欠乏ゲート絶縁膜）を有する構造を形成する。
第5の工程では、高温熱処理を行うことにより、低抵抗化層５（HfB−HfO）を形成する。このとき、ゲート絶縁膜６中において、酸素と結合していないHfがボロンと結合する。
第３のMOSFETの製造方法について説明する。
第３のMOSFETの製造方法では、低抵抗化層５に、Ti、Zr、Hf若しくはTaの炭化物と酸化物の混合物を用いる。
便宜上、第２のMOSFETの製造方法を参照し、異なる箇所、すなわち、第3.2の工程と第3.3の工程と第5の工程について説明する。
第3.2の工程では、低加速イオン注入法等を用いて、炭素を供給し、図４に示す低抵抗化層前駆層１１（炭素が高濃度に供給された酸素欠乏ゲート絶縁膜）を有する構造を形成する。例えば、低加速イオン注入法による炭素の供給方法としては、加速エネルギー１keV、注入量1E16/cm2の炭素イオン注入を行う。
第３のMOSFETの製造方法において、第２のMOSFETの製造方法における第3.3の工程に相当する工程はない。
第5の工程では、高温熱処理を行うことにより、低抵抗化層５（HfC−HfO）を形成する。このとき、ゲート絶縁膜中において、酸素と結合していないHfが炭素と結合する。
以下に、第三の実施の形態における変形例を述べる。
この変形例は、第一の実施の形態の変形例２のMOSFETの製造方法について、第三の実施の形態と異なる部分について説明する。
便宜上、第１のMOSFETの製造方法を例に、低抵抗下層５はHfN−HfO−Alとし、ゲート絶縁膜６はHfO2−Alである場合について説明する。
第1の工程において、ゲート絶縁膜６はHfアルミネート（HfO2−Al）を用いる。低抵抗下層前駆層１１を形成する第3の工程において、窒化により、Al−Nと一部窒化したHfO2が形成する。低抵抗下層５を形成する第5の工程において、Al−Nは、一部窒化したHfO2に窒素を供給しHfN−HfOの形成反応を促進させ、自身はAl純金属を形成する。これは、AlがHfに比して、小さい窒化物化の生成自由エネルギーの絶対値を有する為である。
なお、低抵抗下層５はHfN−HfO−Bとし、ゲート絶縁膜６はHfO2である場合については、第3の工程において、Bをイオン注入等により添加する。
本変形例は、ある特定の元素により、低抵抗下層５の生成を促進させるという点で好ましい。
以上、説明したように、第三の実施の形態に係わるMOSFETの製造方法は、現状のMOSFETの製造方法との整合性に優れている。
本発明の実施例及び比較例について説明する。
実施例として、上述した第１のMOSFETの製造方法を用いて45ｎｍ世代に相当するMOSFETを製造した。比較例については、低抵抗化層に係わる工程以外を実施例と同様に製造した。
低抵抗化層５は、HfN−HfOを用い、層厚5nm、比抵抗2×10-5Ωcmとした。ゲート絶縁膜６は、HfO2を用い、膜厚5nmとした。第1の拡散層２は、層厚を25nm、比抵抗を10-4Ωcmとした。第2の拡散層３は、層厚を100nm、比抵抗を、10-4Ωcmとした。Y/X、すなわち、（低抵抗化層の層幅）／（第１のゲート側壁と第２のゲート側壁を足した横幅）は、実施例について0.50とし、比較例について0（Y＝0）とした。
これらの構造について、抵抗値を計算したところ、比較例について、抵抗値40Ωであり、実施例について、抵抗値30Ωであった。これより、設計上、寄生抵抗を25％低減することができることがわかった。この寄生抵抗の低減は、MOSFETの駆動電流の増加として確認できた。
このMOSFETのゲート絶縁膜６（HfO2）、低抵抗化層５（HfN−HfO）、低抵抗下層前駆層１１（窒化HfO2）に係わるデータについて図１０乃至図１２を参照して説明する。
図１０は、第3の工程におけるプラズマ窒化を施す前後のゲート絶縁膜６（HfO2）と低抵抗化層前駆層１１（窒化HfO2）のHfの元素結合状態を示すXPS（X Ray photoelectron emission spectroscopy）−Hf 4fスペクトルを示す図である。ゲート絶縁膜６（HfO2）に
ついては、Hf-Oのみのピークが観測される。低抵抗化層前駆層１１（窒化HfO2）については、Hf-Oに加え、Hf-Nのピークが観測される。
図１０から、プラズマ窒化を施すことにより、HfO2の一部の酸素が窒素に置換されていることが解る。
図１１に示すのは、第5の工程の高温熱処理後の低抵抗化層５（HfN−HfO）に対応する膜のXRD（X Ray Diffractometory）測定結果である。なお、図１１の測定結果は、MOSFETの低抵抗化層５ではなく、これに対応する処理を施した物理観測用の連続膜を用いたものである。図１１より、HfN−HfO膜の結晶性が解る。図１１には、立方晶HfNに対応する３つのピークとSiのピークが観測され、HfO2に対応するピークは観測されなかった。
また、第５の工程後、断面を露出させ、低抵抗化層５（HfN−HfO）に対し、加速された電子ビームを用いて局所的な電子線回折実験を行ったところ、立方晶HfNに対応するピークが観測された。なお、MOSFET完成後においても、同様の手法を用いて、立方晶HfNの生成確認は可能である。
これらから、窒化HfO2に熱処理を施すことにより、HfO2は窒素と反応し、HfN−HfOに変換したことが確認できた。
図１２に示すのは、第3の工程のプラズマ窒化を施した後の低抵抗化層前駆層１１（窒化HfO2）及び第５の工程の高温熱処理後の低抵抗化層５（HfN−HfO）のR−EELS（Reflection−Electron Energy Loss Spectroscopy）のスペクトルである。低抵抗化層前駆層１１（窒化HfO2）は明確な禁制帯が存在し絶縁性を示すのに対し、低抵抗化層５（HfN−HfO）は禁制帯が消失し、導電性の性質を示すことが解る。
図１２から、高温熱処理を施すことにより、絶縁性を示す窒化HfO2は、導電性を示すHfN−HfOに変換したことが確認できた。
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
図１（ａ）は、本発明の第一の実施の形態に係わるMOSFETを示す断面模式図であり、図１（ｂ）は、本発明の第一の実施の形態に係わるCMOSFETを示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第1の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第2の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第3の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第4の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第5の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第6の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第２の製造方法の第3.1の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第２の製造方法の第3.2の工程を示す断面模式図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第3の工程前後の低抵抗化層前駆層１１のHfO2のXPS−Hf 4fスペクトルを示す図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法の第5の工程の低抵抗化層５に対応するHfN−HfO膜のXRD測定結果を示す図。 本発明の第三の実施の形態に係わるMOSFETの第１の製造方法において、第3の工程後のHfO2及び第5の工程後の低抵抗化層５のHfN−HfOのR−EELSのスペクトルを示す図。
符号の説明
１ シリコン基板
１a n型シリコン基板
１b p型シリコン基板
２ 第1の拡散層
２a 第1のｐ型拡散層
２b 第1のｎ型拡散層
３ 第2の拡散層
３a 第2のｐ型拡散層
３b 第2のｎ型拡散層
４ コンタクト電極
５ 低抵抗化層
５a p型対応低抵抗化層
５b n型対応低抵抗化層
６ ゲート絶縁膜
７ 第1のゲート側壁
８ 第2のゲート側壁
９ ゲート電極
１０ 素子分離
１１ 低抵抗下層前駆層
１２ 酸素欠乏ゲート絶縁膜
１３ ＢＳＧ（ボロンシリケートガラス）

Claims (8)

  1. シリコン基板と、
    前記シリコン基板表面のチャネル領域と、
    前記チャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極をゲート長方向より挟み、前記ゲート絶縁膜上に形成された第1のゲート側壁と、
    前記ゲート電極及び前記第1のゲート側壁を挟む第2のゲート側壁と、
    前記チャネル領域を挟み前記シリコン基板表面に形成された第1の拡散層と、
    前記チャネル領域及び前記第1の拡散層を挟み、前記第１の拡散層より深く形成された第2の拡散層と、
    前記第1の拡散層と前記第2のゲート側壁の間にあり、Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物を含む低抵抗化層と、を備えることを特徴とする半導体装置。
  2. 前記低抵抗化層は、Ti、Zr若しくはHfの窒化物若しくはホウ化物、又は、Taの炭化物を含むことを特徴とする請求項１記載の半導体装置。
  3. 前記低抵抗化層は、Hfの窒化物を含むことを特徴とする請求項２記載の半導体装置。
  4. 前記低抵抗化層は、前記Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物と酸化物の混合物からなり、前記ゲート絶縁膜は、前記Ti、Zr、Hf若しくはTaの酸化物からなり、前記低抵抗化層と前記ゲート絶縁膜において、前記Ti、Zr、Hf若しくはTa夫々の原子のモル濃度は同一であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記低抵抗化層は、前記Ti、Zr、Hf若しくはTaの原子の1/3以下のモル濃度のAl原子を含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. シリコン基板と、
    前記シリコン基板表面のｎ型チャネル領域と、
    前記ｎ型チャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極をゲート長方向より挟み、前記ゲート絶縁膜上に形成された第1のゲート側壁と、
    前記ゲート電極及び前記第1のゲート側壁を挟む第2のゲート側壁と、
    前記ｎ型チャネル領域を挟み前記シリコン基板表面に形成された第1のｐ型拡散層と、
    前記ｎ型チャネル領域及び前記第1のｐ型拡散層を挟み、前記第1のｐ型拡散層より深く形成された第2のｐ型拡散層と、
    前記第1のｐ型拡散層と前記第2のゲート側壁の間にあり、Tiのホウ化物を含むp型対応低抵抗化層と、を備えるｐ型半導体電界効果型トランジスタ、及び、
    前記シリコン基板表面のｐ型チャネル領域と、
    前記ｐ型チャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極をゲート長方向に挟み、前記ゲート絶縁膜上に形成された第1のゲート側壁と、
    前記ゲート電極及び前記第1のゲート側壁を挟む第2のゲート側壁と、
    前記ｐ型チャネル領域を挟み前記シリコン基板表面に形成された第1のｎ型拡散層と、
    前記ｐ型チャネル領域及び前記第1のｎ型拡散層を挟み、前記第1のｎ型拡散層より深く形成された第2のｎ型拡散層と、
    前記第1のｎ型拡散層と前記第2のゲート側壁の間にあり、Ti、Zr、Hf若しくはTaの炭化物、Zrの窒化物又はHf若しくはZrのホウ化物を含むn型対応低抵抗化層と、を備えるｎ型半導体電界効果型トランジスタ、を有することを特徴とする相補型の半導体装置。
  7. シリコン基板上にTi、Zr、Hf若しくはTaの酸化物を含むゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極を挟む前記シリコン基板表面に第1の拡散層を形成する工程と、
    前記ゲート絶縁膜上に前記ゲート電極をゲート長方向より挟む第１のゲート側壁を形成する工程と、
    前記ゲート電極及び前記第1のゲート側壁に被覆されない前記ゲート絶縁膜の一部を窒素、ホウ素若しくは炭素を供給することにより低抵抗化層前駆層に変換する工程と、
    熱処理により、前記低抵抗化層前駆層を前記Ti、Zr、Hf若しくはTaの窒化物、ホウ化物若しくは炭化物と前記Ti、Zr、Hf若しくはTaの酸化物の混合物を形成させ低抵抗化層に変換する工程と、
    前記ゲート電極及び前記第１のゲート側壁を挟む第２のゲート側壁を形成する工程と、
    前記ゲート電極、前記第１のゲート側壁及び前記第２のゲート側壁を挟む前記シリコン基板中に第2の拡散層を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  8. 前記ゲート絶縁膜の一部を低抵抗化層前駆層に変換する工程は、励起状態の窒素を前記ゲート絶縁膜に供給する工程であることを特徴とする請求項７記載の半導体装置の製造方法。
JP2004042560A 2004-02-19 2004-02-19 半導体装置及びその製造方法 Expired - Fee Related JP3901696B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004042560A JP3901696B2 (ja) 2004-02-19 2004-02-19 半導体装置及びその製造方法
US11/052,036 US7205618B2 (en) 2004-02-19 2005-02-08 Semiconductor device and method for manufacturing the same
US11/736,261 US7435655B2 (en) 2004-02-19 2007-04-17 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004042560A JP3901696B2 (ja) 2004-02-19 2004-02-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005235984A true JP2005235984A (ja) 2005-09-02
JP3901696B2 JP3901696B2 (ja) 2007-04-04

Family

ID=34857976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004042560A Expired - Fee Related JP3901696B2 (ja) 2004-02-19 2004-02-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7205618B2 (ja)
JP (1) JP3901696B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD3511C2 (ro) * 2005-10-28 2008-09-30 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Procedeu de obţinere a diborurii de magneziu
MD3512C2 (ro) * 2005-10-28 2008-09-30 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Dispozitiv pentru obţinerea diborurii de magneziu

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297991A (ja) 1998-04-06 1999-10-29 Seiko Epson Corp 半導体装置
US6110784A (en) * 1998-07-28 2000-08-29 Advanced Micro Devices, Inc. Method of integration of nitrogen bearing high K film
US6531368B1 (en) * 2001-04-03 2003-03-11 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a metal oxide high-k gate insulator by localized laser irradiation and a device thereby formed
JP2003257968A (ja) * 2002-03-07 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
JP2005005603A (ja) * 2003-06-13 2005-01-06 Toshiba Corp 半導体装置及びその製造方法
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer

Also Published As

Publication number Publication date
JP3901696B2 (ja) 2007-04-04
US7435655B2 (en) 2008-10-14
US20070190704A1 (en) 2007-08-16
US7205618B2 (en) 2007-04-17
US20050184346A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP5241237B2 (ja) ｐＭＯＳ半導体構造
JP4860183B2 (ja) 半導体装置およびその製造方法
JP5336814B2 (ja) 半導体装置およびその製造方法
JP2008147393A (ja) 半導体装置及びその製造方法
JP4939960B2 (ja) 半導体装置およびその製造方法
JP2004247736A (ja) 高温度における高ｋゲート誘電体用の界面層成長
JP2006344836A (ja) 半導体装置及びその製造方法
CN101840863A (zh) 半导体装置及半导体装置的制造方法
JP2007005721A (ja) 半導体装置およびその製造方法
US8207584B2 (en) Semiconductor device and manufacturing method of the same
JP4120938B2 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
JP2008205012A (ja) 半導体装置およびその製造方法
JP2007149755A (ja) 半導体装置及びその製造方法
JP4398939B2 (ja) 半導体装置
WO2011077536A1 (ja) 半導体装置およびその製造方法
JP2009267180A (ja) 半導体装置
US9786762B2 (en) Gate electrode of a semiconductor device, and method for producing same
JP2008258487A (ja) 半導体装置の製造装置
JP2007134650A (ja) 半導体装置及びその製造方法
JP2008243994A (ja) 半導体装置及びその製造方法
JP3901696B2 (ja) 半導体装置及びその製造方法
JP2011071202A (ja) 半導体装置の製造方法
JP2008244331A (ja) 半導体装置およびその製造方法
US11652152B2 (en) Capping structures in semiconductor devices
JP2006278873A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees