JP2005223399A

JP2005223399A - 半導体集積回路

Info

Publication number: JP2005223399A
Application number: JP2004026603A
Authority: JP
Inventors: Ikuo Fukami; 郁夫深海
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-02-03
Filing date: 2004-02-03
Publication date: 2005-08-18
Anticipated expiration: 2024-02-03
Also published as: DE102004061326B4; US20050168264A1; JP4401183B2; DE102004061326A1; US7129759B2

Abstract

【課題】
チップ面積の増大を抑止し、さらに、コスト低減及び実装面積の増大を抑止できる半導体集積回路を提供すること。
【解決手段】
本発明にかかるパワーＩＣ１は、Ｌ負荷３に流れる電流を制御する出力トランジスタＭ０と、過電圧をクランプするダイナミッククランプ回路３１と、ダイナミッククランプ回路３１の動作を制御するクランプ制御回路３２とを備え、クランプ制御回路３２は、Ｌ負荷３による逆起電圧を検出した場合には、通常時に非動作状態に制御されたダイナミッククランプ回路３１を動作状態とするものである。
【選択図】図３

Description

本発明は、半導体集積回路に関し、特に出力ＭＯＳトランジスタの過電圧保護回路を有する半導体集積回路に関する。

自動車や家電製品において、電圧や電流を制御するためにパワーＩＣ（Integrated Circuit）（パワー半導体とも呼ばれる）が利用されており、近年、このパワーＩＣの小型化が望まれている。

例えば、自動車には、燃料制御やトランスミッション制御用に、電気信号を機械動作へ変換するアクチュエータが設けられ、このアクチュエータに流れる電流のオン／オフを制御するためにパワーＩＣが用いられている。

一般的な自動車電装システムの例として、図９に示す構成が知られている（例えば、非特許文献１参照）。この自動車電装システムは、パワーＩＣ９１、アクチュエータ９２、イグニッションスイッチ９３、バッテリ９４、オルタネータ９６、フィールドコイル９７及びレギュレータ９８を備えている。オルタネータ９６は、バッテリ端子９５を介してバッテリ９４と接続されている。例えば、ユーザがイグニッションスイッチ９３をオンすると、バッテリ９４、フィールドコイル９７及びパワーＩＣ９１が接続され、バッテリ９４からパワーＩＣ９１へ電源電圧が供給されたり、オルタネータ９６が発電を開始したりする。

パワーＩＣ９１は、図示しないマイコン（マイクロコンピュータ）によりオン／オフされ、アクチュエータ９２に流れる電流を制御する。また、アクチュエータ９２は、図に示すように、インダクタンス成分と抵抗成分の等価回路で表現され、インダクタンス成分を持っていることから、Ｌ負荷と呼ばれる。Ｌ負荷は、例えば、エンジンバルブのソレノイド等によるものである。

図１０に、従来のパワーＩＣ９１の回路図の例を示す。このパワーＩＣ９１は、電流制御するスイッチにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor。以下、ＭＯＳあるいはＭＯＳトランジスタともいう）を用いたソースフォロワの構成をとっており、また、出力ＭＯＳトランジスタが負荷（ここではアクチュエータ９２）よりもバッテリ側に接続されるため、ハイサイドスイッチとして知られている。

パワーＩＣ９１では、出力ＭＯＳトランジスタＭ１０のドレインにＶｂｂ端子（電源端子）を介して電源が供給され、ゲートに抵抗Ｒ１０を介してチャージポンプ回路１０２により昇圧された電圧が供給され、ソースにＯＵＴ端子（出力端子）を介してアクチュエータ９２が接続される。また、チャージポンプ回路１０２と抵抗Ｒ１０の間に、ゲート放電用ＭＯＳトランジスタＮ１０のドレインが接続され、ゲート放電用ＭＯＳトランジスタＮ１０のゲートに、制御信号Ｓ１２が入力され、ソースはＯＵＴ端子と接続される。

また、マイコンにより入力される制御信号Ｓ１１により、チャージポンプ回路１０２の出力がオン／オフされ、制御信号Ｓ１２により、ゲート放電用ＭＯＳトランジスタＮ１０がオン／オフされる。

一般にＭＯＳトランジスタには、構造上の違いにより、電流が基板面に対し平行な方向に流れる横型素子と、垂直な方向に流れる縦型素子とがある。縦型素子は、主電極の一方が半導体素子の底面側にあり、横型素子に比べて単位面積当たりの通電能力に優れるため、主に高電力を取り扱う素子として利用されている。ここでは、出力ＭＯＳトランジスタＭ１０に縦型ＭＯＳトランジスタ、ゲート放電用ＭＯＳトランジスタＮ１０に横型ＭＯＳトランジスタが用いられる。

図１１に、従来のパワーＩＣ９１のタイミングチャートの例を示す。このタイミングチャートは、出力ＭＯＳトランジスタＭ１０をオフからオンし、さらにオンからオフしたときの各信号を示している。尚、ＭＯＳトランジスタがオンから完全にオフとなるまでの過渡期をターンオフという。以下、単にオフ、オンあるいはターンオフという場合は、出力ＭＯＳトランジスタのオフ、オンあるいはターンオフを指している。

出力ＭＯＳトランジスタＭ１０をオンする場合、制御信号Ｓ１１をハイレベル、制御信号Ｓ１２をローレベルとすることにより、チャージポンプ回路１０２の昇圧電圧が抵抗Ｒ１０を介して出力ＭＯＳトランジスタＭ１０のゲートに供給される。そして、出力ＭＯＳトランジスタＭ１０のゲート−ソース間の電圧であるゲート電圧ＶＧＳが増加し、出力ＭＯＳトランジスタＭ１０がオンとなる。よって、アクチュエータ９２へ出力電流ＩＯＵＴが流れ、出力電圧ＶＯＵＴが印加される。

出力ＭＯＳトランジスタＭ１０をオフする場合、制御信号Ｓ１１をローレベル、制御信号Ｓ１２をハイレベルとすることにより、ゲート放電用ＭＯＳトランジスタＮ１０がオンとなり、出力ＭＯＳトランジスタＭ１０のゲート電荷が抵抗Ｒ１０を介してＯＵＴ端子へと流れる。そして、ゲート電圧ＶＧＳが減少し、出力ＭＯＳトランジスタＭ１０がオフとなる。よって、出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴの出力が停止する。

出力電圧ＶＯＵＴの波形に示すように、ターンオフ時、逆起電圧（負電圧）Ｖｉｎｖが発生する。これは、オンした時に、アクチュエータ９２へ電流を流すと、Ｌ負荷のインダクタンス成分に１／２・Ｌ・Ｉ２のエネルギーが蓄積され、オフした時に、このエネルギーが放出されるためである。逆起電圧Ｖｉｎｖは、理想的には無限大の電圧であり、出力ＭＯＳトランジスタＭ１０の出力耐圧まで電圧が印加される。このため、出力ＭＯＳトランジスタＭ１０の特性劣化や破壊される可能性がある。

そこで、逆起電圧Ｖｉｎｖが出力ＭＯＳトランジスタＭ１０の出力耐圧を超えないようにするために、パワーＩＣ９１では、出力ＭＯＳトランジスタＭ１０のドレイン−ソース間にダイナミッククランプ回路１０１を設けている。ダイナミッククランプ回路１０１は、耐圧用ダイオードＤ１０１と逆流防止用ダイオードＤ１０２を有している。耐圧用ダイオードＤ１０１は、ツェナーダイオードである。

ターンオフ時、ゲート電圧ＶＧＳの減少に伴い、出力電圧ＶＯＵＴも下がり逆起電圧Ｖｉｎｖが発生する。そして、出力電圧ＶＯＵＴが耐圧用ダイオードＤ１０１のブレークダウン耐圧まで下がると、逆起電圧Ｖｉｎｖがブレークダウン耐圧でクランプされ、出力ＭＯＳトランジスタＭ１０の出力耐圧まで電圧が加わるのを防止する。

一方、パワーＩＣ９１において、ダンプサージと呼ばれる過電圧（サージ）が発生することがある。ダンプサージは、バッテリ端子９５がオルタネータの発電中に外れた場合に、パワーＩＣのＶｂｂ端子に正極の電圧として発生する。

図１２は、ダンプサージ発生時のタイミングチャートを示している。Ｖｂｂ端子の電位は、通常、バッテリ９４の電圧１２Ｖであるが、ダンプサージにより、０．２〜０．４秒の間、６０Ｖ程度まで上昇する。また、ダンプサージ発生時には、Ｖｂｂの電圧が耐圧用ダイオードＤ１０１のブレークダウン耐圧を超えてしまうため、クランプ機能が働く。このため、一時的に、ゲート電圧ＶＧＳが増加し、出力ＭＯＳトランジスタＭ１０がオンとなり、出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴが出力される。

このダンプサージに耐えうるため、耐圧用ダイオードＤ１０１のブレークダウン耐圧は、ダンプサージの６０Ｖ以上のものを使用する必要がある。これは、出力ＭＯＳトランジスタＭ１０がオフの時にダンプサージが発生した場合、ダイナミッククランプ回路１０１によりクランプ機能が働いてしまうと出力ＭＯＳトランジスタＭ１０が熱により破壊されてしまうからである。さらに、出力ＭＯＳトランジスタＭ１０の出力耐圧は耐圧用ダイオードＤ１０１のブレークダウン耐圧以上のものを使用する必要がある。

例えば、耐圧用ダイオードＤ１０１のブレークダウン耐圧を、ダンプサージの６０Ｖに対して１０Ｖの余裕をとり７０Ｖとすると、出力ＭＯＳトランジスタＭ１０の出力耐圧は、この７０Ｖに対して素子のばらつきを考慮し２０Ｖの余裕をとり９０Ｖとする必要がある。

出力ＭＯＳトランジスタＭ１０の出力耐圧とチップ面積は比例の関係にあるため、ダイナミッククランプ回路１０１を設けていないパワーＩＣに比べて、チップ面積が大きくなってしまう。チップ面積が大きくなることで、コスト高および実装面積が増大するという問題がある。

尚、ダイナミッククランプ回路を有するローサイドスイッチが知られている（特許文献１参照）。
冨永保他著、「最新カーエレクトロニクスと車載電子部品・機器の信頼性対策」、第１版、株式会社技術情報協会、１９８９年７月３１日、ｐ．３１（図２）特開平１１−３２４２９号公報

このように、従来のパワーＩＣ等の半導体集積回路では、ダイナミッククランプ回路を設けるとチップ面積が増大し、さらに、コスト高及び実装面積が増大するという問題点があった。

本発明は、このような問題点を解決するためになされたもので、ダイナミッククランプ回路を設けても、チップ面積の増大を抑止し、さらに、コスト低減及び実装面積の増大を抑止できる半導体集積回路を提供することを目的とする。

本発明にかかる半導体集積回路は、電源と誘導性負荷との間に接続される半導体集積回路であって、前記誘導性負荷に流れる電流を制御する出力トランジスタと、前記出力トランジスタに印加される過電圧をクランプするクランプ回路と、前記クランプ回路の動作を制御するクランプ制御回路とを備え、前記クランプ制御回路は、前記誘導性負荷による逆起電圧を検出した場合には、通常時に非動作状態に制御された前記クランプ回路を動作状態とするものである。これにより、ダンプサージについては出力ＭＯＳトランジスタの耐圧のみ考慮すればよいため、チップ面積を小さくすることができる。

上述の半導体集積回路において、前記クランプ制御回路は、前記出力トランジスタのゲート電圧を参照し、当該ゲート電圧の変化に基づいて、前記クランプ回路の動作を制御してもよい。これにより、精度よくクランプ回路を制御することができる。

上述の半導体集積回路において、前記クランプ制御回路は、前記出力トランジスタのゲートと前記誘導性負荷が接続される出力端子との電位差によりゲート電圧を参照してもよい。これにより、ＧＮＤ（グランド）端子を設けなくても、動作することができる。

上述の半導体集積回路において、前記クランプ制御回路は、前記参照するゲート電圧が変化ありの場合には、前記クランプ回路を動作状態し、前記参照するゲート電圧が変化なしの場合には、前記クランプ回路を非動作状態としてもよい。これにより、効率よくクランプ回路を制御することができる。

上述の半導体集積回路において、前記クランプ制御回路は、前記出力トランジスタのゲート電圧の変化を検出するゲート検出用トランジスタと、前記ゲート検出用トランジスタの状態に基づいて前記クランプ回路を導通あるいは非導通とするクランプスイッチ用トランジスタとを有していてもよい。これにより、より効率よくクランプ回路を制御することができる。

上述の半導体集積回路において、前記出力トランジスタは、Ｎチャネル型ＭＯＳトランジスタであってもよい。これにより、チップ面積をより小さくすることができる。

本発明にかかる、半導体集積回路は、ドレインが電源に接続され、ソースが誘導性負荷に接続された出力トランジスタと、前記電源と前記出力トランジスタのゲートとの間に、直列に接続された第１のトランジスタ及びダイナミッククランプ回路と、前記電源と前記誘導性負荷との間に接続され、前記出力トランジスタのゲート電圧の変化に基づいて、前記第１のトランジスタをオン・オフする第２のトランジスタとを備えるものである。これにより、ダンプサージについては出力ＭＯＳトランジスタの耐圧のみ考慮すればよいため、チップ面積を小さくすることができる。

本発明によれば、ダイナミッククランプ回路を設けても、ダイナミッククランプ回路を設けても、チップ面積の増大を抑止し、さらに、コスト低減及び実装面積の増大を抑止できる半導体集積回路を提供することができる。

発明の実施の形態１．
まず、図１を用いて、本発明の実施の形態１にかかるパワーＩＣを有するシステムの構成について説明する。このシステムは、Ｌ負荷に流れる電流を制御するシステムであり、図に示すように、パワーＩＣ１、マイコン２及びＬ負荷３を備えている。パワーＩＣ１とマイコン２は、例えば、それぞれワンチップの半導体集積回路であるが、任意の数のチップとしてもよい。

マイコン２は、パワーＩＣと接続されており、パワーＩＣ１との間で信号を入出力する。マイコン２は、Ｌ負荷３の電流制御するための制御信号をパワーＩＣ１へ出力し、パワーＩＣ１等の状態を示す診断信号をパワーＩＣ１から入力される。マイコン２は、例えば、５Ｖ系で駆動するマイコンであり、パワーＩＣ１と入出力する信号も５Ｖ系の信号である。

パワーＩＣ１は、マイコン２及びＬ負荷３と接続されている。パワーＩＣ１は、マイコン２から入力される制御信号に応じてＬ負荷３へ流れる電流を制御する。また、パワーＩＣ１は、パワーＩＣ１及びＬ負荷３の状態を診断し、診断信号をマイコン２へ出力する。パワーＩＣ１は、例えば、１２Ｖ系で駆動する。

Ｌ負荷３は、一端がパワーＩＣ１と接続され、他端が接地される。Ｌ負荷３は、アクチュエータ等であり、パワーＩＣ１から電流を供給され、この電流を機械動作へ変換する。また、Ｌ負荷３は、図に示すように、インダクタンス成分と抵抗成分の等価回路で表される。

尚、このシステムは、例えば、自動車や家電製品、ロボット等で利用することができ、特に、ターンオフ時に逆起電圧が発生し、ターンオフ時以外にダンプサージ等の過電圧が発生する構成であることが好ましい。

次に、図２を用いて、本実施形態にかかるパワーＩＣの構成について説明する。このパワーＩＣ１は、ハイサイドスイッチであり、図に示すように、出力ＭＯＳトランジスタＭ０、逆起電圧保護回路１１、チャージポンプ回路１２、電流制限回路１３、電流検出回路１４、過熱検出回路１５、ラッチ回路１６及び自己診断回路１７を備えている。尚、出力ＭＯＳトランジスタＭ０以外の回路を制御回路という。また、パワーＩＣ１は、この例に限らず、その他の構成としてもよく、特に、図３に後述する回路以外の部分については、任意の構成でよい。

ＩＮ端子（入力端子）を介してマイコン２から制御信号が入力され、ＤＩＡＧ端子（診断端子）を介して診断信号をマイコン２へ出力する。また、Ｖｂｂ端子（電源端子）を介してバッテリ等から電源電圧が供給され、ＯＵＴ端子（出力端子）を介してＬ負荷３へ電流を出力する。尚、図にはＧＮＤ（グランド）端子が設けられているが、本実施形態は、後述するようにＧＮＤ間の電位差ではなく、出力ＭＯＳトランジスタＭ０のゲート−ソース間の電位差をモニタし動作することを特徴とするため、ＧＮＤ端子を設けなくてもよい。

出力ＭＯＳトランジスタＭ０は、Ｌ負荷３への電流を制御するスイッチであり、高電力の動作が可能な縦型ＭＯＳトランジスタである。出力ＭＯＳトランジスタＭ０は、Ｎチャネル型でもＰチャネル型でもよい。ハイサイドスイッチの場合、Ｐチャネル型の方が回路を単純化できるが、同じ性能であればＮチャネル型の方がチップサイズを半分にできるため、Ｎチャネル型であることが好ましい。ハイサイドスイッチにＮチャネル型ＭＯＳトランジスタを用いると、ソースフォロワの構成となり、ソース電位がゲート電位に追随する特性を示す。

また、Ｌ負荷３へ電流を流す際、出力ＭＯＳトランジスタＭ０での電力消費を抑えるため、出力ＭＯＳトランジスタＭ０を適切な抵抗成分（オン抵抗）とする必要がある。本来のＭＯＳトランジスタのオン抵抗を利用するためには、ゲート−ソース間の電位差を十分高く（例えば１０Ｖ）設定しなければならない。このため、チャージポンプ回路１２により昇圧された電位をゲートに供給する。

逆起電圧保護回路１１は、ターンオフ時に発生する逆起電圧から出力ＭＯＳトランジスタＭ０を保護する回路である。逆起電圧保護回路１１は、後述するダイナミッククランプ回路３１とクランプ制御回路３２を有しており、ターンオフ時のみクランプ動作する。

チャージポンプ回路１２は、供給された電源から、その電源電圧以上の電圧を出力する回路である。チャージポンプ回路１２は、マイコン２から入力される制御信号に応じて昇圧した電圧を出力する。上述の通り、本来のＭＯＳトランジスタのオン抵抗を利用するために、例えば、バッテリの電圧が１２Ｖの場合、１０Ｖ昇圧した２２Ｖを出力ＭＯＳトランジスタＭ０のゲートへ供給する。チャージポンプ回路１２は、例えば、コンデンサ、ダイオード及び発振器により構成されている。

電流制限回路１３は、Ｌ負荷３がＧＮＤへショートした場合に、Ｌ負荷３へ流れる電流を制限する回路である。電流検出回路１４は、所定以上の電流がＬ負荷３へ流れた場合、これを検出し、自己診断回路１７へ出力する。過熱検出回路１５は、パワーＩＣ１の温度が所定以上の温度になった場合、これを検出し、ラッチ回路１６を介して、自己診断回路１７へ出力する。ラッチ回路１６は、過熱検出回路１５等から入力された信号をラッチし、自己診断回路１７等へ出力する。自己診断回路１７は、電流検出回路１４や過熱検出回路１５等から入力された信号に基づき、Ｌ負荷３及びパワーＩＣ１の状態を診断し、マイコン２へ診断信号を出力する。

次に、図３の回路図を用いて、本実施形態にかかるパワーＩＣの回路構成について説明する。図３は、図２で示したパワーＩＣ１の出力ＭＯＳトランジスタＭ０、逆起電圧保護回路１１及びチャージポンプ回路１２付近の回路を示している。

このパワーＩＣ１は、図に示すように、出力ＭＯＳトランジスタＭ０、ダイナミッククランプ回路３１、クランプ制御回路３２、チャージポンプ回路１２、抵抗Ｒ３、ゲート放電用ＭＯＳトランジスタＮ１を備えている。ダイナミッククランプ回路３１及びクランプ制御回路３２が、図２の逆起電圧保護回路１１に含まれる。尚。抵抗Ｒ３及びゲート放電用ＭＯＳトランジスタＮ１は、図２では省略されている。

チャージポンプ回路１２は、抵抗Ｒ３を介して、出力ＭＯＳトランジスタＭ０のゲートに接続される。チャージポンプ回路１２は、マイコン２により入力される制御信号Ｓ１に応じて、昇圧電圧の出力をオン／オフする。

ゲート放電用ＭＯＳトランジスタＮ１は、ドレインがチャージポンプ回路１２と抵抗Ｒ３の間に接続され、ゲートに制御信号Ｓ２が入力され、ソースはＯＵＴ端子に接続される。ゲート放電用ＭＯＳトランジスタＮ１は、マイコン２により入力される制御信号Ｓ１に応じてオン／オフする。ゲート放電用ＭＯＳトランジスタＮ１がオンの場合、チャージポンプ回路１２及び抵抗Ｒ３の間と、ＯＵＴ端子が接続される。また、ゲート放電用ＭＯＳトランジスタＮ１は、Ｎチャネル型であり、かつ横型のＭＯＳトランジスタである。

クランプ制御回路３２は、ゲート検出用ＭＯＳトランジスタＮ２、クランプスイッチ用ＭＯＳトランジスタＰ５及び抵抗Ｒ４を有している。クランプ制御回路３２は、出力ＭＯＳトランジスタＭ０のゲート電圧ＶＧＳに応じて、ダイナミッククランプ回路３１の動作／非動作を制御する。

ゲート検出用ＭＯＳトランジスタＮ２は、ドレインが抵抗Ｒ４を介してＶｂｂ端子と接続され、ゲートが出力ＭＯＳトランジスタＭ０のゲートと接続され、ソースがＯＵＴ端子と接続される。ゲート検出用ＭＯＳトランジスタＮ２は、出力ＭＯＳトランジスタＭ０のゲート電圧ＶＧＳの変化に応じてオン／オフする。ゲート検出用ＭＯＳトランジスタＮ２がオンの場合、抵抗Ｒ４とＯＵＴ端子が接続される。また、ゲート検出用ＭＯＳトランジスタＮ２は、Ｎチャネル型であり、かつ横型のＭＯＳトランジスタである。

クランプスイッチ用ＭＯＳトランジスタＰ５は、ソースがＶｂｂ端子と接続され、ゲートが抵抗Ｒ４とゲート検出用ＭＯＳトランジスタＮ２のドレインの間に接続され、ドレインがダイナミッククランプ回路３１と接続される。クランプスイッチ用ＭＯＳトランジスタＰ５は、抵抗Ｒ４に加わる電圧ＶＲに応じてオン／オフする。クランプスイッチ用ＭＯＳトランジスタＰ５がオンの場合、Ｖｂｂ端子とダイナミッククランプ回路３１を接続し、ダイナミッククランプ回路３１を動作状態とする。クランプスイッチ用ＭＯＳトランジスタＰ５がオフの場合、Ｖｂｂ端子とダイナミッククランプ回路３１を切り離し、ダイナミッククランプ回路３１を非動作状態とする。また、クランプスイッチ用ＭＯＳトランジスタＰ５は、Ｐチャネル型であり、かつ横型のＭＯＳトランジスタである。

ダイナミッククランプ回路３１は、耐圧用ダイオードＤ６と逆流防止用ダイオードＤ７を有している。耐圧用ダイオードＤ６は、ツェナーダイオードであり、ターンオフ時の逆起電圧をブレークダウン耐圧でクランプするためのダイオードである。逆流防止用ダイオードＤ７は、チャージポンプ回路１２による昇圧電圧がＶｂｂ端子の電源電圧よりも高いため、出力ＭＯＳトランジスタＭ０のゲートからソースへと電流が逆流するのを防止するためのダイオードである。

耐圧用ダイオードＤ６と逆流防止用ダイオードＤ７は、互いにアノードで直列接続されている。耐圧用ダイオードＤ６のカソードはクランプスイッチ用ＭＯＳトランジスタＰ５のドレインと接続され、逆流防止用ダイオードＤ７のカソードは、出力ＭＯＳトランジスタＭ０のゲートと接続されている。尚、ダイナミッククランプ回路３１は、この例に限らず、さらに任意の数のダイオードを直列に接続し構成してもよい。

出力ＭＯＳトランジスタＭ０は、上述の通り、ドレインがＶｂｂ端子と接続され、ゲートが抵抗Ｒ３を介してチャージポンプ回路１２と接続され、ソースがＯＵＴ端子に接続されている。

次に、図４のタイミングチャートを用いて、本実施形態にかかるパワーＩＣの動作について説明する。このタイミングチャートは、出力ＭＯＳトランジスタＭ０をオフからオンし、さらにオンからオフしたときの各信号を示している。

図に示すように、制御信号Ｓ１は、オフのときローレベルであり、オンのときハイレベルである。また、制御信号Ｓ２は、制御信号Ｓ１と逆に、オフのときハイレベルであり、オンのときローレベルである。

出力ＭＯＳトランジスタＭ０をオンする場合、制御信号Ｓ１をハイレベルとすることにより、チャージポンプ回路１２から昇圧電圧の出力が開始される。さらに、制御信号Ｓ２をローレベルとすることにより、ゲート放電用ＭＯＳトランジスタＮ１がオフとなり、チャージポンプ回路１０２の昇圧電圧が抵抗Ｒ３を介して出力ＭＯＳトランジスタＭ０のゲートに供給される。そして、出力ＭＯＳトランジスタＭ０のゲート電圧ＶＧＳが増加し、出力ＭＯＳトランジスタＭ０がオンとなる。これにより、Ｌ負荷３へ出力電流ＩＯＵＴが流れ、出力電圧ＶＯＵＴが印加される。

出力ＭＯＳトランジスタＭ０をオフする場合、制御信号Ｓ１をローレベルとすることにより、チャージポンプ回路１２から昇圧電圧の出力が停止する。さらに、制御信号Ｓ２をハイレベルとすることにより、ゲート放電用ＭＯＳトランジスタＮ１がオンとなり、出力ＭＯＳトランジスタＭ０のゲート電荷が抵抗Ｒ３を介してＯＵＴ端子へと流れる。そして、ゲート電圧ＶＧＳが減少し、出力ＭＯＳトランジスタＭ０がオフとなる。これにより、出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴの出力が停止する。

出力ＭＯＳトランジスタＭ０がオフ又はオンの時、ゲート電圧ＶＧＳに電位差が無く、ゲート検出用ＭＯＳトランジスタＮ２のゲート−ソース間にも電位差が生じないため、ゲート検出用ＭＯＳトランジスタＮ２はオフとなる。さらに、抵抗Ｒ４の電圧ＶＲにも電圧が生じないため、クランプスイッチ用ＭＯＳトランジスタＰ５はオフとなる。これにより、ダイナミッククランプ回路３１が非動作状態となり、クランプ機能は働かない。

また、出力ＭＯＳトランジスタＭ０がオフからオンに遷移するターンオン時に、ゲート電圧ＶＧＳに電位差が生じるため、ゲート検出用ＭＯＳトランジスタＮ２がオンとなり、抵抗Ｒ４の電圧ＶＲが増加し、クランプスイッチ用ＭＯＳトランジスタＰ５がオンとなる。これにより、一時的にダイナミッククランプ回路３１が動作状態となるが、この場合には、Ｌ負荷３による逆起電圧が発生しないため、クランプ機能は働かない。

出力ＭＯＳトランジスタＭ０のターンオフ時、ゲート電圧ＶＧＳに電位差が生じ、ゲート検出用ＭＯＳトランジスタＮ２のゲート−ソース間にも同じ電位差が生じるため、ゲート検出用ＭＯＳトランジスタＮ２がオンとなる。そして、抵抗Ｒ４の電圧ＶＲが増加し、クランプスイッチ用ＭＯＳトランジスタＰ５がオンとなる。これにより、ダイナミッククランプ回路３１が動作状態となる。このとき、Ｌ負荷３により逆起電圧Ｖｉｎｖが発生し、逆起電圧Ｖｉｎｖが耐圧用ダイオードＤ６のブレークダウン耐圧まで下がると、耐圧用ダイオードＤ６が降伏状態となり、アバランシェ電流が出力ＭＯＳトランジスタＭ０のゲートへ供給される。よって、逆起電圧Ｖｉｎｖが耐圧用ダイオードＤ６のブレークダウン耐圧でクランプされることとなる。このように、本実施形態では、ターンオフ時のみダイナミッククランプ回路３１を動作させることを特徴とする。

次に、図５のタイミングチャートを用いて、本実施形態にかかるパワーＩＣのダンプサージ時の動作について説明する。このタイミングチャートは、出力ＭＯＳトランジスタＭ０がオフのときに、ダンプサージが発生した場合の各信号を示している。Ｖｂｂ端子の電位は、通常、電源電圧１２Ｖであるが、ダンプサージにより、０．２〜０．４秒の間、６０Ｖ程度まで上昇する。上述の通り、出力ＭＯＳトランジスタＭ０がオフの場合、ダンプサージが発生しても、抵抗Ｒ４の電圧ＶＲは増加しないため、ダイナミッククランプ回路３１は非動作状態であり、ゲート電圧ＶＧＳも増加しない。よって、出力ＭＯＳトランジスタＭ０はオフのままであり、出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴは出力されない。

一方、出力ＭＯＳトランジスタＭ０がオンのときに、ダンプサージが発生すると、ダイナミッククランプ回路３１は働かず、ダンプサージのエネルギーを出力ＭＯＳトランジスタＭ０とＬ負荷３で消費する。

例えば、Ｌ負荷３の抵抗を１０Ω、出力ＭＯＳトランジスタＭ０のオン抵抗を１００ｍΩとして、ダンプサージ６０Ｖが印加されると、出力ＭＯＳトランジスタＭ０のドレイン−ソース間の電位差は、０．５９Ｖ（＝６０Ｖ×１００ｍΩ／１０．１Ω）となり、残りの５９．４１ＶがＬ負荷３に印加される。このように、出力ＭＯＳトランジスタＭ０のオン抵抗よりもＬ負荷３の抵抗が非常に高い（ここでは１００倍）ため、エネルギーのほとんどはＬ負荷３で消費されることとなり、出力ＭＯＳトランジスタＭ０の破壊を防ぐことができる。

次に、表１に従来例と本実施形態のパワーＩＣのチップ面積の算出例を示す。ここでは、図１０で示した従来例であるパワーＩＣ９１と、図３に示したパワーＩＣ１を比較する。従来例では、耐圧用ダイオードＤ１０１のブレークダウン耐圧よりも出力ＭＯＳトランジスタＭ１０の出力耐圧を大きくする必要があるため、耐圧用ダイオードＤ１０１のブレークダウン耐圧は、ダンプサージの６０Ｖに対して、１０Ｖの余裕をとり、７０Ｖとなる。出力ＭＯＳトランジスタＭ１０の出力耐圧は、耐圧用ダイオードのばらつき（±１０Ｖ）と出力ＭＯＳトランジスタＭ１０の出力耐圧のばらつき（±１０Ｖ）を考慮し、９０Ｖとなる。また、ここでは、従来例における出力ＭＯＳトランジスタＭ１０の素子の面積を９ｍｍ^２、出力ＭＯＳトランジスタＭ１０以外の回路である制御回路の素子の面積を１ｍｍ^２とし、パワーＩＣ９１のチップ面積を１０ｍｍ^２とする。

本実施形態では、ダンプサージについては出力ＭＯＳトランジスタＭ０の出力耐圧のみ考慮すればよいため、出力ＭＯＳトランジスタＭ０の出力耐圧は、ダンプサージの６０Ｖに対して、１０Ｖの余裕をとって７０Ｖとなり、従来例よりも２０Ｖ低くなる。耐圧用ダイオードＤ６のブレークダウン耐圧は、耐圧用ダイオードＤ６のばらつき（±１０Ｖ）と出力ＭＯＳトランジスタＭ０の出力耐圧のばらつき（±１０Ｖ）を考慮して５０Ｖとなり、従来例よりも２０Ｖ低くなる。出力ＭＯＳトランジスタＭ０の素子の面積は、出力耐圧が従来例よりも２０Ｖ低いことから、７ｍｍ^２となり、従来例よりも２ｍｍ^２小さくなる。制御回路の素子の面積は、クランプ制御回路３２の素子が追加になるため、抵抗Ｒ４を０．００３ｍｍ^２、ゲート検出用ＭＯＳトランジスタＮ２を０．００３ｍｍ^２、クランプスイッチ用ＭＯＳトランジスタＰ５を０．００５ｍｍ^２として、従来例より０．０１ｍｍ^２増加し、１．０１ｍｍ^２となる。したがって、チップ面積は、８．０１ｍｍ^２となり、従来例よりも１．９９ｍｍ^２小さくなり、チップサイズを２０％縮小できる。

以上のような構成により、Ｌ負荷３による逆起電圧を、ダイナミッククランプ回路３１でクランプすることにより、出力ＭＯＳトランジスタＭ０の破壊を防止でき、ダンプサージのエネルギーを出力ＭＯＳトランジスタＭ０とＬ負荷３により消費することにより、ダイナミッククランプ回路３１の耐圧用ダイオード６の耐圧及び出力ＭＯＳトランジスタＭ０の出力耐圧を低く設定できることから、パワーＩＣのチップ面積の増加を抑えることができる。したがって、コストが低減でき、実装面積の増大も抑えることができる。

発明の実施の形態２．
次に、図６の回路図を用いて、本発明の実施の形態２にかかるパワーＩＣを回路構成について説明する。図６は、図３と同様に、図２で示したパワーＩＣ１の出力ＭＯＳトランジスタＭ０、逆起電圧保護回路１１及びチャージポンプ回路１２付近の回路を示している。

このパワーＩＣ１は、図３の構成に加えて、抵抗Ｒ３と出力ＭＯＳトランジスタＭ０のゲートとの間に、抵抗Ｒ３’を有している。また、ゲート検出用ＭＯＳトランジスタＮ２のゲートが、抵抗Ｒ３と抵抗Ｒ３’の間に接続されている。

本実施形態では、ゲート検出用ＭＯＳトランジスタＮ２において、出力ＭＯＳトランジスタＭ０ゲート電圧から抵抗Ｒ３’により電圧降下した電位を参照することを特徴とする。このような構成においても、図３と同様の動作をすることができる。

発明の実施の形態３．
次に、図７の回路図を用いて、本発明の実施の形態３にかかるパワーＩＣを回路構成について説明する。図７は、図３と同様に、図２で示したパワーＩＣ１の出力ＭＯＳトランジスタＭ０、逆起電圧保護回路１１及びチャージポンプ回路１２付近の回路を示している。

このパワーＩＣ１は、図３の構成に加えて、Ｖｂｂ端子と出力ＭＯＳトランジスタＭ０のゲートとの間に、定電流源Ｉ１及びダイオードＤ８を有している。また、ゲート検出用ＭＯＳトランジスタＮ２のゲートが、定電流源Ｉ１とダイオードＤ８の間に接続されている。

本実施形態では、ゲート検出用ＭＯＳトランジスタＮ２において、出力ＭＯＳトランジスタＭ０ゲート電圧からダイオードＤ８により昇圧された電位を参照することを特徴とする。このような構成においても、図３と同様の動作をすることができる。

発明の実施の形態４．
次に、図８の回路図を用いて、本発明の実施の形態３にかかるパワーＩＣを回路構成について説明する。図８は、図３と同様に、図２で示したパワーＩＣ１の出力ＭＯＳトランジスタＭ０、逆起電圧保護回路１１及びチャージポンプ回路１２付近の回路を示している。

このパワーＩＣ１は、図３の構成における、クランプスイッチ用ＭＯＳトランジスタＰ５を、耐圧用ダイオードＤ６と逆流防止用ダイオードＤ７の間に設けている。

本実施形態では、クランプスイッチ用ＭＯＳトランジスタＰ５において、耐圧用ダイオードＤ６により電圧降下したゲート−ソース電位を参照することを特徴とする。このような構成においても、図３と同様の動作をすることができる。

その他の発明の実施の形態．
尚、上述のパワーＩＣにおいて、クランプ制御回路は、出力ＭＯＳトランジスタのゲート電圧を参照し、ダイナミッククランプ回路の動作を制御したが、これに限らず、例えば、ターンオフや逆起電圧発生のタイミングで制御信号をクランプ制御回路に入力し、ダイナミッククランプ回路の動作を制御してもよい。

本発明にかかるパワーＩＣを有するシステムの構成図である。本発明にかかるパワーＩＣの構成図である。本発明にかかるパワーＩＣの回路図である。本発明にかかるパワーＩＣのタイミングチャートである。本発明にかかるパワーＩＣのタイミングチャートである。本発明にかかるパワーＩＣの回路図である。本発明にかかるパワーＩＣの回路図である。本発明にかかるパワーＩＣの回路図である。自動車電装システムの構成図である。従来のパワーＩＣの回路図である。従来のパワーＩＣのタイミングチャートである。従来のパワーＩＣのタイミングチャートである。

符号の説明

１パワーＩＣ２マイコン３Ｌ負荷
１１逆起電圧保護回路１２チャージポンプ回路
１３電流制限回路１４電流検出回路
１５過熱検出回路１６ラッチ回路１７自己診断回路
３１ダイナミッククランプ回路３２クランプ制御回路
Ｍ０出力ＭＯＳトランジスタ
Ｎ１ゲート放電用ＭＯＳトランジスタ
Ｎ２ゲート検出用ＭＯＳトランジスタ
Ｒ３抵抗Ｒ４抵抗
Ｐ５クランプスイッチ用ＭＯＳトランジスタ
Ｄ６耐圧用ダイオード
Ｄ７逆流防止用ダイオード

Claims

電源と誘導性負荷との間に接続される半導体集積回路であって、
前記誘導性負荷に流れる電流を制御する出力トランジスタと、
前記出力トランジスタに印加される過電圧をクランプするクランプ回路と、
前記クランプ回路の動作を制御するクランプ制御回路とを備え、
前記クランプ制御回路は、
前記誘導性負荷による逆起電圧を検出した場合には、通常時に非動作状態に制御された前記クランプ回路を動作状態とする半導体集積回路。
前記クランプ制御回路は、前記出力トランジスタのゲート電圧を参照し、当該ゲート電圧の変化に基づいて、前記クランプ回路の動作を制御する請求項１に記載の半導体集積回路。
前記クランプ制御回路は、前記出力トランジスタのゲートと前記誘導性負荷が接続される出力端子との電位差によりゲート電圧を参照する請求項２に記載の半導体集積回路。
前記クランプ制御回路は、
前記参照するゲート電圧が変化ありの場合には、前記クランプ回路を動作状態とし、
前記参照するゲート電圧が変化なしの場合には、前記クランプ回路を非動作状態とする請求項２又は３に記載の半導体集積回路。
前記クランプ制御回路は、
前記出力トランジスタのゲート電圧の変化を検出するゲート検出用トランジスタと、
前記ゲート検出用トランジスタの状態に基づいて前記クランプ回路を導通あるいは非導通とするクランプスイッチ用トランジスタとを有する請求項２、３又は４に記載の半導体集積回路。
前記出力トランジスタは、Ｎチャネル型ＭＯＳトランジスタである請求項１乃至５のいずれかに記載の半導体集積回路。
ドレインが電源に接続され、ソースが誘導性負荷に接続された出力トランジスタと、
前記電源と前記出力トランジスタのゲートとの間に、直列に接続された第１のトランジスタ及びダイナミッククランプ回路と、
前記電源と前記誘導性負荷との間に接続され、前記出力トランジスタのゲート電圧の変化に基づいて、前記第１のトランジスタをオン・オフする第２のトランジスタとを備える半導体集積回路。