JP7435359B2 - 負荷駆動回路 - Google Patents

Description

本発明は、負荷駆動回路に関する。

従来、電界効果トランジスタ等のスイッチング素子のゲート－ドレイン間にツェナーダイオードおよびダイオードを直列接続するダイナミッククランプ回路が知られている。例えば特許文献１では、ダイナミッククランプ回路のツェナーダイオードに対して、コンデンサおよび抵抗を並列に接続し、ツェナー降伏を助長することで、クランプ応答遅れを低減している。

特許第２６４８３８８号公報

しかしながら、特許文献１では、ゲート－ドレイン間にコンデンサが接続されるため、スイッチング素子のスルーレートが低下する虞がある。本発明は、上述の課題に鑑みてなされたものであり、その目的は、ツェナーダイオードの応答遅れを低減可能な負荷駆動回路を提供することにある。

本発明の負荷駆動回路は、スイッチング素子（２１～２４、２９）と、ツェナーダイオード（３２、４２、５２）と、ダイオード（３１、４１、５１）と、抵抗（３５、４５、５５）と、を備える。

スイッチング素子は、負荷（８０）に接続され、集積回路部（７０）とゲートとを接続するゲート信号線のゲート電圧に応じてオンオフ作動が制御される。ツェナーダイオードは、カソードがスイッチング素子側となるように、スイッチング素子のドレインと接続される。ダイオードは、アノードがツェナーダイオード側となるように、ツェナーダイオードと直列に接続される。抵抗は、一端がツェナーダイオードとダイオードとの間に接続される。スイッチング素子のソースは、ドレインよりも低電位側と接続されている。スイッチング素子がオンされているとき、抵抗の他端側は、ツェナーダイオードのカソード側より高電位となっており、抵抗およびツェナーダイオードをこの順で経由して、ツェナーダイオードにアノード側からカソード側への順方向電流を通電することで、スイッチング素子のドレインに微小電流が通電される。これにより、ツェナーダイオードの応答遅れを低減することができる。

第１実施形態による負荷駆動回路を示す回路図である。 第１実施形態によるクランプ回路を示す回路図である。 第１実施形態による下ＭＯＳオン時にドレイン端子に流れる微小電流を説明する説明図である。 参考例によるドレイン端子電圧を説明するタイムチャートである。 第１実施形態によるドレイン端子電圧を説明するタイムチャートである。 第１実施形態によるクランプ回路を示す回路図である。 第２実施形態によるクランプ回路を示す回路図である。

以下、本発明による負荷駆動回路を図面に基づいて説明する。以下、複数の実施形態において、実質的に同一の構成には同一の符号を付して説明を省略する。

（第１実施形態）
第１実施形態を図１～図６に示す。図１に示すように、負荷駆動回路１０は、インバータ回路２０、電流検出素子２５、２６、フェイルセーフリレー２９、および、クランプ回路３０、４０（図２および図６参照）等を備え、負荷としての直流モータ８０の駆動回路に適用される。モータ８０は、インバータ回路２０を経由してバッテリ８５から電力が供給されることで正逆回転する。

インバータ回路２０は、Ｈブリッジ回路であって、４つのスイッチング素子２１～２４がブリッジ接続されている。本実施形態のスイッチング素子２１～２４は、ＭＯＳＦＥＴであって、以下適宜、高電位側に接続されるスイッチング素子２１、２２を「上ＭＯＳ」、低電位側に接続されるスイッチング素子２３、２４を「下ＭＯＳ」とする。

スイッチング素子２１～２４は、集積回路部７０（図２および図６参照）からの駆動信号によりオンオフ作動が制御される。スイッチング素子２１、２４がオンされると、モータ８０が正転し、スイッチング素子２２、２３がオンされると、モータ８０が逆転する。

電流検出素子２５、２６は、シャント抵抗であって、電流検出素子２５がインバータ回路２０の高電位側、電流検出素子２６がインバータ回路２０の低電位側に設けられる。フェイルセーフリレー２９は、ＭＯＳＦＥＴ等のスイッチング素子で構成され、寄生ダイオードのカソードがバッテリ８５側、アノードがインバータ回路２０側となるように、バッテリ８５と電流検出素子２５との間に設けられる。

図２に示すように、クランプ回路３０は、ダイオード３１、ツェナーダイオード３２、および、抵抗３５を有し、下ＭＯＳ２３、２４に対してそれぞれ設けられる。ここでは、下ＭＯＳ２３に設けられるクランプ回路を例に説明する。図７も同様である。また、下ＭＯＳ２３とバッテリ８５との間に設けられる回路構成を、まとめて負荷Ｌとして記載した。図６および図７においても、一部の回路構成をまとめて負荷Ｌと記載した。

ダイオード３１およびツェナーダイオード３２は、下ＭＯＳ２３のゲート－ドレイン間において、ダイオード３１がゲート側、ツェナーダイオード３２がドレイン側となるように、直列に接続される。ダイオード３１は、カソードがゲート側、アノードがドレイン側を向いて接続される。ツェナーダイオード３２は、アノードがゲート側、カソードがドレイン側を向いて接続される。すなわち、ダイオード３１とツェナーダイオード３２とは、アノードが内側を向いて接続される。

抵抗３５は、一端が下ＭＯＳ２３のゲートと接続され、他端がダイオード３１とツェナーダイオード３２との間に接続される。すなわち、抵抗３５は、ダイオード３１に対して並列に接続され、ツェナーダイオード３２に対して直列に接続される。抵抗３６は、下ＭＯＳ２３のゲートとグランドとの間に接続される。

集積回路部７０は、ゲートドライバ回路や昇圧回路等を有する。図中、集積回路部７０を「ＩＣ」と記載する。集積回路部７０には、ＩＣ端子７０１～７０３が設けられる。ＩＣ端子７０１～７０３は、それぞれ、下ＭＯＳ２３のドレイン、ゲート、ソースに接続される。ここで、ＩＣ端子７０２と下ＭＯＳ２３のゲートとを接続する接続線をゲート信号線２３５とする。

図３に示すように、下ＭＯＳ２３をオンするとき、ゲート信号線２３５には、ゲート電圧に応じた電流が流れる。このとき、破線矢印で示すように、ツェナーダイオード３２には、抵抗３５を経由して、順方向に微小電流が流れる。なお、図３中では下ＭＯＳ２３のゲートや、ドレイン－ソース間等に流れる電流についての記載は省略した。

図４および図５では、ドレイン端子２３１の電圧であるドレイン端子電圧Ｖｄ、下ＭＯＳ２３に流れる素子電流Ｉｓ、ゲート端子電圧Ｖｇ、ソース端子電圧Ｖｓを示している。図４は、抵抗３５を設けない場合の参考例である。図４に示すように、下ＭＯＳ２３のオンからオフへの切り替えが指令され、ゲート端子電圧Ｖｇが低下すると、素子電流Ｉｓが低下し、ドレイン端子電圧Ｖｄが上昇する。ここで、参考例では、抵抗３５がないため、下ＭＯＳ２３がオンの間、ツェナーダイオード３２には、順方向の微小電流は流れていない。そのため、時刻ｘ１９にてドレイン端子電圧Ｖｄが降伏電圧に到達すると、負荷Ｌのインダクタンスによって正方向のサージが発生し、クランプ遅れが生じる。ツェナーダイオード３２によるドレイン端子電圧Ｖｄのクランプの応答遅れが生じると、正方向のサージ電圧が集積回路部７０のＩＣ端子７０１に印加される虞がある。

一方、本実施形態では、下ＭＯＳ２３がオンされているとき、ツェナーダイオード３２には、抵抗３５を経由して、微小電流が常時流れている。そのため、図５に示すように、下ＭＯＳ２３のオンからオフへの切り替えが指令され、時刻ｘ１０にてドレイン端子電圧Ｖｄが降伏電圧に到達したときの正方向のサージの発生が抑制され、ツェナーダイオード３２によるドレイン端子電圧Ｖｄのクランプの応答遅れを防ぐことができる。また、ツェナーダイオード３２の応答遅れによるサージ電圧が集積回路部７０に印加されるのを防ぐことができるので、ＩＣ端子７０１を保護することができる。

また、ダイオード３１およびツェナーダイオード３２をバイパスするコンデンサおよび抵抗を設ける場合と比較し、下ＭＯＳ２３のスルーレートの低下を抑制することができる。また、部品点数の増加を防ぐことができる。

図６に示すように、クランプ回路４０は、ダイオード４１、ツェナーダイオード４２、抵抗４５を有し、上ＭＯＳ２１、２２に対してそれぞれ設けられる。図６では、上ＭＯＳ２１に設ける例を記載した。ダイオード４１、ツェナーダイオード４２、抵抗４５、４６の接続関係等は、ダイオード３１、ツェナーダイオード３２、抵抗３５、３６と同様であるので、説明を省略する。図６では、上ＭＯＳ２１のドレイン、ゲート、ソースと接続される端子をＩＣ端子７１１、７１２、７１３とする。また、ＩＣ端子７１２と上ＭＯＳ２１のゲートとを接続する接続線をゲート信号線２１５とする。

上ＭＯＳ２１の場合、負荷Ｌがソース側となるため、抵抗４５が設けられていない場合、上ＭＯＳ２１がオンからオフに切り替わるとき、負荷Ｌのインダクタンスによってソース電位に負方向のサージが発生する虞がある。本実施形態では、ツェナーダイオード４２に直列に接続される抵抗４５が設けられており、上ＭＯＳ２１がオンされているとき、ゲート信号線２１５から抵抗４５およびツェナーダイオード４２を経由して、ドレイン端子２１１に微小電流が流れる。これにより、上ＭＯＳ２１がオンからオフへの切り替えに伴う負方向のサージの発生が抑制され、ツェナーダイオード４２によるソース端子電圧のクランプの応答遅れを防ぐことができる。

以上説明したように、本実施形態の負荷駆動回路１０は、スイッチング素子２１～２４と、ツェナーダイオード３２、４２と、ダイオード３１、４１と、抵抗３５、４５と、を備える。スイッチング素子２１～２４は、負荷と接続される。本実施形態の負荷は直流モータ８０である。以下、スイッチング素子として、下ＭＯＳ２３を例に説明する。

ツェナーダイオード３２は、カソードが下ＭＯＳ２３側となるように、下ＭＯＳ２３のドレインと接続される。ダイオード３１は、アノードがツェナーダイオード３２側となるように、ツェナーダイオード３２と直列に接続される。抵抗３５は、一端がツェナーダイオード３２とダイオード３１との間に接続される。下ＭＯＳ２３がオンされているとき、抵抗３５およびツェナーダイオード３２を経由して、下ＭＯＳ２３のドレインに微小電流が通電される。ここで、微小電流とは、下ＭＯＳ２３のドレイン－ソース間に流れる電流に影響を与えない程度に十分に小さい電流とする。

詳細には、抵抗３５の他端、および、ダイオード３１のカソードは、上ＭＯＳ２３のゲートと接続される。下ＭＯＳ２３がオンされているとき、ゲートにはゲート電圧が印加されており、下ＭＯＳ２３のドレイン端子２３１には、ゲート信号線２３５から、抵抗３５およびツェナーダイオード３２を経由して、微小電流が流れる。ＭＯＳ２３がオンの間、ドレイン端子２３１に常時通電しておくことで、下ＭＯＳ２３がオンからオフに切り替わったとき、下ＭＯＳ２３のスルーレートを低減させることなく、ツェナーダイオード３２の応答遅れを抑制することができる。

（第２実施形態）
第２実施形態を図７に示す。本実施形態のクランプ回路５０は、ダイオード５１、ツェナーダイオード５２、および、抵抗５５、５６等を有する。ダイオード５１およびツェナーダイオード５２は、直列に接続される。ダイオード５１は、カソードがグランド、アノードがツェナーダイオード５２側を向いて接続される。ツェナーダイオード５２は、カソードが下ＭＯＳ２３のドレイン側、アノードがダイオード５１側を向いて接続される。すなわち、ダイオード５１とツェナーダイオード５２とは、アノードが内側を向いて接続される。

抵抗５５は、一端が電圧源８６と接続され、他端がダイオード５１とツェナーダイオード５２との間に接続される。抵抗５６は、下ＭＯＳ２３のドレインとツェナーダイオード５２との間に接続される。

下ＭＯＳ２３がオンされているとき、ドレイン端子２３１はグランド電位となる。電圧源８６は、下ＭＯＳ２３がオンのときにツェナーダイオード５２に微小電流が流せるものであれば特に制約はなく、例えば集積回路部７０に設けられる昇圧回路等とすることができる。このように構成しても、下ＭＯＳ２３がオンされているとき、ドレイン端子２３１への微小電流の常時通電が可能であるので、下ＭＯＳ２３のオンからオフへの切替時において、負荷Ｌにより発生するサージを低減可能である。

本実施形態では、抵抗５５の一端がツェナーダイオード５２とダイオード５１との間に接続され、他端は、下ＭＯＳ２３がオンされているときにツェナーダイオード３２に順方向電流を通電可能な電圧源８６に接続されている。これにより、下ＭＯＳ２３がオンされているとき、ドレイン端子２３１には、抵抗５５、ツェナーダイオード５２および抵抗５６を経由して、微小電流を流すことができ、上記実施形態と同様の効果を奏する。

（他の実施形態）
上記実施形態では、Ｈブリッジ回路を構成するスイッチング素子にクランプ回路が設けられる。他の実施形態では、フェイルセーフリレーを「スイッチング素子」とみなし、上記実施形態のクランプ回路を設けてもよい。フェイルセーフリレーの上流側には、バッテリと負荷駆動回路とを接続するワイヤが存在し、比較的大きなインダクタンス成分を有する。ここで、バッテリ８５からフェイルセーフリレー２９までの配線抵抗を負荷Ｌとみなせば、図３等と同じ回路構成であるため、下ＭＯＳ２３にクランプ回路を設ける場合と同様の効果を奏する。すなわち例えば、モータ回路に異常が発生し、回路遮断のためにフェイルセーフリレーをオフすると、ワイヤのインダクタンス成分によりフェイルセーフリレーのドレイン端子に正サージが発生するが、上記実施形態のクランプ回路を設けることで、サージの発生を抑制可能である。

上記実施形態では、インバータ回路はＨブリッジ回路である。他の実施形態では、例えばモータが３相モータであれば、インバータは３相インバータであってもよい。３相インバータ等であっても、各スイッチング素子にクランプ回路を設けることで、上記実施形態と同様の効果を奏する。また、負荷は、モータ以外のものであってもよい。以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。

１０・・・負荷駆動回路
２１～２４・・・スイッチング素子
２９・・・フェイルセーフリレー（スイッチング素子）
３０、４０、５０・・・クランプ回路
３１、４１、５１・・・ダイオード
３２、４２、５２・・・ツェナーダイオード
３５、４５、５５・・・抵抗
８６・・・電圧源
８０・・・直流モータ（負荷）

Claims (3)

1. 負荷（８０）に接続され、集積回路部（７０）とゲートとを接続するゲート信号線のゲート電圧に応じてオンオフ作動が制御されるスイッチング素子（２１～２４、２９）と、
   カソードが前記スイッチング素子側となるように、前記スイッチング素子のドレインと接続されるツェナーダイオード（３２、４２、５２）と、
   アノードが前記ツェナーダイオード側となるように、前記ツェナーダイオードと直列に接続されるダイオード（３１、４１、５１）と、
   一端が前記ツェナーダイオードと前記ダイオードとの間に接続される抵抗（３５、４５、５５）と、
   を備え、
   前記スイッチング素子のソースは、ドレインよりも低電位側と接続されており、
   前記スイッチング素子がオンされているとき、前記抵抗の他端側は、前記ツェナーダイオードのカソード側より高電位となっており、前記抵抗および前記ツェナーダイオードをこの順で経由して、前記ツェナーダイオードにアノード側からカソード側への順方向電流を通電することで前記スイッチング素子のドレインに微小電流が通電される負荷駆動回路。
2. 前記抵抗（３５、４５）の他端、および、前記ダイオードのカソードは、前記スイッチング素子のゲートと接続される請求項１に記載の負荷駆動回路。
3. 前記抵抗（５５）の他端は、前記スイッチング素子がオンされているときに前記ツェナーダイオード（５２）に順方向電流を通電可能な電圧源（８６）と接続されている請求項１に記載の負荷駆動回路。

Images