JP2005204395A - ノイズ低減装置及び電力変換装置 - Google Patents

Abstract

【課題】 ノイズ低減回路部の増幅回路専用の直流電源回路を設けずに、簡素な構成にする。
【解決手段】 整流平滑回路部２から増幅回路２２に電源電流を供給し、その電流を供給するためのラインＬ１，Ｌ２を、零相変流器２１の磁芯２１ａの孔に、ラインＥ１，Ｅ２、検出巻線とともに貫通させる。零相変流器２１において、ラインＥ１，Ｅ２に流れるノイズによる漏れ電流と、接地ラインに流れるノイズ電流とは、キャンセルされる。このため、交流電源５側から電力変換装置に流入する漏れ電流は、ほぼ零になり、零相変流器２１の後段の整流平滑回路部２が生成した直流電圧を増幅回路２２に供給することができ、しかも増幅回路２２の増幅度を正確に１にすることができる。そして、零相変流器２１の前段の交流電源５側に直流電源を設ける必要がなくなり、簡易な構成とすることができる。
【選択図】 図１

Description

本発明は、簡素な構成にすることが可能なノイズ低減装置及び電力変換装置に関するものである。

従来より、電力変換装置には、交流電源線から伝播する漏れ電流を検出し、検出した漏れ電流に基づいて補償電流を生成して、漏れ電流を相殺する方向に、接地ラインに供給することにより、ノイズを低減するノイズ低減装置を備えたものがある（例えば、特許文献１参照）。

従来の電力変換装置を図３０に示す。かかる従来の電力変換装置は、ノイズフィルタ部６１と、整流平滑回路部６２と、電力変換回路部６３と、ノイズ低減回路部６４と、定電圧回路部６５と、からなる。ノイズ低減装置としてのノイズ低減回路部６４は、零相変流器６６と、増幅器６７と、コンデンサＣ６１と、からなる。
このように構成された電力変換装置において、整流平滑回路部６２は、交流電源６８からノイズフィルタ部６１を介して供給された交流電圧を整流、平滑化して直流電圧を生成する。
電力変換回路部６３は、整流平滑回路部６２が生成した直流電圧を電圧変換して、負荷Ｒ６０に直流電圧を印加する。
電力変換回路部６３で発生したノイズによる電流は、容量Ｃ６２を介して接地ラインへと流れ、交流電源６８から一対の電源線を伝播して電力変換装置に流れ込む。
ノイズ低減回路部６４の零相変流器６６は、このノイズによる漏れ電流を検出する。
定電圧回路部６５は、増幅器６７に電源電圧を供給する直流電源回路であり、ノイズフィルタ部６１の出力端で交流電圧を取得して、整流、平滑化して直流電圧を生成する。
増幅器６７は、定電圧回路部６５によって直流電圧が印加されて、零相変流器６６が検出した漏れ電流を増幅し、増幅した電流を補償電流として、漏れ電流を相殺するように、コンデンサ６１を介して接地ラインに供給する。漏れ電流が相殺されれば、ノイズも低減される。

このノイズ低減回路部６４は、零相変流器６６が検出した漏れ電流に対応する補償電流を、漏れ電流の検出点よりも交流電源６８側の接地ラインに供給するように構成されている。

そして、ノイズ低減回路部６４の増幅器６７は、増幅度が正確に１となるように構成され、増幅器６７が零相変換器６６よりも交流電源６８側に配置されている。これにより、漏れ電流の電流値と補償電流の電流値とが等しくなり、漏れ電流が低い増幅度で相殺される。従来のノイズ低減装置を備えた電力変換装置は、このようにして、交流電源からのコモンモードノイズを低減させている。
特開２００３−１７４７７７号公報（第６頁−第９頁、図１）

しかし、従来の電力変換装置は、零相変流器６６よりも交流電源６８側から増幅器６７に供給する電源電圧を生成するように構成されていた。これは、漏れ電流の検出点と補償電流の注入点との位置関係（零相変流器６６と増幅器６７との位置関係）から、増幅器６７の増幅度を正確に１にするためである。
このため、従来の電力変換装置では、整流平滑回路部６２で直流電圧を生成しているにもかかわらず、増幅器６７に電源電圧を供給する直流電源としての定電圧回路部６５が必要となり、部品点数が増えてしまう。

本発明は、このような従来の問題点に鑑みてなされたもので、簡素な構成にすることが可能なノイズ低減装置及び電力変換装置を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係るノイズ低減装置は、
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線から接地線に漏れる漏れ電流を検出する漏れ電流検出部と、
前記漏れ電流検出部よりも前記電源側に配置されて所定の直流電源から電流供給線を介して電流が供給され、前記漏れ電流検出部が検出した漏れ電流を増幅し、増幅した電流を前記漏れ電流を相殺するための補償電流として、前記接地線に供給する増幅部と、を備え、
前記漏れ電流検出部は、孔を有する磁芯に前記一対の電源線と前記漏れ電流を検出する検出巻線とを巻き回す変流器からなり、
前記電流供給線を前記変流器に巻き回させた、
ことを特徴とする。

前記漏れ電流検出部は、前記一対の電源線と、前記検出巻線と、前記電流供給線とが、前記変流器の磁芯の孔にそれぞれ一回のみ貫通する構成を有してもよい。

前記変流器は、前記一対の電源線と前記検出巻線と前記電流供給線との巻数比を１として、前記一対の電源線と前記電流供給線との漏れ電流を検出比１で前記検出巻線に検出するものであってもよい。

前記増幅部は、増幅度を１として前記接地線に供給する電流を増幅するものであってもよい。

前記電流供給線は、負極側の電流供給線と正極側の電流供給線とからなり、
前記増幅部は、
ＮＰＮトランジスタと、ＰＮＰトランジスタと、
を備え、
前記ＮＰＮトランジスタのコレクタは、前記正極側の電流供給線に接続され、前記ＰＮＰトランジスタのエミッタは、前記ＮＰＮトランジスタのエミッタに接続され、前記ＰＮＰトランジスタのコレクタは前記負極側の電流供給線に接続され、前記変流器の検出巻線の一端が前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースに接続され、前記変流器の検出巻線の他端が前記ＮＰＮトランジスタのエミッタ及び前記ＰＮＰトランジスタのエミッタに接続され、
前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースにコンデンサが接続され、前記変流器が検出した漏れ電流を増幅して補償電流として、前記コンデンサを介して前記接地線に供給されるように構成されてもよい。

負極側の電流供給線と正極側の電流供給線とからなる前記電流供給線から電流が供給され、
前記増幅部は、
前記変流器の検出巻線に流れる電流を、前記検出巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器が検出した漏れ電流を増幅して補償電流として、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ前記接地線に供給されるように構成されてもよい。

前記電流供給線は、負極側の電流供給線と正極側の電流供給線とからなり、
前記増幅部は、
エミッタが、前記変流器の検出巻線の一端に接続され、コレクタが前記正極側の電流供給線に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の検出巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の検出巻線の一端に接続され、コレクタが前記負極側の電流供給線に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の検出巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
を備え、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に、コンデンサが接続され、前記変流器が検出した漏れ電流を増幅して補償電流として、前記コンデンサを介して前記接地線に供給されるように構成されてもよい。

また、本発明の第２の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する電力変換部と、
前記電源から前記電力変換部への電力供給用の一対の電源線に伝播するノイズを低減する請求項１乃至７のいずれか１項に記載のノイズ低減装置と、を備えた、
ことを特徴とする。

前記一対の電源線を介して供給される交流電圧を直流電圧に変換して前記電力変換部に供給する整流平滑部を備え、
前記電流供給線が前記整流平滑部の出力端に接続されて、前記変流器に巻き回された構成を有してもよい。

前記電力変換部は、
補助巻線を有するトランスと、
前記電力変換部の制御を行う制御部と、
前記補助巻線に発生した電圧を整流、平滑化して直流電圧を生成し、生成した直流電圧を出力端から前記制御部に供給する補助電源と、
を備え、
前記電流供給線が前記補助電源の出力端に接続されて、前記変流器に巻き回された構成を有してもよい。

正極側、負極側の２本の前記電流供給線のうちのいずれか１本と一対の電源線のうちのいずれか１本とが線を共有する共有線となり、前記電流供給線が前記変流器に巻き回された構成を有してもよい。

本発明によれば、簡素な構成にすることができる。

以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
（実施形態１）

実施形態１に係る電力変換装置の構成を図１に示す。
本実施形態１に係る電力変換装置は、ノイズフィルタ部１と、整流平滑回路部２と、電力変換回路部３と、ノイズ低減回路部４と、を備える。

ノイズフィルタ部１は、コンデンサＣ１，Ｃ２と、チョークコイルＬ１と、を備えている。
コンデンサＣ１，Ｃ２は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源５の一対の電源線であるラインＥ１とＥ２との間に接続されている。

チョークコイルＬ１は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源５からの交流入力電源線であるラインＥ１，Ｅ２に直列に接続されている。

整流平滑回路部２は、整流回路１１と、コンデンサＣ３と、からなる。
整流回路１１は、交流電源５から供給された交流電圧を整流するものであり、ラインＥ１とラインＥ２とに接続されている。この整流回路１１は、例えば、４つのダイオードからなるブリッジ整流回路によって構成されている。

コンデンサＣ３は、整流回路１１から出力された整流電圧の脈流を平滑化するためのコンデンサであり、コンデンサＣ３の両端は、整流回路１１の出力端に接続されている。

電力変換回路部３は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧（出力電圧）を負荷Ｒ０に供給するものであり、フォワードコンバータによって構成されている。電力変換回路部３は、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１，Ｄ２と、チョークコイルＬ２と、コンデンサＣ４と、制御部３１と、補助電源部３２と、を備えている。

トランスＴは、１次側の電力を２次側へ伝達するためのものであり、１次巻線ｎ１と２次巻線ｎ２とを備えている。１次巻線ｎ１は、スイッチング電流によって電圧を発生させ、トランスＴに励磁エネルギを生成するための巻線であり、２次巻線ｎ２は、１次巻線ｎ１で生成された励磁エネルギで電圧を発生させるための巻線である。１次巻線ｎ１の一端は、コンデンサＣ３の正極（＋）側の端子に接続されている。

スイッチング素子Ｑ１は、制御部３１から信号Ｓ１が供給されて、トランスＴの１次巻線ｎ１に流れる電流をスイッチングしてトランスＴの１次巻線ｎ１に電圧を誘起させるための素子であり、Ｎ型電界効果トランジスタによって構成されている。スイッチング素子Ｑ１のドレインは、トランスＴの１次巻線ｎ１の他端に接続され、ソースはコンデンサＣ３の負極（−）側の端子に接続されている。

ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧で流れる電流を整流するためのダイオードであり、そのアノードは、２次巻線ｎ２の一端に接続されている。

ダイオードＤ２は、スイッチング素子Ｑ１のオン期間にチョークコイルＬ２に蓄積された励磁エネルギに従って流れる電流をオフ期間にコンデンサＣ４の正極（＋）側に環流するためのダイオードである。ダイオードＤ２のアノードは２次巻線ｎ２の他端に接続され、カソードは、ダイオードＤ１のカソードに接続されている。

チョークコイルＬ２は、コンデンサＣ４へと流れる電流を平滑化するためのものであり、チョークコイルＬ２の一端は、ダイオードＤ１，Ｄ２のカソードに接続されている。

コンデンサＣ４は、チョークコイルＬ２を通過した電流を平滑化して直流電圧を生成するためのものである。コンデンサＣ４の一端は、チョークコイルＬ２の他端に接続され、コンデンサＣ４の他端はダイオードＤ２のアノードに接続されている。このチョークコイルＬ２とコンデンサＣ４とは、低周波ＬＣフィルタを構成する。
尚、Ｃ５は、直流電圧の負極（−）ラインと接地ラインとの間に存在する浮遊容量を示す。

制御部３１は、スイッチング素子Ｑ１のゲートに接続されて、スイッチング素子Ｑ１に信号Ｓ１を供給するものである。信号Ｓ１はパルス信号であり、制御部３１は、出力電圧に基づいて信号Ｓ１のパルス幅を設定し、ＰＷＭ制御を行う。

補助電源部３２は、制御部３１に電源電圧を供給するためのものであり、トランスＴの３次巻線ｎ３と、ダイオードＤ３と、コンデンサＣ６と、を備える。

３次巻線ｎ３は、１次巻線ｎ１，２次巻線ｎ２と共にトランスＴに巻き回され、その巻数は、制御部３１に印加する電圧にダイオードＤ３の順方向降下電圧を加算した電圧が発生するように設定される。

ダイオードＤ３は、３次巻線ｎ３に発生した電圧を整流するためのダイオードであり、アノードは、３次巻線ｎ３の一端に接続されている。

コンデンサＣ６は、ダイオードＤ３が整流した電圧を平滑化するためのものであり、その一端は、ダイオードＤ３のカソードに接続され、他端は、３次巻線ｎ３の他端に接続されている。
コンデンサＣ６の両端は、補助電源部３２の出力端であり、制御部３１の２つの電源入力端にそれぞれ接続されている。

ノイズ低減装置としてのノイズ低減回路部４は、ノイズを低減するための回路部であり、零相変流器２１と、増幅回路２２と、コンデンサＣ７と、を備える。

零相変流器２１は、漏れ電流を検出するものである。即ち、漏れ電流によって、ラインＥ１，Ｅ２間で電流の不平衡が生じ、漏れ電流が、ラインＥ１，Ｅ２に流れる電流の差となって現れてくる。このため、零相変流器２１は、ラインＥ１，Ｅ２間の電流の差を検出することにより、漏れ電流を検出する。

この零相変流器２１の等価回路及び１，２次巻線の構成を図２（ａ）、（ｂ）に示す。零相変流器２１は、図２（ｂ）に示すように、円筒形状を有する磁芯２１ａを備える。零相変流器２１は、この磁芯２１ａの孔に、ラインＥ１、Ｅ２と、２次巻線ｎ２１（検出巻線に対応）と、を貫通させる。

これにより、ラインＥ１、Ｅ２と、２次巻線ｎ２１とは、共に巻数１となり、１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１になる。但し、ラインＥ１、Ｅ２と、２次巻線ｎ２１とを磁芯２１ａに巻き回して、巻数を２回以上としてもよい。

ラインＥ１、Ｅ２の端子Ｐ１，Ｐ２は、それぞれ、ノイズフィルタ部１の２つの出力端、整流回路１１の２つの入力端に接続される。ラインＥ１、Ｅ２は、図２（ａ）に示す零相変流器２１の１次巻線ｎ１１に対応する。

零相変流器２１の１次巻線ｎ１１には、図２（ａ）に示すように、ラインＥ１とＥ２とに流れる電流の差として１次電流Ｉ1が流れ、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。

尚、磁芯２１ａには、１次及び２次巻線ｎ１１、ｎ２１がともに巻数１であっても、ラインＥ１，Ｅ２の電流差によって飽和しない程度の透磁率、断面積のものが用いられる。このように零相変流器２１が構成されることによって、大電力用の電力変換装置にも、この零相変流器２１の使用が可能となる。

零相変流器２１の２次巻線の端子Ｐ３，Ｐ４は、それぞれ、増幅回路２２の２つの信号入力端に接続される。

ラインＬ１，Ｌ２は、それぞれ、整流平滑回路部２（所定の直流電源に対応）から増幅回路２２に電源電流（電源電圧）を供給するための正極側、負極側の電流供給線である。ラインＬ１，Ｌ２も、ラインＥ１、Ｅ２と、２次巻線ｎ２１と同じように磁芯２１ａの孔を貫通するように構成される。ラインＬ１，Ｌ２の巻数も１であり、ラインＬ１，Ｌ２と２次巻線ｎ２１との巻数比は１である。磁芯２１ａの孔にラインＬ１，Ｌ２を貫通させるのは、交流電源５からラインＥ１，Ｅ２を介して流入するノイズによる漏れ電流を低減させるためである。この作用については後述する。

ラインＬ１の一端Ｐ５，ラインＬ２の一端Ｐ７は、それぞれ、増幅回路２２の正（＋）側，負（−）側の電源入力端に接続される。ラインＬ１の他端Ｐ６，ラインＬ２の他端Ｐ８は、それぞれ、コンデンサＣ３の正極（＋）側，負極（−）側の端子に接続される。

図１に戻り、増幅回路２２は、零相変流器２１の２次巻線ｎ２１に流れる電流Ｉ2を増幅して接地ラインに供給するためのものである。
本実施形態１に係る電力変換装置は、増幅回路２２が零相変換器２１よりも交流電源５側に配置されて、零相変流器２１が検出した漏れ電流に対応する補償電流を、漏れ電流の検出点よりも交流電源５側の接地ラインに供給するように構成されている。

即ち、本実施形態１に係る電力変換装置は、図３に示すように、零相変流器２１の漏れ電流Ｉs2の検出点をｂとすると、その検出電流に基づいて、注入点ａで補償電流Ｉrを供給する。

尚、増幅回路ＡＭＰは、増幅回路２２に相当し、コンデンサＣ５１，Ｃ５２は、それぞれ、負荷Ｒ０の浮遊容量Ｃ５、コンデンサＣ７に相当するものである。また、ダイオードＤ５１、スイッチＳＷは、それぞれ、図１の整流回路１１、スイッチング素子Ｑ１に相当するものである。また、漏れ電流Ｉs1，Ｉs2は、それぞれ、スイッチＳＷのスイッチングにより交流電源５から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。

このように構成された場合、次の関係式が成り立つようにする。
ｉs1−Ａ2×ｉr＝０
但し、Ａ2：増幅回路ＡＭＰの増幅度
従って、
ｉr＝Ａ2×ｉs2

この式が示すように、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅回路ＡＭＰの増幅度Ａ2を１にすればよく、増幅度Ａ2は低くてもよく、増幅回路ＡＭＰの発振といった不都合は生じない。

但し、増幅度が正確に１になるように増幅回路ＡＭＰを構成する必要がある。
増幅回路２２の増幅度が正確に１になるように増幅回路２２を構成する場合、オペアンプ等を用いると、増幅回路２２の構成が複雑になる。本実施形態１の増幅回路２２は、図４に示すように、トランジスタＱ１１，Ｑ１２と、コンデンサＣ７と、からなり、簡易な構成で増幅度が正確に１になるように構成されている。

トランジスタＱ１１は、ＮＰＮ形バイポーラトランジスタであり、そのエミッタは、零相変流器２１の２次巻線ｎ２１の一端に接続される。トランジスタＱ１１のコレクタとコンデンサＣ３の正極側の端子とは、磁芯２１ａの孔を通るラインＬ１を介して接続される。トランジスタＱ１１のコレクタが増幅回路２２の正（＋）側の電源入力端になる。

トランジスタＱ１２は、ＰＮＰ形バイポーラトランジスタであり、そのエミッタは、トランジスタＱ１１のエミッタに接続される。トランジスタＱ１２のコレクタとコンデンサＣ３の負極側の端子とは、磁芯２１ａの孔を通るラインＬ２を介して接続される。トランジスタＱ１２のコレクタが増幅回路２２の負（−）側の電源入力端になる。

トランジスタＱ１１，Ｑ１２のベース端は、増幅回路２２の一方の信号入力端となり、トランジスタＱ１１，Ｑ１２のエミッタ端は、他方の信号入力端となる。トランジスタＱ１１，Ｑ１２のエミッタ端は、増幅回路２２の出力端でもある。従って、実質的には、図１に示すように、増幅回路２２は、その出力端が他方の信号入力端に接続される構成を有する。

コンデンサＣ７は、補償電流を接地ラインに供給するためのものであり、コンデンサＣ７の一端は、トランジスタＱ１１，Ｑ１２のベースに接続され、他端は接地ラインに接続される。

次に実施形態１に係る電力変換装置の動作を説明する。
スイッチング素子Ｑ１には、図５（ａ）に示すような信号Ｓ１が供給される。
信号Ｓ１がハイレベルになると、スイッチング素子Ｑ１はオンし、信号Ｓ１がローレベルになると、スイッチング素子Ｑ１はオフする。時刻ｔ０〜ｔ１がスイッチング素子Ｑ１のオン期間であり、時刻ｔ１〜ｔ２がスイッチング素子Ｑ１のオフ期間である。

スイッチング素子Ｑ１のオン期間では、図５（ｂ）に示すように、スイッチング素子Ｑ１に印加される電圧Ｖq1は、ほぼ零となり、スイッチング素子Ｑ１には、図５（ｃ）に示すような電流Ｉq1が流れる。

また、スイッチング素子Ｑ１のオフ期間では、スイッチング素子Ｑ１に印加される電圧Ｖq1は、図５（ｂ）に示すように、コンデンサＣ３の充電電圧よりも高くなり、スイッチング素子Ｑ１に流れる電流Ｉq1は、図５（ｃ）に示すように、ほぼ零となる。

スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの１次巻線ｎ１に流れる電流がスイッチングされ、トランスＴの１次巻線ｎ１に電圧が発生し、この電圧に従って、２次巻線ｎ２に電圧が発生する。

ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧に従って流れる電流を整流し、ダイオードＤ２は、スイッチング素子Ｑ１のオフ期間に、チョークコイルＬ２に流れる電流をコンデンサＣ４の正極（＋）側へ環流する。ダイオードＤ１，Ｄ２を流れる電流は、チョークコイルＬ２とコンデンサＣ４とによって平滑化され、直流電圧が生成され、電力変換回路部３は、生成した直流電圧（出力電圧）を負荷Ｒ０に供給する。

スイッチング素子Ｑ１がスイッチングすることにより、電力変換装置の回路内の対地間の浮遊容量Ｃ５を経由して接地ラインに、図５（ｄ）に示すような漏れ電流Ｉsが流れる。
零相変流器２１は、漏れ電流Ｉsを、ラインＥ１，Ｅ２間に生じる電流の差として検出する。

図６（ａ）に示すように、零相変流器２１の１次巻線ｎ１１に１次電流（ラインＥ１，Ｅ２の電流の差）Ｉ1が流れると、図６（ｂ）に示すように、２次巻線ｎ２１に誘起電流Ｉ2が流れる。１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１であるので、２次巻線ｎ２１に流れる誘起電流の電流値は、１次電流の電流値と同じ値になる。

正の半サイクルにおいては、この誘起電流Ｉ2が分流してトランジスタＱ１１のベース電流として流れる。誘起電流Ｉ2が流れることによってトランジスタＱ１１のエミッタの電位は上昇する。また、誘起電流Ｉ2がトランジスタＱ１１のベースに流れることによってトランジスタＱ１１のベースの電位も上昇する。トランジスタＱ１１の増幅度が１よりも充分大きく、増幅回路２２の増幅度が１となるので、図６（ｃ）に示すように、漏れ電流Ｉsと同じ電流値の電流Ｉq11が生成される。

負の半サイクルにおいては、トランジスタＱ１２の回路が、トランジスタＱ１１の回路と同様に動作し、図６（ｄ）に示すように、同じく漏れ電流Ｉsと同じ電流値の電流Ｉq12が生成される。このトランジスタＱ１１の回路とトランジスタＱ１２の回路と組み合わせることにより、図６（ｅ）に示すような補償電流Ｉrが生成される。

そして、図５（ｅ）に示すように、この補償電流Ｉrを、漏れ電流Ｉsとは逆向きにしてコンデンサＣ７を介して接地ラインに供給することにより、漏れ電流Ｉsは、図５（ｆ）に示すように小さくなる。これにより、コモンモードノイズを低減できる。

次に、磁芯２１ａの孔にラインＬ１，Ｌ２を貫通させることによって、ラインＥ１，Ｅ２に流れるノイズ電流を低減させる作用について説明する。
本実施形態のノイズ低減回路部４では、増幅回路２２に電源電流を供給するためのラインＬ１，Ｌ２を磁芯２１ａの孔に通すことによってラインＥ１，Ｅ２に流れるノイズ電流を低減させている。

このように構成されると、図７の破線で示すように、電力変換回路部３で発生した漏れ電流は、浮遊容量Ｃ５を通り、接地ラインに流れる。
また、接地ラインに流れる漏れ電流は、交流電源５から電力変換装置に流入し、ラインＥ１，Ｅ２を伝播する。漏れ電流は、図８に示すように、整流平滑回路部２を経由し、さらにラインＬ１，Ｌ２、増幅回路２２を経由する。

増幅回路２２の出力端が増幅回路２２の他方の信号入力端に接続されているため、他方の信号入力端から内部に流れ込む電流は、破線で示す電流と比較して微少である。

このため、増幅回路２２の出力電流は、そのまま零相変流器２１の２次巻線ｎ２１に流れ込み、零相変流器２１の磁芯２１ａを介して、再び増幅回路２２の一方の信号入力端に戻る。そして一方の信号入力端から、コンデンサＣ７を介して接地ラインへと流れる。

ここで、増幅回路２２の他方の信号入力端から増幅回路２２の内部に流れ込む電流が微少であれば、ラインＥ１，Ｅ２に流れるノイズ電流と増幅回路２２の電源に流れる電流との電流量は、等しくなり、電流ゲインが１であれば、零相変流器２１の２次巻線ｎ２１に流れる電流とラインＥ１，Ｅ２に流れるノイズ電流とは、キャンセルされる。従って、ラインＥ１，Ｅ２に流れるノイズ電流は、ほぼ零になる。即ち、交流電源５から電力変換装置に流れる漏れ電流は、ほぼ零になる。この漏れ電流がほぼ零になれば、整流平滑回路部２の出力端から増幅回路２２に電流を供給しても、漏れ電流と同じ電流値の補償電流を接地ラインに供給できることになる。

以上説明したように、本実施形態１によれば、整流平滑回路部２から増幅回路２２に電源電流を供給し、その電流を供給するためのラインＬ１，Ｌ２を、零相変流器２１の磁芯２１ａの孔に、ラインＥ１，Ｅ２、検出巻線とともに貫通させた。

従って、零相変流器２１において、ラインＥ１，Ｅ２に流れるノイズによる漏れ電流と、接地ラインに流れるノイズ電流と、をキャンセルすることができ、交流電源５側から電力変換装置に流入する漏れ電流を、ほぼ零にすることができる。
このため、零相変流器２１の後段の整流平滑回路部２が生成した直流電圧を増幅回路２２への電源電圧として供給することができ、しかも増幅回路２２の増幅度を正確に１にすることができる。そして、零相変流器２１の前段の交流電源５側に定電圧回路（直流電源）を設ける必要がないので、部品点数を低減することができ、簡易な構成とすることができる。そして、コストを低減することもできる。

また、従来のような定電圧回路を設ける必要がないので、この定電圧回路によるノイズの影響もなくなる。

（実施形態２）
実施形態２に係る電力変換装置は、電力変換回路部の補助電源部から増幅回路に電源電流を供給する電流供給線を、零相変流器を経由するように構成されたものである。

実施形態２に係る電力変換装置の構成を図９に示す。
実施形態２に係る電力変換装置は、電力変換回路部３の補助電源部３２（所定の直流電源に対応）から、ラインＬ１，Ｌ２を介して増幅回路２２に電源電流を供給するように構成されている。
ラインＬ１，Ｌ２は、第１の実施形態と同様に、磁芯２１ａの孔を貫通する。

この補助電源部３２は、第１の実施形態において説明したように、制御部３１への電源電圧を供給する必須のものである。また、電力変換装置は、メインスイッチをドライブするドライバ（図示せず）を備えており、補助電源部３２は、このドライバを動作させるためにも、電力変換装置が必ず備えなければならないものである。

このように、補助電源部３２を増幅回路２２を動作させる直流電源として利用することもでき、第１の実施形態と同様に、零相変流器２１において、ラインＥ１，Ｅ２に流れる漏れ電流と接地ラインに流れるノイズ電流とをキャンセルすることができる。従って、第１の実施形態と同様に部品点数を低減することができる。
（実施形態３）
実施形態３に係る電力変換装置は、増幅回路に電源電流を供給する電流供給線のうちのいずれか１本の線と一対の電源線のうちのいずれか１本の線とを共通にしたものである。

実施形態３に係る電力変換装置の構成を図１０に示す。
増幅回路２２の正（＋）側の電源入力端とラインＥ２とは、ラインＬ３を介して零相変流器２１よりも交流電源５側で接続される。ラインＥ１，Ｅ２、検出巻線は、零相変流器２１を貫通する。補助電源部３２の出力端であるコンデンサＣ６の一方の端子とラインＥ２とは、ラインＬ１を介して零相変流器２１よりも後段の整流平滑回路部２側で接続される。

このように構成されることにより、漏れ電流の経路として、ラインＬ１，ラインＥ２，ラインＬ３，増幅回路２２、零相変流器２１、コンデンサＣ７を経由して接地ラインに漏れ電流が流れる経路が形成される。

従って、増幅回路２２の電流ゲインが１であれば、第１の実施形態と同様に、浮遊容量Ｃ５、コンデンサＣ７を流れた電流と、増幅回路２２の入力に流れる電流はキャンセルされ、交流電源５から電力変換装置に流入する漏れ電流を、ほぼ零にすることができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
上記実施形態では、交流電源５を単相の電源として説明した。しかし、交流電源５は、単相でなくてもよく、三相以上のものであってもよい、三相の場合、磁芯２１ａの孔に、３本の交流電源線を１次巻線として貫通させる。

また、磁芯２１ａの形状は、円筒形に限られるものではなく、断面が口（くち）の字状のものであってもよいし、孔を有する多角形のものであってもよい。また、磁芯２１ａは、半円筒形の２つの割コア２個を用いたものであってもよい。

次に、増幅回路２２の構成も、上述した構成に限られるものではない。
例えば、図１１に示すように、増幅回路２２に、ＮＰＮ形のバイポーラトランジスタＱ１３，Ｑ１４を備え、零相変流器２１の２次巻線（検出巻線）を２つ設けて、それぞれ、トランジスタＱ１３とＱ１４とに電流を供給するようにしてもよい。

また、図１２に示すように、増幅回路２２に、ＰＮＰ形のバイポーラトランジスタＱ１５と、ＮＰＮ形のバイポーラトランジスタＱ１６と、を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ１５とＱ１６とに電流を供給するようにしてもよい。

また、図１３に示すように、増幅回路２２に、ＰＮＰ形のバイポーラトランジスタＱ１７，Ｑ１８を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ１７とＱ１８とに電流を供給するようにしてもよい。

また、図１４に示すように、増幅回路２２に、Ｎ形電界効果トランジスタであるトランジスタＱ１９とＰ形電界効果トランジスタであるトランジスタＱ２０とを備えるようにしてもよい。

また、図１５に示すように、増幅回路２２に、２つのＮ形電界効果トランジスタであるトランジスタＱ２１，Ｑ２２を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ２１，Ｑ２２に電流を供給するようにしてもよい。

また、図１６に示すように、増幅回路２２に、Ｐ形電界効果トランジスタであるトランジスタＱ２３とＮ形電界効果トランジスタであるトランジスタＱ２４とを備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ２３とトランジスタＱ２４とに電流を供給するようにしてもよい。

また、図１７に示すように、増幅回路２２に、Ｐ形電界効果トランジスタであるトランジスタＱ２５，Ｑ２６を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ２５，Ｑ２６に電流を供給するようにしてもよい。

また、増幅回路２２は、零相変流器２１の検出比に誤差が生じた場合でも、利得を調整して、この誤差を低減できるように構成されることもできる。
この増幅回路２２の構成を図１８に示す。
この増幅回路２２は、トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４と、コンデンサＣ７，Ｃ８と、からなる。

トランジスタＱ３１、Ｑ３３は、ＮＰＮ形のバイポーラトランジスタである。トランジスタＱ３１、Ｑ３３のコレクタは、ともに補助電源部３２の正極（＋）に接続されている。

トランジスタＱ３２、Ｑ３４は、ＰＮＰ形のバイポーラトランジスタである。トランジスタＱ３２、Ｑ３４のエミッタは、それぞれトランジスタＱ３１、Ｑ３３のエミッタに接続され、コレクタはともに補助電源部３２の負極（−）に接続されている。

トランジスタＱ３１，Ｑ３２は、主増幅器２２ａを構成し、トランジスタＱ３３，Ｑ３４は、補正増幅器２２ｂを構成する。主増幅器２２ａは、電流増幅器として作用し、補正増幅器２２ｂは、電圧増幅器として作用する。

補償電流を接地ラインに供給するためのコンデンサＣ７は、トランジスタＱ３１〜Ｑ３４のベースと接地ラインとの間に接続されている。

コンデンサＣ８は、増幅度を調整するためのものであり、トランジスタＱ３３のエミッタ及びトランジスタＱ３４のエミッタと、接地ラインと、の間に接続されている。

この増幅回路２２の動作原理は以下の通りである。
増幅回路２２のコンデンサＣ７，Ｃ８を、それぞれ抵抗Ｒa７，Ｒa８とすると、抵抗Ｒa７には、電流値が電流Ｉ2とほぼ等しい電流Ｉ１１が流れる。また、抵抗Ｒa８には、抵抗Ｒa７に印加される電圧と等しい電圧が印加される。従って、抵抗Ｒa８に流れる電流Ｉ12の電流値は式（１）によって表される。
ｉ12＝ｉ2×ｒ7／ｒ8
・・・（１）
但し、ｉ12：抵抗Ｒa８に流れる電流Ｉ12の電流値
ｉ2：電流Ｉ2の電流値
ｒ7：抵抗Ｒa７の抵抗値
ｒ8：抵抗Ｒa８の抵抗値

また、増幅回路２２の利得は、以下の式（２）によって表される。
Ａ＝（１＋ｒ7／ｒ8）
・・・（２）
但し、Ａ：増幅回路２２の利得

この式（２）が示すように、増幅回路２２の利得は、抵抗Ｒa7とＲa８との抵抗値の比に基づいて設定され、この抵抗値比を替えれば、増幅回路２２の利得が変わる。

例えば、零相変流器２１の検出比に誤差が生じた場合、抵抗Ｒa7，Ｒa８の抵抗値比を替えて、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。

増幅回路２２が、このように構成されることにより、簡単な回路で容易に増幅回路２２の利得を調整することができ、零相変流器２１の検出比に誤差が生じた場合でも、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。

尚、主増幅器と補正増幅器とを兼用することもできる。
その回路構成を図１９に示す。この増幅回路２２では、トランジスタＱ３１，Ｑ３２が補正増幅器２２ｂを兼用する。

図１９に示す増幅回路２２では、トランジスタＱ３１，Ｑ３２のエミッタ電位は、ベース電圧とほぼ等しくなる。また、トランジスタＱ３１，Ｑ３２のエミッタから電流を流してもベース側負荷には影響しないことになる。この点に着目すると、主増幅器２２ａが補正増幅器２２ｂを兼用することが可能となる。
このように、主増幅器２２ａが補正増幅器２２ｂを兼用することにより、新たな増幅器を備えずに増幅回路２２の利得を調整することができる。

また、図２０，図２１に示すように、バイポーラトランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４の代わりに、それぞれ、電界効果トランジスタであるトランジスタＱ３４，Ｑ３５，Ｑ３６，Ｑ３７を用いることができる。

電界効果トランジスタを用いた場合、ゲート電流がほぼ零となることから、より高性能の増幅回路２２を構成することができる。

また、増幅回路２２は、零相変流器２１の２次巻線に電圧が誘起しなくても、漏れ電流を検出できるように構成されることもできる。
この増幅回路２２の構成を図２２に示す。
この増幅回路２２は、トランジスタＱ４１，Ｑ４２と、ダイオードＤ１１，Ｄ１２と、コンデンサＣ２１、Ｃ２２と、抵抗Ｒ１，Ｒ２と、からなる。

ＮＰＮ形バイポーラトランジスタであるトランジスタＱ４１のエミッタは、零相変流器２１の２次巻線ｎ２１の一端に接続され、そのコレクタは、補助電源部３２の正極に接続されている。

ＰＮＰ形バイポーラトランジスタであるトランジスタＱ４２のエミッタは、トランジスタＱ４１のエミッタに接続され、コレクタは補助電源部３２の負極に接続されている。

ダイオードＤ１１、Ｄ１２は、それぞれ、トランジスタＱ４１，Ｑ４２のエミッタ−ベース間に、エミッタ−ベース間電圧に相当する電圧を発生させるためのダイオードであり、ダイオードＤ１１のアノードは、トランジスタＱ４１のベースに接続され、カソードは、零相変流器２１の２次巻線ｎ２１の他端に接続されている。またダイオードＤ１２のカソードは、トランジスタＱ４２のベースに接続され、アノードは零相変流器２１の２次巻線ｎ２１の他端に接続されている。

抵抗Ｒ１，Ｒ２は、電流を制限するための抵抗であり、抵抗Ｒ１は、ダイオードＤ１１のアノードと補助電源部３２の正極との間に接続され、抵抗Ｒ２は、ダイオードＤ１２のカソードと補助電源部３２の負極との間に接続されている。
尚、増幅回路２２の中性点を増幅回路２２に印加される電圧の１／２に設定するため、抵抗Ｒ１，Ｒ２の抵抗値は等しくなるように設定される。

コンデンサＣ２１，Ｃ２２は、ノイズ成分を平滑化して、ノイズ成分の影響を抑制するためのコンデンサであり、それぞれ、ダイオードＤ１１，Ｄ１２と並列に接続されている。

次に、この増幅回路２２の動作を説明する。
零相変流器２１の１次巻線ｎ１１に、１次電流が流れると、２次巻線ｎ２１には、１次電流に基づいて電流ｉが誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流ｉが漏れ電流を相殺する方向に、接地ラインに流れるように設定される。

補助電源部３２から供給された電流により、電流ｉは、補助電源部３２の正極から、抵抗Ｒ１，ダイオードＤ１１、Ｄ１２、抵抗Ｒ２を通り、補助電源部３２の負極へと流れる。

尚、ダイオードＤ１１，Ｄ１２に、それぞれ並列に接続されているコンデンサＣ２１，Ｃ２２が、周波数が高いノイズ成分のレベルを下げるため、電流を、損失なくトランジスタＱ４１，Ｑ４２のベースに供給することができる。

電流が流れることにより、ダイオードＤ１１，Ｄ１２には、トランジスタＱ４１のベース−エミッタ間電圧に相当する電圧降下が発生する。
この電圧は、トランジスタＱ４１のベース−エミッタ間に正方向に印加される。
また、零相変流器２１の出力電圧Ｖctは、以下の式（３）によって表される。
Ｖct＝Ｖbe−Ｖd
・・・（３）
但し、Ｖbe：トランジスタＱ４１のベース−エミッタ間電圧
Ｖd：ダイオードＤ１１の順方向電圧
この式（３）が示すように、電圧Ｖbeと電圧Ｖdは等しくなるため、２次巻線ｎ２１に出力電圧Ｖctを誘起させる必要がなくなり、電流のみが流れるようにすればよい。

これにより、零相変流器２１の１次巻線ｎ１１、２次巻線ｎ２１の巻数が低減され、また、磁芯２１ａのコア面積も低減される。
また、ダイオードＤ１１と並列に接続されたコンデンサＣ２１により、ノイズ成分の周波数が高くても、トランジスタＱ４１のベースに、損失なく、ベース電流が供給される。

また、抵抗Ｒ１，Ｒ２の抵抗値が等しくなるように設定されているため、増幅回路２２の中性点は増幅回路２２に印加される電圧の１／２になり、トランジスタＱ４１、Ｑ４２の中性点電圧も安定する。また、制御範囲も拡大する。

このように増幅回路２２が構成されることにより、１次巻線ｎ１１、２次巻線ｎ２１の巻数を減らすことができる。また、磁芯２１ａのコア面積を低減することもでき、その結果、零相変流器２１を小型化することができる。

また、抵抗Ｒ１，Ｒ２により、増幅回路２２の中性点を、増幅回路２２に印加される電圧の１／２に設定することができる。このため、トランジスタＱ４１、Ｑ４２の中性点電圧も安定し、制御も安定し、制御範囲も拡大する。

尚、増幅回路２２の利得を補正するように構成されることもできる。その構成を図２３に示す。
図２３に示す増幅回路２２において、トランジスタＱ４１のエミッタとトランジスタＱ４２のエミッタとの接続点にコンデンサＣ８が接続される。
このコンデンサＣ８は、増幅回路２２の利得を補正するためのものである。

増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅する。増幅した電流は、コンデンサＣ７とコンデンサＣ８とのインピーダンスの比に応じた比率でコンデンサＣ７とコンデンサＣ８とからそれぞれ出力される。

また、零相変流器２１に２つの２次巻線を設けることもできる。その構成を図２４に示す。
図２４に示すように、零相変流器２１に２次巻線ｎ２２を設け、増幅回路２２に、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ４３とＮＰＮ形バイポーラトランジスタであるトランジスタＱ４４とを備える。

零相変流器２１の２次巻線ｎ２１の一端、２次巻線ｎ２２の一端は、補助電源部３２の正極、負極に、それぞれ接続される。増幅回路２２では、トランジスタＱ４３のエミッタが２次巻線ｎ２１の他端に接続され、トランジスタＱ４４のエミッタが、２次巻線ｎ２２の他端に接続され、トランジスタＱ４３のコレクタとトランジスタＱ４４のコレクタとが接続される。

ダイオードＤ１１のカソードはトランジスタＱ４３のベースに接続され、アノードは補助電源部３２の正極に接続される。抵抗Ｒ３は、ダイオードＤ１１のカソード及びトランジスタＱ４３のベースと、トランジスタＱ４３のコレクタと、の間に接続される。コンデンサＣ２１はダイオードＤ１１と並列に接続される。

また、ダイオードＤ１２のアノードは、トランジスタＱ４４のベースに接続され、カソードは、２次巻線ｎ２２の一端と補助電源部３２の負極に接続される。抵抗Ｒ４は、トランジスタＱ４４のコレクタと、トランジスタＱ４４のベース及びダイオードＤ１２のアノードと、の間に接続される。コンデンサＣ２２は、ダイオードＤ１２と並列に接続される。コンデンサＣ７は、トランジスタＱ４３のコレクタとトランジスタＱ４４のコレクタとの接続点に接続される。

増幅回路２２がこのように構成されることにより、零相変流器２１の２次巻線ｎ２１、ｎ２２が固定電位となるため、零相変流器２１とトランジスタＱ４３，Ｑ４４との間の配線が長くなってもストレー容量の影響を軽減することができる。

また、２つのＮＰＮ形バイポーラトランジスタを組み合わせて増幅回路２２を構成することもできる。
その構成を図２５に示す。
図２５に示す増幅回路２２は、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ４５，Ｑ４６を備える。

補助電源部３２の正極、負極には、それぞれ、トランジスタＱ４５のコレクタ、２次巻線ｎ２２の一端が接続されている。トランジスタＱ４５のエミッタは零相変流器２１の２次巻線ｎ２１の一端に接続され、トランジスタＱ４６のコレクタは、零相変流器２１の２次巻線ｎ２１の他端に接続され、エミッタは、零相変流器２１の２次巻線ｎ２２の他端に接続される。

ダイオードＤ１１のアノードはトランジスタＱ４５のベースに接続され、カソードは２次巻線ｎ２１の他端に接続されている。抵抗Ｒ５は、補助電源部３２の正極及びトランジスタＱ４５のコレクタと、ダイオードＤ１１のアノード及びトランジスタＱ４５のベースと、の間に接続されている。コンデンサＣ２１は、ダイオードＤ１１の両端に並列に接続される。

ダイオードＤ１２のアノードはトランジスタＱ４６のベースに接続され、カソードは、補助電源部３２の負極と２次巻線ｎ２２の一端とに接続される。抵抗Ｒ６は、２次巻線ｎ２１の他端及びトランジスタＱ４６のコレクタと、ダイオードＤ１２のアノード及びトランジスタＱ４６のベースと、の間に接続される。コンデンサＣ２２は、ダイオードＤ１２の両端に並列に接続される。コンデンサＣ７はトランジスタＱ３６のコレクタに接続される。
増幅回路２２がこのように構成されることにより、同一のＮＰＮ形バイポーラトランジスタを使用することができる。

また、図２５に示す構成に、さらに電界効果トランジスタを備えることにより、耐圧の高い増幅回路２２を構成できる。
その構成を図２６に示す。
図２６に示す増幅回路２２は、ＮＰＮ型バイポーラトランジスタとしてのトランジスタＱ４８，Ｑ５０と、電界効果トランジスタとしてのトランジスタＱ４７，Ｑ４９と、を備える。トランジスタＱ４７，Ｑ４９には、高耐圧のものを使用する。トランジスタＱ４７の一端は、補助電源部３２の正極に接続され、他端は、トランジスタＱ４８のコレクタに接続される。

補助電源部３２の正極と、トランジスタＱ４８のベース及びダイオードＤ１１のアノードと、の間には、抵抗Ｒ１１とＲ１２とが直列に接続され、トランジスタＱ４７のゲートは、その接続点に接続される。

トランジスタＱ４９の一端は、２次巻線ｎ２１の他端に接続され、他端は、トランジスタＱ５０のコレクタに接続されている。２次巻線ｎ２１の他端と、トランジスタＱ５０のベース及びダイオードＤ１２のアノードと、の間には、抵抗Ｒ２１とＲ２２とが直列に接続され、トランジスタＱ４９のゲートは、その接続点に接続される。

増幅回路２２がこのように構成されることにより、トランジスタＱ４８，Ｑ５０に印加される電圧を高耐圧のトランジスタＱ４７，Ｑ４９でカバーすることができ、トランジスタＱ４８，Ｑ５０が保護される。従って、トランジスタＱ４８，Ｑ５０に、増幅度が高い低耐圧のものを使用することができる。この場合、トランジスタＱ４７，Ｑ４９のゲート電流は非常に少ないため、増幅度をほぼ１にすることができ、高電圧での使用を可能とする。

また、ＰＮＰ形バイポーラトランジスタを対にして増幅回路２２を構成することもできる。その構成を図２７に示す。

図２７に示す増幅回路２２は、２つのＰＮＰ形バイポーラトランジスタであるトランジスタＱ５１，Ｑ５２を備える。

補助電源部３２の正極、負極には、それぞれ、零相変流器２１の２次巻線ｎ２１の一端、トランジスタＱ５２のコレクタが接続される。
トランジスタＱ５１のエミッタは、２次巻線ｎ２１の他端に接続され、コレクタは、２次巻線ｎ２２の一端に接続される。ダイオードＤ１３のカソードは、トランジスタＱ５１のベースに接続され、アノードは、補助電源部３２の正極及び２次巻線ｎ２１の一端に接続される。抵抗Ｒ２３は、ダイオードＤ１のカソード及びトランジスタＱ５１のベースと、２次巻線ｎ２２の一端及びトランジスタＱ５１のコレクタと、の間に接続される。コンデンサＣ２１はダイオードＤ１３の両端に並列に接続される。

トランジスタＱ５２のエミッタは、２次巻線ｎ２２の他端に接続される。ダイオードＤ１４のカソードは、トランジスタＱ５２のベースに接続され、アノードは、２次巻線ｎ２２の一端に接続される。抵抗Ｒ２４は、ダイオードＤ１４のカソード及びトランジスタＱ５２のベースと、トランジスタＱ５２のコレクタと、の間に接続される。コンデンサＣ２２は、ダイオードＤ１４の両端に並列に接続される。

尚、コンデンサＣ７の一端は、トランジスタＱ５２のコレクタと零相変流器２１の２次巻線ｎ２２の一端とに接続される。

また、図２２，２３の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくすることもできる。
その回路構成を図２８に示す。
図２８に示す増幅回路２２は、トランジスタＱ４１，Ｑ４２と、ダイオードＤ１１，Ｄ１２と、抵抗Ｒ２５，Ｒ２６と、コンデンサＣ２１，Ｃ２２，Ｃ７と、を備えている。

トランジスタＱ４１のコレクタとベースとの間には、抵抗Ｒ２５が接続され、トランジスタＱ４２のコレクタとベースとの間には、抵抗Ｒ２６が接続される。
トランジスタＱ４１のエミッタとトランジスタＱ４２のエミッタとは接続され、その接続点は零相変流器２１の２次巻線ｎ２１の一端に接続される。

トランジスタＱ４１のベースと零相変流器２１の他端との間には、コンデンサＣ２１が接続され、トランジスタＱ４２のベースと零相変流器２１の他端との間にコンデンサＣ２２が接続される。

ダイオードＤ１２のカソードはトランジスタＱ４２のベースに接続され、ダイオードＤ１１のカソードは、ダイオードＤ１２のアノードに接続され、ダイオードＤ１１のアノードはトランジスタＱ４１のベースに接続される。

コンデンサＣ７は零相変流器２１の２次巻線ｎ２１の他端に接続される。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅して、増幅した電流を、零相変流器２１の２次巻線ｎ２１の他端からコンデンサＣ７を介して出力する。

このようにダイオードＤ１１，Ｄ１２がトランジスタＱ４１のベースとトランジスタＱ４２のベースとの間に直列接続されることにより、トランジスタＱ４１，Ｑ４２のばらつきによる中性点変位を少なくすることができる。
また、トランジスタＱ４１，Ｑ４２のベース−エミッタ間電圧は、直列に接続されたダイオードＤ１１，Ｄ１２により補正される。

即ち、トランジスタＱ４１，Ｑ４２の２つのエミッタ−ベース間電圧は、以下のようになる。
Ｖeb1＋Ｖeb2＝２Ｖd
但し、Ｖeb1：トランジスタＱ４１のエミッタ−ベース間電圧
Ｖeb2：トランジスタＱ４２のエミッタ−ベース間電圧
従って、Ｖeb＝Ｖdとするよりも条件を緩和することができる。通常、ＮＰＮトランジスタとＰＮＰトランジスタとでは、エミッタ−ベース間電圧が僅かに異なるものの、増幅回路２２がこのように構成されることにより、エミッタ−ベース間電圧の相違を無視することができる。

この増幅回路２２に、利得を補正するためのコンデンサを備えることもできる。
その構成を図２９に示す。
増幅回路２２は、図２９に示す構成に加え、トランジスタＱ４１のエミッタとトランジスタＱ４２のエミッタとの接続点にコンデンサＣ８が接続される。
図２１に示す増幅回路２２と同様に、このコンデンサＣ７，Ｃ８のインピーダンスの比を調整することにより、利得を容易に調整することができ、零相変流器２１を含めた全利得を正確に１にすることが可能となる。
なお、図１１〜図２９において、補助電源部３２からのラインＬ１，Ｌ２は、零相変流器２１の磁芯２１ａの孔を貫通しているものとする。

また、上記実施形態では、トランジスタを単体の素子として説明した。しかし、トランジスタの代わりに、例えば、ダーリントン接続されたトランジスタ回路を用いることもできる。この場合、トランジスタ回路を構成するトランジスタの数に応じた数のダイオードを、ベースと２次巻線との間に接続する。

本発明の実施形態１に係る電力変換装置の構成を示す回路図である。 図１に示す零相変流器の構成を示す図であり、（ａ）は図１の零相変流器を示す回路図であり、（ｂ）は貫通形変流器の斜視図である。 漏れ電流を相殺する原理を説明するための図である。 図１に示す増幅回路の構成を示す回路図である。 図１に示す電力変換装置の動作を説明するためのタイミングチャートである。 図２（ａ）に示す零相変流器の動作を説明するためのタイミングチャートである。 ノイズ電流を低減させる作用を説明するための図である。 ノイズ電流を低減させる作用を説明するための図である。 本発明の実施形態２に係る電力変換装置の構成を示す回路図である。 本発明の実施形態３に係る電力変換装置の構成を示す回路図である。 図４に示す増幅回路の応用例（１）として、零相変流器の２次巻線を２つ設けた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（２）として、零相変流器の２次巻線を２つ設けた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（３）として、零相変流器の２次巻線を２つ設けた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（４）として、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。 図４に示す増幅回路の応用例（５）として、図１１に示す増幅回路において、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。 図４に示す増幅回路の応用例（６）として、図１２に示す増幅回路において、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。 図４に示す増幅回路の応用例（７）として、図１３に示す増幅回路において、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。 図４に示す増幅回路の応用例（８）として、零相変流器の検出比に誤差が生じた場合でも、利得を調整して、この誤差を低減できるようにした増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（９）として、主増幅器が補正増幅器を兼用するようにした増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１０）として、図１８に示す増幅回路において、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１１）として、図１９に示す増幅回路において、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１２）として、零相変流器の２次巻線に電圧が誘起しなくても、漏れ電流を検出できるようにした増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１３）として、利得を補正するように構成された増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１４）として、零相変流器に２つの２次巻線を設けた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１５）として、２つのＮＰＮ形バイポーラトランジスタを組み合わせた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１６）として、図２５に示す増幅回路に電界効果トランジスタを加えることにより、耐圧の高めた増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１７）として、ＰＮＰ形バイポーラトランジスタを対にした増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１８）として、図２２，２３の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくするようにした増幅回路の構成を示す回路図である。 図４に示す増幅回路の応用例（１９）として、利得を補正するようにした増幅回路の構成を示す回路図である。 従来の電力変換装置の構成を示すブロック図である。

符号の説明

１ ノイズフィルタ部
２ 整流平滑回路部
３ 電力変換回路部
４ ノイズ低減回路部
２１ 零相変流器
２２ 増幅回路
Ｃ７ コンデンサ

Claims (11)

1. 所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
   前記一対の電源線から接地線に漏れる漏れ電流を検出する漏れ電流検出部と、
   前記漏れ電流検出部よりも前記電源側に配置されて所定の直流電源から電流供給線を介して電流が供給され、前記漏れ電流検出部が検出した漏れ電流を増幅し、増幅した電流を前記漏れ電流を相殺するための補償電流として、前記接地線に供給する増幅部と、を備え、
   前記漏れ電流検出部は、孔を有する磁芯に前記一対の電源線と前記漏れ電流を検出する検出巻線とを巻き回す変流器からなり、
   前記電流供給線を前記変流器に巻き回させた、
   ことを特徴とするノイズ低減装置。
2. 前記漏れ電流検出部は、前記一対の電源線と、前記検出巻線と、前記電流供給線とが、前記変流器の磁芯の孔にそれぞれ一回のみ貫通する構成を有する、
   ことを特徴とする請求項１に記載のノイズ低減装置。
3. 前記変流器は、前記一対の電源線と前記検出巻線と前記電流供給線との巻数比を１として、前記一対の電源線と前記電流供給線との漏れ電流を検出比１で前記検出巻線に検出するものである、
   ことを特徴とする請求項１又は２に記載のノイズ低減装置。
4. 前記増幅部は、増幅度を１として前記接地線に供給する電流を増幅するものである、
   ことを特徴とする請求項１乃至３のいずれか１項に記載のノイズ低減装置。
5. 前記電流供給線は、負極側の電流供給線と正極側の電流供給線とからなり、
   前記増幅部は、
   ＮＰＮトランジスタと、ＰＮＰトランジスタと、
   を備え、
   前記ＮＰＮトランジスタのコレクタは、前記正極側の電流供給線に接続され、前記ＰＮＰトランジスタのエミッタは、前記ＮＰＮトランジスタのエミッタに接続され、前記ＰＮＰトランジスタのコレクタは前記負極側の電流供給線に接続され、前記変流器の検出巻線の一端が前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースに接続され、前記変流器の検出巻線の他端が前記ＮＰＮトランジスタのエミッタ及び前記ＰＮＰトランジスタのエミッタに接続され、
   前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースにコンデンサが接続され、前記変流器が検出した漏れ電流を増幅して補償電流として、前記コンデンサを介して前記接地線に供給されるように構成された、
   ことを特徴とする請求項１乃至４のいずれか１項に記載のノイズ低減装置。
6. 負極側の電流供給線と正極側の電流供給線とからなる前記電流供給線から電流が供給され、
   前記増幅部は、
   前記変流器の検出巻線に流れる電流を、前記検出巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
   前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
   前記変流器が検出した漏れ電流を増幅して補償電流として、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ前記接地線に供給されるように構成された、
   ことを特徴とする請求項１乃至４のいずれか１項に記載のノイズ低減装置。
7. 前記電流供給線は、負極側の電流供給線と正極側の電流供給線とからなり、
   前記増幅部は、
   エミッタが、前記変流器の検出巻線の一端に接続され、コレクタが前記正極側の電流供給線に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
   前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の検出巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
   エミッタが前記変流器の検出巻線の一端に接続され、コレクタが前記負極側の電流供給線に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
   前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の検出巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
   を備え、
   前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に、コンデンサが接続され、前記変流器が検出した漏れ電流を増幅して補償電流として、前記コンデンサを介して前記接地線に供給されるように構成された、
   ことを特徴とする請求項１乃至４のいずれか１項に記載のノイズ低減装置。
8. 電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する電力変換部と、
   前記電源から前記電力変換部への電力供給用の一対の電源線に伝播するノイズを低減する請求項１乃至７のいずれか１項に記載のノイズ低減装置と、を備えた、
   ことを特徴とする電力変換装置。
9. 前記一対の電源線を介して供給される交流電圧を直流電圧に変換して前記電力変換部に供給する整流平滑部を備え、
   前記電流供給線が前記整流平滑部の出力端に接続されて、前記変流器に巻き回された構成を有する、
   ことを特徴とする請求項８に記載の電力変換装置。
10. 前記電力変換部は、
    補助巻線を有するトランスと、
    前記電力変換部の制御を行う制御部と、
    前記補助巻線に発生した電圧を整流、平滑化して直流電圧を生成し、生成した直流電圧を出力端から前記制御部に供給する補助電源と、
    を備え、
    前記電流供給線が前記補助電源の出力端に接続されて、前記変流器に巻き回された構成を有する、
    ことを特徴とする請求項８に記載の電力変換装置。
11. 正極側、負極側の２本の前記電流供給線のうちのいずれか１本と一対の電源線のうちのいずれか１本とが線を共有する共有線となり、前記電流供給線が前記変流器に巻き回された構成を有する、
    ことを特徴とする請求項８に記載の電力変換装置。

Images