JP3937869B2 - 増幅回路、ノイズ低減装置及び電力変換装置 - Google Patents
増幅回路、ノイズ低減装置及び電力変換装置 Download PDFInfo
- Publication number
- JP3937869B2 JP3937869B2 JP2002049307A JP2002049307A JP3937869B2 JP 3937869 B2 JP3937869 B2 JP 3937869B2 JP 2002049307 A JP2002049307 A JP 2002049307A JP 2002049307 A JP2002049307 A JP 2002049307A JP 3937869 B2 JP3937869 B2 JP 3937869B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current
- current transformer
- base
- secondary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅回路、ノイズ低減装置及び電力変換装置に関し、特に小型化を可能とする技術に関する。
【０００２】
【従来の技術】
モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【０００３】
かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、回路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム（筐体）の電圧レベルが変動する。
【０００４】
特に、前述のインバータを介して電力容量の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【０００５】
このようなノイズを低減するため、漏れ電流を相殺する方向に接地ラインに補償電流を供給する。
【０００６】
この方法を図１２に基づいて説明する。
尚、この図１２において、コンデンサＣ５１，Ｃ５２は、それぞれ、負荷の静電容量、コモンモードノイズ用のコンデンサに相当し、ダイオードＤ５１は整流回路に相当し、スイッチＳＷはスイッチング素子に相当するものである。
【０００７】
また、漏れ電流Ｉs1，Ｉs2は、それぞれ、スイッチＳＷのスイッチングにより交流電源５０から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【０００８】
ノイズを低減する方法としては、２つの方法が考えられる。
第１の方法は、図１２（ａ）に示すように、漏れ電流Ｉs1を検出し、その検出電流を増幅器ＡＭＰで増幅し、この増幅した補償電流Ｉrを、漏れ電流Ｉs1を相殺する方向に、コンデンサＣ５２を介して接地ラインに供給する方法である。
【０００９】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりも交流電源５０側に配置して漏れ電流Ｉs1を検出する。
第１の方法では、次の式（１）が成り立つようにする。
【数１】
Ａ1×（ｉs1−ｉr）−ｉs1≒０・・・（１）
但し、Ａ1：第１の方法を用いた場合の増幅器ＡＭＰの増幅率
ｉs1：漏れ電流Ｉs1の電流値
ｉr：補償電流Ｉrの電流値
従って、補償電流Ｉrの電流値ｉrは、次式（２）によって表される。
【数２】
ｉr＝（１−１／Ａ1）×ｉs1・・・（２）
【００１０】
第２の方法は、図１２（ｂ）に示すように、漏れ電流Ｉs2を検出し、その検出電流に基づいて補償電流Ｉrを第１の方法と同じように接地ラインに供給する方法である。
【００１１】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりもスイッチＳＷ側に配置して漏れ電流Ｉs2を検出する。
第２の方法を用いた場合、次の式（３）が成り立つようにする。
【数３】
ｉs1−Ａ2×ｉr＝０・・・（３）
但し、Ａ2：第２の方法を用いた場合の増幅器ＡＭＰの増幅率
従って、補償電流Ｉrの電流値ｉrは、次式（４）によって表される。
【数４】
ｉr＝（１／Ａ2）×ｉs1・・・（４）
【００１２】
この式（４）が示すように、第２の方法を用いて、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ2を正確に１にしなくてはならない。従来の電力変換装置では、この増幅器ＡＭＰの増幅率Ａ2を正確に１にすることが困難であるため、一般的には、第１の方法が用いられる（特開平９−２６６６７７号公報等参照）。
【００１３】
【発明が解決しようとする課題】
しかし、第１の方法を用いると、式（２）に示すように、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ1を大きくしなければならない。
【００１４】
このため、位相補償を正確に行わなければならず、増幅器ＡＭＰが発振し易くなるといった不都合が生ずる。
【００１５】
一方、第２の方法を用いた場合、増幅器ＡＭＰの増幅率Ａ2を大きくする必要はない。しかし、第２の方法を用いた場合、前述のように増幅率Ａ2を正確に１にしなくてはならない。
【００１６】
また、増幅器ＡＭＰを動作させるためには、零相変流器５１の２次巻線に、増幅器ＡＭＰ内に備えられたトランジスタのエミッタ−ベース間電圧を発生させる必要があり、２次巻線の巻数の増大を招く。特に、この第２の方法を用いた場合、零相変流器５１の１次巻線と２次巻線との巻数比を１対１にしなければならず、巻数も増える。また、電源線には、大きな電流が流れるため、１次巻線の線径も太くなる。このため、零相変流器５１が大型化してしまう。
【００１７】
本発明は、このような従来の問題点に鑑みてなされたもので、小型化を可能とする増幅回路、ノイズ低減装置及び電力変換装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係る増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の２次巻線の一端に接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００１９】
前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成されたものであってもよい。
【００２０】
本発明の第２の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記ＰＮＰ形バイポーラトランジスタのコレクタに接続され、コレクタとベースとの間に第２の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記ＰＮＰ形バイポーラトランジスタのコレクタと前記ＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に直流電源の正極が接続され、第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２１】
本発明の第３の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＮＰＮ形バイポーラトランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記変流器の第１の２次巻線の他端に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＮＰＮ形バイポーラトランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２２】
本発明の第４の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続された第１のＮＰＮ形バイポーラトランジスタと、
直流電源の正極と前記第１のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第１の抵抗及び第２の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記直流電源の正極と前記第１の抵抗の一端とに、ドレイン及びソースのうちの他端が前記第１のＮＰＮ型バイポーラトランジスタのコレクタに接続され、ゲートが前記第１の抵抗と第２の抵抗との接続点に接続された第１の電界効果トランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続された第２のＮＰＮ形バイポーラトランジスタと、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第３の抵抗及び第４の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記変流器の第１の２次巻線の他端に、ドレイン及びソースのうちの他端が前記第２のＮＰＮ形バイポーラトランジスタのコレクタに接続され、ゲートが前記第３の抵抗と第４の抵抗との接続点に接続された第２の電界効果トランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２の電界効果トランジスタの一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２３】
本発明の第５の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが前記変流器の第２の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＰＮＰ形バイポーラトランジスタと、
前記第１のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の他端に接続され、コレクタが直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＰＮＰ形バイポーラトランジスタと、
前記第２のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の一端との間に接続されて、前記第２のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１のＰＮＰ形バイポーラトランジスタのコレクタと前記変流器の第２の２次巻線の一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に前記直流電源の正極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２４】
前記第１及び第２の電圧降下素子にそれぞれ、並列にコンデンサが接続されたものであってもよい。
【００２５】
本発明の第６の観点に係る増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
エミッタが前記ＮＰＮ形バイポーラトランジスタのエミッタに接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記ＰＮＰ形バイポーラトランジスタのベースとの間に直列に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧と前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧とに相当する電圧降下を発生させる第１、第２の電圧降下素子と、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第１のコンデンサと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第２のコンデンサと、
前記変流器の２次巻線の他端に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２６】
前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成されたものであってもよい。
【００２７】
前記第１、第２の電圧降下素子は、ダイオードによって構成されてもよい。
【００２８】
前記電圧降下素子とバイポーラトランジスタとが互いに近傍に配置されるようにしてもよい。
【００２９】
前記電圧降下素子と前記バイポーラトランジスタとが半導体の同一基板上に形成されるようにしてもよい。
【００３３】
本発明の第７の観点に係るノイズ低減装置は、
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を１次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流を、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された増幅回路と、を備えたものである。
【００３４】
前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の１次巻線に流れる電流を増幅するものであってもよい。
【００３５】
本発明の第８の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置と、を備えたものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
本実施の形態に係る電力変換装置の構成を図１に示す。
本実施の形態に係る電力変換装置は、ノイズフィルタ部１と、整流平滑回路部２と、電力変換回路部３と、ノイズ低減回路部４と、を備えて構成されている。
【００３７】
ノイズフィルタ部１は、コンデンサＣ１，Ｃ２，Ｃ３と、チョークコイルＬ１と、を備えている。
コンデンサＣ１，Ｃ２は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源５の一対の電源線であるラインＥ１とＥ２との間に接続されている。
コンデンサＣ３は、コモンモードノイズを低減させるためのコンデンサであり、ラインＥ２と接地ラインとの間に接続されている。
【００３８】
チョークコイルＬ１は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源５のラインＥ１，Ｅ２に直列に接続されている。
【００３９】
整流平滑回路部２は、整流回路１１と、コンデンサＣ４と、からなる。
整流回路１１は、交流電源５から供給された交流電圧を整流するものであり、ラインＥ１とラインＥ２とに接続されている。この整流回路１１は、例えば、４つのダイオードからなるブリッジ整流回路によって構成されている。
【００４０】
コンデンサＣ４は、整流回路１１から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路１１の出力端に接続されている。
【００４１】
電力変換回路部３は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷Ｒ０に供給するものであり、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１，Ｄ２と、チョークコイルＬ２と、コンデンサＣ５と、を備え、フォワードコンバータを構成している。
【００４２】
トランスＴは、１次側の電力を２次側へ伝達するためのものであり、１次巻線ｎ１と２次巻線ｎ２とを備えている。１次巻線ｎ１は、スイッチング電流によって電圧を発生させ、トランスＴに励磁エネルギを生成するための巻線であり、２次巻線ｎ２は、１次巻線ｎ１で生成された励磁エネルギで電圧を発生させるための巻線である。１次巻線ｎ１の一端Ｐt11は、コンデンサＣ４の正極（＋）側の端子に接続されている。
【００４３】
スイッチング素子Ｑ１は、信号Ｓ１が供給されて、トランスＴの１次巻線ｎ１に流れる電流をスイッチングしてトランスＴの１次巻線ｎ１に電圧を誘起させるための素子であり、トランスＴの１次巻線ｎ１の他端Ｐt12とコンデンサＣ４の負極（−）側の端子との間に接続されている。図示しない制御部は、このスイッチング素子Ｑ１にパルス状の信号Ｓ１を供給し、固定発振に基づいてＰＷＭ制御を行うことにより、出力電圧を安定化させる。
【００４４】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧から電流を整流するためのダイオードであり、そのアノードは、２次巻線ｎ２の一端Ｐt21に接続されている。
【００４５】
ダイオードＤ２は、スイッチング素子Ｑ１のオン期間にチョークコイルＬ２に蓄積された励磁エネルギに従って流れる電流をオフ期間にコンデンサＣ５の正極（＋）側に環流するためのダイオードであり、そのアノードは２次巻線ｎ２の他端Ｐt22に接続され、そのカソードは、ダイオードＤ１のカソードに接続されている。
【００４６】
チョークコイルＬ２は、コンデンサＣ５へと流れる電流を平滑化するためのものであり、ダイオードＤ１，Ｄ２のカソードとコンデンサＣ５の正極（＋）側の端子との間に接続されている。
【００４７】
コンデンサＣ５は、チョークコイルＬ２を通過した電流を平滑化して直流電圧を生成するためのものであり、チョークコイルＬ２を介してダイオードＤ２と並列に接続されている。このチョークコイルＬ２とコンデンサＣ５とで低周波ＬＣフィルタを構成している。電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
尚、容量Ｃ６は、直流電圧の負極（−）ラインと接地ラインとの間に存在する浮遊容量を示す。
【００４８】
ノイズ低減回路部４は、ノイズを低減するための回路部であり、零相変流器２１と、増幅回路２２と、定電圧回路２３と、を備えて構成されている。
【００４９】
尚、本実施の形態に係る電力変換装置は、零相変流器２１を補償電流の注入点よりも電力変換回路部３側に配置し、電力変換装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流Ｉrを接地ラインに供給する方法を用いる。
【００５０】
零相変流器２１は、漏れ電流を検出するものであり、その等価回路を図２（ａ）に示す。図２（ａ）に示す１次巻線ｎ１１は、一対の電源線、すなわち、ラインＥ１とＥ２との巻線を表したものである。尚、本実施の形態では、１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１に設定される。
【００５１】
零相変流器２１の２次巻線の端子Ｐ３，Ｐ４は、それぞれ、トランジスタＱ１１，Ｑ１２のエミッタおよびダイオードを介してベースに接続される。
【００５２】
漏れ電流がラインＥ１，Ｅ２に流れると、ラインＥ１，Ｅ２間に電流の不平衡が生じ、電流の差が生じる。零相変流器２１は、この電流の差を検出することにより漏れ電流を検出する。
【００５３】
漏れ電流によってラインＥ１，Ｅ２間で電流差が生ずる理由は、以下の通りである。もし、ノイズの発生がなく、浮遊容量も存在しなければ、ラインＥ１、ラインＥ２には、それぞれ、電流値が等しく向きが逆向きの電流が流れる。ノイズが発生すると、このノイズは、ノイズの発生源に接続されたラインに重畳し、各ラインに伝播する。また、浮遊容量があると、この浮遊容量も、位置によってばらつきがある。このノイズの伝播と浮遊容量のばらつきにより、各ライン間で電流の不平衡が生ずる。また、コンデンサＣ２，Ｃ３があると、コンデンサＣ２，Ｃ３を介して接地ラインに漏れ電流が流れ、各ライン間での電流の不平衡は、ラインＥ１，Ｅ２に流れる電流の差となって現れてくる。
【００５４】
零相変流器２１は、磁芯２１ａと２次巻線ｎ２１とを備える図２（ｂ）に示す貫通形変流器２１ｂに、図２（ｃ）に示すようにラインＥ１，Ｅ２を磁芯２１ａに巻き回して構成される。
【００５５】
零相変流器２１の１次巻線ｎ１１には、ラインＥ１とＥ２とに流れる電流の差として１次電流Ｉ1が流れ、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流Ｉ2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００５６】
増幅回路２２は、零相変流器２１の２次巻線ｎ２１で発生した誘起電流Ｉ2を増幅するものであり、トランジスタＱ１１，Ｑ１２と、ダイオードＤ３，Ｄ４と、コンデンサＣ７、Ｃ８，Ｃ９と、抵抗Ｒ１，Ｒ２と、からなる。本実施の形態では、補償電流の電流値を漏れ電流の電流値と等しくするため、この増幅回路２２は、増幅率が１となるように構成されている。
【００５７】
トランジスタＱ１１は、ＮＰＮ形バイポーラトランジスタであり、そのエミッタは、零相変流器２１の２次巻線の一端に接続され、そのコレクタは、定電圧回路２３の正極に接続されている。
トランジスタＱ１２は、ＰＮＰ形バイポーラトランジスタであり、そのエミッタは、トランジスタＱ１１のエミッタに接続され、コレクタは定電圧回路２３の負極（Ｅ２ライン）に接続されている。
【００５８】
ダイオードＤ３、Ｄ４は、それぞれ、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間に、エミッタ−ベース間電圧に相当する電圧を発生させるためのダイオードであり、ダイオードＤ３のアノードは、トランジスタＱ１１のベースに接続され、カソードは、零相変流器２１の２次巻線の他端に接続されている。またダイオードＤ４のカソードは、トランジスタＱ１２のベースに接続され、アノードは零相変流器２１の２次巻線の他端に接続されている。
【００５９】
抵抗Ｒ１，Ｒ２は、電流を制限するための抵抗であり、抵抗Ｒ１は、ダイオードＤ３のアノードと定電圧回路２３の正極との間に接続され、抵抗Ｒ２は、ダイオードＤ４のカソードと定電圧回路２３の負極との間に接続されている。
尚、増幅回路２２の中性点を増幅回路２２に印加される電圧の１／２に設定するため、抵抗Ｒ１，Ｒ２の抵抗値は等しくなるように設定される。
【００６０】
コンデンサＣ７，Ｃ８は、ノイズ成分を平滑化して、ノイズ成分の影響を抑制するためのコンデンサであり、それぞれ、ダイオードＤ３，Ｄ４と並列に接続されている。コンデンサＣ９は、補償電流を接地ラインに供給するためのコンデンサであり、ダイオードＤ３のカソードとダイオードＤ４のアノードとの接続点と、接地ラインと、の間に接続されている。
【００６１】
定電圧回路２３は、増幅回路２２に定電圧を供給する直流電源回路であり、ダイオードＤ５と、コンデンサＣ１０，Ｃ１１と、ツェナーダイオードＤzと、抵抗Ｒ３，Ｒ４と、からなる。
【００６２】
ダイオードＤ５は、交流電源５から供給された交流電圧を整流するためのものであり、そのアノードはラインＥ１に接続されている。
抵抗Ｒ３，Ｒ４は、電流制限抵抗であり、ダイオードＤ５のカソードに、直列に接続されている。
【００６３】
コンデンサＣ１０，Ｃ１１は、平滑コンデンサである。コンデンサＣ１０は、抵抗Ｒ３，Ｒ４の接続点とラインＥ２との間に接続されている。コンデンサＣ１１は、抵抗Ｒ４とラインＥ２との間に接続されている。
【００６４】
ツェナーダイオードＤzは、コンデンサＣ１１で平滑化された電圧をツェナー電圧でクランプすることにより、直流の定電圧を生成するためのダイオードであり、コンデンサＣ１１の両端に接続されている。
【００６５】
次に第１の実施の形態に係る電力変換装置の動作を説明する。
スイッチング素子Ｑ１には、図３（ａ）に示すような信号Ｓ１が供給される。信号Ｓ１がハイレベルになると、スイッチング素子Ｑ１はオンし、信号Ｓ１がローレベルになると、スイッチング素子Ｑ１はオフする。時刻ｔ０〜ｔ１がスイッチング素子Ｑ１のオン期間であり、時刻ｔ１〜ｔ２がスイッチング素子Ｑ１のオフ期間である。
【００６６】
スイッチング素子Ｑ１のオン期間では、図３（ｂ）に示すように、スイッチング素子Ｑ１に印加される電圧Ｖq1は、ほぼ零となり、スイッチング素子Ｑ１には、図３（ｃ）に示すような電流Ｉq1が流れる。
【００６７】
また、スイッチング素子Ｑ１のオフ期間では、スイッチング素子Ｑ１に印加される電圧Ｖq1は、図３（ｂ）に示すように、コンデンサＣ３の充電電圧よりも高くなり、スイッチング素子Ｑ１に流れる電流Ｉq1は、図３（ｃ）に示すように、ほぼ零となる。
【００６８】
スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの１次巻線ｎ１に流れる電流がスイッチングされ、トランスＴの１次巻線ｎ１に電圧が発生し、この電圧に従って、２次巻線ｎ２に電圧が発生する。
【００６９】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧に従って流れる電流を整流し、ダイオードＤ２は、スイッチング素子Ｑ１のオフ期間に、チョークコイルＬ２に流れる電流をコンデンサＣ５の正極（＋）側へ環流する。ダイオードＤ１，Ｄ２を流れる電流は、チョークコイルＬ２とコンデンサＣ５とによって平滑化され、直流電圧が生成され、電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
【００７０】
スイッチング素子Ｑ１がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサＣ３を経由して接地ラインに、図３（ｄ）に示すような漏れ電流Ｉsが流れる。
零相変流器２１は、漏れ電流Ｉsを、ラインＥ１，Ｅ２間に生じる電流の差として検出する。
【００７１】
零相変流器２１の１次巻線ｎ１１に１次電流（ラインＥ１，Ｅ２の電流）が流れると、２次巻線ｎ２１に誘起電流が流れる。１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１であるので、２次巻線ｎ２１に流れる誘起電流の電流値は、１次電流の電流値と同じ値になる。
【００７２】
正の半サイクルにおいては、この誘起電流が分流してトランジスタＱ１１のベース電流として流れる。誘起電流が流れることによってトランジスタＱ１１のエミッタの電位は上昇する。また、誘起電流がトランジスタＱ１１のベースに流れることによってトランジスタＱ１１のベースの電位も上昇する。トランジスタＱ１１の増幅率が１よりも充分大きく、増幅回路２２の増幅率が１となるので、漏れ電流Ｉsと同じ電流値の電流が生成される。
【００７３】
負の半サイクルにおいては、トランジスタＱ１２の回路が、トランジスタＱ１１の回路と同様に動作し、同じく漏れ電流Ｉsと同じ電流値の電流が生成される。このトランジスタＱ１１の回路とトランジスタＱ１２の回路と組み合わせることにより、補償電流Ｉrが生成される。
【００７４】
そして、この補償電流Ｉrを、漏れ電流Ｉsとは逆向きにしてコンデンサＣ９を介して接地ラインに供給することにより、漏れ電流Ｉsは、図３（ｆ）に示すように小さくなる。これにより、コモンモードノイズを低減できる。
【００７５】
次に増幅回路２２の動作を図４に基づいて説明する。
零相変流器２１の１次巻線ｎ１１に、１次電流Ｉ1が流れると、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流Ｉ2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００７６】
定電圧回路２３から供給された電圧により、電流は、定電圧回路２３の正極から、抵抗Ｒ１，ダイオードＤ３、Ｄ４、抵抗Ｒ２を通り、定電圧回路２３の負極へと流れる。
【００７７】
尚、ダイオードＤ３，Ｄ４に、それぞれ並列に接続されているコンデンサＣ７，Ｃ８が、周波数が高いノイズ成分のレベルを下げるため、電流を、損失なくトランジスタＱ１１，Ｑ１２のベースに供給することができる。
【００７８】
電流が流れることにより、ダイオードＤ３，Ｄ４には、トランジスタＱ１１のベース−エミッタ間電圧に相当する電圧降下が発生する。
この電圧は、トランジスタＱ１１のベース−エミッタ間に正方向に印加される。
また、零相変流器２１の出力電圧Ｖctは、以下の式（５）によって表される。
【数５】
Ｖct＝Ｖbe−Ｖd・・・（５）
但し、Ｖbe：トランジスタＱ１１のベース−エミッタ間電圧
Ｖd：ダイオードＤ３の順方向電圧
この式（５）が示すように、電圧Ｖbeと電圧Ｖdは等しくなるため、２次巻線ｎ２１に出力電圧Ｖctを誘起させる必要がなくなり、電流のみが流れるようにすればよい。
【００７９】
これにより、零相変流器２１の１次巻線ｎ１１、２次巻線ｎ２１の巻数が低減され、また、磁芯２１ａのコア面積も低減される。
また、ダイオードＤ３と並列に接続されたコンデンサＣ７により、ノイズ成分の周波数が高くても、トランジスタＱ１１のベースに損失なく、ベース電流が供給される。
【００８０】
また、抵抗Ｒ１，Ｒ２の抵抗値が等しくなるように設定されているため、増幅回路２２の中性点は増幅回路２２に印加される電圧の１／２になり、トランジスタＱ１１、Ｑ１２の中性点電圧も安定する。また、制御範囲も拡大する。
【００８１】
以上説明したように、本実施の形態によれば、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間電圧に相当する電圧をダイオードＤ３，Ｄ４等で生成し、生成した電圧を、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間電圧を打ち消す方向に加えるようにした。
【００８２】
従って、零相変流器２１の２次巻線ｎ２１に電圧を誘起させなくても、電流のみを流せばよいことになり、１次巻線ｎ１１、２次巻線ｎ２１の巻数を減らすことができる。また、磁芯２１ａのコア面積を低減することもでき、その結果、零相変流器２１を小型化することができる。
【００８３】
また、抵抗Ｒ１，Ｒ２により、増幅回路２２の中性点を、増幅回路２２に印加される電圧の１／２に設定することができる。このため、トランジスタＱ１１、Ｑ１２の中性点電圧も安定し、制御も安定し、制御範囲も拡大する。
【００８４】
また、零相変流器２１を含めた増幅回路２２の増幅率を正確に１に設定することができ、零相変流器２１を補償電流の注入点よりも電力変換回路部３側に配置し、装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流Ｉrを接地ラインに供給することができる。このため、効率的に漏れ電流を低減することができるので、大きなノイズフィルタを必要とせず、装置を小型化することができる。
また、増幅回路２２の増幅率が小さいため、ノイズ低減を安定して行うことができる。
【００８５】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、増幅回路２２の利得を補正するようにすることもできる。
その構成を図５に示す。
図５に示す増幅回路２２において、トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとの接続点にコンデンサＣ１２が接続されている。
このコンデンサＣ１２は、増幅回路２２の利得を補正するためのものである。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅する。増幅した電流は、コンデンサＣ９とコンデンサＣ１２とのインピーダンスの比に応じた比率でコンデンサＣ９とコンデンサＣ１２とからそれぞれ出力される。
コンデンサＣ９，Ｃ１２のインピーダンスを、それぞれ、ｒ1、ｒ2とすると、増幅回路２２の利得は、（１＋ｒ1／ｒ2）となる。従って、このコンデンサＣ９，Ｃ１２のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【００８６】
また、零相変流器２１に２つの２次巻線を設けることもできる。
その構成を図６に示す。
図６に示すように、零相変流器２１に２次巻線ｎ２２を設け、増幅回路２２に、ＰＮＰ形バイポーラトランジスタＱ１３とＮＰＮ形バイポーラトランジスタＱ１４とを備える。１次巻線ｎ１１、２次巻線ｎ２１，ｎ２２の巻数は等しい。
【００８７】
零相変流器２１の２次巻線ｎ２１の一端、２次巻線ｎ２２の一端は、定電圧回路２３の正極、負極に、それぞれ接続される。増幅回路２２では、トランジスタＱ１３のエミッタが２次巻線ｎ２１の他端に接続され、トランジスタＱ１４のエミッタが、２次巻線ｎ２２の他端に接続され、トランジスタＱ１３のコレクタとトランジスタＱ１３のコレクタとが接続される。
【００８８】
ダイオードＤ３のカソードはトランジスタＱ１３のベースに接続され、アノードは定電圧回路２３の正極に接続される。抵抗Ｒ１は、ダイオードＤ３のカソード及びトランジスタＱ１３のベースと、トランジスタＱ１３のコレクタと、の間に接続される。コンデンサＣ７はダイオードＤ３と並列に接続される。
【００８９】
また、ダイオードＤ４のアノードは、トランジスタＱ１４のベースに接続され、カソードは、２次巻線ｎ２２の一端と定電圧回路２３の負極に接続される。抵抗Ｒ２は、トランジスタＱ１４のコレクタと、トランジスタＱ１４のベース及びダイオードＤ４のアノードと、の間に接続される。コンデンサＣ８は、ダイオードＤ４と並列に接続される。コンデンサＣ９は、トランジスタＱ１３のコレクタとトランジスタＱ１４のコレクタとの接続点に接続される。
増幅回路２２がこのように構成されることにより、零相変流器２１の２次巻線ｎ２１、ｎ２２が固定電位となるため、零相変流器２１とトランジスタＱ１３，Ｑ１４との間の配線が長くなってもストレー容量の影響を軽減することができる。
【００９０】
また、２つのＮＰＮ形バイポーラトランジスタを組み合わせて増幅回路２２を構成することもできる。
その構成を図７に示す。
図７に示す増幅回路２２は、ＮＰＮ形バイポーラトランジスタＱ１５，Ｑ１６を備える。
【００９１】
定電圧回路２３の正極、負極には、それぞれ、トランジスタＱ１５のコレクタ、２次巻線ｎ２２の一端が接続されている。トランジスタＱ１５のエミッタは零相変流器２１の２次巻線ｎ２１の一端に接続され、トランジスタＱ１６のコレクタは、零相変流器２１の２次巻線ｎ２１の他端に接続され、エミッタは、零相変流器２１の２次巻線ｎ２２の他端に接続される。
【００９２】
ダイオードＤ３のアノードはトランジスタＱ１５のベースに接続され、カソードは２次巻線ｎ２１の他端に接続されている。抵抗Ｒ１は、定電圧回路２３の正極及びトランジスタＱ１５のコレクタと、ダイオードＤ３のアノード及びトランジスタＱ１５のベースと、の間に接続されている。コンデンサＣ７は、ダイオードＤ３の両端に並列に接続される。
【００９３】
ダイオードＤ４のアノードはトランジスタＱ１６のベースに接続され、カソードは、定電圧回路２３の負極と２次巻線ｎ２２の一端とに接続される。抵抗Ｒ２は、２次巻線ｎ２１の他端及びトランジスタＱ１６のコレクタと、ダイオードＤ４のアノード及びトランジスタＱ１６のベースと、の間に接続される。コンデンサＣ８は、ダイオードＤ４の両端に並列に接続される。コンデンサＣ９はトランジスタＱ１６のコレクタに接続される。
増幅回路２２がこのように構成されることにより、同一のＮＰＮ形バイポーラトランジスタを使用することができる。
【００９４】
また、図７に示す構成に、さらにＦＥＴ（電界効果トランジスタ）を備えることにより、耐圧の高い増幅器を構成できる。
その構成を図８に示す。
図８に示す増幅回路２２は、電界効果トランジスタとしてのＦＥＴ１１，ＦＥＴ１２を備える。このＦＥＴ１１，ＦＥＴ１２には、高耐圧のものを使用する。ＦＥＴ１１の一端は、定電圧回路２３の正極に接続され、他端は、トランジスタＱ１５のコレクタに接続される。
【００９５】
定電圧回路２３の正極と、トランジスタＱ１５のベース及びダイオードＤ３のアノードと、の間には、抵抗Ｒ１１とＲ１２とが直列に接続され、ＦＥＴ１１のゲートは、その接続点に接続される。
【００９６】
ＦＥＴ１２の一端は、２次巻線ｎ２１の他端に接続され、他端は、トランジスタＱ１６のコレクタに接続されている。２次巻線ｎ２１の他端と、トランジスタＱ１６のベース及びダイオードＤ４のアノードと、の間には、抵抗Ｒ２１とＲ２２とが直列に接続され、ＦＥＴ１２のゲートは、その接続点に接続される。
【００９７】
増幅回路２２がこのように構成されることにより、トランジスタＱ１５，Ｑ１６に印加される電圧を高耐圧のＦＥＴ１１，ＦＥＴ１２でカバーすることができ、トランジスタＱ１５，Ｑ１６が保護される。従って、トランジスタＱ１５，Ｑ１６に、増幅率が高い低耐圧のものを使用することができる。この場合、ＦＥＴ１１，ＦＥＴ１２のゲート電流は非常に少ないため、増幅率をほぼ１にすることができ、高電圧での使用を可能とする。
【００９８】
また、ＰＮＰ形バイポーラトランジスタを対にして増幅回路２２を構成することもできる。
その構成を図９に示す。
図９に示す増幅回路２２は、２つのＰＮＰ形バイポーラトランジスタＱ１７，Ｑ１８を備える。
【００９９】
定電圧回路２３の正極、負極には、それぞれ、零相変流器２１の２次巻線ｎ２１の一端、トランジスタＱ１８のコレクタが接続される。
トランジスタＱ１７のエミッタは、２次巻線ｎ２１の他端に接続され、コレクタは、２次巻線ｎ２２の一端に接続される。ダイオードＤ３のカソードは、トランジスタＱ１７のベースに接続され、アノードは、定電圧回路２３の正極及び２次巻線ｎ２１の一端に接続される。抵抗Ｒ１は、ダイオードＤ３のカソード及びトランジスタＱ１７のベースと、２次巻線ｎ２２の一端及びトランジスタＱ１７のコレクタと、の間に接続される。コンデンサＣ７はダイオードＤ３の両端に並列に接続される。
【０１００】
トランジスタＱ１８のエミッタは、２次巻線ｎ２２の他端に接続される。ダイオードＤ４のカソードは、トランジスタＱ１８のベースに接続され、アノードは、２次巻線ｎ２２の一端に接続される。抵抗Ｒ２は、ダイオードＤ４のカソード及びトランジスタＱ１８のベースと、トランジスタＱ１８のコレクタと、の間に接続される。コンデンサＣ８は、ダイオードＤ４の両端に並列に接続される。
【０１０１】
尚、トランジスタＱ１７のコレクタと零相変流器２１の２次巻線ｎ２２の一端とには、コンデンサＣ９が接続される。
【０１０２】
また、図４の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくすることもできる。
その回路構成を図１０に示す。
図１０に示す増幅回路２２は、トランジスタＱ１１，Ｑ１２と、ダイオードＤ３，Ｄ４と、抵抗Ｒ１，Ｒ２と、コンデンサＣ７〜Ｃ９と、を備えている。
【０１０３】
トランジスタＱ１１のコレクタとベースとの間には、抵抗Ｒ１が接続され、トランジスタＱ１２のコレクタとベースとの間には、抵抗Ｒ２が接続される。
トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとは接続され、その接続点は零相変流器２１の２次巻線ｎ２１の一端に接続される。
【０１０４】
トランジスタＱ１１のベースと零相変流器２１の他端との間には、コンデンサＣ７が接続され、トランジスタＱ１２のベースと零相変流器２１の他端との間にコンデンサＣ８が接続される。
【０１０５】
ダイオードＤ４のカソードはトランジスタＱ１２のベースに接続され、ダイオードＤ３のカソードは、ダイオードＤ４のアノードに接続され、ダイオードＤ３のアノードはトランジスタＱ１１のベースに接続される。
【０１０６】
コンデンサＣ９は零相変流器２１の２次巻線ｎ２１の他端に接続される。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅して、増幅した電流を、零相変流器２１の２次巻線ｎ２１の他端からコンデンサＣ９を介して出力する。
【０１０７】
このようにダイオードＤ３，Ｄ４がトランジスタＱ１１のベースとトランジスタＱ１２のベースとの間に直列接続されることにより、トランジスタＱ１１，Ｑ１２のばらつきによる中性点変位を少なくすることができる。
また、トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧は、直列に接続されたダイオードＤ３，Ｄ４により補正される。
【０１０８】
即ち、トランジスタＱ１１，Ｑ１２の２つのエミッタ−ベース間電圧は、以下のようになる。
【数６】
Ｖeb1＋Ｖeb2＝２Ｖd
但し、Ｖeb1：トランジスタＱ１１のエミッタ−ベース間電圧
Ｖeb2：トランジスタＱ１２のエミッタ−ベース間電圧
従って、Ｖeb＝Ｖdとするよりも条件を緩和することができる。通常、ＮＰＮトランジスタとＰＮＰトランジスタとでは、エミッタ−ベース間電圧が僅かに異なるものの、増幅回路２２がこのように構成されることにより、エミッタ−ベース間電圧の相違を無視することができる。
【０１０９】
この増幅回路２２に、利得を補正するためのコンデンサＣ１２を備えることもできる。
その構成を図１１に示す。
増幅回路２２は、図１０に示す構成に加え、トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとの接続点にコンデンサＣ１２が接続される。
図５に示す増幅回路２２と同様に、このコンデンサＣ９，Ｃ１２のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【０１１０】
また、増幅回路２２のトランジスタとダイオードとの温度が同一になるように、ダイオードとトランジスタとを近傍に配置することもできる。このようにすれば、トランジスタの温度変化により、ベース−エミッタ間電圧が変動しても、ダイオードも同じように変動するため、動作が安定する。
【０１１１】
さらに、トランジスタとダイオードとを同一チップ内に構築することもでき、このようにすることにより、トランジスタの温度とダイオードの温度とを完全に一致させることができる。
【０１１２】
また、本実施の形態では、トランジスタＱ１１〜Ｑ１８を単体の素子として説明した。しかし、トランジスタＱ１１〜Ｑ１８の代わりに、例えば、ダーリントン接続されたトランジスタ回路を用いることもできる。この場合、トランジスタ回路を構成するトランジスタの数に応じた数のダイオードを、ベースと２次巻線との間に接続する。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、変流器の２次巻線に電圧を誘起させなくても、電流を流すことができるため、変流器の巻線の巻数を減らすことができ、変流器の磁芯のコア面積を低減することもでき、その結果、零相変流器を小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力変換装置の構成を示す回路図である。
【図２】（ａ）は図１の零相変流器を示す回路図であり、（ｂ）は貫通形変流器の斜視図であり、（ｃ）は零相変流器の斜視図である。
【図３】図１の電力変換装置の動作を示すタイミングチャートである。
【図４】図１のノイズ低減回路部の動作を説明するための説明図である。
【図５】ノイズ低減回路部の応用回路を示す回路図である。
【図６】同上ノイズ低減回路部の応用回路を示す回路図である。
【図７】同上ノイズ低減回路部の応用回路を示す回路図である。
【図８】同上ノイズ低減回路部の応用回路を示す回路図である。
【図９】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１０】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１１】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１２】ノイズ低減の原理を示す説明図である。
【符号の説明】
１ ノイズフィルタ部
３ 電力変換回路部
４ ノイズ低減回路部
２１ 零相変流器
２２ 増幅回路
２３ 定電圧回路
【発明の属する技術分野】
本発明は、増幅回路、ノイズ低減装置及び電力変換装置に関し、特に小型化を可能とする技術に関する。
【０００２】
【従来の技術】
モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【０００３】
かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、回路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム（筐体）の電圧レベルが変動する。
【０００４】
特に、前述のインバータを介して電力容量の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【０００５】
このようなノイズを低減するため、漏れ電流を相殺する方向に接地ラインに補償電流を供給する。
【０００６】
この方法を図１２に基づいて説明する。
尚、この図１２において、コンデンサＣ５１，Ｃ５２は、それぞれ、負荷の静電容量、コモンモードノイズ用のコンデンサに相当し、ダイオードＤ５１は整流回路に相当し、スイッチＳＷはスイッチング素子に相当するものである。
【０００７】
また、漏れ電流Ｉs1，Ｉs2は、それぞれ、スイッチＳＷのスイッチングにより交流電源５０から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【０００８】
ノイズを低減する方法としては、２つの方法が考えられる。
第１の方法は、図１２（ａ）に示すように、漏れ電流Ｉs1を検出し、その検出電流を増幅器ＡＭＰで増幅し、この増幅した補償電流Ｉrを、漏れ電流Ｉs1を相殺する方向に、コンデンサＣ５２を介して接地ラインに供給する方法である。
【０００９】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりも交流電源５０側に配置して漏れ電流Ｉs1を検出する。
第１の方法では、次の式（１）が成り立つようにする。
【数１】
Ａ1×（ｉs1−ｉr）−ｉs1≒０・・・（１）
但し、Ａ1：第１の方法を用いた場合の増幅器ＡＭＰの増幅率
ｉs1：漏れ電流Ｉs1の電流値
ｉr：補償電流Ｉrの電流値
従って、補償電流Ｉrの電流値ｉrは、次式（２）によって表される。
【数２】
ｉr＝（１−１／Ａ1）×ｉs1・・・（２）
【００１０】
第２の方法は、図１２（ｂ）に示すように、漏れ電流Ｉs2を検出し、その検出電流に基づいて補償電流Ｉrを第１の方法と同じように接地ラインに供給する方法である。
【００１１】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりもスイッチＳＷ側に配置して漏れ電流Ｉs2を検出する。
第２の方法を用いた場合、次の式（３）が成り立つようにする。
【数３】
ｉs1−Ａ2×ｉr＝０・・・（３）
但し、Ａ2：第２の方法を用いた場合の増幅器ＡＭＰの増幅率
従って、補償電流Ｉrの電流値ｉrは、次式（４）によって表される。
【数４】
ｉr＝（１／Ａ2）×ｉs1・・・（４）
【００１２】
この式（４）が示すように、第２の方法を用いて、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ2を正確に１にしなくてはならない。従来の電力変換装置では、この増幅器ＡＭＰの増幅率Ａ2を正確に１にすることが困難であるため、一般的には、第１の方法が用いられる（特開平９−２６６６７７号公報等参照）。
【００１３】
【発明が解決しようとする課題】
しかし、第１の方法を用いると、式（２）に示すように、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ1を大きくしなければならない。
【００１４】
このため、位相補償を正確に行わなければならず、増幅器ＡＭＰが発振し易くなるといった不都合が生ずる。
【００１５】
一方、第２の方法を用いた場合、増幅器ＡＭＰの増幅率Ａ2を大きくする必要はない。しかし、第２の方法を用いた場合、前述のように増幅率Ａ2を正確に１にしなくてはならない。
【００１６】
また、増幅器ＡＭＰを動作させるためには、零相変流器５１の２次巻線に、増幅器ＡＭＰ内に備えられたトランジスタのエミッタ−ベース間電圧を発生させる必要があり、２次巻線の巻数の増大を招く。特に、この第２の方法を用いた場合、零相変流器５１の１次巻線と２次巻線との巻数比を１対１にしなければならず、巻数も増える。また、電源線には、大きな電流が流れるため、１次巻線の線径も太くなる。このため、零相変流器５１が大型化してしまう。
【００１７】
本発明は、このような従来の問題点に鑑みてなされたもので、小型化を可能とする増幅回路、ノイズ低減装置及び電力変換装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係る増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の２次巻線の一端に接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００１９】
前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成されたものであってもよい。
【００２０】
本発明の第２の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記ＰＮＰ形バイポーラトランジスタのコレクタに接続され、コレクタとベースとの間に第２の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記ＰＮＰ形バイポーラトランジスタのコレクタと前記ＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に直流電源の正極が接続され、第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２１】
本発明の第３の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＮＰＮ形バイポーラトランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記変流器の第１の２次巻線の他端に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＮＰＮ形バイポーラトランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２２】
本発明の第４の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続された第１のＮＰＮ形バイポーラトランジスタと、
直流電源の正極と前記第１のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第１の抵抗及び第２の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記直流電源の正極と前記第１の抵抗の一端とに、ドレイン及びソースのうちの他端が前記第１のＮＰＮ型バイポーラトランジスタのコレクタに接続され、ゲートが前記第１の抵抗と第２の抵抗との接続点に接続された第１の電界効果トランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続された第２のＮＰＮ形バイポーラトランジスタと、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第３の抵抗及び第４の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記変流器の第１の２次巻線の他端に、ドレイン及びソースのうちの他端が前記第２のＮＰＮ形バイポーラトランジスタのコレクタに接続され、ゲートが前記第３の抵抗と第４の抵抗との接続点に接続された第２の電界効果トランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２の電界効果トランジスタの一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２３】
本発明の第５の観点に係る増幅回路は、
エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが前記変流器の第２の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＰＮＰ形バイポーラトランジスタと、
前記第１のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の他端に接続され、コレクタが直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＰＮＰ形バイポーラトランジスタと、
前記第２のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の一端との間に接続されて、前記第２のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１のＰＮＰ形バイポーラトランジスタのコレクタと前記変流器の第２の２次巻線の一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に前記直流電源の正極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２４】
前記第１及び第２の電圧降下素子にそれぞれ、並列にコンデンサが接続されたものであってもよい。
【００２５】
本発明の第６の観点に係る増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
エミッタが前記ＮＰＮ形バイポーラトランジスタのエミッタに接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記ＰＮＰ形バイポーラトランジスタのベースとの間に直列に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧と前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧とに相当する電圧降下を発生させる第１、第２の電圧降下素子と、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第１のコンデンサと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第２のコンデンサと、
前記変流器の２次巻線の他端に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものである。
【００２６】
前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成されたものであってもよい。
【００２７】
前記第１、第２の電圧降下素子は、ダイオードによって構成されてもよい。
【００２８】
前記電圧降下素子とバイポーラトランジスタとが互いに近傍に配置されるようにしてもよい。
【００２９】
前記電圧降下素子と前記バイポーラトランジスタとが半導体の同一基板上に形成されるようにしてもよい。
【００３３】
本発明の第７の観点に係るノイズ低減装置は、
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を１次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流を、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された増幅回路と、を備えたものである。
【００３４】
前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の１次巻線に流れる電流を増幅するものであってもよい。
【００３５】
本発明の第８の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置と、を備えたものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
本実施の形態に係る電力変換装置の構成を図１に示す。
本実施の形態に係る電力変換装置は、ノイズフィルタ部１と、整流平滑回路部２と、電力変換回路部３と、ノイズ低減回路部４と、を備えて構成されている。
【００３７】
ノイズフィルタ部１は、コンデンサＣ１，Ｃ２，Ｃ３と、チョークコイルＬ１と、を備えている。
コンデンサＣ１，Ｃ２は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源５の一対の電源線であるラインＥ１とＥ２との間に接続されている。
コンデンサＣ３は、コモンモードノイズを低減させるためのコンデンサであり、ラインＥ２と接地ラインとの間に接続されている。
【００３８】
チョークコイルＬ１は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源５のラインＥ１，Ｅ２に直列に接続されている。
【００３９】
整流平滑回路部２は、整流回路１１と、コンデンサＣ４と、からなる。
整流回路１１は、交流電源５から供給された交流電圧を整流するものであり、ラインＥ１とラインＥ２とに接続されている。この整流回路１１は、例えば、４つのダイオードからなるブリッジ整流回路によって構成されている。
【００４０】
コンデンサＣ４は、整流回路１１から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路１１の出力端に接続されている。
【００４１】
電力変換回路部３は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷Ｒ０に供給するものであり、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１，Ｄ２と、チョークコイルＬ２と、コンデンサＣ５と、を備え、フォワードコンバータを構成している。
【００４２】
トランスＴは、１次側の電力を２次側へ伝達するためのものであり、１次巻線ｎ１と２次巻線ｎ２とを備えている。１次巻線ｎ１は、スイッチング電流によって電圧を発生させ、トランスＴに励磁エネルギを生成するための巻線であり、２次巻線ｎ２は、１次巻線ｎ１で生成された励磁エネルギで電圧を発生させるための巻線である。１次巻線ｎ１の一端Ｐt11は、コンデンサＣ４の正極（＋）側の端子に接続されている。
【００４３】
スイッチング素子Ｑ１は、信号Ｓ１が供給されて、トランスＴの１次巻線ｎ１に流れる電流をスイッチングしてトランスＴの１次巻線ｎ１に電圧を誘起させるための素子であり、トランスＴの１次巻線ｎ１の他端Ｐt12とコンデンサＣ４の負極（−）側の端子との間に接続されている。図示しない制御部は、このスイッチング素子Ｑ１にパルス状の信号Ｓ１を供給し、固定発振に基づいてＰＷＭ制御を行うことにより、出力電圧を安定化させる。
【００４４】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧から電流を整流するためのダイオードであり、そのアノードは、２次巻線ｎ２の一端Ｐt21に接続されている。
【００４５】
ダイオードＤ２は、スイッチング素子Ｑ１のオン期間にチョークコイルＬ２に蓄積された励磁エネルギに従って流れる電流をオフ期間にコンデンサＣ５の正極（＋）側に環流するためのダイオードであり、そのアノードは２次巻線ｎ２の他端Ｐt22に接続され、そのカソードは、ダイオードＤ１のカソードに接続されている。
【００４６】
チョークコイルＬ２は、コンデンサＣ５へと流れる電流を平滑化するためのものであり、ダイオードＤ１，Ｄ２のカソードとコンデンサＣ５の正極（＋）側の端子との間に接続されている。
【００４７】
コンデンサＣ５は、チョークコイルＬ２を通過した電流を平滑化して直流電圧を生成するためのものであり、チョークコイルＬ２を介してダイオードＤ２と並列に接続されている。このチョークコイルＬ２とコンデンサＣ５とで低周波ＬＣフィルタを構成している。電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
尚、容量Ｃ６は、直流電圧の負極（−）ラインと接地ラインとの間に存在する浮遊容量を示す。
【００４８】
ノイズ低減回路部４は、ノイズを低減するための回路部であり、零相変流器２１と、増幅回路２２と、定電圧回路２３と、を備えて構成されている。
【００４９】
尚、本実施の形態に係る電力変換装置は、零相変流器２１を補償電流の注入点よりも電力変換回路部３側に配置し、電力変換装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流Ｉrを接地ラインに供給する方法を用いる。
【００５０】
零相変流器２１は、漏れ電流を検出するものであり、その等価回路を図２（ａ）に示す。図２（ａ）に示す１次巻線ｎ１１は、一対の電源線、すなわち、ラインＥ１とＥ２との巻線を表したものである。尚、本実施の形態では、１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１に設定される。
【００５１】
零相変流器２１の２次巻線の端子Ｐ３，Ｐ４は、それぞれ、トランジスタＱ１１，Ｑ１２のエミッタおよびダイオードを介してベースに接続される。
【００５２】
漏れ電流がラインＥ１，Ｅ２に流れると、ラインＥ１，Ｅ２間に電流の不平衡が生じ、電流の差が生じる。零相変流器２１は、この電流の差を検出することにより漏れ電流を検出する。
【００５３】
漏れ電流によってラインＥ１，Ｅ２間で電流差が生ずる理由は、以下の通りである。もし、ノイズの発生がなく、浮遊容量も存在しなければ、ラインＥ１、ラインＥ２には、それぞれ、電流値が等しく向きが逆向きの電流が流れる。ノイズが発生すると、このノイズは、ノイズの発生源に接続されたラインに重畳し、各ラインに伝播する。また、浮遊容量があると、この浮遊容量も、位置によってばらつきがある。このノイズの伝播と浮遊容量のばらつきにより、各ライン間で電流の不平衡が生ずる。また、コンデンサＣ２，Ｃ３があると、コンデンサＣ２，Ｃ３を介して接地ラインに漏れ電流が流れ、各ライン間での電流の不平衡は、ラインＥ１，Ｅ２に流れる電流の差となって現れてくる。
【００５４】
零相変流器２１は、磁芯２１ａと２次巻線ｎ２１とを備える図２（ｂ）に示す貫通形変流器２１ｂに、図２（ｃ）に示すようにラインＥ１，Ｅ２を磁芯２１ａに巻き回して構成される。
【００５５】
零相変流器２１の１次巻線ｎ１１には、ラインＥ１とＥ２とに流れる電流の差として１次電流Ｉ1が流れ、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流Ｉ2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００５６】
増幅回路２２は、零相変流器２１の２次巻線ｎ２１で発生した誘起電流Ｉ2を増幅するものであり、トランジスタＱ１１，Ｑ１２と、ダイオードＤ３，Ｄ４と、コンデンサＣ７、Ｃ８，Ｃ９と、抵抗Ｒ１，Ｒ２と、からなる。本実施の形態では、補償電流の電流値を漏れ電流の電流値と等しくするため、この増幅回路２２は、増幅率が１となるように構成されている。
【００５７】
トランジスタＱ１１は、ＮＰＮ形バイポーラトランジスタであり、そのエミッタは、零相変流器２１の２次巻線の一端に接続され、そのコレクタは、定電圧回路２３の正極に接続されている。
トランジスタＱ１２は、ＰＮＰ形バイポーラトランジスタであり、そのエミッタは、トランジスタＱ１１のエミッタに接続され、コレクタは定電圧回路２３の負極（Ｅ２ライン）に接続されている。
【００５８】
ダイオードＤ３、Ｄ４は、それぞれ、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間に、エミッタ−ベース間電圧に相当する電圧を発生させるためのダイオードであり、ダイオードＤ３のアノードは、トランジスタＱ１１のベースに接続され、カソードは、零相変流器２１の２次巻線の他端に接続されている。またダイオードＤ４のカソードは、トランジスタＱ１２のベースに接続され、アノードは零相変流器２１の２次巻線の他端に接続されている。
【００５９】
抵抗Ｒ１，Ｒ２は、電流を制限するための抵抗であり、抵抗Ｒ１は、ダイオードＤ３のアノードと定電圧回路２３の正極との間に接続され、抵抗Ｒ２は、ダイオードＤ４のカソードと定電圧回路２３の負極との間に接続されている。
尚、増幅回路２２の中性点を増幅回路２２に印加される電圧の１／２に設定するため、抵抗Ｒ１，Ｒ２の抵抗値は等しくなるように設定される。
【００６０】
コンデンサＣ７，Ｃ８は、ノイズ成分を平滑化して、ノイズ成分の影響を抑制するためのコンデンサであり、それぞれ、ダイオードＤ３，Ｄ４と並列に接続されている。コンデンサＣ９は、補償電流を接地ラインに供給するためのコンデンサであり、ダイオードＤ３のカソードとダイオードＤ４のアノードとの接続点と、接地ラインと、の間に接続されている。
【００６１】
定電圧回路２３は、増幅回路２２に定電圧を供給する直流電源回路であり、ダイオードＤ５と、コンデンサＣ１０，Ｃ１１と、ツェナーダイオードＤzと、抵抗Ｒ３，Ｒ４と、からなる。
【００６２】
ダイオードＤ５は、交流電源５から供給された交流電圧を整流するためのものであり、そのアノードはラインＥ１に接続されている。
抵抗Ｒ３，Ｒ４は、電流制限抵抗であり、ダイオードＤ５のカソードに、直列に接続されている。
【００６３】
コンデンサＣ１０，Ｃ１１は、平滑コンデンサである。コンデンサＣ１０は、抵抗Ｒ３，Ｒ４の接続点とラインＥ２との間に接続されている。コンデンサＣ１１は、抵抗Ｒ４とラインＥ２との間に接続されている。
【００６４】
ツェナーダイオードＤzは、コンデンサＣ１１で平滑化された電圧をツェナー電圧でクランプすることにより、直流の定電圧を生成するためのダイオードであり、コンデンサＣ１１の両端に接続されている。
【００６５】
次に第１の実施の形態に係る電力変換装置の動作を説明する。
スイッチング素子Ｑ１には、図３（ａ）に示すような信号Ｓ１が供給される。信号Ｓ１がハイレベルになると、スイッチング素子Ｑ１はオンし、信号Ｓ１がローレベルになると、スイッチング素子Ｑ１はオフする。時刻ｔ０〜ｔ１がスイッチング素子Ｑ１のオン期間であり、時刻ｔ１〜ｔ２がスイッチング素子Ｑ１のオフ期間である。
【００６６】
スイッチング素子Ｑ１のオン期間では、図３（ｂ）に示すように、スイッチング素子Ｑ１に印加される電圧Ｖq1は、ほぼ零となり、スイッチング素子Ｑ１には、図３（ｃ）に示すような電流Ｉq1が流れる。
【００６７】
また、スイッチング素子Ｑ１のオフ期間では、スイッチング素子Ｑ１に印加される電圧Ｖq1は、図３（ｂ）に示すように、コンデンサＣ３の充電電圧よりも高くなり、スイッチング素子Ｑ１に流れる電流Ｉq1は、図３（ｃ）に示すように、ほぼ零となる。
【００６８】
スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの１次巻線ｎ１に流れる電流がスイッチングされ、トランスＴの１次巻線ｎ１に電圧が発生し、この電圧に従って、２次巻線ｎ２に電圧が発生する。
【００６９】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧に従って流れる電流を整流し、ダイオードＤ２は、スイッチング素子Ｑ１のオフ期間に、チョークコイルＬ２に流れる電流をコンデンサＣ５の正極（＋）側へ環流する。ダイオードＤ１，Ｄ２を流れる電流は、チョークコイルＬ２とコンデンサＣ５とによって平滑化され、直流電圧が生成され、電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
【００７０】
スイッチング素子Ｑ１がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサＣ３を経由して接地ラインに、図３（ｄ）に示すような漏れ電流Ｉsが流れる。
零相変流器２１は、漏れ電流Ｉsを、ラインＥ１，Ｅ２間に生じる電流の差として検出する。
【００７１】
零相変流器２１の１次巻線ｎ１１に１次電流（ラインＥ１，Ｅ２の電流）が流れると、２次巻線ｎ２１に誘起電流が流れる。１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１であるので、２次巻線ｎ２１に流れる誘起電流の電流値は、１次電流の電流値と同じ値になる。
【００７２】
正の半サイクルにおいては、この誘起電流が分流してトランジスタＱ１１のベース電流として流れる。誘起電流が流れることによってトランジスタＱ１１のエミッタの電位は上昇する。また、誘起電流がトランジスタＱ１１のベースに流れることによってトランジスタＱ１１のベースの電位も上昇する。トランジスタＱ１１の増幅率が１よりも充分大きく、増幅回路２２の増幅率が１となるので、漏れ電流Ｉsと同じ電流値の電流が生成される。
【００７３】
負の半サイクルにおいては、トランジスタＱ１２の回路が、トランジスタＱ１１の回路と同様に動作し、同じく漏れ電流Ｉsと同じ電流値の電流が生成される。このトランジスタＱ１１の回路とトランジスタＱ１２の回路と組み合わせることにより、補償電流Ｉrが生成される。
【００７４】
そして、この補償電流Ｉrを、漏れ電流Ｉsとは逆向きにしてコンデンサＣ９を介して接地ラインに供給することにより、漏れ電流Ｉsは、図３（ｆ）に示すように小さくなる。これにより、コモンモードノイズを低減できる。
【００７５】
次に増幅回路２２の動作を図４に基づいて説明する。
零相変流器２１の１次巻線ｎ１１に、１次電流Ｉ1が流れると、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流Ｉ2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００７６】
定電圧回路２３から供給された電圧により、電流は、定電圧回路２３の正極から、抵抗Ｒ１，ダイオードＤ３、Ｄ４、抵抗Ｒ２を通り、定電圧回路２３の負極へと流れる。
【００７７】
尚、ダイオードＤ３，Ｄ４に、それぞれ並列に接続されているコンデンサＣ７，Ｃ８が、周波数が高いノイズ成分のレベルを下げるため、電流を、損失なくトランジスタＱ１１，Ｑ１２のベースに供給することができる。
【００７８】
電流が流れることにより、ダイオードＤ３，Ｄ４には、トランジスタＱ１１のベース−エミッタ間電圧に相当する電圧降下が発生する。
この電圧は、トランジスタＱ１１のベース−エミッタ間に正方向に印加される。
また、零相変流器２１の出力電圧Ｖctは、以下の式（５）によって表される。
【数５】
Ｖct＝Ｖbe−Ｖd・・・（５）
但し、Ｖbe：トランジスタＱ１１のベース−エミッタ間電圧
Ｖd：ダイオードＤ３の順方向電圧
この式（５）が示すように、電圧Ｖbeと電圧Ｖdは等しくなるため、２次巻線ｎ２１に出力電圧Ｖctを誘起させる必要がなくなり、電流のみが流れるようにすればよい。
【００７９】
これにより、零相変流器２１の１次巻線ｎ１１、２次巻線ｎ２１の巻数が低減され、また、磁芯２１ａのコア面積も低減される。
また、ダイオードＤ３と並列に接続されたコンデンサＣ７により、ノイズ成分の周波数が高くても、トランジスタＱ１１のベースに損失なく、ベース電流が供給される。
【００８０】
また、抵抗Ｒ１，Ｒ２の抵抗値が等しくなるように設定されているため、増幅回路２２の中性点は増幅回路２２に印加される電圧の１／２になり、トランジスタＱ１１、Ｑ１２の中性点電圧も安定する。また、制御範囲も拡大する。
【００８１】
以上説明したように、本実施の形態によれば、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間電圧に相当する電圧をダイオードＤ３，Ｄ４等で生成し、生成した電圧を、トランジスタＱ１１，Ｑ１２のエミッタ−ベース間電圧を打ち消す方向に加えるようにした。
【００８２】
従って、零相変流器２１の２次巻線ｎ２１に電圧を誘起させなくても、電流のみを流せばよいことになり、１次巻線ｎ１１、２次巻線ｎ２１の巻数を減らすことができる。また、磁芯２１ａのコア面積を低減することもでき、その結果、零相変流器２１を小型化することができる。
【００８３】
また、抵抗Ｒ１，Ｒ２により、増幅回路２２の中性点を、増幅回路２２に印加される電圧の１／２に設定することができる。このため、トランジスタＱ１１、Ｑ１２の中性点電圧も安定し、制御も安定し、制御範囲も拡大する。
【００８４】
また、零相変流器２１を含めた増幅回路２２の増幅率を正確に１に設定することができ、零相変流器２１を補償電流の注入点よりも電力変換回路部３側に配置し、装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流Ｉrを接地ラインに供給することができる。このため、効率的に漏れ電流を低減することができるので、大きなノイズフィルタを必要とせず、装置を小型化することができる。
また、増幅回路２２の増幅率が小さいため、ノイズ低減を安定して行うことができる。
【００８５】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、増幅回路２２の利得を補正するようにすることもできる。
その構成を図５に示す。
図５に示す増幅回路２２において、トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとの接続点にコンデンサＣ１２が接続されている。
このコンデンサＣ１２は、増幅回路２２の利得を補正するためのものである。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅する。増幅した電流は、コンデンサＣ９とコンデンサＣ１２とのインピーダンスの比に応じた比率でコンデンサＣ９とコンデンサＣ１２とからそれぞれ出力される。
コンデンサＣ９，Ｃ１２のインピーダンスを、それぞれ、ｒ1、ｒ2とすると、増幅回路２２の利得は、（１＋ｒ1／ｒ2）となる。従って、このコンデンサＣ９，Ｃ１２のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【００８６】
また、零相変流器２１に２つの２次巻線を設けることもできる。
その構成を図６に示す。
図６に示すように、零相変流器２１に２次巻線ｎ２２を設け、増幅回路２２に、ＰＮＰ形バイポーラトランジスタＱ１３とＮＰＮ形バイポーラトランジスタＱ１４とを備える。１次巻線ｎ１１、２次巻線ｎ２１，ｎ２２の巻数は等しい。
【００８７】
零相変流器２１の２次巻線ｎ２１の一端、２次巻線ｎ２２の一端は、定電圧回路２３の正極、負極に、それぞれ接続される。増幅回路２２では、トランジスタＱ１３のエミッタが２次巻線ｎ２１の他端に接続され、トランジスタＱ１４のエミッタが、２次巻線ｎ２２の他端に接続され、トランジスタＱ１３のコレクタとトランジスタＱ１３のコレクタとが接続される。
【００８８】
ダイオードＤ３のカソードはトランジスタＱ１３のベースに接続され、アノードは定電圧回路２３の正極に接続される。抵抗Ｒ１は、ダイオードＤ３のカソード及びトランジスタＱ１３のベースと、トランジスタＱ１３のコレクタと、の間に接続される。コンデンサＣ７はダイオードＤ３と並列に接続される。
【００８９】
また、ダイオードＤ４のアノードは、トランジスタＱ１４のベースに接続され、カソードは、２次巻線ｎ２２の一端と定電圧回路２３の負極に接続される。抵抗Ｒ２は、トランジスタＱ１４のコレクタと、トランジスタＱ１４のベース及びダイオードＤ４のアノードと、の間に接続される。コンデンサＣ８は、ダイオードＤ４と並列に接続される。コンデンサＣ９は、トランジスタＱ１３のコレクタとトランジスタＱ１４のコレクタとの接続点に接続される。
増幅回路２２がこのように構成されることにより、零相変流器２１の２次巻線ｎ２１、ｎ２２が固定電位となるため、零相変流器２１とトランジスタＱ１３，Ｑ１４との間の配線が長くなってもストレー容量の影響を軽減することができる。
【００９０】
また、２つのＮＰＮ形バイポーラトランジスタを組み合わせて増幅回路２２を構成することもできる。
その構成を図７に示す。
図７に示す増幅回路２２は、ＮＰＮ形バイポーラトランジスタＱ１５，Ｑ１６を備える。
【００９１】
定電圧回路２３の正極、負極には、それぞれ、トランジスタＱ１５のコレクタ、２次巻線ｎ２２の一端が接続されている。トランジスタＱ１５のエミッタは零相変流器２１の２次巻線ｎ２１の一端に接続され、トランジスタＱ１６のコレクタは、零相変流器２１の２次巻線ｎ２１の他端に接続され、エミッタは、零相変流器２１の２次巻線ｎ２２の他端に接続される。
【００９２】
ダイオードＤ３のアノードはトランジスタＱ１５のベースに接続され、カソードは２次巻線ｎ２１の他端に接続されている。抵抗Ｒ１は、定電圧回路２３の正極及びトランジスタＱ１５のコレクタと、ダイオードＤ３のアノード及びトランジスタＱ１５のベースと、の間に接続されている。コンデンサＣ７は、ダイオードＤ３の両端に並列に接続される。
【００９３】
ダイオードＤ４のアノードはトランジスタＱ１６のベースに接続され、カソードは、定電圧回路２３の負極と２次巻線ｎ２２の一端とに接続される。抵抗Ｒ２は、２次巻線ｎ２１の他端及びトランジスタＱ１６のコレクタと、ダイオードＤ４のアノード及びトランジスタＱ１６のベースと、の間に接続される。コンデンサＣ８は、ダイオードＤ４の両端に並列に接続される。コンデンサＣ９はトランジスタＱ１６のコレクタに接続される。
増幅回路２２がこのように構成されることにより、同一のＮＰＮ形バイポーラトランジスタを使用することができる。
【００９４】
また、図７に示す構成に、さらにＦＥＴ（電界効果トランジスタ）を備えることにより、耐圧の高い増幅器を構成できる。
その構成を図８に示す。
図８に示す増幅回路２２は、電界効果トランジスタとしてのＦＥＴ１１，ＦＥＴ１２を備える。このＦＥＴ１１，ＦＥＴ１２には、高耐圧のものを使用する。ＦＥＴ１１の一端は、定電圧回路２３の正極に接続され、他端は、トランジスタＱ１５のコレクタに接続される。
【００９５】
定電圧回路２３の正極と、トランジスタＱ１５のベース及びダイオードＤ３のアノードと、の間には、抵抗Ｒ１１とＲ１２とが直列に接続され、ＦＥＴ１１のゲートは、その接続点に接続される。
【００９６】
ＦＥＴ１２の一端は、２次巻線ｎ２１の他端に接続され、他端は、トランジスタＱ１６のコレクタに接続されている。２次巻線ｎ２１の他端と、トランジスタＱ１６のベース及びダイオードＤ４のアノードと、の間には、抵抗Ｒ２１とＲ２２とが直列に接続され、ＦＥＴ１２のゲートは、その接続点に接続される。
【００９７】
増幅回路２２がこのように構成されることにより、トランジスタＱ１５，Ｑ１６に印加される電圧を高耐圧のＦＥＴ１１，ＦＥＴ１２でカバーすることができ、トランジスタＱ１５，Ｑ１６が保護される。従って、トランジスタＱ１５，Ｑ１６に、増幅率が高い低耐圧のものを使用することができる。この場合、ＦＥＴ１１，ＦＥＴ１２のゲート電流は非常に少ないため、増幅率をほぼ１にすることができ、高電圧での使用を可能とする。
【００９８】
また、ＰＮＰ形バイポーラトランジスタを対にして増幅回路２２を構成することもできる。
その構成を図９に示す。
図９に示す増幅回路２２は、２つのＰＮＰ形バイポーラトランジスタＱ１７，Ｑ１８を備える。
【００９９】
定電圧回路２３の正極、負極には、それぞれ、零相変流器２１の２次巻線ｎ２１の一端、トランジスタＱ１８のコレクタが接続される。
トランジスタＱ１７のエミッタは、２次巻線ｎ２１の他端に接続され、コレクタは、２次巻線ｎ２２の一端に接続される。ダイオードＤ３のカソードは、トランジスタＱ１７のベースに接続され、アノードは、定電圧回路２３の正極及び２次巻線ｎ２１の一端に接続される。抵抗Ｒ１は、ダイオードＤ３のカソード及びトランジスタＱ１７のベースと、２次巻線ｎ２２の一端及びトランジスタＱ１７のコレクタと、の間に接続される。コンデンサＣ７はダイオードＤ３の両端に並列に接続される。
【０１００】
トランジスタＱ１８のエミッタは、２次巻線ｎ２２の他端に接続される。ダイオードＤ４のカソードは、トランジスタＱ１８のベースに接続され、アノードは、２次巻線ｎ２２の一端に接続される。抵抗Ｒ２は、ダイオードＤ４のカソード及びトランジスタＱ１８のベースと、トランジスタＱ１８のコレクタと、の間に接続される。コンデンサＣ８は、ダイオードＤ４の両端に並列に接続される。
【０１０１】
尚、トランジスタＱ１７のコレクタと零相変流器２１の２次巻線ｎ２２の一端とには、コンデンサＣ９が接続される。
【０１０２】
また、図４の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくすることもできる。
その回路構成を図１０に示す。
図１０に示す増幅回路２２は、トランジスタＱ１１，Ｑ１２と、ダイオードＤ３，Ｄ４と、抵抗Ｒ１，Ｒ２と、コンデンサＣ７〜Ｃ９と、を備えている。
【０１０３】
トランジスタＱ１１のコレクタとベースとの間には、抵抗Ｒ１が接続され、トランジスタＱ１２のコレクタとベースとの間には、抵抗Ｒ２が接続される。
トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとは接続され、その接続点は零相変流器２１の２次巻線ｎ２１の一端に接続される。
【０１０４】
トランジスタＱ１１のベースと零相変流器２１の他端との間には、コンデンサＣ７が接続され、トランジスタＱ１２のベースと零相変流器２１の他端との間にコンデンサＣ８が接続される。
【０１０５】
ダイオードＤ４のカソードはトランジスタＱ１２のベースに接続され、ダイオードＤ３のカソードは、ダイオードＤ４のアノードに接続され、ダイオードＤ３のアノードはトランジスタＱ１１のベースに接続される。
【０１０６】
コンデンサＣ９は零相変流器２１の２次巻線ｎ２１の他端に接続される。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅して、増幅した電流を、零相変流器２１の２次巻線ｎ２１の他端からコンデンサＣ９を介して出力する。
【０１０７】
このようにダイオードＤ３，Ｄ４がトランジスタＱ１１のベースとトランジスタＱ１２のベースとの間に直列接続されることにより、トランジスタＱ１１，Ｑ１２のばらつきによる中性点変位を少なくすることができる。
また、トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧は、直列に接続されたダイオードＤ３，Ｄ４により補正される。
【０１０８】
即ち、トランジスタＱ１１，Ｑ１２の２つのエミッタ−ベース間電圧は、以下のようになる。
【数６】
Ｖeb1＋Ｖeb2＝２Ｖd
但し、Ｖeb1：トランジスタＱ１１のエミッタ−ベース間電圧
Ｖeb2：トランジスタＱ１２のエミッタ−ベース間電圧
従って、Ｖeb＝Ｖdとするよりも条件を緩和することができる。通常、ＮＰＮトランジスタとＰＮＰトランジスタとでは、エミッタ−ベース間電圧が僅かに異なるものの、増幅回路２２がこのように構成されることにより、エミッタ−ベース間電圧の相違を無視することができる。
【０１０９】
この増幅回路２２に、利得を補正するためのコンデンサＣ１２を備えることもできる。
その構成を図１１に示す。
増幅回路２２は、図１０に示す構成に加え、トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとの接続点にコンデンサＣ１２が接続される。
図５に示す増幅回路２２と同様に、このコンデンサＣ９，Ｃ１２のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【０１１０】
また、増幅回路２２のトランジスタとダイオードとの温度が同一になるように、ダイオードとトランジスタとを近傍に配置することもできる。このようにすれば、トランジスタの温度変化により、ベース−エミッタ間電圧が変動しても、ダイオードも同じように変動するため、動作が安定する。
【０１１１】
さらに、トランジスタとダイオードとを同一チップ内に構築することもでき、このようにすることにより、トランジスタの温度とダイオードの温度とを完全に一致させることができる。
【０１１２】
また、本実施の形態では、トランジスタＱ１１〜Ｑ１８を単体の素子として説明した。しかし、トランジスタＱ１１〜Ｑ１８の代わりに、例えば、ダーリントン接続されたトランジスタ回路を用いることもできる。この場合、トランジスタ回路を構成するトランジスタの数に応じた数のダイオードを、ベースと２次巻線との間に接続する。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、変流器の２次巻線に電圧を誘起させなくても、電流を流すことができるため、変流器の巻線の巻数を減らすことができ、変流器の磁芯のコア面積を低減することもでき、その結果、零相変流器を小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力変換装置の構成を示す回路図である。
【図２】（ａ）は図１の零相変流器を示す回路図であり、（ｂ）は貫通形変流器の斜視図であり、（ｃ）は零相変流器の斜視図である。
【図３】図１の電力変換装置の動作を示すタイミングチャートである。
【図４】図１のノイズ低減回路部の動作を説明するための説明図である。
【図５】ノイズ低減回路部の応用回路を示す回路図である。
【図６】同上ノイズ低減回路部の応用回路を示す回路図である。
【図７】同上ノイズ低減回路部の応用回路を示す回路図である。
【図８】同上ノイズ低減回路部の応用回路を示す回路図である。
【図９】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１０】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１１】同上ノイズ低減回路部の応用回路を示す回路図である。
【図１２】ノイズ低減の原理を示す説明図である。
【符号の説明】
１ ノイズフィルタ部
３ 電力変換回路部
４ ノイズ低減回路部
２１ 零相変流器
２２ 増幅回路
２３ 定電圧回路
Claims (15)
- エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の２次巻線の一端に接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - 前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成された、
ことを特徴とする請求項１に記載の増幅回路。 - エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記ＰＮＰ形バイポーラトランジスタのコレクタに接続され、コレクタとベースとの間に第２の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記ＰＮＰ形バイポーラトランジスタのコレクタと前記ＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に直流電源の正極が接続され、第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＮＰＮ形バイポーラトランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続され、コレクタが前記変流器の第１の２次巻線の他端に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＮＰＮ形バイポーラトランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのコレクタとの接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続された第１のＮＰＮ形バイポーラトランジスタと、
直流電源の正極と前記第１のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第１の抵抗及び第２の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記直流電源の正極と前記第１の抵抗の一端とに、ドレイン及びソースのうちの他端が前記第１のＮＰＮ型バイポーラトランジスタのコレクタに接続され、ゲートが前記第１の抵抗と第２の抵抗との接続点に接続された第１の電界効果トランジスタと、
前記第１のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の一端に接続された第２のＮＰＮ形バイポーラトランジスタと、
前記変流器の第１の２次巻線の他端と前記第２のＮＰＮ形バイポーラトランジスタのベースとの間に直列接続された第３の抵抗及び第４の抵抗と、
ドレイン及びソースのうちのいずれかの一端が前記変流器の第１の２次巻線の他端に、ドレイン及びソースのうちの他端が前記第２のＮＰＮ形バイポーラトランジスタのコレクタに接続され、ゲートが前記第３の抵抗と第４の抵抗との接続点に接続された第２の電界効果トランジスタと、
前記第２のＮＰＮ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の他端との間に接続されて、前記第２のＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記変流器の第１の２次巻線の他端と前記第２の電界効果トランジスタの一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第２の２次巻線の他端に前記直流電源の負極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - エミッタが、１次巻線と第１、第２の２次巻線とを有する変流器の第１の２次巻線の一端に接続され、コレクタが前記変流器の第２の２次巻線の一端に接続され、コレクタとベースとの間に第１の抵抗が接続された第１のＰＮＰ形バイポーラトランジスタと、
前記第１のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第１の２次巻線の他端との間に接続されて、前記第１のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の第２の２次巻線の他端に接続され、コレクタが直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続された第２のＰＮＰ形バイポーラトランジスタと、
前記第２のＰＮＰ形バイポーラトランジスタのベースと前記変流器の第２の２次巻線の一端との間に接続されて、前記第２のＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１のＰＮＰ形バイポーラトランジスタのコレクタと前記変流器の第２の２次巻線の一端との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の第１の２次巻線の他端に前記直流電源の正極が接続されて、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - 前記第１及び第２の電圧降下素子にそれぞれ、並列にコンデンサが接続された、
ことを特徴とする請求項１乃至６のいずれか１項に記載の増幅回路。 - エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
エミッタが前記ＮＰＮ形バイポーラトランジスタのエミッタに接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記ＰＮＰ形バイポーラトランジスタのベースとの間に直列に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧と前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧とに相当する電圧降下を発生させる第１、第２の電圧降下素子と、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第１のコンデンサと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続された第２のコンデンサと、
前記変流器の２次巻線の他端に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする増幅回路。 - 前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に一端が接続された利得補正用コンデンサをさらに備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記電流供給用コンデンサと利得補正用コンデンサとのインピーダンスの比に応じた比率で、前記電流供給用コンデンサと利得補正用コンデンサとからそれぞれ出力されるように構成された、
ことを特徴とする請求項８に記載の増幅回路。 - 前記第１、第２の電圧降下素子は、ダイオードによって構成された、
ことを特徴とする請求項１乃至９のいずれか１項に記載の増幅回路。 - 前記電圧降下素子とバイポーラトランジスタとが互いに近傍に配置された、
ことを特徴とする請求項１乃至１０のいずれか１項に記載の増幅回路。 - 前記電圧降下素子と前記バイポーラトランジスタとが半導体の同一基板上に形成された、
ことを特徴とする請求項１１に記載の増幅回路。 - 所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を１次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流を、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された請求項１乃至１２のいずれか１項に記載の増幅回路と、を備えた、
ことを特徴とするノイズ低減装置。 - 前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の１次巻線に流れる電流を増幅するものである、
ことを特徴とする請求項１３に記載のノイズ低減装置。 - 電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減する請求項１３又は１４に記載のノイズ低減装置と、を備えた、
ことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049307A JP3937869B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049307A JP3937869B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003250270A JP2003250270A (ja) | 2003-09-05 |
| JP3937869B2 true JP3937869B2 (ja) | 2007-06-27 |
Family
ID=28661858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049307A Expired - Fee Related JP3937869B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3937869B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005102750A (ja) | 2003-09-26 | 2005-04-21 | Olympus Corp | 電気手術用電源装置 |
| JP2005124339A (ja) | 2003-10-17 | 2005-05-12 | Sanken Electric Co Ltd | ノイズ低減装置及び電力変換装置 |
| JP2005204395A (ja) * | 2004-01-14 | 2005-07-28 | Sanken Electric Co Ltd | ノイズ低減装置及び電力変換装置 |
| US8638087B2 (en) | 2012-01-13 | 2014-01-28 | Elbex Video Ltd. | Apparatus for employing low ohmic alloy conductors and method for simplifying current drain data retrieval |
| KR102034658B1 (ko) * | 2018-02-09 | 2019-10-21 | 엘지전자 주식회사 | Emi 노이즈 저감을 위한 액티브 노이즈 필터 |
| CN110210118B (zh) * | 2019-05-31 | 2024-03-22 | 南京邮电大学通达学院 | 一种基于双极性晶体管的忆阻器 |
-
2002
- 2002-02-26 JP JP2002049307A patent/JP3937869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003250270A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230488B2 (en) | Amplifying circuit, noise reducing apparatus and power converting apparatus | |
| US11088614B2 (en) | Conductive noise suppressor, power converter, and motor device | |
| TWI450488B (zh) | Active filter device and power conversion device | |
| US6839250B2 (en) | Active EMI filter with feed forward cancellation | |
| JP2007300700A (ja) | ノイズ低減用リアクトル及びノイズ低減装置 | |
| US6842069B2 (en) | Active common mode EMI filters | |
| WO2012028787A2 (en) | Circuit arrangement and method for reducing common-mode noise in a switched-mode power supply, and a switched-mode power supply | |
| JP3906680B2 (ja) | ノイズ低減装置及び電力変換装置 | |
| JP3937869B2 (ja) | 増幅回路、ノイズ低減装置及び電力変換装置 | |
| US9606151B2 (en) | Capacitive current sensing using a current feedback amplifier | |
| JP2005261112A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5141228B2 (ja) | 能動フィルタ装置及び電力変換装置 | |
| US7916509B2 (en) | Power supply with reduced switching losses by decreasing the switching frequency | |
| JP3906709B2 (ja) | 増幅回路、ノイズ低減装置及び電力変換装置 | |
| US20200044575A1 (en) | Switching power supply device | |
| JP5927138B2 (ja) | スイッチング電源装置 | |
| JP2011109856A (ja) | コモンモードノイズ低減装置 | |
| JP2006197661A (ja) | 電源回路の出力電圧補正回路 | |
| JP2005204395A (ja) | ノイズ低減装置及び電力変換装置 | |
| JP3107518B2 (ja) | 自励式スイッチング電源装置 | |
| JP2000184702A (ja) | 電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JPH11196581A (ja) | 自励式プッシュプル電源回路 | |
| JPH11164551A (ja) | スイッチング電源装置 | |
| JP2003204674A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |