JP3906709B2 - 増幅回路、ノイズ低減装置及び電力変換装置 - Google Patents
増幅回路、ノイズ低減装置及び電力変換装置 Download PDFInfo
- Publication number
- JP3906709B2 JP3906709B2 JP2002049302A JP2002049302A JP3906709B2 JP 3906709 B2 JP3906709 B2 JP 3906709B2 JP 2002049302 A JP2002049302 A JP 2002049302A JP 2002049302 A JP2002049302 A JP 2002049302A JP 3906709 B2 JP3906709 B2 JP 3906709B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- impedance element
- field effect
- effect transistor
- type field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、増幅回路、ノイズ低減装置及び電力変換装置に関し、特に増幅率の容易な調整を可能とする技術に関する。
【0002】
【従来の技術】
モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【0003】
かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、回路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム(筐体)の電圧レベルが変動する。
【0004】
特に、前述のインバータを介して電力容量の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【0005】
このようなノイズを低減するため、漏れ電流を相殺する方向に接地ラインに補償電流を供給する。
【0006】
この方法を図10に基づいて説明する。
尚、この図10において、コンデンサC51,C52は、それぞれ、負荷の静電容量、コモンモードノイズ用のコンデンサに相当し、ダイオードD51は整流回路に相当し、スイッチSWはスイッチング素子に相当するものである。
【0007】
また、漏れ電流Is1,Is2は、それぞれ、スイッチSWのスイッチングにより交流電源50から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【0008】
ノイズを低減する方法としては、2つの方法が考えられる。
第1の方法は、図10(a)に示すように、漏れ電流Is1を検出し、その検出電流を増幅器AMPで増幅し、この増幅した補償電流Irを、漏れ電流Is1を相殺する方向に、コンデンサC52を介して接地ラインに供給する方法である。
【0009】
この方法によれば、零相変流器51を補償電流Irの注入点aよりも交流電源50側に配置して漏れ電流Is1を検出する。
第1の方法では、次の式(1)が成り立つようにする。
【数1】
A1×(is1−ir)−is1≒0・・・(1)
但し、A1:第1の方法を用いた場合の増幅器AMPの増幅率
is1:漏れ電流Is1の電流値
ir:補償電流Irの電流値
従って、補償電流Irの電流値irは、次式(2)によって表される。
【数2】
ir=(1−1/A1)×is1・・・(2)
【0010】
第2の方法は、図10(b)に示すように、漏れ電流Is2を検出し、その検出電流に基づいて補償電流Irを第1の方法と同じように接地ラインに供給する方法である。
【0011】
この方法によれば、零相変流器51を補償電流Irの注入点aよりもスイッチSW側に配置して漏れ電流Is2を検出する。
第2の方法を用いた場合、次の式(3)が成り立つようにする。
【数3】
is1−A2×ir=0・・・(3)
但し、A2:第2の方法を用いた場合の増幅器AMPの増幅率
従って、補償電流Irの電流値irは、次式(4)によって表される。
【数4】
ir=(1/A2)×is1・・・(4)
【0012】
この式(4)が示すように、第2の方法を用いて、漏れ電流Is1を補償電流Irで相殺するためには、増幅器AMPの増幅率A2を正確に1にしなくてはならない。従来の電力変換装置では、この増幅器AMPの増幅率A2を正確に1にすることが困難であるため、一般的には、第1の方法が用いられる(特開平9−266677号公報等参照)。
【0013】
【発明が解決しようとする課題】
しかし、第1の方法を用いると、式(2)に示すように、漏れ電流Is1を補償電流Irで相殺するためには、増幅器AMPの増幅率A1を大きくしなければならない。
【0014】
このため、位相補償を正確に行わなければならず、増幅器AMPが発振し易くなるといった不都合が生ずる。
【0015】
一方、第2の方法を用いた場合、増幅器AMPの増幅率A2を大きくする必要はない。しかし、第2の方法を用いた場合、前述のように、零相変流器51の利得を1にして、増幅率A2を正確に1にしなくてはならない。
【0016】
このため、零相変流器51の巻数を増やして調整できるようにしなければならず、零相変流器51が大型となってしまい、また、増幅器AMPも精度の高いものを用いる必要があるため、高価なものになってしまう。
【0017】
本発明は、このような従来の問題点に鑑みてなされたもので、増幅率の容易な調整を可能とする増幅回路、ノイズ低減装置及び電力変換装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
この目的を達成するため、本発明の第1の観点に係る増幅回路は、
1次巻線と2次巻線とを有する変流器の2次巻線に接続される増幅回路であって、
前記変流器の2次巻線に流れる電流を、前記2次巻線の誘起電圧に基づいて増幅し、第1のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第1のインピーダンス素子に印加される電圧に対応する電圧を第2のインピーダンス素子に印加して、該第2のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の1次巻線に流れる電流を増幅し、増幅した電流が、前記第1のインピーダンス素子と第2のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第1のインピーダンス素子と第2のインピーダンス素子とからそれぞれ出力されるように構成されたものである。
【0019】
前記バッファ増幅部は、前記第1のインピーダンス素子の電圧を電圧増幅して前記第2のインピーダンス素子に印加する電圧増幅回路を備えたものであってもよい。
【0020】
前記電流増幅部は、前記第1のインピータンス素子の電圧を増幅して前記第2のインピーダンス素子に印加し、前記バッファ増幅部の少なくとも一部を兼ねるようにしてもよい。
【0021】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次巻線の一端に接続され、ベースが前記変流器の2次巻線の他端に接続された第1のNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記第1のNPNバイポーラトランジスタのエミッタに接続され、ベースが前記第1のNPNバイポーラトランジスタのベースに接続された第1のPNP形バイポーラトランジスタと、
を備えて構成され、
前記バッファ増幅部は、
コレクタが前記直流電源の正極と前記第1のNPN形バイポーラトランジスタのコレクタとに接続され、ベースが前記第1のNPN形バイポーラトランジスタのベースに接続された第2のNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極と前記第1のPNP形バイポーラトランジスタのコレクタとに接続され、エミッタが前記第2のNPN形バイポーラトランジスタのエミッタに接続され、ベースが前記第1のPNP形バイポーラトランジスタのベースに接続された第2のPNP形バイポーラトランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記第1のNPN形バイポーラトランジスタのベースと前記第1のPNP形バイポーラトランジスタのベースとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記第2のNPN形バイポーラトランジスタのエミッタと前記第2のPNP形バイポーラトランジスタのエミッタとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【0022】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次巻線の一端に接続され、ベースが前記変流器の2次巻線の他端に接続されたNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記NPN形バイポーラトランジスタのエミッタに接続され、ベースが前記NPN形バイポーラトランジスタのベースに接続されたPNP形バイポーラトランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記NPN形バイポーラトランジスタのベースと前記PNP形バイポーラトランジスタのベースとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記NPN形バイポーラトランジスタのエミッタと前記PNP形バイポーラトランジスタのエミッタとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【0023】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の2次巻線の一端に接続され、ゲートが前記変流器の2次巻線の他端に接続された第1のN形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記第1のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のN形電界効果トランジスタのゲートに接続された第1のP形電界効果トランジスタと、
を備えて構成され、
前記バッファ増幅部は、
ドレインが前記直流電源の正極と前記第1のN形電界効果トランジスタのドレインとに接続され、ゲートが前記第1のN形電界効果トランジスタのゲートに接続された第2のN形電界効果トランジスタと、
ドレインが前記直流電源の負極と前記第1のP形電界効果トランジスタのドレインとに接続され、ソースが前記第2のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のP形電界効果トランジスタのゲートに接続された第2のP形電界効果トランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記第1のN形電界効果トランジスタのゲートと前記第1のP形電界効果トランジスタのゲートとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記第2のN形電界効果トランジスタのソースと前記第2のP形電界効果トランジスタのソースとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【0024】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の2次巻線の一端に接続され、ゲートが前記変流器の2次巻線の他端に接続されたN形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記N形電界効果トランジスタのソースに接続され、ゲートが前記N形電界効果トランジスタのゲートに接続されたP形電界効果トランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記N形電界効果トランジスタのゲートと前記P形電界効果トランジスタのゲートとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記N形電界効果トランジスタのソースと前記P形電界効果トランジスタのソースとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【0025】
前記第1のインピーダンス素子と第2のインピーダンス素子とは、コンデンサによって構成されたものであってもよい。
【0026】
本発明の第2の観点に係るノイズ低減装置は、
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を1次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の1次巻線に流れる電流を増幅し、増幅した電流を、前記第1のインピーダンス素子と第2のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第1のインピーダンス素子と第2のインピーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された増幅回路と、を備えたものである。
【0027】
前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の1次巻線に流れる電流を増幅するものであってもよい。
【0028】
本発明の第3の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置と、を備えたものである。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
本実施の形態に係る電力変換装置の構成を図1に示す。
電力変換装置は、ノイズフィルタ部1と、整流平滑回路部2と、電力変換回路部3と、ノイズ低減回路部4と、を備えて構成されている。
【0030】
ノイズフィルタ部1は、コンデンサC1,C2,C3,C4と、チョークコイルL1と、を備えている。
コンデンサC1,C2は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源5の一対の電源線の間に接続されている。
コンデンサC3,C4は、コモンモードノイズを低減させるためのコンデンサであり、1対の電源線のそれぞれと接地ラインとの間に接続されている。
【0031】
チョークコイルL1は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源5の1対の電源線のそれぞれに直列に接続されている。
【0032】
整流平滑回路部2は、整流回路11と、コンデンサC5と、からなる。
整流回路11は、交流電源5から供給された交流電圧を整流するものであり、1対の電源線に接続されている。この整流回路11は、例えば、4つのダイオードからなるブリッジ整流回路によって構成されている。
【0033】
コンデンサC5は、整流回路11から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路11の出力端に接続されている。
【0034】
電力変換回路部3は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷R0に供給するものであり、トランスTと、スイッチング素子Q1と、ダイオードD1と、コンデンサC6と、を備え、フライバックコンバータを構成している。
【0035】
トランスTは、1次側の電力を2次側へ伝達するためのものであり、1次巻線n1と2次巻線n2とを備えている。1次巻線n1は、スイッチング電流によって電圧を発生させ、トランスTに励磁エネルギを生成するための巻線であり、2次巻線n2は、1次巻線n1で生成された励磁エネルギで電圧を発生させるための巻線である。1次巻線n1の一端Pt11は、コンデンサC5の正極(+)の端子に接続されている。2次巻線n2は、1次巻線n1と逆極性となるように、1次巻線n1とは逆方向に巻かれている。
【0036】
スイッチング素子Q1は、信号S1が供給されて、トランスTの1次巻線n1に流れる電流をスイッチングしてトランスTの1次巻線n1に電圧を誘起させるための素子であり、トランスTの1次巻線n1の他端Pt12とコンデンサC5の負極(−)の端子との間に接続されている。図示しない制御部は、このスイッチング素子Q1にパルス状の信号S1を供給し、固定発振に基づいてPWM制御を行うことにより、出力電圧を安定化させる。
【0037】
ダイオードD1は、スイッチング素子Q1がオンするオン期間では、電流の流れを阻止し、オフ期間では、2次巻線n2に発生した電圧から電流を整流するためのダイオードである。
【0038】
コンデンサC6は、オフ期間において、ダイオードD1を通過した電流を平滑化して直流電圧を生成するためのものであり、ダイオードD1のカソード及び出力端子(+)と、出力端子(−)と、の間に接続されている。電力変換回路部3は、生成した直流電圧を負荷R0に供給する。
【0039】
ノイズ低減回路部4は、ノイズを低減するための回路部であり、零相変流器21と、増幅回路22と、ダイオードスナバ回路23と、を備えて構成されている。
【0040】
零相変流器21は、漏れ電流を検出するものであり、その等価回路を図2(a)に示す。図2(a)に示す1次巻線n11は、一対の電源線、すなわち、ラインE1とE2との巻線を表したものである。
【0041】
零相変流器21の2次巻線の端子P3及びP4のいずれか一方は、トランジスタQ11〜Q14のベースに接続され、もう一方は、トランジスタQ11,Q12のエミッタに接続される。
【0042】
漏れ電流がラインE1,E2に流れると、ラインE1,E2間に電流の差が生じる。零相変流器21は、この電流の差を検出することにより漏れ電流を検出する。
【0043】
零相変流器21は、磁芯21aと2次巻線n12とを備える図2(b)に示す貫通形変流器21bに、図2(c)に示すようにラインE1,E2を磁芯21aに巻き回して構成される。
【0044】
零相変流器21の1次巻線n11には、ラインE1とE2とに流れる電流の差として1次電流I1が流れ、2次巻線n12には、1次電流I1に基づいて電流I2が誘起される。2次巻線n12の巻き方向は、この誘起電流I2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【0045】
増幅回路22は、零相変流器21の2次巻線n12で発生した誘起電流を増幅し、増幅した電流を補償電流として、接地ラインに、漏れ電流を相殺する方向に供給するものであり、トランジスタQ11〜Q14と、コンデンサC8、C9と、を備えている。
【0046】
増幅回路22は、図3に示すように、主増幅器22aと補正増幅器22bとを備えて構成される。
主増幅器22aは、トランジスタQ11,12からなり、電流増幅器として作用する。補正増幅器22bは、トランジスタQ13,14からなり、電圧増幅器として作用する。
【0047】
トランジスタQ11、Q13は、NPN形のバイポーラトランジスタである。トランジスタQ11、Q13のコレクタは、ともにコンデンサC7の正極(+)に接続されている。
【0048】
トランジスタQ12、Q14は、PNP形のバイポーラトランジスタである。トランジスタQ12、Q14のエミッタは、それぞれトランジスタQ11、Q13のエミッタに接続され、コレクタはともにコンデンサC7の負極(−)に接続されている。
【0049】
コンデンサC8は、補償電流を接地ラインに供給するためのコンデンサであり、トランジスタQ11〜Q14のベースと接地ラインとの間に接続されている。
【0050】
コンデンサC9は、増幅率を調整するためのコンデンサであり、トランジスタQ13のエミッタ及びトランジスタQ14のエミッタと、接地ラインと、の間に接続されている。
【0051】
ダイオードスナバ回路23は、コンデンサC7と抵抗R1とダイオードD2とを備えている。ダイオードD2のアノードは、トランスTの端子Pt12に接続されている。コンデンサC7と抵抗R1とは、ともに、トランスTの端子Pt11とダイオードD2のカソードとの間に接続されている。
【0052】
次に本実施の形態に係る電力変換装置の動作を図4に基づいて説明する。
スイッチング素子Q1には、図4(a)に示すような信号S1が供給される。
信号S1がハイレベルになると、スイッチング素子Q1はオンし、信号S1がローレベルになると、スイッチング素子Q1はオフする。時刻t0〜t1がスイッチング素子Q1のオン期間であり、時刻t1〜t2がスイッチング素子Q1のオフ期間である。
【0053】
スイッチング素子Q1がオン、オフすることにより、トランスTの1次巻線n1に流れる電流がスイッチングされ、トランスTの1次巻線n1に電圧が発生する。
【0054】
オン期間では、トランスTの1次側においては、図4(b)に示すように、スイッチング素子Q1に印加される電圧Vq1は、ほぼ零となり、スイッチング素子Q1には、図4(c)に示すような電流Iq1が流れる。
【0055】
トランスTの2次側においては、トランスTの2次巻線n2が、1次巻線n1と逆極性になっているので、ダイオードD1が電流が流れるのを阻止し、2次巻線n2は、開放状態となる。このオン期間でトランスTに励磁エネルギが蓄積される。トランスTの1次巻線n1には、図4(d)に示すような電圧Vt1が印加される。
【0056】
オフ期間では、スイッチング素子Q1に印加される電圧Vq1は、図4(b)に示すように、コンデンサC5の充電電圧よりも高くなり、スイッチング素子Q1に流れる電流Iq1は、図4(c)に示すように、零となる。
【0057】
また、トランスTの2次側においては、ダイオードD1が導通し、トランスTは、蓄積した励磁エネルギを放出し、この励磁エネルギに基づいて2次巻線n2からダイオードD1を介してコンデンサC6に、図4(e)に示すような電流Idが流れる。電流Idは、電流Iq1の最大電流値に基づいて、トランスTの1次巻線n1と2次巻線n2との巻数比に反比例した比率で流れ出し、励磁エネルギを放出しながら減少し、トランスTが蓄積した励磁エネルギを全て放出した時刻でその電流値は0になる。
【0058】
尚、オフ期間において、トランスTのインダクタンスと配線によるインダクタンスとにより、図4(b)に示すような電圧Vq1、図4(d)に示すような電圧Vt1には、スパイク電圧が重畳する。ダイオードスナバ回路23は、このスパイク電圧の電圧レベルを低下させる。
【0059】
ダイオードD2は、トランスT及び配線のインダクタンス分で生ずるスパイク電圧を整流し、コンデンサC7は、整流した電圧を蓄え、抵抗R1は、コンデンサC7に蓄えられた電流を消費する。このような作用を有するダイオードスナバ回路23は、コンデンサC7に蓄えられた電力を増幅回路22に供給する。
【0060】
コンデンサC6は、ダイオードD1によって整流された電流Idを平滑化する。これにより、直流電圧が生成され、電力変換回路部3は、生成した直流電圧を負荷R0に供給する。
【0061】
スイッチング素子Q1がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサC3,C4を経由して接地ラインに、図4(f)に示すような漏れ電流Isが流れる。このことが、コモンモードノイズの発生の要因である。
【0062】
零相変流器21の1次巻線に1次電流(ラインE1,E2の電流)が流れると、2次巻線に誘起電流が流れる。
【0063】
正の半サイクルにおいては、この誘起電流が分流してトランジスタQ11,Q13のベースに誘起電流がベース電流として流れる。誘起電流が流れることによってトランジスタQ11,Q13のエミッタの電位は上昇する。また、誘起電流がトランジスタQ11,Q13のベースに流れることによってトランジスタQ11,Q13のベースの電位も上昇する。トランジスタQ11,Q13の増幅率が1よりも充分大きく、漏れ電流Isと同じ電流値の電流が増幅回路22にて生成される。
【0064】
負の半サイクルにおいては、トランジスタQ12,Q14の回路が、トランジスタQ11,Q13の回路と同様に動作し、同じく漏れ電流Isと同じ電流値の電流が生成される。このトランジスタQ11,Q13の回路とトランジスタQ12,Q14の回路と組み合わせることにより、図4(g)に示すような補償電流Irが生成される。
【0065】
そして、この補償電流Irを、漏れ電流Isとは逆向きにしてコンデンサC8,C9を介して接地ラインに供給することにより、漏れ電流Isは、図4(h)に示すように小さくなる。これにより、コモンモードノイズを低減できる。
【0066】
次に増幅回路22の動作について説明する。
増幅回路22は、主増幅器22aと、補正増幅器22bと、を備えて構成される。主増幅器22aは、トランジスタQ11,12からなり、補正増幅器22bは、トランジスタQ13,14からなる。
【0067】
この増幅回路22の増幅原理を図5に基づいて説明する。
尚、ここでは、増幅回路22のコンデンサC8,C9を、それぞれ抵抗R11,R12に置き換えて説明する。
【0068】
零相変流器21の1次巻線n11に、1次電流I1が流れると、2次巻線n12には、1次電流I1に基づいて電流I2が誘起される。2次巻線n12の巻き方向は、この電流I2が増幅されて、漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【0069】
抵抗R11には、電流値が電流I2とほぼ等しい電流I11が流れる。また、抵抗R12には、抵抗R11に印加される電圧と等しい電圧が印加される。従って、抵抗R12に流れる電流I12の電流値は式(5)によって表される。
【数5】
i12=i2×r11/r12・・・(5)
但し、i12:抵抗R12に流れる電流I12の電流値
i2:電流I2の電流値
r11:抵抗R11の抵抗値
r12:抵抗R12の抵抗値
また、増幅回路22の利得は、以下の式(6)によって表される。
【数6】
A=(1+r11/r12)・・・(6)
但し、A:増幅回路22の利得
【0070】
この式(6)が示すように、増幅回路22の利得は、抵抗R11とR12との抵抗値の比に基づいて設定され、この抵抗値比を替えれば、増幅回路22の利得が変わる。
【0071】
例えば、零相変流器21の検出比に誤差が生じた場合、抵抗R11,R12の抵抗値比を替え、増幅回路22の利得を調整することにより、零相変流器21と増幅回路22との総合利得を1にすることができる。
【0072】
以上説明したように、本実施の形態によれば、増幅回路22の主増幅器22aと並列に補正増幅器22bを設けるようにしたので、簡単な回路で容易に増幅回路22の利得を調整することができ、零相変流器21の検出比に誤差が生じた場合でも、増幅回路22の利得を調整することにより、零相変流器21と増幅回路22との総合利得を1にすることができる。
【0073】
また、増幅率の調整に、零相変流器21の巻数の調整の必要がないため、零相変流器21の巻数を増やすこともなく、零相変流器21を小型化することができ、増幅回路22に精度の高いものを用いる必要もないため、安価にすることができる。
【0074】
また、電力変換装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流を接地ラインに供給する方法を用いることができるので、ノイズフィルタ部1も小型化され、減衰量の大きなフィルタを構成することができる。
【0075】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、主増幅器が補正増幅器を兼用することもできる。
その回路構成を図6に示す。また、その原理図を図7に示す。
この増幅回路22では、トランジスタQ11,Q12が補正増幅器22bを兼用する。
【0076】
図6に示す増幅回路22では、トランジスタQ11,Q12のエミッタ電位は、ベース電圧とほぼ等しくなる。また、トランジスタQ11,Q12のエミッタから電流を流してもベース側負荷には影響しないことになる。この点に着目すると、主増幅器22aが補正増幅器22bを兼用することが可能となる。
このように、主増幅器22aが補正増幅器22bを兼用することにより、新たな増幅器を備えずに増幅回路22の利得を調整することができる。
【0077】
また、図8,図9に示すように、バイポーラトランジスタQ11,Q12,Q13,Q14の代わりに、それぞれ、電界効果トランジスタFET11,FET12,FET13,FET14を用いることができる。
電界効果トランジスタを用いた場合、ゲート電流がほぼ零となることから、より高性能の増幅回路を構成することができる。
【0078】
【発明の効果】
以上説明したように、本発明によれば、増幅率の容易な調整が可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る電力変換装置の構成を示すブロック図である。
【図2】(a)は図1の零相変流器を示す回路図であり、(b)は貫通形変流器の斜視図であり、(c)は零相変流器の斜視図である。
【図3】図1の増幅回路の構成を示す回路図である。
【図4】図1の電力変換装置の動作を示すタイミングチャートである。
【図5】増幅回路の増幅原理を示す説明図である。
【図6】主増幅器が補正増幅器を兼用した増幅回路の構成を示す回路図である。
【図7】図6の増幅回路の増幅原理を示す説明図である。
【図8】図3に示す増幅回路のトランジスタの代わりにFETを用いた場合の構成を示す回路図である。
【図9】図6に示す増幅回路のトランジスタの代わりにFETを用いた場合の構成を示す回路図である。
【図10】ノイズ低減の原理を示す説明図である。
【符号の説明】
1 ノイズフィルタ部
3 電力変換回路部
4 ノイズ低減回路部
21 零相変流器
22 増幅回路
23 ダイオードスナバ回路
Claims (11)
- 1次巻線と2次巻線とを有する変流器の2次巻線に接続される増幅回路であって、
前記変流器の2次巻線に流れる電流を、前記2次巻線の誘起電圧に基づいて増幅し、第1のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第1のインピーダンス素子に印加される電圧に対応する電圧を第2のインピーダンス素子に印加して、該第2のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の1次巻線に流れる電流を増幅し、増幅した電流が、前記第1のインピーダンス素子と第2のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第1のインピーダンス素子と第2のインピーダンス素子とからそれぞれ出力されるように構成された、
ことを特徴とする増幅回路。 - 前記バッファ増幅部は、前記第1のインピーダンス素子の電圧を電圧増幅して前記第2のインピーダンス素子に印加する電圧増幅回路を備える、
ことを特徴とする請求項1に記載の増幅回路。 - 前記電流増幅部は、前記第1のインピータンス素子の電圧を増幅して前記第2のインピーダンス素子に印加し、前記バッファ増幅部の少なくとも一部を兼ねる、
ことを特徴とする請求項1に記載の増幅回路。 - 前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次巻線の一端に接続され、ベースが前記変流器の2次巻線の他端に接続された第1のNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記第1のNPNバイポーラトランジスタのエミッタに接続され、ベースが前記第1のNPNバイポーラトランジスタのベースに接続された第1のPNP形バイポーラトランジスタと、
を備えて構成され、
前記バッファ増幅部は、
コレクタが前記直流電源の正極と前記第1のNPN形バイポーラトランジスタのコレクタとに接続され、ベースが前記第1のNPN形バイポーラトランジスタのベースに接続された第2のNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極と前記第1のPNP形バイポーラトランジスタのコレクタとに接続され、エミッタが前記第2のNPN形バイポーラトランジスタのエミッタに接続され、ベースが前記第1のPNP形バイポーラトランジスタのベースに接続された第2のPNP形バイポーラトランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記第1のNPN形バイポーラトランジスタのベースと前記第1のPNP形バイポーラトランジスタのベースとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記第2のNPN形バイポーラトランジスタのエミッタと前記第2のPNP形バイポーラトランジスタのエミッタとの接続点に接続された、
ことを特徴とする請求項2に記載の増幅回路。 - 前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次巻線の一端に接続され、ベースが前記変流器の2次巻線の他端に接続されたNPN形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記NPN形バイポーラトランジスタのエミッタに接続され、ベースが前記NPN形バイポーラトランジスタのベースに接続されたPNP形バイポーラトランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記NPN形バイポーラトランジスタのベースと前記PNP形バイポーラトランジスタのベースとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記NPN形バイポーラトランジスタのエミッタと前記PNP形バイポーラトランジスタのエミッタとの接続点に接続された、
ことを特徴とする請求項3に記載の増幅回路。 - 前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の2次巻線の一端に接続され、ゲートが前記変流器の2次巻線の他端に接続された第1のN形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記第1のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のN形電界効果トランジスタのゲートに接続された第1のP形電界効果トランジスタと、
を備えて構成され、
前記バッファ増幅部は、
ドレインが前記直流電源の正極と前記第1のN形電界効果トランジスタのドレインとに接続され、ゲートが前記第1のN形電界効果トランジスタのゲートに接続された第2のN形電界効果トランジスタと、
ドレインが前記直流電源の負極と前記第1のP形電界効果トランジスタのドレインとに接続され、ソースが前記第2のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のP形電界効果トランジスタのゲートに接続された第2のP形電界効果トランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記第1のN形電界効果トランジスタのゲートと前記第1のP形電界効果トランジスタのゲートとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記第2のN形電界効果トランジスタのソースと前記第2のP形電界効果トランジスタのソースとの接続点に接続された、
ことを特徴とする請求項2に記載の増幅回路。 - 前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の2次巻線の一端に接続され、ゲートが前記変流器の2次巻線の他端に接続されたN形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記N形電界効果トランジスタのソースに接続され、ゲートが前記N形電界効果トランジスタのゲートに接続されたP形電界効果トランジスタと、
を備えて構成され、
前記第1のインピーダンス素子の一端が前記N形電界効果トランジスタのゲートと前記P形電界効果トランジスタのゲートとの接続点に接続され、
前記第2のインピーダンス素子の一端が前記N形電界効果トランジスタのソースと前記P形電界効果トランジスタのソースとの接続点に接続された、
ことを特徴とする請求項3に記載の増幅回路。 - 前記第1のインピーダンス素子と第2のインピーダンス素子とは、コンデンサによって構成されたものである、
ことを特徴とする請求項1乃至7のいずれか1項に記載の増幅回路。 - 所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を1次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の1次巻線に流れる電流を増幅し、増幅した電流を、前記第1のインピーダンス素子と第2のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第1のインピーダンス素子と第2のインピーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された請求項1乃至8のいずれか1項に記載の増幅回路と、を備えた、
ことを特徴とするノイズ低減装置。 - 前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の1次巻線に流れる電流を増幅するものである、
ことを特徴とする請求項9に記載のノイズ低減装置。 - 電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減する請求項9又は10に記載のノイズ低減装置と、を備えた、
ことを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049302A JP3906709B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049302A JP3906709B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003250269A JP2003250269A (ja) | 2003-09-05 |
JP3906709B2 true JP3906709B2 (ja) | 2007-04-18 |
Family
ID=28661853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002049302A Expired - Fee Related JP3906709B2 (ja) | 2002-02-26 | 2002-02-26 | 増幅回路、ノイズ低減装置及び電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3906709B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124339A (ja) | 2003-10-17 | 2005-05-12 | Sanken Electric Co Ltd | ノイズ低減装置及び電力変換装置 |
JP2005204395A (ja) * | 2004-01-14 | 2005-07-28 | Sanken Electric Co Ltd | ノイズ低減装置及び電力変換装置 |
-
2002
- 2002-02-26 JP JP2002049302A patent/JP3906709B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003250269A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230488B2 (en) | Amplifying circuit, noise reducing apparatus and power converting apparatus | |
US6191965B1 (en) | Switching power supply | |
US6842069B2 (en) | Active common mode EMI filters | |
US20100165671A1 (en) | Switched-mode Power Supplies | |
US9912241B2 (en) | System and method for a cascode switch | |
US20110090715A1 (en) | Isolated switching power supply apparatus | |
JP3906680B2 (ja) | ノイズ低減装置及び電力変換装置 | |
JP3937869B2 (ja) | 増幅回路、ノイズ低減装置及び電力変換装置 | |
JP3906709B2 (ja) | 増幅回路、ノイズ低減装置及び電力変換装置 | |
JP5143095B2 (ja) | スイッチング電源装置 | |
JP2003235269A (ja) | 電力変換装置のノイズ低減装置 | |
EP3167295A1 (en) | Sensing current flowing through a capacitor | |
US7894217B2 (en) | DC to DC converter | |
TW202207607A (zh) | 返馳式電源轉換電路及其主動箝位緩衝器 | |
TWI671984B (zh) | 電源供應裝置 | |
JP3429420B2 (ja) | スイッチング電源 | |
JP2006197661A (ja) | 電源回路の出力電圧補正回路 | |
JP2003204674A (ja) | 電力変換装置 | |
JP3544370B2 (ja) | スイッチング電源装置 | |
JP3401923B2 (ja) | 1石電流複合共振型コンバーター回路 | |
JP2000184702A (ja) | 電源装置 | |
JPH11164551A (ja) | スイッチング電源装置 | |
JPH11299231A (ja) | 電源装置 | |
JPH0993934A (ja) | スイッチング電源 | |
JPH04364364A (ja) | スイッチング電源装置の補助電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |