JP2005183642A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2005183642A
JP2005183642A JP2003421739A JP2003421739A JP2005183642A JP 2005183642 A JP2005183642 A JP 2005183642A JP 2003421739 A JP2003421739 A JP 2003421739A JP 2003421739 A JP2003421739 A JP 2003421739A JP 2005183642 A JP2005183642 A JP 2005183642A
Authority
JP
Japan
Prior art keywords
dummy pattern
integrated circuit
semiconductor integrated
partition
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003421739A
Other languages
English (en)
Inventor
Tomohiko Araya
智彦 新家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003421739A priority Critical patent/JP2005183642A/ja
Publication of JP2005183642A publication Critical patent/JP2005183642A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することを目的とする。
【解決手段】 層間膜の平坦化のために最上位配線層領域に形成されたダミーパターンに対して、間引く,形状を変える,大きさを変える等の変化を施すことにより、周囲のダミーパターンに対して特長をもたせ、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することができる。また、この変化させたダミーパターンを含む一定の区画204を明確に示するために、特定のダミーパターンに対して、間引く,形状を変える,大きさを変える等の変化を施すことにより、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置をより容易に特定することができる。
【選択図】 図2

Description

この発明は、半導体集積回路の最上位配線層に配置された平坦化のためのダミーパターンに関するものである。
従来から半導体集積回路においては、完成品またはウエハプロセス完了品の配線の一部を修正する必要が生じる場合があった。このような場合、例えば、収束イオンビーム(以下、FIBと称する)加工等の加工手段を用いて、走査イオン像(以下、SIM像と称する)などによって加工対象の半導体集積回路を撮影した表面画像と設計データ画像を重ね合わせることによって下層配線の位置を特定して、配線の切断および結線加工を行うことが通常行われてきた。また、前記の配線の切断および結線加工において、下層配線の位置を上層から認識できるように上層にダミーの配線を生成して下層配線の位置を特定することでSIM像などによる実物の表面画像と設計データ画像とを重ね合わせることなく配線の切断および結線加工を行っているものもある(例えば、特許文献1参照)。
特開2000−260945号公報
しかし、近年下層および上層間の層間膜の平坦化が進むことにより、下層の配線による層間膜の隆起がきわめて小さなものとなるため、表面の状態しか確認できないSIM像などの画像の目視による観察では下層の配線配置を確認することが困難となる場合が生じることがあった。このため、FIB等の加工を行う際にはSIM像などで得られる最上位配線層の配線の凹凸を表す表面画像と設計データ画像とを見比べて最上位配線層を重ね合わせることで、下層の配線の位置を推定し加工を行うが、加工すべき箇所周辺の最上位配線層に配線がされていない場合は表面の凹凸がないため、SIM像などと設計データ画像とを重ね合わせることができない。また、近年は配線のされていない箇所は層間膜の平坦化のために一定形状のダミーパターンが等間隔に配置されているためSIM像などによる表面の凹凸は得られるが、一定形状で等間隔な凹凸のため目印とすることはできずSIM像などと設計データ画像などとを重ね合わせることができない。
図1は従来の表面画像と設計データ画像との重ね合わせの説明図である。
図1において、101はSIM像などで得られた半導体集積回路の一部を拡大した表面画像、104は前記表面画像に対応した設計データ画像、109は108で示す領域を拡大した表面画像、110は108で示す領域を拡大して109の画像を表示した時と同じ倍率で拡大された設計データ画像である。102は表面画像101が示す最上位配線層の平坦化のためのダミーパターンの一つであり、101に示すように同じ形状のダミーパターンが等間隔に配置されている。105は設計データ画像104が示す最上位配線層の平坦化のためのダミーパターンの一つであり、104に示すように同じ形状のダミーパターンが等間隔に配置されている。111は表面画像109が示す最上位配線層の平坦化のためのダミーパターンの一つであり、109に示すように同じ形状のダミーパターンが等間隔に配置されている。112は設計データ画像110が示す最上位配線層の平坦化のためのダミーパターンの一つであり、110に示すように同じ形状のダミーパターンが等間隔に配置されている。103はSIM像などで得られた半導体集積回路の表面画像が示す最上位配線層の配線パターン、106は設計データ画像が示す最上位配線層の配線パターン、107は設計データ画像が示す下位配線層の配線パターンである。
例えば、下位配線層の配線パターン107を切断する場合、前記配線パターン107は実物の表面画像101には表示されないため、目視による観察が可能な最上位配線層の配線パターン103と設計データ画像に示されている最上位配線層の配線パターン106を目印として設計データ画像104と表面画像101とを重ね合わせることで、設計データ画像104に表示されている下位配線層の配線パターン107の加工場所を特定することができる。しかし、101に示した倍率では精密に加工できないため、例えば領域108を拡大して加工に最適な表面画像109を得た場合、同じ倍率で拡大した設計データ画像110を得たとしても、前記工程で重ね合わせていた実物の表面画像と設計データ画像との間に拡大したことでずれが生じる場合があり、このような場合は、実物の表面画像109と設計データ画像110を重ね合わせて下位配線層の配線パターン107の加工場所を特定する必要がある。
しかし、拡大した実物の表面画像109に平坦化のためのダミーパターン111のような同一形状かつ等間隔なものしか得られない場合、例えば、設計データ画像の112aが実物の表面画像の111a、111b、111c、111dまたはそれ以外の平坦化のためのダミーパターンのどれと一致するのか特定できないために設計データ画像と重ね合わせることができず、加工すべき下層の配線の位置と実際に加工を行った位置との間にずれが生じ、その結果半導体集積回路は不良品となり重大な問題となることがあった。
また、特許文献1のように上層の配線層に下層の配線層の配線位置を特定できる形状を有し外部から画像認識可能なダミーの配線を設けるようにしても、下層の配線層の配線が前記の平坦化のためのダミーパターンのように一定形状で等間隔な配線であれば前記と同様の理由で加工場所を特定することができないので前記と同様の問題が起こり得る。
上記問題点を解決するために、本発明の半導体集積回路は、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することを目的とする。
上記目的を達成するために、本発明の請求項1記載の半導体集積回路は、層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、前記ダミーパターンの内あらかじめ定められた所定のダミーパターンに変化を施すことにより前記半導体集積回路の位置を特定するための目印とすることを特徴とする。
請求項2記載の半導体集積回路は、層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、前記半導体集積回路上に形成された前記ダミーパターンを区画分けし、区画の目印としてあらかじめ定められた所定の区画目印用ダミーパターンに区画目印用の変化を施し、前記区画を区別する目印として前記区画毎にあらかじめ定められた所定の区画識別用ダミーパターンに区画識別用の変化を施すことにより、前記半導体集積回路の位置を特定することを特徴とする。
請求項3記載の半導体集積回路は、層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、前記半導体集積回路上に形成された前記ダミーパターンを、最小の区画に対して行方向の区画が前記ダミーパターン1つ分ずつ順に大きくなり、最小の区画に対して列方向の区画が前記ダミーパターン1つ分ずつ順に大きくなように大きさを変えて区画分けし、前記区画の目印として前記区画内のあらかじめ定められた所定の区画目印用ダミーパターンに区画目印用の変化を施すことにより、前記半導体集積回路の位置を特定することを特徴とする。
請求項4記載の半導体集積回路は、請求項2または請求項3のいずれかに記載の半導体集積回路において、前記区画目印用の変化として、前記区画目印用ダミーパターンを間引くことを特徴とする。
請求項5記載の半導体集積回路は、請求項2または請求項3のいずれかに記載の半導体集積回路において、前記区画目印用の変化として、前記区画目印用ダミーパターンの形状を変更することを特徴とする。
請求項6記載の半導体集積回路は、請求項2または請求項3のいずれかに記載の半導体集積回路において、前記区画目印用の変化として、前記区画目印用ダミーパターンの大きさを変更することを特徴とする。
請求項7記載の半導体集積回路は、層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、前記半導体集積回路上に形成された前記ダミーパターンを区画分けし、区画の目印として各区画のあらかじめ定められた所定の行および列のダミーパターン配置をずらし、前記区画を区別する目印として前記区画毎にあらかじめ定められた所定の区画識別用ダミーパターンに区画識別用の変化を施すことにより、前記半導体集積回路の位置を特定することを特徴とする。
請求項8記載の半導体集積回路は、請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路において、前記区画識別用の変化として、前記区画識別用ダミーパターンを間引くことを特徴とする。
請求項9記載の半導体集積回路は、請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路において、前記区画識別用の変化として、前記区画識別用ダミーパターンの形状を変更することを特徴とする。
請求項10記載の半導体集積回路は、請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路において、前記区画識別用の変化として、前記区画識別用ダミーパターンの大きさを変更することを特徴とする。
請求項11記載の半導体集積回路は、層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、前記ダミーパターンの内あらかじめ定められた所定の間隔毎にダミーパターンの形状を変化させることにより前記半導体集積回路の位置を特定するための目印とすることを特徴とする。
以上により、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することができる。
以上のように、層間膜の平坦化のために最上位配線層領域に形成されたダミーパターンに対して、間引く,形状を変える,大きさを変える等の変化を施すことにより、周囲のダミーパターンに対して特長をもたせ、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することができる。
また、この変化させたダミーパターンを含む一定の区画を明確に示するために、特定のダミーパターンに対して、間引く,形状を変える,大きさを変える等の変化を施すことにより、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置をより容易に特定することができる。
本発明では下位配線層の配線を加工する時に、最上位配線層に配線したダミーパターンを目印として下位配線層の位置を特定するが、前記特定化のためには、加工対象となる半導体回路の最上位配線層全面に対してダミーパターンをユニークにする必要はなく、加工が可能となる倍率に拡大した場合に拡大した画像の位置が把握できる程度にある一定領域内でユニークにすれば良い。また、最上位配線層全面に対しては前記一定領域を繰り返し配置にすれば良い。
(実施の形態1)
ここでは、前記一定領域内を拡大した画像を見た場合に見えるダミーパターンの位置が特定できるような実施の形態1について図2と図3と図4を用いて示す。
本実施の形態では、前記ダミーパターンを拡大した画像内で全体が見える程度の大きさにグループ化して一定の区画を仮定し、さらに、前記区画を別のグループとする一定領域を仮定する。ここで、前記各区画において区画の境界を示すためダミーパターンを変更するとともに、各区画を識別するため区画内のダミーパターンも変更する。
この例について図3を用いて示す。
図3は実施の形態1における目印となるダミーパターン配置を説明する図である。
図3において、312は最上位配線層の平坦化のためのダミーパターン、301は前記ダミーパターン312と同じ形状のダミーパターンを縦6個横6個等間隔に配置した1つの区画である。また、311は前記区画内のダミーパターンが縦3個横3個配置された部分区画を示している。
302は、区画301に対して左上とその右隣のダミーパターンを間引き、さらに、部分区画311に対して左上のダミーパターンを間引いたものである。303は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の左真中のダミーパターンを間引いたものである。304は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の左下のダミーパターンを間引いたものである。305は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の真中上のダミーパターンを間引いたものである。306は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の真中のダミーパターンを間引いたものである。307は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の真中下のダミーパターンを間引いたものである。308は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の右上のダミーパターンを間引いたものである。309は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の右真中のダミーパターンを間引いたものである。310は、区画301に対して左上とその右隣のダミーパターンを間引き、部分区画311の右下のダミーパターンを間引いたものである。
前記区画302〜310の配置を図4に示す。
図4は実施の形態1におけるダミーパターングループの配置を示す図であり、区画302の下に区画303を配置し、区画303の下に区画304を配置し、区画302の右隣に区画305を配置し、区画305の下に区画306を配置し、区画306の下に区画307を配置し、区画305の右隣に区画308を配置し、区画308の下に区画309を配置し、区画309の下に区画310を配置したものである。
前述のような区画302〜310の配置構成によると、前記区画302〜310はそれぞれの領域の左上とその右隣のダミーパターンが間引かれていることによってダミーパターンを縦6個横6個等間隔に配置する一定区画単位に区分けされており、各区画内の部分区画311のダミーパターンが間引かれている箇所の違いによってそれぞれの区画が前記区画302〜310であることが容易に特定できる。
本例では、区画単位に区分けするために横方向に連続した2つのダミーパターンを間引き、区画を互いに識別するために1つのダミーパターンを間引く方法としている。なお、前述のダミーパターンの配置や間引きは半導体集積回路の配線を行う市販のEDAツールを用いて実現することができる。
次に、上記のように加工されたダミーパターンを利用して下位配線層の配線パターンを切断する例を図2に示す。
図2は実施の形態1における表面画像と設計データ画像との重ね合わせの説明図である。
図2において、201はSIM像などで得られた半導体集積回路の一部を拡大した表面画像、213は前記表面画像に対応した設計データ画像、217は205で示す区画近傍を拡大したもの、219は205で示す区画近傍を拡大して217の画像を表示した時と同じ倍率で拡大された設計データ画像である。203はSIM像などで得られた半導体集積回路の表面画像が示す最上位配線層の配線パターン、215は前記203に対応した設計データ画像が示す最上位配線層の配線パターン、216は設計データ画像が示す下位配線層の配線パターンである。また、破線で示した204〜212は図4で示したダミーパターンが配置されている各区画302〜310に対応している。
下位配線層の配線パターン216を切断する場合、まず、前記配線パターン216は表面画像201には表示されないため、まず目視による観察が可能な最上位配線層の配線パターン203と設計データ画像に示されている最上位配線層の配線パターン215を目印として設計データ画像213と表面画像201とを重ね合わせる。これにより設計データ画像213に表示されている下位配線層の配線パターン216の加工場所を表面画像201上で特定することができる。
次に、この倍率では精密に加工できないため区画205近傍を拡大して加工に最適な表面画像217を得、同じ倍率で設計データ画像の前記区画205に対応した近傍を拡大して設計データ画像219を得る。前記拡大工程において表面画像217と設計データ画像219との間で拡大したことによるずれが生じても、ダミーパターンを間引いた配置によって、拡大された任意の領域における表面画像に表示されているダミーパターンと設計データ画像に表示されているダミーパターンのどれが同一であるかが容易に認識できる。
例えば、表面画像に表示されているダミーパターン218と設計データ画像に表示されているダミーパターン220とが同一のものであることは容易に認識できる。これにより表面画像に表示されているダミーパターンと設計データ画像に表示されているダミーパターンを目印として表面画像と設計データ画像とを重ねあわせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態1によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、一定区画単位に間引いたダミーパターンの配置と、前記定区画を互いに識別できるように区別して区画内のダミーパターンを間引くことにより、拡大された表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前述の各区画302〜310を互いに識別するための前記部分区画311内のダミーパターンの配置は、区画を示すための目印と区別がつくような配置パターンであれば良く、例えば、ダミーパターンを間引く代わりにダミーパターンの形状を変更したり、ダミーパターンの大きさを変更したり、ダミーパターンの配置位置をずらしたりして他の区画と違うダミーパターン配置を構成するように加工できれば構わない。
(実施の形態2)
この発明の実施の形態2について図5を用いて示す。
図5は実施の形態2におけるダミーパターングループの配置を示す図である。
図5において、501は最上位配線層の平坦化のためのダミーパターンの一つであり、502はダミーパターン501と同じ形状で大きさを大きくしたダミーパターンである。図4においては、区画302〜310は区画を示す目印として左上とその右隣のダミーパターンを間引いているが、図5に示す区画503〜511は左上、その右隣、左上の下、その右隣の4つのダミーパターンを1つの大きなダミーパターン502に変更したものである。図5における各区画503〜511の識別は、図4と同じく区画内の部分区画311におけるダミーパターンの間引かれている箇所の違いを目印としている。上述のように加工されたダミーパターンを利用して下位配線層の配線を切断する場合に、実物の表面画像に表示されているダミーパターンと設計データ画像に表示されているダミーパターンを目印として実物の表面画像と設計データ画像とを重ねあわせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態2によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、一定区画単位に大きさを変更したダミーパターンの配置と、前記定区画を互いに識別できるように区画内のダミーパターンを間引くことにより、拡大された表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前記区画を示すための目印となる502のダミーパターンの大きさは、ダミーパターン501と区別がつく大きさであれば良く、小さくしても構わない。また、前述の各区画503〜511を互いに識別するための前記部分区画内におけるダミーパターンの配置は、区画を示すための目印と区別がつくような配置パターンであれば良く、例えば、ダミーパターンを間引く代わりにダミーパターンの形状を変更したり、ダミーパターンの配置位置をずらしたりして他の区画と違うダミーパターン配置を構成するように加工できれば構わない。
(実施の形態3)
この発明の実施の形態3について図6を用いて示す。
図6は実施の形態3におけるダミーパターングループの配置を示す図である。
図6において、602は六角形の形状のダミーパターンで、603〜611は図4の区画302〜310に対して区画を示す目印として左上とその右隣のダミーパターンを間引く代わりに左上のダミーパターンをダミーパターン602に変更したものである。
上述のように加工されたダミーパターンを利用して下位配線層の配線を切断する場合に、実物の表面画像に表示されているダミーパターンと設計データ画像に表示されているダミーパターンを目印として実物の表面画像と設計データ画像とを重ねあわせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態3によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、一定区画単位に形状を変更したダミーパターンの配置と、前記定区画を互いに識別できるように区画内のダミーパターンを間引くことにより、任意に拡大された実物の表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前記区画を示すための目印となる602のダミーパターンの形状は、他のダミーパターンと区別がつく形状であれば良く、例えば、5角形でも長方形でも構わない。また、前述の各区画603〜611を互いに識別するための前記部分区画内におけるダミーパターンの配置は、区画を示すための目印と区別がつくような配置パターンであれば良く、例えば、ダミーパターンを間引く代わりにダミーパターンの形状を区画を示すための目印と異なる形状に変更したり、ダミーパターンの大きさを変更したり、ダミーパターンの配置位置をずらしたりして他の区画と違うダミーパターン配置を構成するように加工できれば構わない。
(実施の形態4)
この発明の実施の形態4について図7と図8を用いて示す。
図7は実施の形態4におけるダミーパターングループの配置を示す図であり、図8は実施の形態4における目印となるダミーパターン配置を説明する図である。
図7において、702は最上位配線層の平坦化のためのダミーパターン、701は前記ダミーパターン702と同じ形状のダミーパターンを縦6個横6個等間隔に配置した1つの区画である。705は前記区画701に配置されている最上位行のダミーパターン703を各々横方向にずらしてダミーパターン706の配置とし、再端列のダミーパターン704を各々縦方向にずらしてダミーパターン707の配置としたものである。前記ダミーパターン706と707の配置とすることで、ダミーパターンが占める領域をずらしたダミーパターンを目印に区画単位に分割することができる。
また、図8において、802〜810は図4の区画302〜310に対して区画を示す目印として左上とその右隣のダミーパターンを間引く代わりに前記区画705のようにダミーパターンをずらしたものである。上述のように加工されたダミーパターンを利用して下位配線層の配線を切断する場合に、表面画像に表示されているダミーパターンと設計データ画像に表示されているダミーパターンを目印として実物の表面画像と設計データ画像とを重ねあわせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態4によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、配置位置をずらしたダミーパターンと、前記定区画を互いに識別できるように区画内のダミーパターンを間引くことにより、任意に拡大された表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前述の各区画802〜810を互いに識別するための部分区画内のダミーパターンの配置は、区画を示すための目印と区別がつくような配置パターンであれば良く、例えば、ダミーパターンを間引く代わりにダミーパターンの形状を変更したり、ダミーパターンの大きさを変更したりして他の区画と違うダミーパターン配置を構成するように加工できれば構わない。また、配置位置をずらすダミーパターンとして、最上位行と再端列のダミーパターンをずらしたが、ずらす行および列は任意であり、区画を特定できれば良い。
(実施の形態5)
この発明の実施の形態5について図9を用いて示す。
図9は実施の形態5における目印となるダミーパターン配置を説明する図である。
図9において、901は最上位配線層の平坦化のためのダミーパターンの一つである。902は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦2個横2個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。903は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦3個横2個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。904は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦4個横2個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。905は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦5個横2個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。906は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦6個横2個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。907は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦2個横3個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。908は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦3個横3個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。909は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦4個横3個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。910は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦5個横3個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。911は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦6個横3個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。912は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦2個横4個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。913は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦3個横4個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。914は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦4個横4個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。915は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦5個横4個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。916は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦6個横4個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。917は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦2個横5個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。918は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦3個横5個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。919は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦4個横5個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。920は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦5個横5個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。921は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦6個横5個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。922は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦2個横6個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。923は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦3個横6個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。924は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦4個横6個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。925は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦5個横6個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。926は、ダミーパターン901と同じ形状同じ大きさのダミーパターンが縦6個横6個等間隔に配置することのできる領域において左上のダミーパターンを間引いた区画である。
上述のようにある一定の規則に基づき異なった間隔で間引かれたダミーパターンを利用して下位配線層の配線を切断する場合に、表面画像に表示されているダミーパターン領域に対してダミーパターンの間引かれている箇所から前記区画902〜926のどの区画かを容易に特定できるため、設計データ画像と重ね合わせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態5によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、ある一定の規則に基づき異なった間隔で間引かれたダミーパターンにより、拡大された実物の表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前述の各区画902〜926に区分けするための目印となるダミーパターンの変更方法は、他のダミーパターンと区別がつくのであれば良く、例えば、ダミーパターンを間引く代わりにダミーパターンの形状を変更したり、ダミーパターンの大きさを変更したりしても構わない。
(実施の形態6)
この発明の実施の形態6について図10を用いて示す。
図10は実施の形態6における目印となるダミーパターン配置を説明する図である。
図10において、1001は最上位配線層の平坦化のためのダミーパターン、1002〜1010はそれぞれ異なる形状に変更したダミーパターンであり、ダミーパターン1001とも異なる形状に変更したものである。1011〜1019は、前記ダミーパターン1001と同じ形状のダミーパターンを縦6個横6個等間隔に配置した1つ区画の左上のダミーパターンをそれぞれ前記ダミーパターン1002〜1010に変更したものである。
上述のように一定間隔毎のダミーパターンに対して縦横斜めにおいてそれぞれ一番近いダミーパターンの形状が異なるように変更されたダミーパターンを利用して下位配線層の配線を切断する場合に、実物の表面画像に表示されているダミーパターン領域に対して形状の異なるダミーパターンから前記区画1011〜1019のどの区画かを容易に特定できるため、設計データ画像と重ね合わせて加工場所を特定することで正確なFIB加工などを行うことができる。
この発明の実施の形態6によれば、最上位配線層に配線パターンが存在せずにダミーパターンだけが配線されている任意の領域において、下位配線層の配線パターンをFIB加工などの手段により切断する場合、ある一定間隔毎のダミーパターンに対して周囲の変更されたダミーパターンの形状と異なるように変更されたダミーパターンにより、拡大された表面画像と設計データ画像との間で任意のダミーパターンの対応関係を特定させ、特定したダミーパターンを目印とすることにより、下層配線の位置を容易に認識できる半導体集積回路を得ることができる。
なお、前述のダミーパターン1002〜1010の形状は、他のダミーパターンと区別がつく形状であれば構わない。
本発明に係る半導体集積回路は、平坦化のためのダミーパターンを目印としてSIM像などと設計データ画像とを重ね合わせることができ、下層配線の位置を認識して下層配線の切断および結線加工を行うFIB加工などに有用である。
従来の表面画像と設計データ画像との重ね合わせの説明図 実施の形態1における表面画像と設計データ画像との重ね合わせの説明図 実施の形態1における目印となるダミーパターン配置を説明する図 実施の形態1におけるダミーパターングループの配置を示す図 実施の形態2におけるダミーパターングループの配置を示す図 実施の形態3におけるダミーパターングループの配置を示す図 実施の形態4におけるダミーパターングループの配置を示す図 実施の形態4における目印となるダミーパターン配置を説明する図 実施の形態5における目印となるダミーパターン配置を説明する図 実施の形態6における目印となるダミーパターン配置を説明する図
符号の説明
101 半導体集積回路の一部を拡大した表面画像
102 最上位配線層の平坦化のためのダミーパターン
103 最上位配線層の配線パターン
104 半導体集積回路の一部を拡大した設計データ画像
105 最上位配線層の平坦化のためのダミーパターン
106 最上位配線層の配線パターン
107 下位配線層の配線パターン
108 精密な加工を行うために拡大する領域
109 108を拡大した表面画像
110 半導体集積回路の一部を拡大した設計データ画像
111 最上位配線層の平坦化のためのダミーパターン
111a ダミーパターン
111b ダミーパターン
111c ダミーパターン
111d ダミーパターン
112 最上位配線層の平坦化のためのダミーパターン
201 半導体集積回路の一部を拡大した表面画像
203 最上位配線層の配線パターン
204 固有なダミーパターンの配置をした区画
205 固有なダミーパターンの配置をした区画
206 固有なダミーパターンの配置をした区画
207 固有なダミーパターンの配置をした区画
208 固有なダミーパターンの配置をした区画
209 固有なダミーパターンの配置をした区画
210 固有なダミーパターンの配置をした区画
211 固有なダミーパターンの配置をした区画
212 固有なダミーパターンの配置をした区画
213 半導体集積回路の一部を拡大した設計データ画像
215 最上位配線層の配線パターン
216 下位配線層の配線パターン
217 205を拡大した実物の表面画像
218 最上位配線層の平坦化のためのダミーパターン
219 半導体集積回路の一部を拡大した設計データ画像
220 最上位配線層の平坦化のためのダミーパターン
301 ダミーパターンが配置された一定領域
302 固有なダミーパターンの配置をした区画
303 固有なダミーパターンの配置をした区画
304 固有なダミーパターンの配置をした区画
305 固有なダミーパターンの配置をした区画
306 固有なダミーパターンの配置をした区画
307 固有なダミーパターンの配置をした区画
308 固有なダミーパターンの配置をした区画
309 固有なダミーパターンの配置をした区画
310 固有なダミーパターンの配置をした区画
311 他の一定領域と区別するためのダミーパターンの配置とするための領域
312 最上位配線層の平坦化のためのダミーパターンの一つ
501 ダミーパターン
502 大きさを変更したダミーパターン
503 区画
504 区画
505 区画
506 区画
507 区画
508 区画
509 区画
510 区画
511 区画
602 形状を変更したダミーパター
603 区画
604 区画
605 区画
606 区画
607 区画
608 区画
609 区画
610 区画
611 区画
701 区画
702 ダミーパターン
703 ダミーパターン
704 ダミーパターン
706 ダミーパターン
802 区画
803 区画
804 区画
805 区画
806 区画
807 区画
808 区画
809 区画
810 区画
901 ダミーパターン
902 区画
903 区画
904 区画
905 区画
906 区画
907 区画
908 区画
909 区画
910 区画
911 区画
912 区画
913 区画
914 区画
915 区画
916 区画
917 区画
918 区画
919 区画
920 区画
921 区画
922 区画
923 区画
924 区画
925 区画
926 区画
1001 ダミーパターン
1002 形状の異なるダミーパターン
1003 形状の異なるダミーパターン
1004 形状の異なるダミーパターン
1005 形状の異なるダミーパターン
1006 形状の異なるダミーパターン
1007 形状の異なるダミーパターン
1008 形状の異なるダミーパターン
1009 形状の異なるダミーパターン
1010 形状の異なるダミーパターン
1011 区画
1012 区画
1013 区画
1014 区画
1015 区画
1016 区画
1017 区画
1018 区画
1019 区画

Claims (11)

  1. 層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、
    前記ダミーパターンの内あらかじめ定められた所定のダミーパターンに変化を施すことにより前記半導体集積回路の位置を特定するための目印とすることを特徴とする半導体集積回路。
  2. 層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、
    前記半導体集積回路上に形成された前記ダミーパターンを区画分けし、区画の目印としてあらかじめ定められた所定の区画目印用ダミーパターンに区画目印用の変化を施し、
    前記区画を区別する目印として前記区画毎にあらかじめ定められた所定の区画識別用ダミーパターンに区画識別用の変化を施すことにより、
    前記半導体集積回路の位置を特定することを特徴とする半導体集積回路。
  3. 層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、
    前記半導体集積回路上に形成された前記ダミーパターンを、最小の区画に対して行方向の区画が前記ダミーパターン1つ分ずつ順に大きくなり、最小の区画に対して列方向の区画が前記ダミーパターン1つ分ずつ順に大きくなように大きさを変えて区画分けし、前記区画の目印として前記区画内のあらかじめ定められた所定の区画目印用ダミーパターンに区画目印用の変化を施すことにより、
    前記半導体集積回路の位置を特定することを特徴とする半導体集積回路。
  4. 前記区画目印用の変化として、前記区画目印用ダミーパターンを間引くことを特徴とする請求項2または請求項3のいずれかに記載の半導体集積回路。
  5. 前記区画目印用の変化として、前記区画目印用ダミーパターンの形状を変更することを特徴とする請求項2または請求項3のいずれかに記載の半導体集積回路。
  6. 前記区画目印用の変化として、前記区画目印用ダミーパターンの大きさを変更することを特徴とする請求項2または請求項3のいずれかに記載の半導体集積回路。
  7. 層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、
    前記半導体集積回路上に形成された前記ダミーパターンを区画分けし、区画の目印として各区画のあらかじめ定められた所定の行および列のダミーパターン配置をずらし、
    前記区画を区別する目印として前記区画毎にあらかじめ定められた所定の区画識別用ダミーパターンに区画識別用の変化を施すことにより、
    前記半導体集積回路の位置を特定することを特徴とする半導体集積回路。
  8. 前記区画識別用の変化として、前記区画識別用ダミーパターンを間引くことを特徴とする請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路。
  9. 前記区画識別用の変化として、前記区画識別用ダミーパターンの形状を変更することを特徴とする請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路。
  10. 前記区画識別用の変化として、前記区画識別用ダミーパターンの大きさを変更することを特徴とする請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体集積回路。
  11. 層間膜の平坦化のために最上位配線層領域にダミーパターンを形成する半導体集積回路であって、
    前記ダミーパターンの内あらかじめ定められた所定の間隔毎にダミーパターンの形状を変化させることにより前記半導体集積回路の位置を特定するための目印とすることを特徴とする半導体集積回路。
JP2003421739A 2003-12-19 2003-12-19 半導体集積回路 Pending JP2005183642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003421739A JP2005183642A (ja) 2003-12-19 2003-12-19 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421739A JP2005183642A (ja) 2003-12-19 2003-12-19 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2005183642A true JP2005183642A (ja) 2005-07-07

Family

ID=34782830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421739A Pending JP2005183642A (ja) 2003-12-19 2003-12-19 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2005183642A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004481A (ja) * 2007-06-20 2009-01-08 Elpida Memory Inc ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2009300594A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp 設計像と撮影像との重ね合わせ表示方法、表示装置および表示プログラム
JP2014086493A (ja) * 2012-10-22 2014-05-12 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004481A (ja) * 2007-06-20 2009-01-08 Elpida Memory Inc ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2009300594A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp 設計像と撮影像との重ね合わせ表示方法、表示装置および表示プログラム
JP4583478B2 (ja) * 2008-06-11 2010-11-17 ルネサスエレクトロニクス株式会社 設計像と撮影像との重ね合わせ表示方法、表示装置および表示プログラム
JP2014086493A (ja) * 2012-10-22 2014-05-12 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2007121181A (ja) パターン形状評価方法およびパターン形状評価プログラム
JPH08189898A (ja) 欠陥検査装置
WO2012077497A1 (ja) 欠陥検査装置
JP2008155263A (ja) 欠陥修正装置及び欠陥修正方法
JP2005183642A (ja) 半導体集積回路
JP2006170921A (ja) 外観検査方法およびその装置
JP5852641B2 (ja) 自動検査装置および自動検査装置における位置合わせ方法
JP2003330512A (ja) Ncデータの工具軌跡表示方法
CN108054110A (zh) 切割道宽度定义方法、裸芯片扫描方法及裸芯片扫描设备
KR101563165B1 (ko) 웨이퍼 다이들의 마킹방법
KR100279139B1 (ko) 정렬 방법 및 반도체 장치
JP4555196B2 (ja) 半導体装置
JP3881521B2 (ja) 半導体装置の製造プロセス評価方法
JP4525067B2 (ja) 位置ずれ検出用マーク
JP3521598B2 (ja) Cad/cam装置
CN115101466A (zh) 晶圆校准方法
KR101561785B1 (ko) 웨이퍼 맵 생성 방법
JP2003200010A (ja) ハニカムフィルタの栓詰め方法及びハニカムフィルタ
JP2011047857A (ja) 三次元形状計測方法
JP4560762B2 (ja) ハニカムフィルタの栓詰め方法
JP4022893B2 (ja) ハニカムフィルタの栓詰め方法
JPH10198722A (ja) 対話型配線パターン作成システム
JP7152972B2 (ja) 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体
WO2023166748A1 (ja) プロファイル検出方法及びプロファイル検出装置
JP7152973B2 (ja) 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体