JP2005173341A - レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 - Google Patents
レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 Download PDFInfo
- Publication number
- JP2005173341A JP2005173341A JP2003414768A JP2003414768A JP2005173341A JP 2005173341 A JP2005173341 A JP 2005173341A JP 2003414768 A JP2003414768 A JP 2003414768A JP 2003414768 A JP2003414768 A JP 2003414768A JP 2005173341 A JP2005173341 A JP 2005173341A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- film
- forming
- pattern
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】(A)基体10上にホトレジスト被膜を形成する工程、(B)選択的露光を含むホトリソグラフィ工程を経て、前記ホトレジスト被膜を、肉厚部r1と肉薄部r2を有するパターン形状にパターニングする工程、および(C)前記パターニングを行った後、UVキュア処理を行って、肉厚部r1と肉薄部r2を有する段状レジストパターンRを形成する工程を有することを特徴とするレジストパターンの形成方法。
【選択図】 図1
Description
図2〜15は、図16に示す構造のα−Si(アモルファスシリカ)形TFTアレイ基板を製造する工程の例を示したものである。この例では、まず図2に示すように、ガラス基板1上にゲート電極層2’を形成する。
次に、ゲート電極層2’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程含むホトリソグラフィでパターニングして、図3に示すようにレジストパターンR1を形成する(第1のホトリソグラフィ工程)。
そして、得られたレジストパターンR1をマスクとしてゲート電極層2’をエッチングした後、レジストパターンR1を除去することにより、図4に示すようにゲート電極2を形成する。
エッチングストッパ膜5’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程含むホトリソグラフィでパターニングして、図6に示すようにレジストパターンR2を形成する(第2のホトリソグラフィ工程)。
そして、得られたレジストパターンR2をマスクとしてエッチングストッパ膜5’および第1のα−Si層4’をエッチングした後、レジストパターンR2を除去することにより、図7に示すようなパターニングされた第1のα−Si層4とエッチングストッパ膜5の積層体を形成する。
その上に、図8に示すように、第2のα−Si層6’およびソースドレイン電極形成用金属膜7’を順に形成する。
この後、得られたレジストパターンR3をマスクとして金属膜7’および第2のα−Si層6’をエッチングした後、レジストパターンR3を除去することにより、図10に示すように、エッチングストッパ膜5上に、パターニングされた第2のα−Si層6とソース電極およびドレイン電極7を形成する。
そして、該第2の絶縁膜8’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程を含むホトリソグラフィでパターニングして、図12に示すようなレジストパターンR4を形成する(第4のホトリソグラフィ工程)。
この後、得られたレジストパターンR4をマスクとして第2の絶縁膜8’をエッチングした後、レジストパターンR4を除去することにより、図13に示すように、コンタクトホールを有する形状にパターニングされた第2の絶縁膜8を形成する。
そして、該透明導電膜9’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程を含むホトリソグラフィでパターニングして、図15に示すようなレジストパターンR5を形成する(第5のホトリソグラフィ工程)。
この後、得られたレジストパターンR5をマスクとして透明導電膜9’をエッチングした後、レジストパターンR5を除去することにより、図16に示すようにパターニングされた透明導電膜9が形成され、液晶アレイ基板が得られる。
ところで、近年、液晶表示素子の低価格化が強く求められており、そのために製造工程の簡略化、レジスト消費量の抑制等が求められている。
そこで、このような要望に応えるべく、領域によって厚さを異ならせた段状のレジストパターンを用いることによって、従来は2回のホトリソグラフィ工程を用いていた工程を1回のホトリソグラフィ工程で行う方法が提案されている。この方法では、段状レジストパターンをマスクとしてエッチングを行った後、その厚さの差を利用することによって、ホトリソグラフィ工程によらずにこの段状レジストパターンの平面形状を変形させたものを、再度マスクとして使用してエッチングを行う。
しかしながら、従来の液晶表示素子製造に好適とされてきたレジスト材料で、このような段状レジストパターンを形成しようとしても、耐エッチング性や耐熱性が不十分となり、かかる方法を実現するのは難しい。
また、液晶表示素子製造に用いられるレジストパターンは、エッチングプロセスやインプランテーションプロセスに耐え得るよう、ポストベーク処理を施して耐熱性を高めることが行われる場合があるが、従来の液晶表示素子製造に好適とされてきたレジスト材料は、安価かつ高感度である反面、耐熱性に劣る傾向にあるので、ポストベーク処理によって段状のレジストパターンがフローしてしまい、厚さを異ならせた形状を維持するのが難しい。
また本発明は、本発明のレジストパターンの形成方法を用いた微細パターンの形成方法、およびそれを用いた液晶表示素子の製造方法を提供することを目的とする。
または、本発明の液晶表示素子の製造方法は、前記多層構造を有する基体を用いる本発明の微細パターンの形成方法で微細パターンを形成した後、(I)該微細パターン上に第2の絶縁膜を設ける工程、(J)第2の絶縁膜をホトリソグラフィによりパターニングする工程、(K)パターニングされた第2の絶縁膜上に透明導電膜を形成する工程、(L)透明導電膜をホトリソグラフィによりパターニングする工程を有することを特徴とする。
また、液晶表示素子製造においては、レジスト消費量が半導体製造工程に比べ著しく大量であり、また大型基板を生産効率良く製品化するためにスループットの向上が必要不可欠であることから、従来は、例えば無分別、低分子量の樹脂を用いたレジスト材料など、安価かつ高感度のレジスト材料が用いられていたが、本発明によれば、このような安価かつ高感度のレジスト材料を用いても、耐エッチング性、耐熱性が良好な段状レジストパターンを形成することができる。
したがって、ホトレジストの消費量を抑制することができ、比較的高価なホトマスクの費用も削減することができ、さらに工程も簡略化することができる。
ホトレジスト被膜の形成に用いられるホトレジスト組成物は、特に制限されず、これまで液晶表示素子製造用として用いられてきたレジスト材料を適用することができる。
例えば、(A)アルカリ可溶性樹脂100質量部に対し、(B)下記一般式(I)で表されるフェノール化合物を5〜25質量部含有し、(A)成分と(B)成分の総質量100質量部に対し、(C)下記一般式(III)で表されるキノンジアジドエステル化物(感光性成分1)及び下記一般式(V)で表されるキノンジアジドエステル化物(感光性成分2)から選ばれる少なくとも1種を15〜40質量部の範囲で含有し、更に(D)有機溶媒を含有するポジ型ホトレジスト組成物を好適に用いることができる。
(A)成分としてのアルカリ可溶性樹脂は、特に制限されるものでなく、ポジ型ホトレジスト組成物において被膜形成物質として通常用いられ得るものの中から任意に選ぶことができる。例えば、ポジ型ホトレジスト組成物の被膜形成用樹脂として知られているフェノール樹脂、アクリル樹脂、スチレンとアクリル酸との共重合体、ヒドロキシスチレンの重合体、ポリビニルフェノール、ポリα−メチルビニルフェノール等が挙げられる。これらの中でも特にフェノール樹脂が好ましく用いられ、中でも膨潤することなくアルカリ水溶液に容易に溶解し現像性に優れるノボラック樹脂が好適である。
(B)成分として、上記一般式(I)で表されるフェノール化合物を用いることが好ましい。
また、当該フェノール化合物を配合することにより、レジスト膜に表面難溶化層が強く形成されるため、現像時に未露光部分のレジスト膜の膜減り量が少なく、現像時間の差から生じる現像ムラの発生が抑えられて好ましい。
この範囲を下回ると高感度化、高残膜率化の向上効果が十分に得られず、この範囲を上回ると現像後の基板表面に残渣物が発生しやすく、また原料コストも高くなる点で好ましくない。
上記一般式(III)で表されるキノンジアジドエステル化物(感光性成分1)及び上記一般式(V)で表されるキノンジアジドエステル化物(感光性成分2)の中から選ばれる少なくとも1種を用いることが好ましく、特に当該感光性成分1と感光性成分2とを混合して用いることにより、500×600mm2以上の大型ガラス基板を用いたプロセスにおいても、マクロ的な特性(塗布性、加熱ムラ特性、現像ムラ特性)に優れたレジスト材料を提供することができる。
上記他のキノンジアジドエステル化物の使用量は(C)感光性成分中、30質量%以下、特には25質量%以下であることが好ましい。
感光性成分2の配合量がこの範囲より少ないと感度が劣る傾向があり、この範囲より多いとレジスト組成物の解像性、リニアリティが劣る傾向がある。
好ましい有機溶媒の例としては、アセトン、メチルエチルケトン、シクロヘキサノン、メチルイソアミルケトン、2−ヘプタノン等のケトン類;エチレングリコール、プロピレングリコール、ジエチレングリコール、エチレングリコールモノアセテート、プロピレングリコールモノアセテート、ジエチレングリコールモノアセテート、あるいはこれらのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類およびその誘導体;ジオキサンのような環式エーテル類;および乳酸エチル、酢酸メチル、酢酸エチル、酢酸ブチル、ピルビン酸メチル、ピルビン酸エチル、メトキシプロピオン酸メチル、エトキシプロピオン酸エチル等のエステル類を挙げることができる。これらは単独で用いてもよいし、2種以上を混合して用いてもよい。
PGMEAは単独溶媒で用いることが最も好ましいが、PGMEA以外の溶媒もこれと混合して用いることができる。そのような溶媒としては、例えば乳酸エチル、γ−ブチロラクトン、プロピレングリコールモノブチルエーテルなどが挙げられる。
また、γ−ブチロラクトンを用いる場合は、PGMEAに対して質量比で0.01〜1倍量、好ましくは0.05〜0.5倍量の範囲で配合することが望ましい。
この場合任意に用いられる下記(E)成分の量も勘案して、溶媒(D)の使用量は、組成物の全質量に対して65〜85質量%、好ましくは70〜75質量%であることが好ましい。
その他の成分として、ハレーション防止のための紫外線吸収剤、例えば2,2′,4,4’−テトラヒドロキシベンゾフェノン、4−ジメチルアミノ−2′,4′−ジヒドロキシベンゾフェノン、5−アミノ−3−メチル−1−フェニル−4−(4−ヒドロキシフェニルアゾ)ピラゾール、4−ジメチルアミノ−4’−ヒドロキシアゾベンゼン、4−ジエチルアミノ−4’−エトキシアゾベンゼン、4−ジエチルアミノアゾベンゼン、クルクミン等や、またストリエーション防止のための界面活性剤、例えばフロラードFC−430、FC431(商品名、住友3M(株)製)、エフトップEF122A、EF122B、EF122C、EF126(商品名、トーケムプロダクツ(株)製)等のフッ素系界面活性剤、ベンゾキノン、ナフトキノン、p−トルエンスルホン酸等の保存安定化剤、さらに必要に応じて付加的樹脂、可塑剤、安定化剤、コントラスト向上剤等の慣用の添加剤を本発明の目的に支障のない範囲で添加含有させることができる。
まず基体を用意する。本発明における基体は、特に限定されないが、基板上にエッチングされるべき層が2層以上積層されている基体を用いると、本発明による効果が有効に得られるので好ましい。
液晶表示素子を製造する場合は、基体10として、例えば図1(a)に示すように、ガラス基板1上に、ゲート電極2、第1の絶縁膜3、第1のアモルファスシリカ膜4’、エッチングストッパ膜5’、第2のアモルファスシリカ膜6’、およびソースドレイン電極形成用金属膜7’が、ガラス基板1側から順に積層された多層構造を有するものが用いられる。ゲート電極2のパターニングは、前述の図2〜図4に示した手順(第1のホトリソグラフィ工程を含む)で行うことができる。
ガラス基板の大きさは特に限定されないが、500×600mm2以上、特には、550〜650mm2以上の大型基板とすることもできる。
第1の絶縁膜3は、例えばSiNXで形成される。
エッチングストッパ膜5’は、例えばSiNXで形成される。
ソースドレイン電極形成用金属膜7’は、例えばチタン(Ti)とアルミニウム(Al)とチタン(Ti)をこの順で積層した積層膜で構成される。
ホトレジスト被膜R’の厚さは1.0〜3.0μm程度とすることが好ましい。ホトレジスト被膜R’の厚さをこの範囲内とすることは、適度な露光量、露光時間の範囲内において当該段差を形成できることと、また当該段差を形状良く解像することができる点で好ましい。
(B)次いで、ホトリソグラフィ工程を経て、図1(b)に示すように、ホトレジスト被膜R’を肉厚部r1と肉薄部r2を有するパターン形状にパターニングする。具体的には、例えばハーフトーンマスク等の透過率が設定されたマスク(レチクル)を介してホトレジスト被膜R’に対して選択的露光を行い、続いて現像、水洗を行うことにより、領域によって厚さが異なる形状のレジストパターンを形成することができる。(第2のホトリソグラフィ工程)
(C)パターニング後、UV(紫外線)キュア処理を行って、図1(b)に示す段状レジストパターンRを得る。
段状レジストパターンRにおける肉厚部r1と肉薄部r2との厚さの差は、後のアッシング処理により肉薄部r2のみを除去して肉厚部r1を好適な厚さで残すためには、0.5〜1.5μm程度とするのが好ましく、より好ましい範囲は0.7〜1.3μm程度である。
紫外線の照射条件は、UVキュアによってレジストパターンの形状を変形させることなく、耐エッチング性に優れ、耐熱性が良好な段状レジストパターンRを得るには、特にDeep UV領域から可視光領域にわたる波長(波長100〜700nm程度)の紫外線、特に200〜500nm程度の波長の紫外線を主に出力する光源に用い、約1000〜50000mJ/cm2程度の照射量で照射することが好ましい。より好ましい照射量は2000〜15000mJ/cm2程度である。照射量は、照射する紫外線の強度と照射時間によって制御することができる。
なお、UVキュア(照射)に際しては、照射部にしわの発生が起こらないように、急激な照射や照射による温度上昇をコントロールすることが望ましい。
このポストベーク処理は必ずしも必要ではないが、ポストベークを行うことにより段状レジストパターンRの耐熱性がさらに向上する。また、ポストベーク処理により、段状レジストパターンRと基体10との密着性が向上するため、特にウェットエッチング処理に対して高い耐性を得るのに有効である。なお、UVキュア処理により段状レジストパターンRの耐熱性が向上しているので、ポストベーク工程においてパターン変形が生じる心配はない。
なお、当該UVキュア処理とポストベーク処理は、所望に応じて、後述の(F)工程における段状レジストパターンRのアッシング処理の後に、再度行うこともできる。
続いて、同じ段状レジストパターンRをマスクとして、図1(d)に示すように、前記金属膜7’のエッチングにより露出された第2のアモルファスシリカ膜6’とその下のエッチングストッパ膜5’、および第1のアモルファスシリカ膜4’をエッチングする。これらの層のエッチングは、周知の手法で行うことができる。一般的にはドライエッチング処理が用いられる。
続いて、図1(g)に示すように、前回の金属膜7’のエッチング処理によって露出された第2のアモルファスシリカ膜6’を、残った肉厚部r1をマスクとしてエッチング処理して、パターニングされた第2のアモルファスシリカ膜6を形成する。
(H)しかる後、肉厚部r1を除去する。肉厚部r1の除去方法は、アッシング処理など周知の手法で行うことができる。
ここまでの工程で、前述の図10に示す構造と同じ構造の微細パターンが得られる。
(I)図11に示すように、前回の工程で得られた微細パターン上に第2の絶縁膜8’を形成する。第2の絶縁膜8’は、例えばSiNXで形成される。
(J)第2の絶縁膜8’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程含むホトリソグラフィでパターニングして、図12に示すようなレジストパターンR4を形成する(第3のホトリソグラフィ工程)。得られたレジストパターンR4をマスクとして第2の絶縁膜8’をエッチングした後、レジストパターンR4を除去することにより、図13に示すように、コンタクトホールを有する形状にパターニングされた第2の絶縁膜8を得る。
(K)図14に示すように、パターニングされた第2の絶縁膜8上に透明導電膜9’を形成する。透明導電膜9’は、例えばITO(酸化インジウムスズ)で形成される。
(L)透明導電膜9’上にホトレジスト被膜を形成し、該ホトレジスト被膜を、マスクを介して選択的露光する工程含むホトリソグラフィでパターニングして、図15に示すようなレジストパターンR5を形成する(第4のホトリソグラフィ工程)。
この後、得られたレジストパターンR5をマスクとして透明導電膜9’をエッチングした後、レジストパターンR5を除去することにより、図16に示すようにパターニングされた透明導電膜9を形成し、液晶アレイ基板が得られる。
このようにして得られた液晶アレイ基板と対向基板との間に液晶を挟持させるように、周知の方法で組み立てることにより液晶表示素子が得られる。
したがって、液晶アレイ基板の製造工程におけるホトリソグラフィ工程の回数を減らすことができる。例えば図2〜15に示す従来の方法では、液晶アレイ基板を製造するのにホトリソグラフィ工程が5回必要であったのが(第1〜第5のホトリソグラフィ工程)、本実施形態では、同じ構造の液晶アレイ基板を4回のホトリソグラフィ工程(第1〜第4のホトリソグラフィ工程)で製造することができる。これによりホトレジストの消費量を抑制することができ、工程も簡略化するため、液晶アレイ基板の製造コスト削減を図ることができる。
また、本実施形態において形成される段状レジストパターンRは、耐熱性が良好でありポストベーク処理における変形が防止される。ポストベークを施すことにより、段状レジストパターンの耐熱性および耐エッチング性をさらに向上させることができる。
また、本実施形態では、本発明を図16に示す構造のα−Si(アモルファスシリカ)形TFTアレイ基板を製造する工程に適用したが、この構造の液晶アレイ基板に限られるものではない。本発明は各種の画素パターンを有する液晶アレイ基板の製造に適用可能であり、本発明の微細パターンの形成方法を用いて画素パターンの一部を形成することにより、本実施形態と同様の効果が得られる。
(1)耐熱性評価:
実施例および比較例で得られたレジストパターンに対して、130℃、300秒間の加熱処理を行い、レジストパターンの形状が変形しなかったものを○、変形したものを×として表した。
(2)耐ドライエッチング性評価:
実施例および比較例で得られたレジストパターンに対して、ドライエッチング装置「TCE−7612X」(装置名;東京応化工業社製)を用い、エッチングガスとしてCF4、CHF3、Heを、各々40ミリリットル/min、40ミリリットル/min、160ミリリットル/minで用い、300mTorr−1の減圧雰囲気下、700W−400kHz、ステージ温度:20℃、ターゲット温度:25℃の処理条件によるドライエッチング処理を行い、処理前後でレジストパターンの形状が変形しなかったものを○、変形したものを×として表した。
(3)耐ウェットエッチング性評価:
実施例および比較例で得られたレジストパターンに対して、当該レジストパターンが形成された基板を20℃に設定されたウェットエッチング液[フッ化水素酸(HF)/フッ化アンモニウム(NH4F)=1/6(質量比)の混合物を含有する20質量%水溶液]中に10分間浸漬することでウェットエッチング処理を行い、処理後のレジストパターンが、下地基板から剥離しなかったものを○、剥離してしまったものを×として表した。
ポジ型ホトレジスト組成物を調製した。
(A)成分:クレゾールノボラック樹脂[m−クレゾール/p−クレゾール=4/6(モル比)の混合フェノール類とホルムアルデヒドとを常法により縮合反応して得られた、重量平均分子量(Mw)=5000の樹脂]100質量部
(B)成分:[ビス(2,3,5―トリメチル―4−ヒドロキシフェニル)−2−ヒドロキシフェニルメタン]10質量部
(C)成分:[2,3,4,4’−テトラヒドロキシベンゾフェノン1モルと1,2−ナフトキノンジアジド−5−スルホニルクロライド2.34モルとのエステル化反応生成物]29.7質量部
(D)成分:[PGMEA]430質量部
上記(A)〜(D)成分を均一に溶解した後、これに界面活性剤としてBYK−310、ビックケミー社製)を400ppm配合し、これを孔径0.2μmのメンブランフィルターを用いてろ過して、ポジ型ホトレジスト組成物を調製した。
次いで、ホットプレートの温度を130℃とし、約1mmの間隔をあけたプロキシミティベークにより60秒間の第1回目の乾燥を行い、次いでホットプレートの温度を120℃とし、0.5mmの間隔をあけたプロキシミティベークにより60秒間の第2回目の乾燥を施し、膜厚2.0μmのホトレジスト被膜を形成した。
当該ホトレジスト被膜に対しマスクを介した選択的露光を行い、現像処理、洗浄を行なってパターニングした後、 高圧水銀ランプを用い(波長200〜600nmの光を出力)、照射量3000mJ/cm2のUVキュア(照射)処理を施して段状レジストパターンを形成した。
得られた段状レジストパターンは図1に示すような断面凹状で、肉厚部の厚さ2.0μm、肉薄部の厚さ0.8μm、全体の幅13μm、肉薄部の幅5μmであった。
この段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
実施例1と同様のポジ型ホトレジスト組成物を用い、実施例1と同様の手順で段状レジストパターンを形成した。ただし、段状レジストパターンの形状を断面凸状とし、その寸法は、肉厚部の厚さ2.0μm、肉薄部の厚さ0.8μm、全体の幅13μm、肉厚部の幅5μmとした。
この段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
実施例1と同様にして段状レジストパターンを形成した後、これに対して、130℃、300秒間のポストベーク処理を行った。
ポストベーク処理後の段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
実施例2と同様にして段状レジストパターンを形成した後、これに対して、130℃、300秒間のポストベーク処理を行った。
ポストベーク処理後の段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
実施例1において、UVキュア処理を行わなかった以外は同様にして段状のレジストパターンを形成した。
この段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
実施例2において、UVキュア処理を行わなかった以外は同様にして段状のレジストパターンを形成した。
この段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
比較例1で得られた段状レジストパターン(UVキュアなし)に対して、上記実施例3と同様にしてポストベーク処理を行った。
ポストベーク処理後の段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
比較例2で得られた段状レジストパターン(UVキュアなし)に対して、上記実施例4と同様にしてポストベーク処理を行った。
ポストベーク処理後の段状レジストパターンについて、耐熱性、耐ドライエッチング性、および耐ウェットエッチング性を評価した結果を下記表1に示す。
2…ゲート電極、
3…第1の絶縁膜、
4’…第1のアモルファスシリカ膜、
5’…エッチングストッパ膜
6’…第2のアモルファスシリカ膜、
7’…ソースドレイン電極形成用金属膜
10…基体、
R…段状レジストパターン、
r1…肉厚部、
r2…肉薄部
Claims (8)
- (A)基体上にホトレジスト被膜を形成する工程、(B)選択的露光を含むホトリソグラフィ工程を経て、前記ホトレジスト被膜を、肉厚部と肉薄部を有するパターン形状にパターニングする工程、および(C)前記パターニングを行った後、UVキュア処理を行って、肉厚部と肉薄部を有する段状レジストパターンを形成する工程を有することを特徴とするレジストパターンの形成方法。
- (D)前記UVキュア処理を行った後に、ポストベーク処理を行う工程を有することを特徴とする請求項1記載のレジストパターンの形成方法。
- 上記基体として、ガラス基板上にゲート電極、第1の絶縁膜、第1のアモルファスシリカ膜、エッチングストッパ膜、第2のアモルファスシリカ膜、およびソースドレイン電極形成用金属膜が、ガラス基板側から順に積層された多層構造を有するものを用いることを特徴とする請求項1または2のいずれかに記載のレジストパターン形成方法。
- 請求項1〜3のいずれか一項に記載の方法で前記段状レジストパターンを形成した後、(E)該段状レジストパターンをマスクとして前記基体にエッチング処理を施した後、(F)該段状レジストパターンに対してアッシング処理(灰化処理)を行って、前記肉薄部を除去し、(G)前記肉薄部を除去した後、肉厚部をマスクとして前記基体にエッチング処理を施し、しかる後に(H)前記段状レジストパターンの肉厚部を除去する工程を有することを特徴とする微細パターンの形成方法。
- 請求項3に記載の方法で前記段状レジストパターンを形成した後、(E’)前記段状レジストパターンをマスクとして前記ソースドレイン電極形成用金属膜、前記第2のアモルファスシリカ膜、前記エッチングストッパ膜、および前記第1のアモルファスシリカ膜をエッチング処理した後、(F)該段状レジストパターンに対してアッシング処理(灰化処理)を行って、前記肉薄部を除去し、(G’)前記肉薄部を除去した後、肉厚部をマスクとして前記ソースドレイン電極形成用金属膜および前記第2のアモルファスシリカ膜をエッチング処理して前記エッチングストッパ膜層を露出させ、しかる後に(H)前記段状レジストパターンの肉厚部を除去する工程を有すること特徴とする微細パターンの形成方法。
- 上記前記ソースドレイン電極形成用金属膜のエッチング処理がウェットエッチング処理もしくはドライエッチング処理であり、前記前記第2のアモルファスシリカ膜のエッチング処理がドライエッチング処理であることを特徴とする請求項5記載の微細パターンの形成方法。
- ガラス基板上に画素パターンを形成して液晶アレイ基板を作製する工程を有する液晶表示素子の製造方法であって、
前記画素パターンの一部を、請求項4に記載の微細パターンの形成方法により形成することを特徴とする液晶表示素子の製造方法。 - 請求項5または6に記載の方法で微細パターンを形成した後、(I)該微細パターン上に第2の絶縁膜を設ける工程、(J)第2の絶縁膜をホトリソグラフィによりパターニングする工程、(K)パターニングされた第2の絶縁膜上に透明導電膜を形成する工程、(L)透明導電膜をホトリソグラフィによりパターニングする工程を有することを特徴とする液晶表示素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414768A JP4275519B2 (ja) | 2003-12-12 | 2003-12-12 | 微細パターンの形成方法および液晶表示素子の製造方法 |
TW093136163A TWI307457B (en) | 2003-12-12 | 2004-11-24 | Resist pattern formation method, fine pattern formation method using the same, and liquid crystal element fabrication method |
KR1020040102204A KR100681750B1 (ko) | 2003-12-12 | 2004-12-07 | 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법 |
CNB2004101003126A CN100340925C (zh) | 2003-12-12 | 2004-12-09 | 抗蚀图形形成方法、使用该法的微细图形形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414768A JP4275519B2 (ja) | 2003-12-12 | 2003-12-12 | 微細パターンの形成方法および液晶表示素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005173341A true JP2005173341A (ja) | 2005-06-30 |
JP4275519B2 JP4275519B2 (ja) | 2009-06-10 |
Family
ID=34734474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003414768A Expired - Fee Related JP4275519B2 (ja) | 2003-12-12 | 2003-12-12 | 微細パターンの形成方法および液晶表示素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4275519B2 (ja) |
KR (1) | KR100681750B1 (ja) |
CN (1) | CN100340925C (ja) |
TW (1) | TWI307457B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072080A (ja) * | 2004-09-03 | 2006-03-16 | Tokyo Ohka Kogyo Co Ltd | レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 |
JP2019537282A (ja) * | 2016-11-16 | 2019-12-19 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | アレイ基板とその製造方法及び表示装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101522240B1 (ko) * | 2007-12-24 | 2015-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101375855B1 (ko) | 2008-11-27 | 2014-03-18 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
CN104253037A (zh) * | 2013-06-30 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种改善刻蚀糊胶的方法 |
CN107195540B (zh) * | 2017-06-05 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545576A (en) * | 1994-04-28 | 1996-08-13 | Casio Computer Co., Ltd. | Method for manufacturing a thin film transistor panel |
KR100656899B1 (ko) * | 1999-06-30 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
KR100601171B1 (ko) * | 1999-07-08 | 2006-07-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
TW449929B (en) * | 2000-08-02 | 2001-08-11 | Ind Tech Res Inst | Structure and manufacturing method of amorphous-silicon thin film transistor array |
TW465117B (en) * | 2000-11-30 | 2001-11-21 | Ind Tech Res Inst | Manufacturing method of polysilicon thin film transistor containing lightly doped drain structure |
-
2003
- 2003-12-12 JP JP2003414768A patent/JP4275519B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-24 TW TW093136163A patent/TWI307457B/zh not_active IP Right Cessation
- 2004-12-07 KR KR1020040102204A patent/KR100681750B1/ko active IP Right Grant
- 2004-12-09 CN CNB2004101003126A patent/CN100340925C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072080A (ja) * | 2004-09-03 | 2006-03-16 | Tokyo Ohka Kogyo Co Ltd | レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 |
JP4611690B2 (ja) * | 2004-09-03 | 2011-01-12 | 東京応化工業株式会社 | レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 |
JP2019537282A (ja) * | 2016-11-16 | 2019-12-19 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | アレイ基板とその製造方法及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100340925C (zh) | 2007-10-03 |
KR20050058956A (ko) | 2005-06-17 |
TW200523678A (en) | 2005-07-16 |
KR100681750B1 (ko) | 2007-02-15 |
CN1629732A (zh) | 2005-06-22 |
TWI307457B (en) | 2009-03-11 |
JP4275519B2 (ja) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899986B2 (ja) | 2層積層膜およびこれを用いたパターン形成方法 | |
US6790582B1 (en) | Photoresist compositions | |
KR101662653B1 (ko) | 포지티브형 리프트 오프 레지스트 조성물 및 패턴 형성 방법 | |
JP3473931B2 (ja) | リフトオフ用ポジ型感光性組成物およびパターン形成方法 | |
JP3057010B2 (ja) | ポジ型レジスト組成物及びレジストパターンの形成方法 | |
JP3105459B2 (ja) | ポジ型ホトレジスト組成物およびこれを用いた多層レジスト材料 | |
US6905809B2 (en) | Photoresist compositions | |
KR100758865B1 (ko) | 레지스트 패턴의 형성 방법 및 이것을 사용한 미세 패턴의형성 방법 및 액정 표시 소자의 제조 방법 | |
JPH07199455A (ja) | ポジ型ホトレジスト組成物 | |
JP4275519B2 (ja) | 微細パターンの形成方法および液晶表示素子の製造方法 | |
JP2004233981A (ja) | ポジ型感光性樹脂組成物 | |
US6475694B2 (en) | Positive photoresist composition comprising a phenolic compound having both an acid-decomposable group and a naphthoquinonediazide sulfonyl group | |
KR102253191B1 (ko) | 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법, 그리고 메탈층으로 이루어지는 패턴의 형성 방법 및 관통 전극의 제조 방법 | |
JP2004258099A (ja) | ポジ型ホトレジスト組成物及びレジストパターンの形成方法 | |
JP3488332B2 (ja) | ポジ型ホトレジスト塗布液 | |
JP5189909B2 (ja) | リフトオフ用ポジ型レジスト組成物 | |
JP3640638B2 (ja) | 液晶表示素子製造用レジストパターンの形成方法 | |
JP3789926B2 (ja) | ポジ型ホトレジスト組成物 | |
JP2005010487A (ja) | レジストパターン形成方法 | |
JP2005010215A (ja) | 1つの基板上に集積回路と液晶ディスプレイ部分が形成された基板製造用ポジ型ホトレジスト組成物およびレジストパターンの形成方法 | |
JP2005010486A (ja) | レジストパターン形成方法 | |
JP2010015040A (ja) | リンス液及びリフトオフ用レジストパターンの形成方法 | |
JP3631289B2 (ja) | ポジ型ホトレジスト組成物 | |
KR20110040085A (ko) | 포지티브 포토레지스트 조성물 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4275519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |