KR20050058956A - 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법 - Google Patents

레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법 Download PDF

Info

Publication number
KR20050058956A
KR20050058956A KR1020040102204A KR20040102204A KR20050058956A KR 20050058956 A KR20050058956 A KR 20050058956A KR 1020040102204 A KR1020040102204 A KR 1020040102204A KR 20040102204 A KR20040102204 A KR 20040102204A KR 20050058956 A KR20050058956 A KR 20050058956A
Authority
KR
South Korea
Prior art keywords
resist pattern
film
forming
treatment
substrate
Prior art date
Application number
KR1020040102204A
Other languages
English (en)
Other versions
KR100681750B1 (ko
Inventor
모리오기미타카
Original Assignee
도오꾜오까고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도오꾜오까고오교 가부시끼가이샤 filed Critical 도오꾜오까고오교 가부시끼가이샤
Publication of KR20050058956A publication Critical patent/KR20050058956A/ko
Application granted granted Critical
Publication of KR100681750B1 publication Critical patent/KR100681750B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(A) 기체 (10) 상에 포토레지스트 피막을 형성하는 공정, (B) 선택적 노광을 포함하는 포토리소그래피 공정을 거쳐, 상기 포토레지스트 피막을, 후육부 r1 과 박육부 r2 를 갖는 패턴형상으로 패터닝하는 공정 및, (C) 상기 패터닝을 실시한 후, UV 큐어 처리를 실시하여 후육부 r1 과 박육부 r2 를 갖는 단상 레지스트 패턴 R 을 형성하는 공정을 갖는 것을 특징으로 하는 레지스트 패턴의 형성방법.

Description

레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의 형성방법 및 액정 표시소자의 제조방법{RESIST PATTERN FORMATION METHOD, FINE PATTERN FORMATION METHOD USING THE SAME, AND LIQUID CRYSTAL DISPLAY ELEMENT FABRICATION METHOD}
본 발명은 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의 형성방법 및 액정 표시소자의 제조방법에 관한 것이다.
액정 표시소자의 액정 어레이 기판의 제조에는 포토레지스트 피막을 사용한 포토리소그래피 공정이 사용되고 있다.
도 2 ∼ 도 15 는, 도 16 에 나타내는 구조의 α-Si (비정질 실리카) 형 TFT 어레이 기판을 제조하는 공정의 예를 나타낸 것이다. 이 예에서는, 우선 도 2 에 나타내는 바와 같이 유리 기판 (1) 상에 게이트 전극층 (2') 을 형성한다.
이어서, 게이트 전극층 (2') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 3 에 나타내는 바와 같이 레지스트 패턴 R1 을 형성한다 (제 1 포토리소그래피 공정).
그리고, 얻어진 레지스트 패턴 R1 을 마스크로 하여 게이트 전극층 (2') 을 에칭한 후, 레지스트 패턴 R1 을 제거함으로써, 도 4 에 나타내는 바와 같이 게이트 전극 (2) 을 형성한다.
계속해서, 도 5 에 나타내는 바와 같이 게이트 전극 (2) 이 형성된 유리 기판 (1) 상에 제 1 절연막 (3) 을 형성하고, 또한 그 위에 제 1 α-Si 층 (4') 및 에칭 스토퍼막 (5') 을 순차적으로 형성한다.
에칭 스토퍼막 (5') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을, 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 6 에 나타내는 바와 같이 레지스트 패턴 R2 를 형성한다 (제 2 포토리소그래피 공정).
그리고, 얻어진 레지스트 패턴 R2 를 마스크로 하여 에칭 스토퍼막 (5') 및 제 1 α-Si 층 (4') 을 에칭한 후, 레지스트 패턴 R2 를 제거함으로써, 도 7 에 나타내는 바와 같은 패터닝된 제 1 α-Si 층 (4) 과 에칭 스토퍼막 (5) 의 적층체를 형성한다.
그 위에, 도 8 에 나타내는 바와 같이 제 2 α-Si 층 (6') 및 소스 드레인 전극 형성용 금속막 (7') 을 순차적으로 형성한다.
그리고, 이 금속막 (7') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을, 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 9 에 나타내는 바와 같은 레지스트 패턴 R3 을 형성한다 (제 3 포토리소그래피 공정).
이 후, 얻어진 레지스트 패턴 R3 을 마스크로 하여 금속막 (7') 및 제 2 α-Si 층 (6') 을 에칭한 후, 레지스트 패턴 R3 을 제거함으로써, 도 10 에 나타내는 바와 같이, 에칭 스토퍼막 (5) 상에 패터닝된 제 2 α-Si 층 (6) 과 소스 전극 및 드레인 전극 (7) 을 형성한다.
계속해서, 도 11 에 나타내는 바와 같이 유리 기판 (1) 상에 제 2 절연막 (8') 을 형성한다.
그리고, 이 제 2 절연막 (8') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을, 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 12 에 나타내는 바와 같은 레지스트 패턴 R4 를 형성한다 (제 4 포토리소그래피 공정).
이 후, 얻어진 레지스트 패턴 R4 를 마스크로 하여 제 2 절연막 (8') 을 에칭한 후, 레지스트 패턴 R4 를 제거함으로써, 도 13 에 나타내는 바와 같이 컨택트홀을 갖는 형상으로 패터닝된 제 2 절연막 (8) 을 형성한다.
계속해서, 도 14 에 나타내는 바와 같이 유리 기판 (1) 상에 투명 도전막 (9') 을 형성한다.
그리고, 이 투명 도전막 (9') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 15 에 나타내는 바와 같은 레지스트 패턴 R5 를 형성한다 (제 5 포토리소그래피 공정).
이 후, 얻어진 레지스트 패턴 R5 를 마스크로 하여 투명 도전막 (9') 을 에칭한 후, 레지스트 패턴 R5 를 제거함으로써, 도 16 에 나타내는 바와 같이 패터닝된 투명 도전막 (9) 이 형성되어 액정 어레이 기판이 얻어진다.
이러한 공정을 거쳐 액정 어레이 기판을 제작하는 방법에 있어서는, 포토마스크를 사용하여 선택 노광을 실시하는 포토리소그래피 공정이 합계 5 회 (제 1 ∼ 제 5 포토리소그래피 공정) 이루어졌다.
그런데, 최근 액정 표시소자의 저가격화가 강하게 요구되고 있고, 그로 인해 제조 공정의 간략화, 레지스트 소비량의 억제 등이 요구되고 있다.
그래서, 이러한 요망에 대응하기 위해 영역에 따라 두께를 다르게 한 단상 (段狀) 레지스트 패턴을 사용함으로써, 종래는 2 회의 포토리소그래피 공정을 사용하던 공정을 1 회의 포토리소그래피 공정으로 실시하는 방법이 제안되고 있다. 이 방법에서는 단상 레지스트 패턴을 마스크로 하여 에칭을 실시한 후, 그 두께 차를 이용함으로써 포토리소그래피 공정에 의하지 않고 이 단상 레지스트 패턴의 평면형상을 변형시킨 것을 다시 마스크로서 사용하여 에칭을 실시한다.
상기 방법에 의하면, 이론적으로는 포토리소그래피 공정의 회수를 줄일 수 있으므로, 이로써 포토레지스트의 소비량을 억제할 수 있고 공정도 간략화되기 때문에, 저렴한 액정 표시소자의 제조에 유효할 것으로 기대된다.
그러나, 종래의 액정 표시소자 제조에 바람직하게 여겨 온 레지스트 재료로, 이러한 단상 레지스트 패턴을 형성하려고 해도 내에칭성이나 내열성이 불충분해져 이러한 방법을 실현하는 것은 어렵다.
구체적으로는, 상기 서술한 바와 같이 단상 레지스트 패턴은 그 변형 전과 변형 후에 에칭의 마스크로서 사용되기 때문에 높은 에칭 내성을 지녀야 하는데, 그러한 고에칭 내성을 갖는 단상 레지스트 패턴을 형성하는 것은 곤란하다.
또한, 액정 표시소자 제조에 사용되는 레지스트 패턴은 에칭 프로세스나 임플란테이션 프로세스에 견딜 수 있도록 포스트베이크 처리를 실시하여 내열성을 높이는 것이 이루어지는 경우가 있는데, 종래의 액정 표시소자 제조에 바람직하게 여겨 온 레지스트 재료는 저렴하면서 고감도인 반면, 내열성이 떨어지는 경향이 있기 때문에 포스트베이크 처리에 의해 단상 레지스트 패턴이 플로되어 두께를 다르게 한 형상을 유지하는 것이 어렵다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 내에칭성 및 내열성이 우수하여 단상 레지스트 패턴을 형성할 수 있도록 한 레지스트 패턴의 형성방법을 제공하는 것을 목적으로 한다.
또한 본 발명은, 본 발명의 레지스트 패턴의 형성방법을 사용한 미세 패턴의 형성방법 및, 그것을 사용한 액정 표시소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 레지스트 패턴의 형성방법은 (A) 기체 (基體) 상에 포토레지스트 피막을 형성하는 공정, (B) 선택적 노광을 포함하는 포토리소그래피 공정을 거쳐, 상기 포토레지스트 피막을 후육부 (厚肉部) 와 박육부 (薄肉部) 를 갖는 패턴형상으로 패터닝하는 공정 및, (C) 상기 패터닝을 실시한 후, UV 큐어 처리를 실시하여 후육부와 박육부를 갖는 단상 레지스트 패턴을 형성하는 공정을 갖는다.
본 발명의 미세 패턴의 형성방법은, (D) 상기 UV 큐어 처리를 실시한 후에, 다시 포스트베이크 처리를 실시하는 공정을 갖는 것이 바람직하다.
본 발명의 미세 패턴의 형성방법은, 상기 기체로서 유리 기판 상에 게이트 전극, 제 1 절연막, 제 1 비정질 실리카막, 에칭 스토퍼막, 제 2 비정질 실리카막, 및 소스 드레인 전극 형성용 금속막이 유리 기판측으로부터 순차적으로 적층된 다층 구조를 갖는 것이 바람직하다.
본 발명의 미세 패턴의 형성방법은, 상기 단상 레지스트 패턴을 형성한 후 다시 (E) 이 단상 레지스트 패턴을 마스크로 하여 상기 기체에 에칭 처리를 실시한 후, (F) 이 단상 레지스트 패턴에 대하여 애싱 처리 (회화 (灰化) 처리) 를 실시하여, 상기 박육부를 제거하고, (G) 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 기체에 에칭 처리를 실시하고, 이 후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 것이 바람직하다.
또는, 본 발명의 미세 패턴의 형성방법은, 상기 다층 구조를 갖는 기체를 사용하는 본 발명의 레지스트 패턴의 형성방법으로 상기 단상 레지스트 패턴을 형성한 후, 다시 (E') 상기 단상 레지스트 패턴을 마스크로 하여 상기 소스 드레인전극 형성용 금속막, 상기 제 2 비정질 실리카막, 상기 에칭 스토퍼막, 및 상기 제 1 비정질 실리카막을 에칭 처리한 후, (F) 이 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G') 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 소스 드레인 전극 형성용 금속막 및 상기 제 2 비정질 실리카막을 에칭 처리하여 상기 에칭 스토퍼막층을 노출시키고, 이 후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 것이 바람직하다.
본 발명의 미세 패턴의 형성방법은, 상기 소스 드레인 전극 형성용 금속막의 에칭 처리가 습식 에칭 처리 또는 건식 에칭 처리이고, 상기 제 2 비정질 실리카막의 에칭 처리가 건식 에칭 처리인 것이 바람직하다.
본 발명의 액정 표시소자의 제조방법은 유리 기판 상에 화소 패턴을 형성하여 액정 어레이 기판을 제작하는 공정을 갖는 액정 표시소자의 제조방법으로서, 상기 화소 패턴의 일부를, 본 발명의 미세 패턴의 형성방법에 의해 형성한다.
또는, 본 발명의 액정 표시소자의 제조방법은, 상기 다층 구조를 갖는 기체를 사용하는 본 발명의 미세 패턴의 형성방법으로 미세 패턴을 형성한 후, 다시 (I) 이 미세 패턴 상에 제 2 절연막을 형성하는 공정, (J) 제 2 절연막을 포토리소그래피에 의해 패터닝하는 공정, (K) 패터닝된 제 2 절연막 상에 투명 도전막을 형성하는 공정, (L) 투명 도전막을 포토리소그래피에 의해 패터닝하는 공정을 갖는 것이 바람직하다.
발명을 실시하기 위한 최선의 형태
<포토레지스트 조성물>
포토레지스트 피막의 형성에 사용되는 포토레지스트 조성물은 특별히 제한되지 않고, 지금까지 액정 표시소자 제조용으로서 사용되어 온 레지스트 재료를 적용할 수 있다.
예를 들어, (A) 알칼리 가용성 수지 100 질량부에 대하여, (B) 하기 일반식 (Ⅰ) 로 표시되는 페놀화합물을 5 ∼ 25 질량부 함유하고, (A) 성분과 (B) 성분의 총질량 100 질량부에 대하여, (C) 하기 일반식 (Ⅲ) 으로 표시되는 퀴논디아지드에스테르화물 (감광성 성분 1) 및 하기 일반식 (Ⅴ) 로 표시되는 퀴논디아지드에스테르화물 (감광성 성분 2 ) 에서 선택되는 적어도 1 종을 15 ∼ 40 질량부의 범위로 함유하고, 또한 (D) 유기 용매를 함유하는 포지티브형 포토레지스트 조성물을 바람직하게 사용할 수 있다.
［식 중에서, R1 ∼ R8 은 각각 독립적으로 수소원자, 할로겐원자, 탄소원자수 1 ∼ 6 의 알킬기, 탄소원자수 1 ∼ 6 의 알콕시기, 또는 탄소원자수 3 ∼ 6 의 시클로알킬기를 나타내고; R10, R11 은 각각 독립적으로 수소원자 또는 탄소원자수 1 ∼ 6 의 알킬기를 나타내고; R9 는 수소원자, 탄소원자수 1 ∼ 6 의 알킬기일 수 있고, 그 경우는, Q 은 수소원자, 탄소원자수 1 ∼ 6 의 알킬기 또는 하기 화학식 (Ⅱ)
(식 중에서, R12 및 R13 은 각각 독립적으로 수소원자, 할로겐원자, 탄소원자수 1 ∼ 6 의 알킬기, 탄소원자수 1 ∼ 6 의 알콕시기, 또는 탄소원자수 3 ∼ 6 의 시클로알킬기를 나타내고; c 는 1 ∼ 3 의 정수를 나타낸다) 로 표시되는 잔기를 갖고, 또는 Q 는 R9 의 단말과 결합되어 있을 수 있고, 그 경우는, Q 는 R9 및, Q 와 R9 사이의 탄소원자와 함께, 탄소쇄 3 ∼ 6 의 시클로알킬기를 나타내고; a, b 는 1 ∼ 3 의 정수를 나타내고; d 는 0 ∼ 3 의 정수를 나타내고; a, b 또는 d 가 3 일 때는 각각 R3, R6 또는 R8 은 없는 것으로 하고; n 은 0 ∼ 3 의 정수를 나타낸다］
［식 중에서, R1 ∼ R8 은 각각 독립적으로 수소원자, 할로겐원자, 탄소원자수 1 ∼ 6 의 알킬기, 탄소원자수 1 ∼ 6 의 알콕시기, 또는 탄소원자수 3 ∼ 6 의 시클로알킬기를 나타내고; R10, R11 은 각각 독립적으로 수소원자 또는 탄소원자수 1 ∼ 6 의 알킬기를 나타내고; R9 는 수소원자, 탄소원자수 1 ∼ 6 의 알킬기일 수 있고, 그 경우는, Q 는 수소원자, 탄소원자수 1 ∼ 6 의 알킬기 또는 하기 화학식 (Ⅳ)
(식 중에서, R12 및 R13 은 각각 독립적으로 수소원자, 할로겐원자, 탄소원자수 1 ∼ 6 의 알킬기, 탄소원자수 1 ∼ 6 의 알콕시기, 또는 탄소원자수 3 ∼ 6 의 시클로알킬기를 나타내고; c 는 1 ∼ 3 의 정수를 나타낸다) 이거나, 또는 Q 는 R9 의 단말과 결합되어 있을 수 있고, 그 경우는, Q 는 R9 및, Q 와 R9 사이의 탄소원자와 함께, 탄소쇄 3 ∼ 6 의 시클로알킬기를 나타내고; D 는, 독립적으로 수소원자, 또는 1,2-나프토퀴논디아지드-5-술포닐기를 나타내고, D 의 적어도 하나는 1,2-나프토퀴논디아지드-5-술포닐기를 나타내고; a, b 는 1 ∼ 3 의 정수를 나타내고; d 는 0 ∼ 3 의 정수를 나타내고; a, b 또는 d 가 3 일 때는, 각각 R3, R 6 또는 R8 은 없는 것으로 하고; n 은 0 ∼ 3 의 정수를 나타낸다］
(식 중에서, D 는 독립적으로 수소원자, 또는 1,2-나프토퀴논디아지드-5-술포닐기를 나타내고, D 의 적어도 하나는 1,2-나프토퀴논디아지드-5-술포닐기이다)
(A) 성분 (알칼리 가용성 수지) 에 대하여
(A) 성분으로서의 알칼리 가용성 수지는 특별히 제한되는 것은 아니고, 포지티브형 포토레지스트 조성물에 있어서 피막 형성물질로서 통상 사용될 수 있는 것 중에서 임의로 선택할 수 있다. 예를 들어 포지티브형 포토레지스트 조성물의 피막형성용 수지로 알려져 있는 페놀 수지, 아크릴 수지, 스티렌과 아크릴산의 공중합체, 히드록시스티렌의 중합체, 폴리비닐페놀, 폴리α-메틸비닐페놀 등을 들 수 있다. 이들 중에서도 특히 페놀 수지가 바람직하게 사용되고, 그 중에서도 팽윤되지 않고 알칼리 수용액에 용이하게 용해되어 현상성이 우수한 노볼락 수지가 바람직하다.
페놀 수지의 예로는, 페놀류와 알데히드류의 축합반응 생성물, 페놀류와 케톤류의 축합반응 생성물, 비닐페놀계 중합체, 이소프로페닐페놀계 중합체, 이들 페놀 수지의 수소첨가반응 생성물 등을 들 수 있다.
상기 페놀 수지를 형성하는 페놀류로는, 예를 들어 페놀; m-크레졸, p-크레졸, o-크레졸 등의 크레졸류; 2,3-크실레놀, 2,5-크실레놀, 3,5-크실레놀, 3,4-크실레놀 등의 크실레놀류; m-에틸페놀, p-에틸페놀, o-에틸페놀, 2,3,5-트리메틸페놀, 2,3,5-트리에틸페놀, 4-tert-부틸페놀, 3-tert-부틸페놀, 2-tert-부틸페놀, 2-tert-부틸-4-메틸페놀, 2-tert-부틸-5-메틸페놀 등의 알킬페놀류; p-메톡시페놀, m-메톡시페놀, p-에톡시페놀, m-에톡시페놀, p-프로폭시페놀, m-프로폭시페놀 등의 알콕시페놀류; o-이소프로페닐페놀, p-이소프로페닐페놀, 2-메틸-4-이소프로페닐페놀, 2-에틸-4-이소프로페닐페놀 등의 이소프로페닐페놀류; 페닐페놀 등의 아릴페놀류; 4,4'-디히드록시비페닐, 비스페놀A, 레졸시놀, 히드로퀴논, 피로갈롤 등의 폴리히드록시페놀류 등을 들 수 있다. 이들은 단독으로 사용하거나 또는 2 종 이상을 조합하여 사용해도 된다. 이들 페놀류 중에서는 특히 m-크레졸, p-크레졸, 2,5-크실레놀, 3,5-크실레놀, 2,3,5-트리메틸페놀이 바람직하다.
상기 알데히드류로는, 예를 들어 포름알데히드, 파라포름알데히드, 트리옥산, 아세트알데히드, 프로피온알데히드, 부틸알데히드, 트리메틸아세트알데히드, 아크롤레인, 크로톤알데히드, 시클로헥산알데히드, 푸르푸랄, 푸릴아크롤레인, 벤즈알데히드, 테레프탈알데히드, 페닐아세트알데히드, α-페닐프로필알데히드, β-페닐프로필알데히드, o-히드록시벤즈알데히드, m-히드록시벤즈알데히드, p-히드록시벤즈알데히드, o-메틸벤즈알데히드, m-메틸벤즈알데히드, p-메틸벤즈알데히드, o-클로로벤즈알데히드, m-클로로벤즈알데히드, p-클로로벤즈알데히드, 계피알데히드 등을 들 수 있다. 이들은 단독으로 사용하거나 또는 2 종 이상을 조합하여 사용해도 된다. 이들 알데히드류 중에서는 입수의 용이함에서 포름알데히드가 바람직하지만, 특히 내열성을 향상시키기 위해 히드록시벤즈알데히드류와 포름알데히드를 조합하여 사용하는 것이 바람직하다.
상기 케톤류로는, 예를 들어 아세톤, 메틸에틸케톤, 디에틸케톤, 디페닐케톤 등을 들 수 있다. 이들은 단독으로 사용하거나 또는 2 종 이상을 조합하여 사용해도 된다. 페놀류와 케톤류의 조합에서는 피로갈롤과 아세톤의 조합이 특히 바람직하다.
페놀류와 알데히드류 또는 케톤류와의 축합반응 생성물은 산성 촉매의 존재하에서 공지된 방법으로 제조할 수 있다. 그 때의 산성 촉매로는 염산, 황산, 포름산, 옥살산, 파라톨루엔술폰산 등을 사용할 수 있다. 이렇게 하여 얻어진 축합생성물은 분별 등의 처리를 실시함으로써 저분자 영역을 커트한 것이 내열성이 우수하여 바람직하다. 분별 등의 처리는 축합반응에 의해 얻어진 수지를 양 (良) 용매, 예를 들어 메탄올, 에탄올 등의 알코올, 아세톤, 메틸에틸케톤 등의 케톤이나, 에틸렌글리콜모노에틸에테르아세테이트, 테트라히드로푸란 등에 용해시키고, 이어서 수중에 부어 침전시키는 등의 방법으로 이루어진다.
상기한 것 중에서도 특히 전체 페놀계 반복 단위 중 p-크레졸계 반복 단위를 60 몰% 이상 함유하고, 또한 m-크레졸계 반복 단위를 30 몰% 이상 함유하고, 폴리스티렌환산 중량 평균분자량 (Mw) 이 2000 ∼ 8000 인 노볼락 수지가 바람직하다.
p-크레졸계 반복 단위가 60 몰% 미만에서는 가열 처리시의 온도 불균일에 대한 감도 변화가 일어나기 쉽고, 또한 m-크레졸계 반복 단위가 30 몰% 미만에서는 감도가 떨어지는 경향이 있기 때문에 바람직하지 않다.
또, 크실레놀계 반복 단위나 트리메틸페놀계 반복 단위 등의 다른 페놀계 반복 단위를 함유하고 있어도 되지만, 가장 바람직하게는 p-크레졸계 반복 단위 60 ∼ 70 몰%, m-크레졸계 반복 단위 40 ∼ 30 몰% 로 이루어지는 2 성분계의 노볼락 수지이고, 페놀류의 2 핵체 (2 개의 페놀핵을 갖는 축합체분자) 함유량이 GPC (겔 투과 크로마토그래피) 법에서 10% 이하인 페놀류의 저분자량체 함유량이 적은 노볼락 수지가 바람직하다. 상기 2 핵체는 고온 (예를 들어 130℃) 의 프리베이크나 포스트베이크 중에 승화되어 노 (爐) 의 천정판 등을 오염시키고, 나아가서는 레지스트를 도포한 유리 기판을 오염시켜 제품수율을 저하시키는 원인이 되기 때문이다.
(B) 성분 (감도 향상제) 에 대하여
(B) 성분으로서, 상기 일반식 (Ⅰ) 로 표시되는 페놀화합물을 사용하는 것이 바람직하다.
(B) 성분의 예로는, 트리스(4-히드록시페닐)메탄, 비스(4-히드록시-3-메틸페닐)-2-히드록시페닐메탄, 비스(4-히드록시-2,3,5-트리메틸페닐)-2-히드록시페닐메탄, 비스(4-히드록시-3,5-디메틸페닐)-4-히드록시페닐메탄, 비스(4-히드록시-3,5-디메틸페닐)-3-히드록시페닐메탄, 비스(4-히드록시-3,5-디메틸페닐)-2-히드록시페닐메탄, 비스(4-히드록시-2,5-디메틸페닐)-4-히드록시페닐메탄, 비스(4-히드록시-2,5-디메틸페닐)-3-히드록시페닐메탄, 비스(4-히드록시-2,5-디메틸페닐)-2-히드록시페닐메탄, 비스(4-히드록시-3,5-디메틸페닐)-3,4-디히드록시페닐메탄, 비스(4-히드록시-2,5-디메틸페닐)-3,4-디히드록시페닐메탄, 비스(4-히드록시-2,5-디메틸페닐)-2,4-디히드록시페닐메탄, 비스(4-히드록시페닐)-3-메톡시-4-히드록시페닐메탄, 비스(5-시클로헥실-4-히드록시-2-메틸페닐)-4-히드록시페닐메탄, 비스(5-시클로헥실-4-히드록시-2-메틸페닐)-3-히드록시페닐메탄, 비스(5-시클로헥실-4-히드록시-2-메틸페닐)-2-히드록시페닐메탄, 비스(5-시클로헥실-4-히드록시-2-메틸페닐)-3,4-디히드록시페닐메탄, 1-[1-(4-히드록시페닐)이소프로필]-4-[1,1-비스(4-히드록시페닐)에틸]벤젠, 1-[1-(3-메틸-4-히드록시페닐)이소프로필]-4-[1,1-비스(3-메틸-4-히드록시페닐)에틸]벤젠, 2-(2,3,4-트리히드록시페닐)-2-(2',3',4'-트리히드록시페닐)프로판, 2-(2,4-디히드록시페닐)-2-(2',4'-디히드록시페닐)프로판, 2-(4-히드록시페닐)-2-(4'-히드록시페닐)프로판, 2-(3-플루오로-4-히드록시페닐)-2-(3'-플루오로-4'-히드록시페닐)프로판, 2-(2,4-디히드록시페닐)-2-(4'-히드록시페닐)프로판, 2-(2,3,4-트리히드록시페닐)-2-(4'-히드록시페닐)프로판, 2-(2,3,4-트리히드록시페닐)-2-(4'-히드록시-3',5'-디메틸페닐)프로판, 비스(2,3,4-트리히드록시페닐)메탄, 비스(2,4-디히드록시페닐)메탄, 2,3,4-트리히드록시페닐-4'-히드록시페닐메탄, 1,1-디(4-히드록시페닐)시클로헥산, 2,4-비스[1-(4-히드록시페닐)이소프로필]-5-히드록시페놀 등을 들 수 있다.
이들 중에서도, 감도 향상 효과가 특히 우수한 점에서 비스(4-히드록시-3-메틸페닐)-2-히드록시페닐메탄, 비스(4-히드록시-2,3,5-트리메틸페닐)-2-히드록시페닐메탄, 2,4-비스[1-(4-히드록시페닐)이소프로필]-5-히드록시페놀, 1,1-디(4-히드록시페닐)시클로헥산, 1-[1-(4-히드록시페닐)이소프로필]-4-[1,1-비스(4-히드록시페닐)에틸]벤젠 등이 바람직하다.
액정 표시소자 제조의 분야에서는 스루풋의 향상이 매우 큰 문제인데, 해당 페놀화합물을 배합함으로써 고감도화가 달성되어 스루풋의 향상에 기여하기 때문에 바람직하다.
또한, 해당 페놀화합물을 배합함으로써 레지스트막에 표면 난용화층이 강하게 형성되기 때문에, 현상시에 미노광 부분의 레지스트막의 막감소량이 적고, 현상시간차로 인해 생기는 현상 불균일의 발생이 억제되어 바람직하다.
해당 페놀화합물 중에서도 하기 식 (Ⅵ) 으로 나타내어지는 화합물 (1-[1-(4-히드록시페닐)이소프로필]-4-[1,1-비스(4-히드록시페닐)에틸]벤젠) 과 하기 식(Ⅶ) 로 나타내어지는 화합물 (비스(2,3,5-트리메틸-4-히드록시페닐)-2-히드록시페닐메탄) 은 고감도화, 고잔막율화 및 리니어리티의 향상 효과가 우수한 점에서 특히 바람직하다.
(B) 성분을 배합하는 경우, 그 함유량은 (A) 성분인 알칼리 가용성 수지 100 질량부에 대하여 5 ∼ 25 질량부, 바람직하게는 10 ∼ 20 질량부의 범위에서 선택된다.
이 범위를 하회하면 고감도화, 고잔막율화의 향상 효과가 충분히 얻어지지 않고, 이 범위를 상회하면 현상 후의 기판 표면에 잔사물이 발생하기 쉽고, 또 원료 비용도 상승되는 점에서 바람직하지 않다.
(C) 성분 (감광성 성분) 에 대하여
상기 일반식 (Ⅲ) 으로 표시되는 퀴논디아지드에스테르화물 (감광성 성분 1) 및 상기 일반식 (Ⅴ) 로 표시되는 퀴논디아지드에스테르화물 (감광성 성분 2) 중에서 선택되는 적어도 1 종을 사용하는 것이 바람직하고, 특히 해당 감광성 성분 1 과 감광성 성분 2 를 혼합하여 사용함으로써, 500 × 600㎟ 이상의 대형 유리 기판을 사용한 프로세스에서도 매크로적인 특성 (도포성, 가열 불균일 특성, 현상 불균일 특성) 이 우수한 레지스트 재료를 제공할 수 있다.
또, 감광성 성분 1 의 평균 에스테르화율은 40 ∼ 60% 가 바람직하고, 더욱 바람직하게는 45 ∼ 55% 이다. 40% 미만에서는 현상 후의 막감소가 발생하기 쉬어 잔막율이 낮아지기 쉽다. 60% 를 초과하면 현저하게 감도가 떨어지는 경향이 있다.
해당 감광성 성분 1 로는 하기 식 (Ⅷ) 로 나타내어지는 화합물 (비스(2-메틸-4-히드록시-5-시클로헥실페닐)-3,4-디히드록시페닐메탄) 의 1,2-나프토퀴논디아지드-5-술포닐화합물에 의한 퀴논디아지드에스테르화물이 비교적 저렴하고, 감도, 해상성, 리니어리티가 우수한 레지스트 조성물을 조정할 수 있는 점에서 바람직하다. 이 중 에스테르화율 50% 가 가장 바람직하다.
한편, 감광성 성분 2 로는, 하기 식 (Ⅸ) 로 나타내어지는 2,3,4,4'-테트라히드록시벤조페논의 1,2-나프토퀴논디아지드-5-술포닐화합물에 의한 퀴논디아지드에스테르화물이 바람직하다. 그 중 평균에스테르화율 50 ∼ 70% 인 것이 바람직하고, 더욱 바람직하게는 55 ∼ 65% 이다. 50% 미만에서는 현상 후의 막감소가 발생하기 쉬워 잔막율이 낮아지기 쉽다. 한편, 70% 를 초과하면 보존안정성이 저하하는 경향이 있다. 해당 감광성 성분 2 는 매우 저렴하고, 감도가 우수한 레지스트 조성물을 조정할 수 있는 점에서 바람직하다. 이 중 에스테르화율 59% 인 것이 가장 바람직하다.
(C) 감광성 성분은, 상기 감광성 성분 1, 2 외에, 다른 퀴논디아지드에스테르화물도 사용할 수 있다.
상기 다른 퀴논디아지드에스테르화물의 사용량은 (C) 감광성 성분 중 30 질량% 이하, 특히 25 질량% 이하인 것이 바람직하다.
감광성 성분 1 과 2 의 혼합 비율은 감광성 성분 1 의 50 질량부에 대하여감광성 성분 2 를 40 ∼ 60 질량부, 특히 45 ∼ 55 질량부의 범위인 것이 바람직하다.
감광성 성분 2 의 배합량이 이 범위보다 적으면 감도가 떨어지는 경향이 있고, 이 범위보다 많으면 레지스트 조성물의 해상성, 리니어리티가 떨어지는 경향이 있다.
(C) 성분의 배합량은, (A) 성분인 알칼리 가용성 수지와 (B) 성분과의 합계량 100 질량부에 대하여 15 ∼ 40 질량부, 바람직하게는 20 ∼ 30 질량부의 범위에서 선택하는 것이 바람직하다. (C) 성분의 배합량이 상기 범위를 하회하면 패턴에 충실한 화상이 얻어지지 않고 전사성도 저하한다. 한편, (C) 성분의 배합량이 상기 범위를 상회하면 감도나 해상성이 열화되고, 또한 현상 처리 후에 잔산물이 발생하는 경향이 있다.
이러한 포토레지스트 조성물은, (A) ∼ (C) 성분 및 각종 첨가 성분을 유기 용매인 하기 (D) 성분에 용해시켜 용액의 형태로 사용하는 것이 바람직하다.
(D) 성분 (유기 용매) 에 대하여
바람직한 유기 용매의 예로는 아세톤, 메틸에틸케톤, 시클로헥사논, 메틸이소아밀케톤, 2-헵타논 등의 케톤류; 에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜, 에틸렌글리콜모노아세테트, 프로필렌글리콜모노아세테이트, 디에틸렌글리콜모노아세테이트, 또는 이들의 모노메틸에테르, 모노에틸에테르, 모노프로필에테르, 모노부틸에테르 또는 모노페닐에테르 등의 다가 알코올류 및 그 유도체; 디옥산과 같은 고리식 에테르류; 및 락트산에틸, 아세트산메틸, 아세트산에틸, 아세트산부틸, 피루브산메틸, 피루브산에틸, 메톡시프로피온산메틸, 에톡시프로피온산에틸 등의 에스테르류를 들 수 있다. 이들은 단독으로 사용하거나 또는 2 종 이상을 혼합하여 사용해도 된다.
이들 중에서도 프로필렌글리콜모노메틸에테르아세테이트 (PGMEA) 가 포토레지스트 조성물이 우수한 도포성을 부여하고, 대형 유리 기판 상에서의 레지스트 피막이 우수한 막두께 균일성을 부여하는 점에서 바람직하다.
PGMEA 는 단독 용매로 사용하는 것이 가장 바람직하지만, PGMEA 이외의 용매도 이것과 혼합하여 사용할 수 있다. 그와 같은 용매로는 예를 들어 락트산에틸, γ-부티롤락톤, 프로필렌글리콜모노부틸에테르 등을 들 수 있다.
락트산에틸을 사용하는 경우는 PGMEA 에 대하여 질량비로 0.1 ∼ 10 배량, 바람직하게는 1 ∼ 5 배량의 범위로 배합하는 것이 바람직하다.
또한, γ-부티롤락톤을 사용하는 경우는, PGMEA 에 대하여 질량비로 0.01 ∼ 1 배량, 바람직하게는 0.05 ∼ 0.5 배량의 범위로 배합하는 것이 바람직하다.
액정 표시소자 제조의 분야에서는, 통상 레지스트 피막을 0.5 ∼ 2.5㎛, 특히 1.0 ∼ 2.0㎛ 의 막두께로 유리 기판 상에 형성해야 하는데, 이를 위해서는 이들 유기 용매를 사용하고, 조성물 중의 상기 (A) ∼ (C) 성분의 총량이 조성물의 전체 질량에 대하여 30 질량% 이하, 바람직하게는 20 ∼ 28 질량% 가 되도록 조정하는 것이 도포성이 우수한 액정 표시소자 제조용 레지스트 재료로서 바람직하다.
이 경우 임의로 사용되는 하기 (E) 성분의 양도 감안하여 용매 (D) 의 사용량은 조성물의 전체 질량에 대하여 65 ∼ 85 질량%, 바람직하게는 70 ∼ 75 질량% 인 것이 바람직하다.
(E) 성분 (기타 첨가제) 에 대하여
기타 성분으로 헐레이션방지를 위한 자외선 흡수제, 예를 들어 2,2',4,4'-테트라히드록시벤조페논, 4-디메틸아미노-2',4'-디히드록시벤조페논, 5-아미노-3-메틸-1-페닐-4-(4-히드록시페닐아조)피라졸, 4-디메틸아미노-4'-히드록시아조벤젠, 4-디에틸아미노-4'-에톡시아조벤젠, 4-디에틸아미노아조벤젠, 쿠루크민 등이나, 또 스트리에이션 (striation) 방지를 위한 계면활성제, 예를 들어 플로라드 FC-430, FC431 (상품명, 스미토모 3M (주) 제조), 에프톱 EF122A, EF122B, EF122C, EF126 (상품명, 토켐프로덕츠 (주) 제조) 등의 불소계 계면활성제, 벤조퀴논, 나프토퀴논, p-톨루엔술폰산 등의 보존안정화제, 또한 필요에 따라 부가적 수지, 가소제, 안정화제, 콘트라스트 향상제 등의 관용적인 첨가제를 본 발명의 목적에 지장이 없는 범위에서 첨가 함유시킬 수 있다.
이하, 본 발명의 레지스트 패턴의 형성방법 및 이것을 사용한 미세 패턴의 형성방법의 실시형태를, 액정 표시소자의 제조에 적용한 예를 들어 도 1A ∼ 도 1G 를 참조하면서 설명한다.
우선 기체를 준비한다. 본 발명에 있어서의 기체는, 특별히 한정되지 않지만, 기판 상에 에칭되어야 하는 층이 2 층 이상 적층되어 있는 기체를 사용하면, 본 발명에 의한 효과가 유효하게 얻어지기 때문에 바람직하다.
액정 표시소자를 제조하는 경우는, 기체 (10) 로서, 예를 들어 도 1A 에 나타내는 바와 같이, 유리 기판 (1) 상에 게이트 전극 (2), 제 1 절연막 (3), 제 1 비정질 실리카막 (4'), 에칭 스토퍼막 (5'), 제 2 비정질 실리카막 (6') 및 소스 드레인 전극 형성용 금속막 (7') 이 유리 기판 (1) 측으로부터 순차적으로 적층된 다층 구조를 갖는 것이 사용된다. 게이트 전극 (2) 의 패터닝은, 전술한 도 2 ∼ 도 4 에 나타낸 순서 (제 1 포토리소그래피 공정를 포함한다) 로 실시할 수 있다.
유리 기판의 크기는 특별히 한정되지 않지만, 500 × 600㎟ 이상, 특히 550 ∼ 650㎟ 이상의 대형 기판으로 할 수도 있다.
게이트 전극 (2) 은, 예를 들어 알루미늄 (Al), 크롬 (Cr), 티탄 (Ti), 또는 몰리브덴 (Mo) 등의 금속 등 도전성 재료를 사용하여 형성된다.
제 1 절연막 (3) 은, 예를 들어 SiNx 로 형성된다.
에칭 스토퍼막 (5') 은, 예를 들어 SiNx 로 형성된다.
소스 드레인 전극 형성용 금속막 (7') 은, 예를 들어 티탄 (Ti) 과 알루미늄 (Al) 과 티탄 (Ti) 을 이 순서로 적층한 적층막으로 구성된다.
(A) 우선, 기체 (10) 상에 포토레지스트 피막 R' 을 형성한다. 구체적으로는 기체 (10) 상에 상기 포토레지스트 조성물을 도포하고, 100 ∼ 140℃ 정도에서 가열 건조 (프리베이크) 함으로써 포토레지스트 피막 R' 을 형성한다.
포토레지스트 피막 R' 의 두께는 1.0 ∼ 3.0㎛ 정도로 하는 것이 바람직하다. 포토레지스트 피막 R' 의 두께를 이 범위내로 하는 것은 적절한 노광량, 노광시간의 범위내에서 해당 단차를 형성할 수 있는 점과, 또 해당 단차를 양호한 형상으로 해상할 수 있는 점에서 바람직하다.
(B) 이어서, 포토리소그래피 공정를 거쳐, 도 1B 에 나타내는 바와 같이, 포토레지스트 피막 R' 을 후육부 r1 과 박육부 r2 를 갖는 패턴형상으로 패터닝한다. 구체적으로는, 예를 들어 하프톤 마스크 등의 투과율이 설정된 마스크 (레티클) 을 통하여 포토레지스트 피막 R' 에 대하여 선택적 노광을 하고, 계속해서 현상, 수세를 실시함으로써 영역에 따라 두께가 다른 형상의 레지스트 패턴을 형성할 수 있다 (제 2 포토리소그래피 공정). (C) 패터닝 후, UV (자외선) 큐어 처리를 실시하여, 도 1B 에 나타내는 단상 레지스트 패턴 R 을 얻는다.
단상 레지스트 패턴 R 에서의 후육부 r1 과 박육부 r2 의 두께 차는, 나중의 애싱 처리에 의해 박육부 r2 만을 제거하고 후육부 r1 을 바람직한 두께로 남기기 위해서는 0.5 ∼ 1.5㎛ 정도로 하는 것이 바람직하고, 보다 바람직한 범위는 0.7 ∼ 1.3㎛ 정도이다.
UV 큐어는 공지된 방법을 이용하여 실시할 수 있다. 예를 들어, 공지된 자외선 조사장치를 사용하여 패터닝된 레지스트 패턴 전면에 자외선을 조사한다.
자외선 조사조건은, UV 큐어에 의해 레지스트 패턴의 형상을 변형시키지 않고, 내에칭성이 우수하고 내열성이 양호한 단상 레지스트 패턴 R 을 얻기 위해서는 특히 Deep UV 영역에서 가시광 영역에 걸치는 파장 (파장 100 ∼ 700㎚ 정도) 의 자외선, 특히 200 ∼ 500㎚ 정도의 파장의 자외선을 주로 출력하는 광원에 사용하고, 약 1000 ∼ 50000mJ/㎠ 정도의 조사량으로 조사하는 것이 바람직하다. 보다 바람직한 조사량은 2000 ∼ 15000mJ/㎠ 정도이다. 조사량은 조사하는 자외선의 강도와 조사시간에 따라 제어할 수 있다.
또, UV 큐어 (조사) 시에는 조사부에 주름이 발생하지 않도록 급격한 조사나 조사에 의한 온도 상승을 컨트롤하는 것이 바람직하다.
(D) UV 큐어 후, 포스트베이크를 실시할 수 있다. 해당 포스트베이크 처리는 구체적으로는 100 ∼ 170℃ 의 온도에서 3 ∼ 10 분간 정도의 가열 처리를 실시한다. 보다 바람직한 가열조건은 120 ∼ 130℃, 4 ∼ 6 분간 정도이다.
이 포스트베이크 처리는 반드시 필요한 것은 아니지만, 포스트베이크를 실시함으로써 단상 레지스트 패턴 R 의 내열성이 더욱 향상된다. 또한, 포스트베이크 처리에 의해 단상 레지스트 패턴 R 과 기체 (10) 와의 밀착성이 향상되기 때문에 특히 습식 에칭 처리에 대해 높은 내성을 얻는 데에 효과적이다. 또, UV 큐어 처리에 의해 단상 레지스트 패턴 R 의 내열성이 향상되고 있어 포스트베이크 공정에서 패턴이 변형될 우려는 없다.
또, 해당 UV 큐어 처리와 포스트베이크 처리는 원하는 바에 따라 후술하는 (F) 공정에서의 단상 레지스트 패턴 R 의 애싱 처리 후에 다시 실시할 수도 있다.
(E) 이와 같이 하여 형성된 단상 레지스트 패턴 R 을 마스크로 하여, 도 1C 에 나타내는 바와 같이 기체 (10) 의 금속막 (7') 을 에칭한다. 금속막 (7') 의 에칭은 주지된 수법으로 실시할 수 있다. 일반적으로는 습식 에칭 처리가 사용되지만, 건식 에칭이어도 된다.
계속해서, 동일한 단상 레지스트 패턴 R 을 마스크로 하여, 도 1D 에 나타내는 바와 같이, 상기 금속막 (7') 의 에칭에 의해 노출된 제 2 비정질 실리카막 (6') 과 그 아래의 에칭 스토퍼막 (5') 및 제 1 비정질 실리카막 (4') 을 에칭한다. 이들 층의 에칭은 주지된 수법으로 실시할 수 있다. 일반적으로는 건식 에칭 처리가 사용된다. 여기에서의 단상 레지스트 패턴 R 을 마스크로서 사용하는 에칭에 의해 에칭 스토퍼막 (5) 과 제 1 비정질 실리카층 (4) 이 형성된다.
(F) 이 후, 단상 레지스트 패턴 R 에 대해 애싱 처리를 실시하여, 도 1E 에 나타내는 바와 같이 박육부 r2 를 제거한다. 애싱 처리는 주지된 수법으로 실시할 수 있다.
단상 레지스트 패턴 R 이 애싱 처리되면, 후육부 r1 및 박육부 r2 가 동시에 막감소되어 결국 박육부 r2 는 완전히 제거되고, 그 아래의 금속막 (7') 이 노출되어 후육부 r1 은 남아 있는 상태가 된다. 이 상태에서 애싱 처리를 정지시킴으로써 박육부 r2 만을 제거할 수 있다. 남은 후육부 r1 이 지나치게 얇으면 에칭 마스크로서의 기능이 불충분해지기 때문에, 남은 후육부 r1 의 두께는 0.7㎛ 이상인 것이 바람직하다.
(G) 계속해서, 도 1F 에 나타내는 바와 같이, 상기 박육부 r2 의 제거에 의해 노출된 금속막 (7') 을 남은 후육부 r1 을 마스크로 하여 에칭 처리함으로써 소스 전극 및 드레인 전극 (7) 이 형성된다.
계속해서, 도 1G 에 나타내는 바와 같이, 전회의 금속막 (7') 의 에칭 처리에 의해 노출된 제 2 비정질 실리카막 (6') 을 남은 후육부 r1 을 마스크로 하여 에칭 처리하여 패터닝된 제 2 비정질 실리카막 (6) 을 형성한다.
(H) 이 후, 후육부 r1 을 제거한다. 후육부 r1 의 제거방법은 애싱 처리 등 주지된 수법으로 실시할 수 있다.
여기까지의 공정에서, 전술한 도 10 에 나타내는 구조와 동일 구조의 미세 패턴이 얻어진다.
이 후는, 전술한 도 11 ∼ 15 에 나타낸 공정과 동일한 공정으로 액정 어레이 기판을 제조할 수 있다. 즉, (Ⅰ) 도 11 에 나타내는 바와 같이, 전회의 공정에서 얻어진 미세 패턴 상에 제 2 절연막 (8') 을 형성한다. 제 2 절연막 (8') 은, 예를 들어 SiNx 로 형성된다.
(J) 제 2 절연막 (8') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 12 에 나타내는 바와 같은 레지스트 패턴 R4 를 형성한다 (제 3 포토리소그래피 공정). 얻어진 레지스트 패턴 R4 를 마스크로 하여 제 2 절연막 (8') 을 에칭한 후, 레지스트 패턴 R4 를 제거함으로써, 도 13 에 나타내는 바와 같이 컨택트홀을 갖는 형상으로 패터닝된 제 2 절연막 (8) 을 얻는다.
(K) 도 14 에 나타내는 바와 같이, 패터닝된 제 2 절연막 (8) 상에 투명 도전막 (9') 을 형성한다. 투명 도전막 (9') 은, 예를 들어 ITO (산화인듐주석) 로 형성된다.
(L) 투명 도전막 (9') 상에 포토레지스트 피막을 형성하고, 이 포토레지스트 피막을 마스크를 통하여 선택적 노광하는 공정을 포함하는 포토리소그래피로 패터닝하여, 도 15 에 나타내는 바와 같은 레지스트 패턴 R5 를 형성한다 (제 4 포토리소그래피 공정).
이 후, 얻어진 레지스트 패턴 R5 를 마스크로 하여 투명 도전막 (9') 을 에칭한 후, 레지스트 패턴 R5 를 제거함으로써, 도 16 에 나타내는 바와 같이 패터닝된 투명 도전막 (9) 을 형성하여 액정 어레이 기판이 얻어진다.
이렇게 하여 얻어진 액정 어레이 기판과 대향기판 사이에 액정이 끼워지도록 주지된 방법으로 조립함으로써 액정 표시소자가 얻어진다.
본 실시형태에 의하면, 내에칭성이 높은 단상 레지스트 패턴 R 을 형성할 수 있기 때문에, 이 단상 레지스트 패턴 R 을 마스크로 하여 기체 (10) 의 금속막 (7'), 제 2 비정질 실리카막 (6'), 에칭 스토퍼막 (5') 및 제 1 비정질 실리카막 (4') 을 에칭한 후, 이 단상 레지스트 패턴 R 의 후육부 r1 을 마스크로 하여 금속막 (7') 및 제 2 비정질 실리카막 (6') 을 에칭할 수 있다.
따라서, 액정 어레이 기판의 제조 공정에서의 포토리소그래피 공정의 회수를 줄일 수 있다. 예를 들어 도 2 ∼ 15 에 나타내는 종래 방법에서는, 액정 어레이 기판을 제조하는 데에 포토리소그래피 공정이 5 회 필요하였던 것이 (제 1 ∼ 제 5 포토리소그래피 공정), 본 실시형태에서는 동일한 구조의 액정 어레이 기판을 4 회의 포토리소그래피 공정 (제 1 ∼ 제 4 포토리소그래피 공정) 으로 제조할 수 있다. 이로써, 포토레지스트의 소비량을 억제할 수 있고 공정도 간략화되기 때문에 액정 어레이 기판의 제조비용 삭감을 도모할 수 있다.
또한, 본 실시형태에서 형성되는 단상 레지스트 패턴 R 은 내열성이 양호하여 포스트베이크 처리에서의 변형이 방지된다. 포스트베이크를 실시함으로써 단상 레지스트 패턴의 내열성 및 내에칭성을 더욱 향상시킬 수 있다.
또, 본 실시형태에서는 단상 레지스트 패턴을 단면 오목형상으로 하였지만, 단상 레지스트 패턴은 영역에 따라 두께가 다르게 되어 있어 후육부와 박육부를 갖는 형상이면 되고, 에칭에 의해 형성되는 미세 패턴으로 형상에 따라 적절하게 설계된다. 예를 들어, 후육부의 외측에 박육부가 형성되어 있는 단면 볼록형상이어도 되고, 단면이 산형상이어도 된다.
또한, 본 실시형태에서는 본 발명을 도 16 에 나타내는 구조인 α-Si (비정질 실리카) 형 TFT 어레이 기판을 제조하는 공정에 적용하였지만, 이 구조의 액정 어레이 기판에 한정되는 것이 아니다. 본 발명은 각종 화소 패턴을 갖는 액정 어레이 기판의 제조에 적용이 가능하고, 본 발명의 미세 패턴의 형성방법을 이용하여 화소 패턴의 일부를 형성함으로써 본 실시형태와 동일한 효과가 얻어진다.
[실시예]
하기 실시예 및 비교예에서 단상 레지스트 패턴을 형성하여 내열성, 내건식 에칭성 및 내습식 에칭성을 평가하였다. 특성의 평가는 다음과 같이 하여 실시하였다.
(1) 내열성 평가:
실시예 및 비교예에서 얻어진 레지스트 패턴에 대해 130℃, 300 초 동안의 가열 처리를 실시하여 레지스트 패턴의 형상이 변형되지 않은 것을 ○, 변형된 것을 ×로 나타내었다.
(2) 내건식 에칭성 평가:
실시예 및 비교예에서 얻어진 레지스트 패턴에 대해 건식 에칭장치 「TCE-7612X」(장치명; 도쿄오카코교사 제조) 를 사용하고, 에칭 가스로서 CF4, CHF3, He를 각각 40㎖/min, 40㎖/min, 160㎖/min 로 사용하고, 300mTorr (≒39.9Pa) 의 감압 분위기하에서, 700W-400kHz, 스테이지 온도: 20℃, 타겟 온도: 25℃ 의 처리조건에 의한 건식 에칭 처리를 실시하여, 처리 전후에서 레지스트 패턴의 형상이 변형되지 않은 것을 ○, 변형된 것을 ×로 나타내었다.
(3) 내습식 에칭성 평가:
실시예 및 비교예에서 얻어진 레지스트 패턴에 대해, 해당 레지스트 패턴이 형성된 기판을 20℃ 로 설정된 습식 에칭액 [불화수소산 (HF) / 불화암모늄 (NH4F) = 1/6 (질량비) 의 혼합물을 함유하는 20 질량% 수용액] 중에 10 분 동안 침지시킴으로써 습식 에칭 처리를 실시하여, 처리 후의 레지스트 패턴이 하지 (下地) 기판으로부터 박리되지 않은 것을 ○, 박리된 것을 ×로 나타내었다.
(실시예 1)
포지티브형 포토레지스트 조성물을 조제하였다.
(A) 성분: 크레졸노볼락 수지 [m-크레졸 / p-크레졸 = 4/6 (몰비) 의 혼합페놀류와 포름알데히드를 통상적인 방법에 의해 축합반응하여 얻어진, 중량 평균분자량 (Mw) = 5000 의 수지] 100 질량부, (B) 성분: [비스(2,3,5-트리메틸-4-히드록시페닐)-2-히드록시페닐메탄] 10 질량부, (C) 성분: [2,3,4,4'-테트라히드록시벤조페논 1 몰과 1,2-나프토퀴논디아지드-5-술포닐클로라이드 2.34 몰과의 에스테르화반응 생성물] 29.7 질량부, (D) 성분: [PGMEA] 430 질량부를 준비하여, 상기 (A) ∼ (D) 성분을 균일하게 용해시킨 후, 이것에 계면활성제로서 BYK-310, 빅케미사 제조) 를 400ppm 배합하고, 이것을 구멍직경이 0.2㎛ 인 멤블렌 필터를 사용하여 여과하여 포지티브형 포토레지스트 조성물을 조제하였다.
얻어진 포지티브형 포토레지스트 조성물을 중앙 적하 & 스핀 도포법에 의한 레지스트 도포장치 [TR-36000 (도쿄오카코교 (주) 제조)] 를 사용하여, 1000rpm 으로 10 초 동안 회전도포함으로써 Ti 막이 형성된 유리 기판 (360㎜ ×460㎜) 상에 레지스트층을 형성하였다.
이어서, 핫플레이트의 온도를 130℃ 로 하고, 약 1㎜ 의 간격을 둔 프록시미티베이크에 의해 60 초 동안 첫번째 건조를 실시하고, 이어서 핫플레이트의 온도를 120℃ 로 하고, 0.5㎜ 의 간격을 둔 프록시미티베이크에 의해 60 초 동안 두번째 건조를 실시하여 막두께 2.0㎛ 의 포토레지스트 피막을 형성하였다.
해당 포토레지스트 피막에 대해 마스크를 통한 선택적 노광을 실시하고, 현상 처리, 세정을 실시하여 패터닝한 후, 고압 수은램프를 사용하고 (파장 200 ∼ 600㎚ 의 광을 출력), 조사량 3000mJ/㎠ 의 UV 큐어 (조사) 처리를 실시하여 단상 레지스트 패턴을 형성하였다.
얻어진 단상 레지스트 패턴은 도 1 에 나타내는 바와 같은 단면 오목형상으로, 후육부 두께 2.0㎛, 박육부 두께 0.8㎛, 전체 폭 13㎛, 박육부 폭 5㎛ 이었다.
이 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(실시예 2)
실시예 1 과 동일한 포지티브형 포토레지스트 조성물을 사용하여, 실시예 1 과 동일한 순서로 단상 레지스트 패턴을 형성하였다. 단, 단상 레지스트 패턴의 형상을 단면 볼록형상으로 하고, 그 치수는 후육부 두께 2.0㎛, 박육부 두께 0.8㎛, 전체 폭 13㎛, 후육부 폭 5㎛ 로 하였다.
이 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(실시예 3)
실시예 1 과 동일하게 하여 단상 레지스트 패턴을 형성한 후, 이것에 대해 130℃, 300 초 동안 포스트베이크 처리를 실시하였다.
포스트베이크 처리 후의 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(실시예 4)
실시예 2 와 동일하게 하여 단상 레지스트 패턴을 형성한 후, 이것에 대해 130℃, 300 초 동안 포스트베이크 처리를 실시하였다.
포스트베이크 처리 후의 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(비교예 1)
실시예 1 에 있어서, UV 큐어 처리를 실시하지 않은 것 이외는 동일하게 하여 단상 레지스트 패턴을 형성하였다.
이 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(비교예 2)
실시예 2 에 있어서, UV 큐어 처리를 실시하지 않은 것 이외는 동일하게 하여 단상 레지스트 패턴을 형성하였다.
이 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(비교예 3)
비교예 1 에서 얻어진 단상 레지스트 패턴 (UV 큐어없음) 에 대해, 상기 실시예 3 과 동일하게 하여 포스트베이크 처리를 실시하였다.
포스트베이크 처리 후의 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
(비교예 4)
비교예 2 에서 얻어진 단상 레지스트 패턴 (UV 큐어없음) 에 대해, 상기 실시예 4 와 동일하게 하여 포스트베이크 처리를 실시하였다.
포스트베이크 처리 후의 단상 레지스트 패턴에 대해 내열성, 내건식 에칭성 및 내습식 에칭성을 평가한 결과를 하기 표 1 에 나타낸다.
UV 큐어 포스트베이크 내열성 내건식 에칭성 내습식 에칭성
실시예 1 유 무 ○ ○ ×
실시예 2 유 무 ○ ○ ×
실시예 3 유 유 ○ ○ ○
실시예 4 유 유 ○ ○ ○
비교예 1 무 무 × × ×
비교예 2 무 무 × × ×
비교예 3 무 유 -※ -※ -※
비교예 4 무 유 -※ -※ -※
(※ 포스트베이크 처리 후, 레지스트 패턴이 변형되었기 때문에 내열성, 내건식 에칭성 및 내습식 에칭성은 평가할 수 없었다)
본 발명의 레지스트 패턴의 형성방법에 의하면, 포토레지스트 피막을 패터닝한 후에 UV 큐어를 실시함으로써 내에칭성, 내열성이 양호하고, 형상안정성이 우수한 단상 레지스트 패턴을 형성할 수 있다.
또한, 액정 표시소자 제조에 있어서는 레지스트 소비량이 반도체제조 공정에 비해 현저하게 대량이고, 또한 대형 기판을 생산 효율적으로 제품화하기 위해 스루풋의 향상이 필요 불가결하다. 종래는, 이러한 용도에 예를 들어 무분별, 저분자량 수지를 사용한 레지스트 재료 등 저렴하면서 고감도의 레지스트 재료가 사용되었지만, 내열성이 떨어지는 경향이 있기 때문에 포스트베이크 처리에 의해 단상 레지스트 패턴이 플로되어 두께를 다르게 한 형상을 유지하는 것이 어렵다. 본 발명에 의하면, 이러한 저렴하면서 고감도의 레지스트 재료를 사용해도 내에칭성, 내열성이 양호한 단상 레지스트 패턴을 형성할 수 있다.
본 발명의 미세 패턴의 형성방법에 의하면 단상 레지스트 패턴의 내에칭성이 우수하기 때문에, 이 단상 레지스트 패턴을 마스크로 하여 기체를 에칭한 후, 이 단상 레지스트 패턴의 박육부를 애싱 처리로 제거한 것을 다시 마스크로서 사용하여 기체를 에칭할 수 있기 때문에, 포토마스크를 사용하여 포토레지스트 피막을 패터닝하는 포토리소그래피 공정의 회수를 줄일 수 있다.
따라서, 포토레지스트의 소비량을 억제할 수 있어 비교적 고가인 포토마스크의 비용도 삭감할 수 있고, 또한 공정도 간략화할 수 있다.
본 발명의 액정 표시소자의 제조방법에 의하면, 유리 기판 상에 화소 패턴을 형성하여 액정 어레이 기판을 제작하는 공정에서의 포토리소그래피 공정의 회수를 줄일 수 있기 때문에, 이로써 포토레지스트의 소비량의 억제, 사용 포토마스크의 삭감을 실현할 수 있다. 또한 제조 공정도 간략화할 수 있기 때문에 저렴한 액정 표시소자의 제조에 유효하다.
도 1A ∼ 도 1G 는 본 발명에 관련되는 레지스트 패턴의 형성방법 및 미세 패턴의 형성방법의 실시형태를 공정순으로 나타낸 단면도이다.
도 2 는 종래의 액정 어레이 기판의 제조 공정의 일부를 나타낸 단면도이다.
도 3 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 4 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 5 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 6 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 7 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 8 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 9 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 10 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 11 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 12 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 13 은 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 14 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 15 는 종래의 액정 어레이 기판의 제조 공정의 일부를 앞도면에 이어서 나타낸 단면도이다.
도 16 은 액정 어레이 기판의 예를 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 유리 기판 2 : 게이트 전극
2' : 게이트 전극층 3 : 제 1 절연막
4' : 제 1 α-Si 층 5' : 에칭 스토퍼막
6' : 제 2 α-Si 층 7' : 소스 드레인 전극 형성용 금속막
8' : 제 2 절연막 9' : 투명 도전막

Claims (14)

  1. (A) 기체 상에 포토레지스트 피막을 형성하는 공정, (B) 선택적 노광을 포함하는 포토리소그래피 공정을 거쳐, 상기 포토레지스트 피막을 후육부와 박육부를 갖는 패턴형상으로 패터닝하는 공정, 및 (C) 상기 패터닝을 실시한 후, UV 큐어 (cure) 처리를 실시하여 후육부와 박육부를 갖는 단상 (段狀) 레지스트 패턴을 형성하는 공정을 갖는 레지스트 패턴의 형성방법.
  2. 제 1 항에 있어서,
    (D) 상기 UV 큐어 처리를 실시한 후, 포스트베이크 처리를 실시하는 공정을 갖는 레지스트 패턴의 형성방법.
  3. 제 1 항에 있어서,
    상기 기체가, 유리 기판 상에 게이트 전극, 제 1 절연막, 제 1 비정질 실리카막, 에칭 스토퍼막, 제 2 비정질 실리카막, 및 소스 드레인 전극 형성용 금속막이 유리 기판측으로부터 순차적으로 적층된 다층 구조를 갖는 것인 레지스트 패턴의 형성방법.
  4. 제 2 항에 있어서,
    상기 기체가, 유리 기판 상에 게이트 전극, 제 1 절연막, 제 1 비정질 실리카막, 에칭 스토퍼막, 제 2 비정질 실리카막, 및 소스 드레인 전극 형성용 금속막이 유리 기판측으로부터 순차적으로 적층된 다층 구조를 갖는 것인 레지스트 패턴의 형성방법.
  5. 제 1 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E) 상기 단상 레지스트 패턴을 마스크로 하여 상기 기체에 에칭 처리를 실시한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 (灰化) 처리) 를 실시하여, 상기 박육부를 제거하고, (G) 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 기체에 에칭 처리를 실시하고, 이후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  6. 제 2 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E) 상기 단상 레지스트 패턴을 마스크로 하여 상기 기체에 에칭 처리를 실시한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G) 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 기체에 에칭 처리를 실시하고, 이후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  7. 제 3 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E) 상기 단상 레지스트 패턴을 마스크로 하여 상기 기체에 에칭 처리를 실시한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G) 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 기체에 에칭 처리를 실시하고, 이 후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  8. 제 4 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E) 상기 단상 레지스트 패턴을 마스크로 하여 상기 기체에 에칭 처리를 실시한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G) 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 기체에 에칭 처리를 실시하고, 이후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  9. 제 3 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E') 상기 단상 레지스트 패턴을 마스크로 하여 상기 소스 드레인 전극 형성용 금속막, 상기 제 2 비정질 실리카막, 상기 에칭 스토퍼막 및, 상기 제 1 비정질 실리카막을 에칭 처리한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G') 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 소스 드레인 전극 형성용 금속막 및 상기 제 2 비정질 실리카막을 에칭 처리하여 상기 에칭 스토퍼막층을 노출시키고, 이후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  10. 제 4 항에 기재된 방법으로 상기 단상 레지스트 패턴을 형성한 후, (E') 상기 단상 레지스트 패턴을 마스크로 하여 상기 소스 드레인 전극 형성용 금속막, 상기 제 2 비정질 실리카막, 상기 에칭 스토퍼막 및, 상기 제 1 비정질 실리카막을 에칭 처리한 후, (F) 상기 단상 레지스트 패턴에 대하여 애싱 처리 (회화 처리) 를 실시하여, 상기 박육부를 제거하고, (G') 상기 박육부를 제거한 후, 후육부를 마스크로 하여 상기 소스 드레인 전극 형성용 금속막 및 상기 제 2 비정질 실리카막을 에칭 처리하여 상기 에칭 스토퍼막층을 노출시키고, 이후에 (H) 상기 단상 레지스트 패턴의 후육부를 제거하는 공정을 갖는 미세 패턴의 형성방법.
  11. 제 9 항에 있어서,
    상기 소스 드레인 전극 형성용 금속막의 에칭 처리가 습식 에칭 처리 또는 건식 에칭 처리이고, 상기 제 2 비정질 실리카막의 에칭 처리가 건식 에칭 처리인 미세 패턴의 형성방법.
  12. 제 10 항에 있어서,
    상기 소스 드레인 전극 형성용 금속막의 에칭 처리가 습식 에칭 처리 또는 건식 에칭 처리이고, 상기 제 2 비정질 실리카막의 에칭 처리가 건식 에칭 처리인 미세 패턴의 형성방법.
  13. 유리 기판 상에 화소 패턴을 형성하여 액정 어레이 기판을 제작하는 공정을 갖는 액정 표시소자의 제조방법으로서,
    상기 화소 패턴의 일부를, 제 5 항 내지 제 8 항 중 어느 한 항에 기재된 미세 패턴의 형성방법에 의해 형성하는 액정 표시소자의 제조방법.
  14. 제 9 항 내지 제 12 항 중 어느 한 항에 기재된 방법으로 미세 패턴을 형성한 후, (I) 상기 미세 패턴 상에 제 2 절연막을 형성하는 공정, (J) 제 2 절연막을 포토리소그래피에 의해 패터닝하는 공정, (K) 패터닝된 제 2 절연막 상에 투명 도전막을 형성하는 공정, (L) 투명 도전막을 포토리소그래피에 의해 패터닝하는 공정을 갖는 액정 표시소자의 제조방법.
KR1020040102204A 2003-12-12 2004-12-07 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법 KR100681750B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00414768 2003-12-12
JP2003414768A JP4275519B2 (ja) 2003-12-12 2003-12-12 微細パターンの形成方法および液晶表示素子の製造方法

Publications (2)

Publication Number Publication Date
KR20050058956A true KR20050058956A (ko) 2005-06-17
KR100681750B1 KR100681750B1 (ko) 2007-02-15

Family

ID=34734474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102204A KR100681750B1 (ko) 2003-12-12 2004-12-07 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법

Country Status (4)

Country Link
JP (1) JP4275519B2 (ko)
KR (1) KR100681750B1 (ko)
CN (1) CN100340925C (ko)
TW (1) TWI307457B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611690B2 (ja) * 2004-09-03 2011-01-12 東京応化工業株式会社 レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法
KR101522240B1 (ko) * 2007-12-24 2015-05-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101375855B1 (ko) 2008-11-27 2014-03-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN104253037A (zh) * 2013-06-30 2014-12-31 无锡华润上华半导体有限公司 一种改善刻蚀糊胶的方法
CN106505033B (zh) * 2016-11-16 2019-06-25 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN107195540B (zh) * 2017-06-05 2021-01-26 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545576A (en) * 1994-04-28 1996-08-13 Casio Computer Co., Ltd. Method for manufacturing a thin film transistor panel
KR100656899B1 (ko) * 1999-06-30 2006-12-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
KR100601171B1 (ko) * 1999-07-08 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TW449929B (en) * 2000-08-02 2001-08-11 Ind Tech Res Inst Structure and manufacturing method of amorphous-silicon thin film transistor array
TW465117B (en) * 2000-11-30 2001-11-21 Ind Tech Res Inst Manufacturing method of polysilicon thin film transistor containing lightly doped drain structure

Also Published As

Publication number Publication date
JP4275519B2 (ja) 2009-06-10
TW200523678A (en) 2005-07-16
JP2005173341A (ja) 2005-06-30
CN1629732A (zh) 2005-06-22
CN100340925C (zh) 2007-10-03
KR100681750B1 (ko) 2007-02-15
TWI307457B (en) 2009-03-11

Similar Documents

Publication Publication Date Title
TWI407253B (zh) 光阻劑組成物
US6790582B1 (en) Photoresist compositions
JP3057010B2 (ja) ポジ型レジスト組成物及びレジストパターンの形成方法
KR100758865B1 (ko) 레지스트 패턴의 형성 방법 및 이것을 사용한 미세 패턴의형성 방법 및 액정 표시 소자의 제조 방법
JP3105459B2 (ja) ポジ型ホトレジスト組成物およびこれを用いた多層レジスト材料
US6905809B2 (en) Photoresist compositions
KR100681750B1 (ko) 레지스트 패턴의 형성방법, 이것을 사용한 미세 패턴의형성방법 및 액정 표시소자의 제조방법
JP4156400B2 (ja) ポジ型ホトレジスト組成物及びレジストパターンの形成方法
KR102253191B1 (ko) 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법, 그리고 메탈층으로 이루어지는 패턴의 형성 방법 및 관통 전극의 제조 방법
KR102127533B1 (ko) 포지티브형 레지스트 조성물
JP2004233846A (ja) Ｌｃｄ製造用ポジ型ホトレジスト組成物およびレジストパターンの形成方法
KR100934140B1 (ko) 액정 소자 제조용 포지티브형 포토 레지스트 조성물 및레지스트 패턴 형성 방법
JP2005114920A (ja) 吐出ノズル式塗布法用ポジ型ホトレジスト組成物及びレジストパターンの形成方法
KR100531593B1 (ko) 포지티브 포토레지스트 조성물
KR100499983B1 (ko) 포지티브형 포토레지스트 조성물 및 액정표시소자 제조용레지스트패턴의 형성방법
KR100649921B1 (ko) 레지스트 패턴 형성방법
JPH09211845A (ja) ポジ型ホトレジスト塗布液
JP3789926B2 (ja) ポジ型ホトレジスト組成物
JP2005010215A (ja) １つの基板上に集積回路と液晶ディスプレイ部分が形成された基板製造用ポジ型ホトレジスト組成物およびレジストパターンの形成方法
JP2005010487A (ja) レジストパターン形成方法
JP2004309720A (ja) 吐出ノズル式塗布法用ポジ型ホトレジスト組成物及びレジストパターンの形成方法
JP2010015040A (ja) リンス液及びリフトオフ用レジストパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 14