JP2005167626A - 積層型電子部品、無線装置 - Google Patents

Abstract

【課題】回路基板や装置の小型化を図ることのできる積層型電子部品を提供する。
【解決手段】この積層型電子部品を構成する積層した単位基板(2)は、第１の機能素子(LPF1)を構成する機能要素(C1,C2,C5-C7))の一部を含む回路パターンが形成された第１の基板(2a,2b,2m,,2n,2o)と、第２の機能素子(LPF2)を構成する機能要素(C3,C4,C8-10)の一部を含む回路パターンが形成された第２の基板(2c-2e)と、第１の基板の機能要素(C1,C2,C5-C7)と関連して第１の機能素子(LPF1)を構成する機能要素(L1,L2)および第２の基板の機能要素(C3,C4,C8-10)と関連して第２の機能素子(LPF2)を構成する機能要素(L3,L4)を含む回路パターンが形成された第３の基板(2q,2r,2s)とを含むことを特徴とする
【選択図】図５

Description

本発明は、例えばインダクタやコンデンサなどの複数の機能要素からなる回路を集積化した積層型電子部品、およびその積層型電子部品を用いた無線装置に関する。

近年、携帯電話をはじめとする移動体通信の普及に伴い、移動体通信装置の小型化・高機能化が進んでいる。例えば、装置外観のデザインを重視したことによる電子回路の小型化、無線通信以外の機能を盛り込んだ高機能化、複数の無線システム方式に対応させるための複合化などが進められている。

このような移動体通信装置、特に携帯電話などの無線装置では、フィルタ回路などの機能素子が用いられている。無線装置に用いられるフィルタ回路としては、例えば送信信号の高調波を除去するローパスフィルタや、ベースバンド信号を取り出すバンドパスフィルタなどがある。このような無線装置に用いられるフィルタ回路などの機能素子の実装部品には、回路基板の小型化を図るため、インダクタ素子や容量素子など複数の機能要素からなる回路パターンを基板に印刷して積層した積層型電子部品が用いられている（例えば特許文献１）。特許文献１に示す積層型電子部品では、機能要素としてのインダクタ素子や容量素子を構成するコイル電極およびコンデンサ電極を複数の基板（誘電体層）に形成し、当該基板を積層してローパスフィルタ回路を構成している。

ところで、無線通信、特に携帯電話の分野では、利用者増による周波数の逼迫や新しい無線システムの導入などのため、一つの無線端末で複数の周波数および複数の無線システム方式への対応が求められており、これに対応した複合型無線端末も登場している。このような複合型無線端末では、当該複数の周波数に対応した同種の機能素子が無線システム方式の数だけ複数個必要となる。特に高調波を除去するローパスフィルタは、周波数に応じた同種のものを個別に備えなければならない。
しかし、複合型無線端末では回路基板上のスペースに限界があるため、同種の機能素子を構成する積層型電子部品を複数実装するには物理的に限界があった。
特開平５−２５９７０３号公報

このように、フィルタ回路などの機能素子を構成する従来の積層型電子部品では、複数の周波数を利用する複数の無線システム方式に対応する無線装置に実装する場合、周波数の数だけ同種の積層型電子部品を具備する必要があり、回路基板の小型化や装置全体の小型化に限界があった。

本発明はこのような課題を解決するためになされたもので、複数の無線システム方式に対応する無線装置などにおいて回路基板の小型化や装置全体の小型化を図ることのできる積層型電子部品を提供することを目的としている。

上記した目的を達成するために、第１の発明の積層型電子部品は、少なくとも一方の主面に回路パターンが形成された単位基板を複数枚積層して少なくとも２つの機能素子を構成してなる積層型電子部品であって、積層した単位基板は、第１の機能素子を構成する機能要素の一部を含む回路パターンが形成された第１の基板と、第２の機能素子を構成する機能要素の一部を含む回路パターンが形成された第２の基板と、第１の基板の機能要素と関連して第１の機能素子を構成する機能要素および第２の基板の機能要素と関連して第２の機能素子を構成する機能要素を含む回路パターンが形成された第３の基板とを含むことを特徴としている。

第１の発明において、第３の基板に形成された第１の機能素子を構成する機能要素および第２の機能素子を構成する機能要素は、同一の機能要素であってもよい。また、第３の基板に形成される回路パターンに含まれる機能要素は、例えばインダクタである。さらに、第１の機能素子および第２の機能素子は、フィルタ回路素子であってもよい。そして、第２の発明の無線装置は、第１の発明の積層型電子部品を具備している。

本発明の積層型電子部品では、少なくとも２つの機能素子を構成するので、部品点数の削減や基板スペースの節約を可能にする。また、第１の機能素子を構成する機能要素と第２の機能素子を構成する機能要素とを含む回路パターンが形成された基板を備えるので、積層基板を少なくすることができ、部品製造工程の削減や部品のサイズ小型化を可能にする。

本発明によれば、部品点数の削減、基板スペースの節約、部品製造工程の削減および部品サイズの小型化を実現することができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。図１は、本発明に係る一つの実施形態の積層型電子部品の外観を示す斜視図である。この積層型電子部品は、２つの機能素子を実装することで、一つの部品スペースで２つの機能素子の機能を提供する。以下の説明における積層型電子部品は、機能素子としてフィルタ回路を２つ実装する場合の例である。なお、以下の説明において、機能素子の語は所定の機能を有する回路をなす素子、機能要素の語は機能素子を構成する所定の機能を有する回路素子の意味で用いている。

図１に示すように、この積層型電子部品１は、インダクタ素子や容量素子、接続線路などの機能要素を形成した、セラミックなどの誘電体材料からなる基板２ａ乃至２ｐを積層してなり、略直方体の形状を有している。基板２ａ乃至２ｐは、それぞれ略長方形で同一の形状を有しており、基板２ａ乃至２ｐの長辺側の縁部は、間欠的に凹ませるように切り欠き部３ａ乃至３ｆが形成されている。そして、基板２ａ乃至２ｐを積層した積層型電子部品１には、基板平面の垂直方向の対向する二つの側面に、少なくとも３つの溝４がそれぞれ形成されている。

溝４には、導体部５ａ乃至５ｆが形成され、基板２ａ乃至２ｐに形成された切り欠き部３ａ乃至３ｆをそれぞれ電気的に接続している。導体部５ａ乃至５ｆは、溝４から基板２ｐの表面（一方の主面）および基板２ａの裏面（他方の主面）に跨るように形成され、電極６ａ乃至６ｆを構成している。導体部５ａ乃至５ｆは、基板２ａ乃至２ｐの主面に形成される機能要素を相互に接続するとともに、電極６ａ乃至６ｆと併せてこの積層型電子部品１の入出力端子として作用する。

電極６ａ乃至６ｆは、この積層型電子部品１がもつ２つの機能素子の入出力端子である。すなわち、電極６ａおよび６ｂは、一方が第１の機能素子の入力端子、他方が出力端子として作用し、電極６ｅおよび６ｆは、一方が第２の機能素子の入力端子、他方が出力端子として作用する。電極６ｃおよび６ｄは、共通のグラウンド端子として作用する。

基板２ａ乃至２ｐは、それぞれの一方の主面に銀や銅ペーストで所定の機能要素の形状に印刷された後、各々積層して焼き付け処理が施される。積層され焼き付け処理された基板２ａ乃至２ｐは、溝４や、基板２ｐの一方の主面および基板２ａの他方の主面上で切り欠き部３ａ乃至３ｆに接する位置に銀や銅ペーストが塗布され、焼き付け処理が施されてそれぞれ導体部５ａ乃至５ｆおよび電極６ａ乃至６ｆが形成される。このようにして、基板２ａ乃至２ｐの主面に形成された機能要素が組み合わされて２つの機能素子を構成し、積層型電子部品１となる。
２つの機能素子は、インダクタ素子や容量素子などの機能要素からなる同種の機能素子であり、例えばローパスフィルタやバンドパスフィルタなどのフィルタ回路、ＬＣ発振回路、共振回路などである。

このようにこの積層型電子部品１によれば、２つの同種の機能素子を一つの電子部品として構成したので、特に周波数の異なる複数の無線システムを実装した複合型無線装置において、回路基板における部品スペースを節約するとともに、製造工程を削減することができる。また、インダクタ素子および容量素子により構成される同種の機能素子を基板の焼成により電子部品化したので、機能素子の動作を安定化することができる。さらに、この積層型電子部品１によれば、複数の機能素子を所定の位置で固定するので、機能素子相互間の影響をあらかじめ予測することができ、各機能素子の動作を安定化することができる。

次に、図２を参照して、この積層型電子部品１の基板２ａ乃至２ｐに形成される機能要素について詳細に説明する。図２（ａ）乃至（ｐ）は、基板２ａ乃至２ｐに形成される機能要素の形状を示す平面図である。この積層型電子部品１では、機能素子としてフィルタ回路を２つ実装している。

図２に示すように、この積層型電子部品１は、基板２ａ乃至２ｐを順に積層してなる。基板２ａ乃至２ｐには、インダクタ素子や容量素子などの機能要素が導体層として形成されている。これら機能要素を形成する導体層は、基板の主面に銀や銅ペーストなどを塗布して積層し、焼成することにより固定される。

続いて、基板２ａ乃至２ｐに形成される機能要素について詳細に説明する。まず、この積層型電子部品１に実装される第１の機能素子について説明する。第１の機能素子はフィルタ回路であり、基板２ａ、基板２ｂ、基板２ｉ乃至２ｐにより構成されている。
図２（ａ）に示すように、基板２ａの略中央部分には、第１の接地電極１１が形成されている。第１の接地電極１１は、略長方形の形状であり、その長辺の中央部から基板２ａの切り欠き部３ｃおよび３ｄに向かって延伸するように形成されている。そして、第１の接地電極１１は、導体部５ｃおよび５ｄを介して電極６ｃおよび６ｄと接続され、グラウンド電位となるように形成されている。

また、図２（ｂ）に示すように、基板２ｂの一方の短辺側には、第１のコンデンサ電極２１および第２のコンデンサ電極２２が形成されている。第１のコンデンサ電極２１および第２のコンデンサ電極２２は、基板２ｂの主面のうち略三分の一程度の領域に、それぞれ切り欠き部３ａおよび３ｂに延伸するように形成されている。そして、第１のコンデンサ電極２１および第２のコンデンサ電極２２は、基板２ｂを電極間誘電体として、第１の接地電極１１との間でそれぞれ異なる容量素子を構成している。

さらに、図２（ｉ）乃至２（ｌ）に示すように、基板２ｉ乃至２ｌには、第１のインダクタ線路９１、１０１および１１１、第２のインダクタ線路９２、１０２および１１２、ならびに共通インダクタ線路１２１が形成されている。第１のインダクタ線路９１、１０１および１１１は、それぞれ鉤状に形成され、各々の端部には基板２ｊおよび２ｋを貫通するビアホール（スルーホール）領域が形成されている。そして、第１のインダクタ線路９１、１０１および１１１は、スルーホールを介して互いに直列接続されており、インダクタ素子を構成する線路として作用する。同様に、第２のインダクタ線路９２、１０２および１１２は、それぞれ鉤状に形成され、端部に基板２ｊおよび２ｋを貫通するスルーホール領域が形成されており、互いに直列接続されることでインダクタ素子を構成する線路として作用する。ここで、第１のインダクタ線路９１、１０１および１１１と、第２のインダクタ線路９２、１０２および１１２とは、互いに対称的な形状であるとともに対照的な位置に配置されている。共通インダクタ線路１２１は、鉤状に形成されるとともに、端部および中点にスルーホール領域が形成されている。そして、共通インダクタ線路１２１の端部に形成されたスルーホール領域は、基板２ｌに形成されたスルーホールを介して第１のインダクタ線路１１１の端部および第２のインダクタ線路１１２の端部とそれぞれ接続されている。

すなわち、第１のインダクタ線路９１、１０１および１１１、第２のインダクタ線路９２、１０２および１１２、ならびに共通インダクタ線路１２１は、互いに直列接続されており、一つのインダクタ素子を構成する線路として作用する。共通インダクタ線路１２１の中点は、この一つのインダクタ素子の中点として作用する。

また、図２（ｍ）乃至２（ｏ）に示すように、基板２ｍには第３のコンデンサ電極１３１、基板２ｎには第１のコンデンサ電極１４１、第２のコンデンサ電極１４２および第４のコンデンサ電極１４３、基板２ｏには第２の接地電極１５１がそれぞれ形成されている。第３のコンデンサ電極１３１は、基板２ｍの略中央部に略長方形の形状に形成されている。第１のコンデンサ電極１４１および第２のコンデンサ電極１４２は、基板２ｂに形成された第１のコンデンサ電極２１および第２のコンデンサ電極２２と対応し、略同一の位置、形状および大きさに形成され、それぞれ切り欠き部３ａおよび３ｂに延伸するように形成されている。第４のコンデンサ電極１４３は、基板２ｎの中央から第１のコンデンサ電極１４１および第２のコンデンサ電極１４２の位置と逆方向に向けて、略長方形に形成されている。第２の接地電極１５１は、第４のコンデンサ電極１４３と対応する位置に、略長方形の形状に形成されている。

第３のコンデンサ電極１３１および第４のコンデンサ電極１４３は、基板２ｎおよび基板２ｏを電極間誘電体として、第２の接地電極１５１と併せて容量素子を構成している。また、第１のコンデンサ電極１４１および第２のコンデンサ電極１４２は、基板２ｎを電極間誘電体として第３のコンデンサ電極１３１と併せて容量素子を構成している。
このように、第１の機能素子は、インダクタ素子と容量素子とからなるフィルタ回路である。

次に、この積層型電子部品１に実装される第２の機能素子について説明する。第２の機能素子は第１の機能素子と同じくフィルタ回路であり、基板２ｃ乃至２ｈにより構成されている。
図２（ｃ）に示すように、基板２ｃの略中央部には、基板２ｃの切り欠き部３ｃおよび切り欠き部３ｄを跨ぐように第３の接地電極３１が形成されている。すなわち、第３の接地電極３１は、導体部５ｃおよび５ｄを介して電極６ｃおよび６ｄと接続され、グラウンド電位となるように形成されている。

また、図２（ｄ）に示すように、基板２ｄの一方の短辺側には、第５のコンデンサ電極４１および第６のコンデンサ電極４２が形成され、基板２ｄの略中央部には、第７のコンデンサ電極４３が形成されている。さらに、図２（ｅ）に示すように、基板２ｅの略中央部から一方の短辺に向けた領域には、略長方形の第８のコンデンサ電極５１が形成されている。

第５のコンデンサ電極４１および第６のコンデンサ電極４２は、基板２ｄの主面のうち略三分の一程度の領域に、それぞれ切り欠き部３ｅおよび３ｆに延伸するように形成されている。また、第７のコンデンサ電極４３は、切り欠き部３ｃおよび３ｄを結ぶ直線上に切り欠き部３ｃおよび３ｄと離間して形成され、略長方形の形状を有している。さらに、第８のコンデンサ電極５１は、第５乃至第７のコンデンサ電極４１乃至４３と対応する位置に形成され、長方形の形状を有している。
第５のコンデンサ電極４１、第６のコンデンサ電極４２および第７のコンデンサ電極４３は、基板２ｄおよび２ｅを電極間誘電体として、第３の接地電極３１および第８のコンデンサ電極５１との間でそれぞれ容量素子を構成している。

さらに、図２（ｆ）乃至（ｈ）に示すように、基板２ｆ乃至２ｈには、共通インダクタ線路６１、第１のインダクタ線路７１および８１、ならびに第２のインダクタ線路７２および８２が形成されている。第１のインダクタ線路７１および８１は、それぞれ鉤状に形成され、端部に基板２ｇおよび２ｈを貫通するスルーホールのスルーホール領域が形成されている。すなわち、第１のインダクタ線路７１および８１は、スルーホールを介して互いに直列接続されており、インダクタ素子を構成する線路として作用する。同様に、第２のインダクタ線路７２および８２は、それぞれ鉤状に形成され、端部に基板２ｇおよび２ｈを貫通するスルーホールのスルーホール領域が形成されており、互いに直列接続されることでインダクタ素子を構成する線路として作用する。第１のインダクタ線路７１および８１と、第２のインダクタ線路７２および８２とは、互いに対照的な形状であるとともに対照的な位置に配置されている。共通インダクタ線路６１は、鉤状に形成されるとともに、その端部および中点にスルーホール領域が形成されている。そして、共通インダクタ線路６１の端部に形成されたスルーホール領域は、基板２ｇに形成されたスルーホールを介して第１のインダクタ線路７１および第２のインダクタ線路７２の端部とそれぞれ接続されている。

すなわち、共通インダクタ線路６１、第１のインダクタ線路７１および８１、ならびに第２のインダクタ線路７２および８２は、互いに直列接続されており、一つのインダクタ素子を構成する線路として作用する。また、共通インダクタ線路６１の中点は、このインダクタ素子の中点として作用する。なお、図２（ｐ）に示す基板２ｐは、基板２ｏに形成された導体層をカバーする作用をする。
このように、第２の機能素子は、インダクタ素子と容量素子とからなるフィルタ回路である。

次に、図３および図４を参照して、この積層型電子部品１の全体の構成について詳細に説明する。図３は、この実施形態に係る積層型電子部品１の各基板を分離した状態の全体構成を示す斜視図であり、図４は、この実施形態に係る積層型電子部品１の等価回路である。なお、図１および図２と同一構成部分については同一の符号を付して示し、重複する説明は省略する。

図３に示すように、この積層型電子部品１は、基板２ａ乃至２ｐの順に積層してなり、それぞれの基板に形成された機能要素は、スルーホールを介して相互に電気的に接続されている。また、図４に示すように、この積層型電子部品１は、インダクタ素子Ｌ１およびＬ２、容量素子Ｃ１、Ｃ２、Ｃ５乃至Ｃ７からなる第１の機能素子としてのπ型のフィルタ回路ＬＰＦ１と、インダクタ素子Ｌ３およびＬ４、容量素子Ｃ３、Ｃ４、Ｃ８乃至Ｃ１０からなる第２の機能素子としてのπ型のフィルタ回路ＬＰＦ２とからなる。

まず第１の機能素子たるフィルタ回路ＬＰＦ１について説明する。
図３に示すように、第１のインダクタ線路９１の一端は、基板２ｉに形成された切り欠き部３ａと接続され、同じく他端は基板２ｊを貫通するスルーホールを介して第１のインダクタ線路１０１の一端と接続されている。また、第１のインダクタ線路１０１の他端は、基板２ｋを貫通するスルーホールを介して第１のインダクタ線路１１１の一端と接続され、第１のインダクタ線路１１１の他端は、基板２ｌを貫通するスルーホールを介して共通インダクタ線路１２１の一端と接続されている。そして、基板２ｉに形成された切り欠き部３ａから第１のインダクタ線路９１、１０１および１１１を介し共通インダクタ線路１２１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ１を構成している。

同様に、第２のインダクタ線路９２の一端は、基板２ｉに形成された切り欠き部３ｂと接続され、同じく他端は基板２ｊを貫通するスルーホールを介して第２のインダクタ線路１０２の一端と接続されている。また、第２のインダクタ線路１０２の他端は、基板２ｋを貫通するスルーホールを介して第２のインダクタ線路１１２の一端と接続され、第２のインダクタ線路１１２の他端は、基板２ｌを貫通するスルーホールを介して共通インダクタ線路１２１の他端と接続されている。すなわち、切り欠き部３ｂから第２のインダクタ線路９２、１０２および１１２を介し共通インダクタ線路１２１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ２を構成している。

基板２ｌに形成された共通インダクタ線路１２１の中点は、基板２ｍおよび２ｎを貫通するスルーホールを介して第３のコンデンサ電極１３１および第４のコンデンサ電極１４３と接続されている。そして、インダクタ素子Ｌ１およびＬ２の接続点である共通インダクタ線路１２１の中点に接続された第３のコンデンサ電極１３１は、切り欠き部３ａと接続された第１のコンデンサ電極１４１および切り欠き部３ｂと接続された第２のコンデンサ電極１４２との間で、図４に示す容量素子Ｃ１およびＣ２をそれぞれ構成している。同様に、インダクタ素子Ｌ１およびＬ２の接続点に接続された第４のコンデンサ電極１４３は、第２の接地電極１５１との間で図４に示す容量素子Ｃ６を構成している。

また、切り欠き部３ａと接続された第１のコンデンサ電極２１および１４１、ならびに切り欠き部３ｂと接続された第２のコンデンサ電極２２および１４２は、第１の接地電極１１および第２の接地電極１５１との間で、それぞれ図４に示す容量素子Ｃ５およびＣ７を構成している。この実施形態において、図４に示す容量素子Ｃ５およびＣ７は、第１のコンデンサ電極２１および第２のコンデンサ電極２２が構成する容量素子と、第１のコンデンサ電極１４１および第２のコンデンサ電極１４２が構成する容量素子とをそれぞれ合成したものとなっている。
このように、図４に示す第１の機能素子であるフィルタ回路ＬＰＦ１は、図３に示す基板２ａ、２ｂ、２ｉ乃至２ｏに形成された機能要素により構成されている。

次に第２の機能素子たるフィルタ回路ＬＰＦ２について説明する。
図３に示すように、第３のインダクタ線路８１の一端は、基板２ｈに形成された切り欠き部３ｅと接続され、同じく他端は基板２ｈを貫通するスルーホールを介して第３のインダクタ線路７１の一端と接続されている。また、第３のインダクタ線路７１の他端は、基板２ｇを貫通するスルーホールを介して共通インダクタ線路６１の一端と接続されている。そして、切り欠き部３ｅから第３のインダクタ線路８１および７１を介し共通インダクタ線路６１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ３を構成している。

同様に、第４のインダクタ線路８２の一端は、基板２ｈに形成された切り欠き部３ｆと接続され、同じく他端は基板２ｈを貫通するスルーホールを介して第４のインダクタ線路７２の一端と接続されている。また、第４のインダクタ線路７２の他端は、基板２ｇを貫通するスルーホールを介して共通インダクタ線路６１の他端と接続されている。そして、切り欠き部３ｆから第２のインダクタ線路８２および７２を介し共通インダクタ線路６１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ４を構成している。

基板２ｆに形成された共通インダクタ線路６１の中点は、基板２ｆおよび２ｅを貫通するスルーホールを介して第８のコンデンサ電極５１および第７のコンデンサ電極４１と接続されている。そして、インダクタ素子Ｌ３およびＬ４の接続点である共通インダクタ線路６１の中点に接続された第８のコンデンサ電極５１は、切り欠き部３ｅと接続された第５のコンデンサ電極４１および切り欠き部３ｆと接続された第６のコンデンサ電極４２との間で、図４に示す容量素子Ｃ３およびＣ４をそれぞれ構成している。同様に、インダクタ素子Ｌ３およびＬ４の接続点に接続された第７のコンデンサ電極４３は、第３の接地電極３１との間で図４に示す容量素子Ｃ９を構成している。

また、切り欠き部３ｅと接続された第５のコンデンサ電極４１、および切り欠き部３ｆと接続された第６のコンデンサ電極４２は、第３の接地電極３１との間で、それぞれ図４に示す容量素子Ｃ８およびＣ１０を構成している。
このように、図４に示す第２の機能素子であるフィルタ回路ＬＰＦ２は、図３に示す基板２ｃ乃至２ｈに形成された機能要素により構成されている。

この積層型電子部品１によれば、第１の機能素子を構成する基板２ａ、基板２ｂ、基板２ｉ乃至２ｏと、第２の機能素子を構成する基板２ｃ乃至２ｈとからなり、一つの電子部品を構成するので、回路基板上のスペースを節約するとともに、組立工程を少なくすることができる。

また、この積層型電子部品１では、最下層の基板２ａおよび機能要素の形成された最上層の基板２ｏに接地電極層を形成し、インダクタ線路が形成された基板２ｆ乃至２ｌは当該接地電極層に挟まれるように中央部に積層されているので、第１および第２の機能素子を流れる高周波信号が外部に不要信号として輻射されることを防ぐとともに、外部からの不要信号が第１および第２の機能素子に侵入することを防ぐことができる。

続いて、図５を参照して、この実施形態の積層型電子部品１の変形例について詳細に説明する。図５は、この実施形態の積層型電子部品１の変形例について各基板を分離した状態の全体構成を示す斜視図である。ここで、図３と同一構成部分については同一の符号を付して示し、重複する説明は省略する。図５に示す積層型電子部品１は、図２および図３に示す積層型電子部品１においてインダクタ素子を形成する基板２ｆ乃至２ｌを、基板２ｑ乃至２ｓに置き換えたものである。

図５に示すように、基板２ｑには、第１のインダクタ線路９１、第２のインダクタ線路９２および共通インダクタ線路６１が形成されている。また、基板２ｒには、第１のインダクタ線路１０１、第２のインダクタ線路１０２、第３のインダクタ線路７１および第４のインダクタ線路７２が形成されている。そして、基板２ｓには、第１のインダクタ線路１１１、第２のインダクタ線路１１２、第３のインダクタ線路８１および第４のインダクタ線路８２が形成されている。ここで、第１のインダクタ線路９１、１０１および１１１、第２のインダクタ線路９２、１０２および１１２、第３のインダクタ線路７１および８１、第４のインダクタ線路７２および８２ならびに共通インダクタ線路６１は、図３に示すそれらとそれぞれ同じ作用をする。

すなわち、基板２ｑには基板２ｆおよび２ｉに形成された機能要素が形成され、基板２ｒには基板２ｇおよび２ｊに形成された機能要素が形成され、基板２ｓには基板２ｈおよび２ｋに形成された機能要素が形成されている。

このように、この積層型電子部品１によれば、第１の機能素子におけるインダクタ素子と第２の機能素子におけるインダクタ素子とを共通の基板２ｑ乃至２ｓに形成したので、基板数および製造工程を少なくすることができる。また。積層する基板の全体の数を少なくすることにより、積層型電子部品１の全体の大きさを小さくすることができる。

また、インダクタ素子を形成する線路が形成された基板を、容量素子を構成するコンデンサ電極が形成された基板で挟み込むように構成したので、外部からの不要信号の飛び込みを防ぐことができるとともに、当該インダクタ線路からの不要輻射を抑えることができる。

次に、図６を参照して、本発明の他の実施の形態について詳細に説明する。図６は、本発明の第２の実施形態に係る無線装置の構成を示すブロック図である。
図６に示すように、この実施形態に係る無線装置２０１は、アンテナ２０２、ダイプレクサ２０３、本発明の第１の実施形態に係る積層型電子部品１、第１の送受信部２０４および第２の送受信部２０５からなる。ダイプレクサ２０３は、２つの周波数帯の信号を選択的に出力する作用をする。また、第１の送受信部２０４および第２の送受信部２０５は、それぞれ異なる第１の周波数帯および第２の周波数帯を使用する無線システムである。積層型電子部品１は、電極６ａおよび６ｂを入出力端子とし第１の周波数帯を通過させるフィルタ回路と、電極６ｅおよび６ｆを入出力端子とし第２の周波数帯を通過させるフィルタ回路とを具備している。

第１の送受信部２０４からの送信信号は、積層型電子部品１の電極６ｂに入力され、第１の周波数帯の信号を通過させるフィルタ回路を通過して高調波が除去される。高調波が除去された信号は電極６ａに出力され、ダイプレクサ２０３を介してアンテナ２０２に供給される。また、アンテナ２０２により受信された第１の周波数帯の信号は、ダイプレクサ２０３により積層型電子部品１の電極６ａに入力される。そして、当該信号は第１の周波数帯を通過させるフィルタ回路を通過して電極６ｂに出力され、第１の送受信部２０４に入力される。

第２の送受信部２０５からの送信信号は、第１の送受信部２０４からの送信信号と同様に、積層型電子部品１の電極６ｆおよび６ｅ、ダイプレクサ２０３を経てアンテナ２０２に供給される。また、アンテナ２０２により受信された第２の周波数帯の信号は、ダイプレクサ２０３、積層型電子部品１の電極６ｅおよび６ｆを介して第２の送受信部２０５に入力される。

このように、この無線装置２０１によれば、第１の周波数帯を通過させるフィルタ回路と、第２の周波数帯を通過させるフィルタ回路とを１つの積層型電子部品１により実現するので、基板上のスペースを節約することができ、無線装置のサイズを小さくすることができる。また、この無線装置２０１によれば、インダクタ線路を容量素子電極で挟み込んだ構造をもつ積層型電子部品１を備えるので、フィルタ回路からの不要輻射を抑えることができ、また外部からの信号の飛び込みを抑えることができる。

なお、本発明は上記実施形態のみに限定されるものではない。
この実施形態に係る積層型電子部品では、２つの機能素子を実装しているが、３つ以上の機能素子を実装してもよい。また、この実施形態に係る積層型電子部品では、機能素子としてπ型のフィルタ回路としているが、他の形式のフィルタ回路、ＬＣ発振回路、共振回路その他のインダクタ素子および容量素子を組み合わせた回路であってもよい。

また、この実施形態の変形例に係る積層型電子部品では、インダクタ素子を構成する機能要素が形成された基板を複数の機能素子間で共用しているが、容量素子を構成する機能要素が形成された基板を共用してもよい。

さらに、この実施形態に係る無線装置ではフロントエンド部におけるフィルタ部に本発明に係る積層型電子部品を配置しているが、これに限定されるものではなく、中間周波数処理部などに配置しても同様の効果を得ることができる。

本発明は、電子部品製造分野、電子機械器具製造分野において適用することができる。

本発明に係る一つの実施形態の積層型電子部品の外観を示す斜視図である。 この実施形態に係る積層型電子部品を構成する基板に形成される機能要素の形状を示す平面図である。 この実施形態に係る積層型電子部品の各基板を分離した状態の全体構成を示す斜視図である。 この実施形態に係る積層型電子部品の等価回路である。 この実施形態の積層型電子部品の変形例について各基板を分離した状態の全体構成を示す斜視図である。 本発明に係る他の実施形態の無線装置の構成を示すブロック図である。

符号の説明

１…積層型電子部品、２…基板、３…切り欠き部、４…溝、５…導体部、６…電極、１１…第１の接地電極、２１…第１のコンデンサ電極、２２…第２のコンデンサ電極、３１…第３の接地電極、４１…第５のコンデンサ電極、４２…第６のコンデンサ電極、４３…第７のコンデンサ電極、５１…第８のコンデンサ電極、６１…共通インダクタ線路、７１…第３のインダクタ線路、７２…第４のインダクタ線路、８１…第３のインダクタ線路、８２…第４のインダクタ線路、９１…第１のインダクタ線路、９２…第２のインダクタ線路、１０１…第１のインダクタ線路、１０２…第２のインダクタ線路、１１１…第１のインダクタ線路、１１２…第２のインダクタ線路、１２１…共通インダクタ線路、１３１…第３のコンデンサ電極、１４１…第１のコンデンサ電極、１４２…第２のコンデンサ電極、１４３…第４のコンデンサ電極、１５１…第２の接地電極、２０１…無線装置、２０２…アンテナ、２０３…ダイプレクサ、２０４…第１の送受信部、２０５…第２の送受信部。

Claims (5)

1. 少なくとも一方の主面に回路パターンが形成された単位基板を複数枚積層して少なくとも２つの機能素子を構成してなる積層型電子部品であって、
   前記積層した単位基板は、
   第１の機能素子を構成する機能要素の一部を含む回路パターンが形成された第１の基板と、
   第２の機能素子を構成する機能要素の一部を含む回路パターンが形成された第２の基板と、
   前記第１の基板の機能要素と関連して前記第１の機能素子を構成する機能要素および前記第２の基板の機能要素と関連して前記第２の機能素子を構成する機能要素を含む回路パターンが形成された第３の基板とを含むこと
   を特徴とする積層型電子部品。
2. 前記第３の基板に形成された前記第１の機能素子を構成する機能要素および前記第２の機能素子を構成する機能要素は、同一の機能要素であることを特徴とする請求項１記載の積層型電子部品。
3. 前記第３の基板に形成される回路パターンに含まれる機能要素は、インダクタであることを特徴とする請求項２記載の積層型電子部品。
4. 前記第１の機能素子および前記第２の機能素子は、フィルタ回路素子であることを特徴とする請求項１乃至３のいずれか１項に記載の積層型電子部品。
5. 請求項１乃至４のいずれか１項に記載の積層型電子部品を備えることを特徴とする無線装置。

Images