JP2005167627A - 積層型電子部品、無線装置 - Google Patents

Abstract

【課題】回路基板や装置の小型化を図ることのできる積層型電子部品を提供する。
【解決手段】複数枚の単位基板(2)を積層して少なくとも２つの機能素子(LPF1,LPF2)を構成し各機能素子の入出力端(3a,3b,3e,3f)を該基板の対向する辺の対応位置に導出してそれぞれ各層に跨る共通端子(5a,5b,5e,5f)に接続してなる積層型電子部品(1)であって、各機能素子(LPF1,LPF2)の配線領域(121,131,132,141,142;31,32,41,42,51)を他の機能素子(LPF2,LPF1)の共通端子(5e,5f;5a,5b)から面方向に少なくとも基板厚だけ離間して形成したことを特徴とする。
【選択図】図３

Description

本発明は、例えばインダクタやコンデンサなどの複数の機能要素からなる回路を集積化した積層型電子部品、およびその積層型電子部品を用いた無線装置に関する。

近年、携帯電話をはじめとする移動体通信の普及に伴い、移動体通信装置の小型化・高機能化が進んでいる。例えば、装置外観のデザインを重視したことによる電子回路基板の小型化、無線通信以外の機能を盛り込んだ高機能化、複数の無線システム方式に対応させるための複合化などが進められている。

このような移動体通信装置、特に携帯電話などの無線装置では、フィルタ回路などの機能素子が用いられている。無線装置に用いられるフィルタ回路としては、例えば送信信号の高調波を除去するローパスフィルタや、ベースバンド信号を取り出すバンドパスフィルタなどがある。このような無線装置に用いられるフィルタ回路などの機能素子の実装部品には、回路基板の小型化を図るため、インダクタ素子や容量素子など複数の機能要素からなる回路パターンを基板に印刷して積層した積層型電子部品が用いられている（例えば特許文献１）。特許文献１に示す積層型電子部品では、機能要素としてのインダクタ素子や容量素子を構成するコイル電極およびコンデンサ電極を複数の基板（誘電体層）に形成し、当該基板を積層してローパスフィルタ回路を構成している。

ところで、無線通信、特に携帯電話の分野では、利用者増による周波数の逼迫や新しい無線システムの導入などのため、一つの無線端末で複数の周波数および複数の無線システム方式への対応が求められており、これに対応した複合型無線端末も登場している。このような複合型無線端末では、当該複数の周波数に対応した同種の機能素子が無線システム方式の数だけ複数個必要となる。特に高調波を除去するローパスフィルタは、周波数に応じた同種のものを個別に備えなければならない。

しかし、複合型無線端末では回路基板上のスペースに限界があるため、同種の機能素子を構成する積層型電子部品を複数実装するには物理的に限界があった。
特開平５−２５９７０３号公報

このように、フィルタ回路などの機能素子を構成する従来の積層型電子部品では、複数の周波数を利用する複数の無線システム方式に対応する無線装置に実装する場合、周波数の数だけ同種の積層型電子部品を具備する必要があり、回路基板の小型化や装置全体の小型化に限界があった。

本発明はこのような課題を解決するためになされたもので、複数の無線システム方式に対応する無線装置などにおいて回路基板の小型化や装置全体の小型化を図ることのできる積層型電子部品を提供することを目的としている。

上記した目的を達成するために、第１の発明の積層型電子部品は、複数枚の単位基板を積層して少なくとも２つの機能素子を構成し各機能素子の入出力端を該基板の対向する辺の対応位置に導出してそれぞれ各層に跨る共通端子に接続してなる積層型電子部品であって、各機能素子の配線領域を他の機能素子の共通端子から面方向に少なくとも基板厚だけ離間して形成したことを特徴としている。

また、第２の発明の積層型電子部品は、複数枚の単位基板を積層して少なくとも２つの機能素子を構成し各機能素子の入出力端を該基板の対向する辺の対応位置に導出してそれぞれ各層に跨る共通端子に接続してなる積層型電子部品であって、各機能素子の配線領域は、他の機能素子の共通端子間を結ぶ直線と交差しないように形成されたことを特徴としている。

また、第３の発明の積層型電子部品では、機能素子は、第１の特性を有する第１のフィルタおよび第２の特性を有する第２のフィルタであることを特徴としている。

そして、第４の発明の無線装置は、第１乃至第３の発明のうちいずれかの発明に係る積層型電子部品を具備することを特徴とする。

本発明の積層型電子部品では、少なくとも２つの機能素子を構成するので、部品点数の削減や基板スペースの節約を可能にする。また、各機能素子の配線領域を他の機能素子の入出力端から面方向に少なくとも基板厚だけ離間して形成したので、各機能素子相互間の分離特性（アイソレーション）が優れた積層型電子部品を提供することができる。同様に、各機能素子の配線領域は、他の機能素子の入出力端間を結ぶ直線と交差しないように形成したので、各機能素子相互間の分離特性が優れた積層型電子部品を提供することができる。

本発明によれば、複数の機能素子を１つの実装部品で実現することができ、回路基板を小型化することができる。また、本発明によれば、実装される機能素子相互間の影響を低減し、分離特性を向上することができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。図１は、本発明に係る一つの実施形態の積層型電子部品の外観を示す斜視図である。この積層型電子部品は、２つの機能素子を実装することで、一つの部品スペースで２つの機能素子の機能を提供する。以下の説明における積層型電子部品は、機能素子としてフィルタ回路を２つ実装する場合の例である。なお、以下の説明において、機能素子の語は所定の機能を有する回路をなす素子、機能要素の語は機能素子を構成する所定の機能を有する回路素子の意味で用いている。

図１に示すように、この積層型電子部品１は、インダクタ素子や容量素子、接続線路などの機能要素を主面に形成した、セラミックなどの誘電体材料からなる基板２ａ乃至２ｐを積層してなり、略直方体の形状を有している。基板２ａ乃至２ｐは、それぞれ略長方形で同一の形状を有しており、基板２ａ乃至２ｐの長辺側の縁部は、間欠的に凹ませるように切り欠き部３ａ乃至３ｆが形成されている。そして、基板２ａ乃至２ｐを積層した積層型電子部品１には、基板平面の垂直方向の対向する二つの側面に、少なくとも３つの溝４がそれぞれ形成されている。

溝４には、導体部５ａ乃至５ｆ（一部図示せず）が形成され、基板２ａ乃至２ｐに形成された切り欠き部３ａ乃至３ｆをそれぞれ電気的に接続して共通端子を構成している。導体部５ａ乃至５ｆは、溝４から基板２ｐの表面（一方の主面）および基板２ａの裏面（他方の主面）に跨るように形成され、電極６ａ乃至６ｆを構成している。導体部５ａ乃至５ｆは、基板２ａ乃至２ｐの主面に形成される機能要素を相互に接続して共通端子をなすとともに、電極６ａ乃至６ｆと併せてこの積層型電子部品１の入出力端子となる。

電極６ａ乃至６ｆは、この積層型電子部品１がもつ２つの機能素子の入出力端子である。すなわち、電極６ａおよび６ｂは、一方が第１の機能素子の入力端子、他方がその出力端子として作用し、電極６ｅおよび６ｆは、一方が第２の機能素子の入力端子、他方がその出力端子として作用する。電極６ｃおよび６ｄは、共通のグラウンド端子として作用する。この実施形態では、第１の機能素子の入出力端子と第２の機能素子の入出力端子との間にグラウンド端子が配置されている。

基板２ａ乃至２ｏは、それぞれの一方の主面に銀や銅ペーストで所定の機能要素の形状に印刷された後、基板２ｐとともに各々積層して焼き付け処理が施される。積層され焼き付け処理された基板２ａ乃至２ｐは、溝４や、基板２ｐの一方の主面および基板２ａの他方の主面上で切り欠き部３ａ乃至３ｆに接する位置に銀や銅ペーストが塗布され、焼き付け処理が施される。その結果、導体部５ａ乃至５ｆおよび電極６ａ乃至６ｆが形成される。このようにして、基板２ａ乃至２ｏの主面に形成された機能要素が組み合わされて２つの機能素子を構成し、積層型電子部品１となる。

２つの機能素子は、インダクタ素子や容量素子などの機能要素からなる同種の機能素子であり、例えばローパスフィルタやバンドパスフィルタなどのフィルタ回路、ＬＣ発振回路、共振回路などである。

このようにこの積層型電子部品１によれば、２つの同種の機能素子を一つの電子部品として構成したので、特に周波数の異なる複数の無線システムを実装した複合型無線装置において、回路基板における部品スペースを節約するとともに、製造工程を削減することができる。また、インダクタ素子および容量素子により構成される同種の機能素子を基板の焼成により電子部品化したので、機能素子の動作を安定化することができる。さらに、この積層型電子部品１によれば、複数の機能素子を所定の位置で固定するので、機能素子相互間の影響をあらかじめ予測することができ、各機能素子の動作を安定化することができる。

次に、図２を参照して、この積層型電子部品１の基板２ａ乃至２ｐに形成される機能要素について詳細に説明する。図２（ａ）乃至（ｐ）は、基板２ａ乃至２ｐに形成される機能要素をなす回路パターンの形状を示す平面図である。この積層型電子部品１では、機能素子としてフィルタ回路を２つ実装している。

図２に示すように、この積層型電子部品１は、セラミックなどの誘電体基板からなる基板２ａ乃至２ｐを順に積層してなる。基板２ａ乃至２ｏには、インダクタ素子や容量素子などの機能要素が導体層として形成されている。これら機能要素を形成する導体層は、基板の主面に銀や銅ペーストなどで印刷して積層し、焼成することにより固定される。各々の基板の一方の長辺には、切り欠き部３ａ、３ｃおよび３ｅが形成され、他方の長辺には対応する切り欠き部３ｂ、３ｄおよび３ｆが形成されている。

続いて、基板２ａ乃至２ｏに形成される機能要素について詳細に説明する。まず、この積層型電子部品１に実装される第１の機能素子について説明する。第１の機能素子はフィルタ回路であり、基板２ａ、基板２ｂ、基板２ｉ乃至２ｏにより構成され、切り欠き部３ａおよび３ｂを入出力端子としている。

図２（ａ）に示すように、基板２ａの略中央部分には、第１の接地電極１１が形成されている。第１の接地電極１１は、略長方形の形状であり、その長辺の中央部から基板２ａの切り欠き部３ｃおよび３ｄに向かって延伸するように形成されている。そして、第１の接地電極１１は、導体部５ｃおよび５ｄを介して電極６ｃおよび６ｄと接続され、グラウンド電位となるように形成されている。

また、図２（ｂ）に示すように、基板２ｂの一方の短辺側の領域には、第１のコンデンサ電極２１および第２のコンデンサ電極２２が形成されている。第１のコンデンサ電極２１および第２のコンデンサ電極２２は、基板２ｂの主面のうち略三分の一程度の領域に、それぞれ切り欠き部３ａおよび３ｂに延伸するように形成されている。そして、第１のコンデンサ電極２１および第２のコンデンサ電極２２は、基板２ｂを電極間誘電体として、第１の接地電極１１との間でそれぞれ異なる容量素子を構成している。

さらに、図２（ｉ）乃至２（ｋ）に示すように、基板２ｉには、第２の接地電極９１、基板２ｊには、第１のコンデンサ電極１０１、第２のコンデンサ電極１０２および第３のコンデンサ電極１０３、基板２ｋには、第４のコンデンサ電極１１１がそれぞれ形成されている。第２の接地電極９１は、基板２ｉの略中央部から、基板２ｂにおいて第１および第２のコンデンサ電極２１および２２が形成された領域の反対方向に向けた略長方形の形状であり、切り欠き部３ｃおよび３ｄに向かって伸びるように形成されている。すなわち、第２の接地電極９１は、第１の接地電極１１と同様にグラウンド電位となるように形成されている。第１のコンデンサ電極１０１および第２のコンデンサ電極１０２は、基板２ｂに形成された第１のコンデンサ電極２１および第２のコンデンサ電極２２と対応し、略同一の位置、形状および大きさに形成され、それぞれ基板２ｊの切り欠き部３ａおよび３ｂに延伸するように形成されている。第３のコンデンサ電極１０３は、基板２ｊの中央から第１のコンデンサ電極１０１および第２のコンデンサ電極１０２の位置と逆方向に向けて切り欠き部３ａ乃至３ｆと離間して形成され、略長方形の形状をしている。第４のコンデンサ電極１１１は、略長方形の形状であり、基板２ｋの切り欠き部３ａ乃至３ｆから離間して形成されている。

第１のコンデンサ電極１０１、第２のコンデンサ電極１０２および第３のコンデンサ電極１０３は、基板２ｊおよび基板２ｋを電極間誘電体として、第２の接地電極９１および第４のコンデンサ電極１１１と併せて容量素子を構成している。

さらに、図２（ｌ）乃至２（ｏ）に示すように、基板２ｌ乃至２ｏには、共通インダクタ線路１２１、第１のインダクタ線路１３１、１４１および１５１、ならびに第２のインダクタ線路１３２、１４２および１５２が形成されている。第１のインダクタ線路１３１、１４１および１５１は、それぞれ鉤状に形成され、各々の端部には基板２ｍ、２ｎおよび２ｏを貫通するビアホール（スルーホール）が接続されるスルーホール領域が形成されている。そして、第１のインダクタ線路１３１、１４１および１５１は、スルーホールを介して互いに直列接続されており、インダクタ素子を構成する線路として作用する。同様に、第２のインダクタ線路１３２、１４２および１５２は、それぞれ鉤状に形成され、端部に基板２ｍ、２ｎおよび２ｏを貫通するスルーホールが接続されるスルーホール領域が形成されており、互いに直列接続されることでインダクタ素子を構成する線路として作用する。ここで、第１のインダクタ線路１３１、１４１および１５１と、第２のインダクタ線路１３２、１４２および１５２とは、互いに対称的な形状であるとともに対称的な位置に配置されている。共通インダクタ線路１２１は、鉤状に形成されるとともに、その端部および中点にスルーホール領域が形成されている。そして、共通インダクタ線路１２１の端部に形成されたスルーホール領域は、基板２ｍに形成されたスルーホールを介して第１のインダクタ線路１３１の端部および第２のインダクタ線路１３２の端部とそれぞれ接続されている。また、共通インダクタ線路１２１の中点に形成されたスルーホール領域は、基板２ｌおよび２ｋに形成されたスルーホールを介して第３のコンデンサ電極１０３および第４のコンデンサ電極１１１と接続されている。

すなわち、第１のインダクタ線路１３１、１４１および１５１、第２のインダクタ線路１３２、１４２および１５２、ならびに共通インダクタ線路１２１は、互いに直列接続されており、一つのインダクタ素子を構成する線路として作用する。
このように、第１の機能素子は、インダクタ素子および容量素子により構成されている。

次に、この積層型電子部品１に実装される第２の機能素子について説明する。第２の機能素子は第１の機能素子と同じくフィルタ回路であり、基板２ｃ乃至２ｈにより構成され、切り欠き部３ｅおよび３ｆを入出力端子としている。

図２（ｃ）乃至（ｅ）に示すように、基板２ｃ乃至２ｅには、第３のインダクタ線路３１および４１、第４のインダクタ線路３２および４２、ならびに共通インダクタ線路５１が形成されている。第３のインダクタ線路３１および４１は、それぞれ鉤状に形成され、各々の端部には基板２ｄおよび２ｅを貫通するスルーホールが接続されるスルーホール領域が形成されている。そして、第３のインダクタ線路３１および４１は、スルーホールを介して互いに直列接続されており、インダクタ素子を構成する線路として作用する。同様に、第４のインダクタ線路３２および４２は、それぞれ鉤状に形成され、端部に基板２ｄおよび２ｅを貫通するスルーホールが接続されるスルーホール領域が形成されており、互いに直列接続されることでインダクタ素子を構成する線路として作用する。ここで、第３のインダクタ線路３１および４１と、第４のインダクタ線路３２および４２は、互いに対称的な形状であるとともに対称的な位置に配置されている。共通インダクタ線路５１は、鉤状に形成されるとともに、その端部および中点にスルーホール領域が形成されている。そして、共通インダクタ線路５１の端部に形成されたスルーホール領域は、基板２ｅに形成されたスルーホールを介して第３および第４のインダクタ線路４１および４２の一端と接続されている。

すなわち、第３のインダクタ線路３１および４１、第４のインダクタ線路３２および４２、ならびに共通インダクタ線路５１は、互いに直列接続されて一つのインダクタ素子を構成する線路として作用する。

また、図２（ｆ）乃至（ｈ）に示すように、基板２ｆには第５のコンデンサ電極６１、基板２ｇには第６乃至第８のコンデンサ電極７１乃至７３、および基板２ｈには第３の接地電極８１が形成されている。第５のコンデンサ電極６１は、略長方形の形状であり、基板２ｆの略中央部から一方の短辺に向けた領域に切り欠き部３ａ乃至３ｆから離間して形成されている。第６および第７のコンデンサ電極７１および７２は、略長方形で、基板２ｇの主面のうち略三分の一程度の領域に、それぞれ基板２ｇの切り欠き部３ｅおよび３ｆに向かって伸びるように形成されている。第８のコンデンサ電極７３は、基板２ｇの切り欠き部３ｃおよび３ｄを結ぶ直線上に、切り欠き部３ｃおよび３ｄと離間して帯状に形成されている。第３の接地電極８１は、基板２ｈの略中央部に基板２ｈの切り欠き部３ｃおよび切り欠き部３ｄを跨ぐように形成されている。すなわち、第３の接地電極８１は、導体部５ｃおよび５ｄを介して電極６ｃおよび６ｄと接続され、グラウンド電位となるように形成されている。

第６のコンデンサ電極７１、第７のコンデンサ電極７２および第８のコンデンサ電極７３は、基板２ｇおよび２ｈを電極間誘電体として、第５のコンデンサ電極６１および第３の接地電極８１との間でそれぞれ容量素子を構成している。なお、図２（ｐ）に示す基板２ｐは、基板２ｏに形成された導体層をカバーする作用をする。
このように、第２の機能素子は、インダクタ素子および容量素子により構成されている。

次に、図３および図４を参照して、この積層型電子部品１の全体の構成について詳細に説明する。図３は、この実施形態に係る積層型電子部品１の各基板を分離した状態の全体構成を示す斜視図であり、図４は、この実施形態に係る積層型電子部品１の等価回路である。なお、図１および図２と同一構成部分については同一の符号を付して示し、重複する説明は省略する。

図３に示すように、この積層型電子部品１は、基板２ａ乃至２ｐの順に積層してなり、それぞれの基板に形成された機能要素は、スルーホールを介して相互に電気的に接続されている。また、図４に示すように、この積層型電子部品１は、インダクタ素子Ｌ１およびＬ２、容量素子Ｃ１乃至Ｃ５からなる第１の機能素子としてのπ型のフィルタ回路ＬＰＦ１と、インダクタ素子Ｌ３およびＬ４、容量素子Ｃ６乃至Ｃ１０からなる第２の機能素子としてのπ型のフィルタ回路ＬＰＦ２とを備えている。

まず第１の機能素子たるフィルタ回路ＬＰＦ１について説明する。
図３に示すように、第１のインダクタ線路１５１の一端は、基板２ｏに形成された切り欠き部３ａと接続され、同じく他端は基板２ｏを貫通するスルーホールを介して第１のインダクタ線路１４１の一端と接続されている。また、第１のインダクタ線路１４１の他端は、基板２ｎを貫通するスルーホールを介して第１のインダクタ線路１３１の一端と接続され、第１のインダクタ線路１３１の他端は、基板２ｍを貫通するスルーホールを介して共通インダクタ線路１２１の一端と接続されている。そして、基板２ｏに形成された切り欠き部３ａから第１のインダクタ線路１５１、１４１および１３１を介し共通インダクタ線路１２１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ１を構成している。

同様に、第２のインダクタ線路１５２の一端は、基板２ｏに形成された切り欠き部３ｂと接続され、同じく他端は基板２ｏを貫通するスルーホールを介して第２のインダクタ線路１４２の一端と接続されている。また、第２のインダクタ線路１４２の他端は、基板２ｎを貫通するスルーホールを介して第２のインダクタ線路１３２の一端と接続され、第２のインダクタ線路１３２の他端は、基板２ｍを貫通するスルーホールを介して共通インダクタ線路１２１の他端と接続されている。すなわち、基板２ｏに形成された切り欠き部３ｂから第２のインダクタ線路１５２、１４２および１３２を介し共通インダクタ線路１２１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ２を構成している。

基板２ｌに形成された共通インダクタ線路１２１の中点は、基板２ｌおよび２ｋを貫通するスルーホールを介して第３のコンデンサ電極１０３および第４のコンデンサ電極１１１と接続されている。そして、インダクタ素子Ｌ１およびＬ２の接続点である共通インダクタ線路１２１の中点に接続された第４のコンデンサ電極１１１は、基板２ｊの切り欠き部３ａと接続された第１のコンデンサ電極１０１および基板２ｊの切り欠き部３ｂと接続された第２のコンデンサ電極１０２との間で、図４に示す容量素子Ｃ１およびＣ２をそれぞれ構成している。同様に、インダクタ素子Ｌ１およびＬ２の接続点である共通インダクタ線路１２１の中点に接続された第３のコンデンサ電極１０３は、第２の接地電極９１との間で図４に示す容量素子Ｃ４を構成している。

また、基板２ｂおよび２ｊに形成された切り欠き部３ａと接続された第１のコンデンサ電極２１および１０１、ならびに基板２ｂおよび２ｊに形成された切り欠き部３ｂと接続された第２のコンデンサ電極２２および１０２は、第１の接地電極１１および第２の接地電極９１との間で、それぞれ図４に示す容量素子Ｃ３およびＣ５を構成している。この実施形態において、図４に示す容量素子Ｃ３およびＣ５は、第１のコンデンサ電極２１および第２のコンデンサ電極２２が構成する容量素子と、第１のコンデンサ電極１０１および第２のコンデンサ電極１０２が構成する容量素子とをそれぞれ合成したものとなっている。
このように、図４に示す第１の機能素子であるフィルタ回路ＬＰＦ１は、図３に示す基板２ａ、２ｂ、２ｉ乃至２ｏに形成された機能要素により構成されている。

次に第２の機能素子たるフィルタ回路ＬＰＦ２について説明する。
図３に示すように、第３のインダクタ線路３１の一端は、基板２ｃに形成された切り欠き部３ｅと接続され、同じく他端は基板２ｄを貫通するスルーホールを介して第３のインダクタ線路４１の一端と接続されている。第３のインダクタ線路４１の他端は、基板２ｅに形成されたスルーホールを介して共通インダクタ線路５１の一端と接続されている。同様に、第４のインダクタ線路３２の一端は、基板２ｃに形成された切り欠き部３ｆと接続され、同じく他端は基板２ｄを貫通するスルーホールを介して第４のインダクタ線路４２の一端と接続されている。第４のインダクタ線路４２の他端は、基板２ｅに形成されたスルーホールを介して共通インダクタ線路５１の他端と接続されている。

そして、基板２ｃの切り欠き部３ｅから第３のインダクタ線路３１および４１を介し共通インダクタ線路５１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ３を構成している。また、基板２ｃの切り欠き部３ｆから第４のインダクタ線路３２および４２を介し共通インダクタ線路５１の中点までの機能要素は、組み合わされて図４に示すインダクタ素子Ｌ４を構成している。

基板２ｇの切り欠き部３ｅに接続された第６のコンデンサ電極７１および切り欠き部３ｆに接続された第７のコンデンサ電極７２は、基板２ｇを電極間誘電体として、基板２ｆに形成された第５のコンデンサ電極６１との間で図４に示す容量素子Ｃ６およびＣ７を構成し、また、基板２ｈを電極間誘電体として、基板２ｈに形成された第３の接地電極８１との間で同じく容量素子Ｃ８およびＣ１０をそれぞれ構成している。さらに、共通インダクタ線路５１の中点と接続された第８のコンデンサ電極７３は、基板２ｈを電極間誘電体として、第３の接地電極８１との間で図４に示す容量素子Ｃ９を構成している。
このように、図４に示す第２の機能素子であるフィルタ回路ＬＰＦ２は、図３に示す基板２ｃ乃至２ｈに形成された機能要素により構成されている。

この積層型電子部品１によれば、第１の機能素子を構成する基板２ａ、基板２ｂ、基板２ｉ乃至２ｏと、第２の機能素子を構成する基板２ｃ乃至２ｈとからなり、一つの電子部品を構成するので、回路基板上のスペースを節約するとともに、組立工程を少なくすることができる。

また、この積層型電子部品１では、第１の機能素子を構成する基板群と第２の機能素子を構成する基板群とを、基板の主面と垂直方向に分離して積層したので、第１の機能素子および第２の機能素子相互間の影響を小さくして、各機能素子間のアイソレーション特性（分離特性）を向上することができる。

さらに、この積層型電子部品１では、第１の機能素子を構成する機能要素と第２の機能素子を構成する機能要素との間に接地電極（第２の接地電極および第３の接地電極）を配置して積層したので、機能素子相互間のアイソレーション特性を向上することができる。また、この積層型電子部品１では、当該接地電極とインダクタ素子が形成された基板群との間に、容量素子が形成された基板群を配置している。すなわち、各々の機能素子を構成するインダクタ素子が形成された基板が、当該接地電極および各々の機能素子を構成する容量素子が形成された基板を挟むように離間して配置したので、機能素子相互間のアイソレーション特性をより向上することができる。

続いて、図５を参照して、第１の実施形態におけるインダクタ素子を構成する導体層の基板上の配置について詳細に説明する。図５は、基板２ｃ乃至２ｅおよび基板２ｌ乃至２ｏに形成された機能要素の配置を示す図である。

この実施形態における基板２ａ乃至２ｐの長辺には、切り欠き部３ａ乃至３ｆが形成されている。また、切り欠き部３ａおよび３ｂは、導体部５ａおよび５ｂを介して第１の機能素子の入出力端子である電極６ａおよび６ｂと接続され、切り欠き部３ｅおよび３ｆは、導体部５ｅおよび５ｆを介して第２の機能素子の入出力端子である電極６ｅおよび６ｆと接続されている。そして、切り欠き部３ｃおよび３ｄは、導体部５ｃおよび５ｄを介してグラウンド電極である電極６ｃおよび６ｄと接続されている。すなわち、基板２ａ乃至２ｐの一方の長辺に形成された切り欠き部３ａ、３ｃおよび３ｅは、対向する他方の長辺に形成された切り欠き部３ｂ、３ｄおよび３ｆと対応しており、それぞれ第１の機能素子の入出力端子、グラウンド電極端子および第２の機能素子の入出力端子となっている。

ここで、図５（ａ）に示すように、第１の機能素子におけるインダクタ素子を構成する回路パターンを基板２ｌ乃至２ｏの全域にわたって形成すると、第２の機能素子の入出力端子となる切り欠き部３ｅおよび３ｆと、第１の機能素子を構成する機能要素の回路パターンとが接近してしまう。また、図５（ｃ）に示すように、第２の機能素子におけるインダクタ素子を構成する回路パターンを基板２ｃ乃至２ｅの全域にわたって形成すると、第１の機能素子の入出力端子となる切り欠き部３ａおよび３ｂと、第２の機能素子を構成する機能要素の回路パターンとが接近してしまう。これは、第１の機能素子と第２の機能素子との間の分離特性を悪化させる要因となる。

この実施形態の積層型電子部品１では、図５（ｂ）に示すように、第１の機能素子を構成する共通インダクタ線路１２１、第１のインダクタ線路１３１、１４１および１５１、ならびに第２のインダクタ線路１３２、１４２および１５２を、第２の機能素子の入出力端子となる基板２ｌ乃至２ｏの切り欠き部３ｅおよび３ｆ、あるいは導体部５ｅおよび５ｆと離間して配置している。同様に、図５（ｄ）に示すように、第２の機能素子を構成する第３のインダクタ線路３１および４１、第４のインダクタ素子３２および４２、ならびに共通インダクタ線路５１を、第１の機能素子の入出力端子と接続された基板２ｃ乃至２ｅの切り欠き部３ａおよび３ｂ、あるいは導体部５ａおよび５ｂと離間して配置している。

すなわち、第１の機能素子を構成する基板２ｌ乃至２ｏにおける共通インダクタ線路１２１、第１のインダクタ線路１３１、１４１および１５１、ならびに第２のインダクタ線路１３２、１４２および１５２の回路パターンは、第２の機能素子の入出力端子たる電極６ｅおよび６ｆと接続された切り欠き部３ｅおよび３ｆ、あるいは導体部５ｅおよび５ｆを結ぶ直線と交差しないように配置されている。また、第２の機能素子を構成する基板２ｃ乃至２ｅにおける第３のインダクタ線路３１および４１、第４のインダクタ線路３２および４２、ならびに共通インダクタ線路５１の回路パターンは、第１の機能素子の入出力端子たる電極６ａおよび６ｂと接続された切り欠き部３ａおよび３ｂ、あるいは導体部５ａおよび５ｂを結ぶ直線と交差しないように配置されている。ここで、当該各々の回路パターンと当該導体部間を結ぶ直線との距離は、少なくとも基板厚程度、望ましくは切り欠き部相互間の間隔の距離とする。

このように、この実施形態の積層型電子部品によれば、一方の機能素子を構成する機能素子の回路パターンを、他方の機能素子の入出力端子配線と離間して配置したので、機能素子相互間の分離特性を向上することができる。

続いて、図６を参照して、この実施形態の積層型電子部品１の変形例について詳細に説明する。図６は、この実施形態の積層型電子部品１の変形例について各基板を分離した状態の全体構成を示す斜視図である。ここで、図３と同一構成部分については同一の符号を付して示し、重複する説明は省略する。図６に示す積層型電子部品１は、図２乃至図４に示す積層型電子部品１において、第２の機能素子を構成する基板２ｃ乃至２ｈが基板２ｃ、２ｅ、２ｆ、２ｇ’および２ｈに置き換えられたものである。

図６に示すように、第３のインダクタ線路３１の一端は、基板２ｃに形成された切り欠き部３ｅと接続され、同じく他端は基板２ｅに形成されたスルーホールを介して共通インダクタ線路５１の一端と接続されている。共通インダクタ線路５１の他端は、基板２ｅに形成されたスルーホールを介して第４のインダクタ線路３２の一端と接続され、同じく他端は基板２ｃに形成された切り欠き部３ｆと接続されている。すなわち、この変形例では図４に示すインダクタ素子Ｌ３およびＬ４が一つのインダクタ素子となっている。

基板２ｇ’の切り欠き部３ｅに接続された第６のコンデンサ電極７１および第７のコンデンサ電極７２は、基板２ｇ’を電極間誘電体として、基板２ｆに形成された第５のコンデンサ電極６１との間で容量素子を構成している。この容量素子は、図４に示す容量素子Ｃ６およびＣ７を合成した１つの容量素子に相当する。また、第６のコンデンサ電極７１および第７のコンデンサ電極７２は、基板２ｈを電極間誘電体として、基板２ｈに形成された第３の接地電極８１との間で容量素子を構成している。この容量素子は、図４に示す容量素子Ｃ８およびＣ１０と対応している。すなわち、図６に示す積層型電子部品１は、図４に示す２段構成のπ型フィルタをなすフィルタ回路ＬＰＦ２を、１段構成のπ型フィルタとしたものである。

この積層型電子部品１の変形例においては、回路基板上のスペースを節約するとともに、組立工程を少なくすることができる。

また、この変形例においては、第１の機能素子を構成する基板群と第２の機能素子を構成する基板群とを、基板の主面と垂直方向に分離して積層したので、第１の機能素子および第２の機能素子相互間の影響を小さくして、各機能素子間のアイソレーション特性（分離特性）を向上することができる。

さらに、この変形例においては、第１の機能素子を構成する機能要素と第２の機能素子を構成する機能要素との間に接地電極を配置して積層したので、機能素子相互間のアイソレーション特性を向上することができる。また、当該接地電極とインダクタ素子が形成された基板群との間に容量素子が形成された基板群を配置している。すなわち、各々の機能素子を構成するインダクタ素子が形成された基板が、当該接地電極および各々の機能素子を構成する容量素子が形成された基板を挟むように離間して配置したので、機能素子相互間のアイソレーション特性をより向上することができる。

また、この変形例においても、一方の機能素子を構成する機能素子の回路パターンを、他方の機能素子の入出力端子配線と離間して配置したので、機能素子相互間の分離特性を向上することができる。このように、この実施形態の積層型電子部品１は、機能素子としてのフィルタの種類や段数を問わず適用することができる。

ここで、本発明に係る積層型電子部品１の実施例について説明する。セラミック板を2.0mm×1.25mmの大きさに切り出して基板２ａ乃至２ｐとし、長辺に幅0.35mm、奥行0.10mmの切り欠き部３ａ乃至３ｆを形成した。そして、図２に示す回路パターンを銅ペーストで基板２ａ乃至２ｏに印刷し、基板２ｐと併せて積層して長さ2.00mm、幅1.25mm、高さ0.90mmの直方体とした。その後、焼成処理を施し、切り欠き部３ａ乃至３ｆからなる溝４と、基板２ａおよび基板２ｏの溝４と接する部分とに銅ペーストを塗布して電極６ａ乃至６ｆとし、積層型電子部品１を構成した。この結果、900MHz帯（第１の周波数帯）の信号を通過させる第１の機能素子としてのフィルタ回路ＬＰＦ１と、1.8GHz帯（第２の周波数帯）の信号を通過させる第２の機能素子としてのフィルタ回路ＬＰＦ２とを一つの直方体の積層型電子部品に実装することができた。

図７は、このようにして得られた積層型電子部品１の特性例を示す図である。図７（ａ）は、フィルタ回路ＬＰＦ１の設計周波数帯前後の通過特性（図中A)およびフィルタ回路ＬＰＦ１の反射特性（同B）を示す図、図７（ｂ）は、フィルタ回路ＬＰＦ２の設計周波数帯前後の通過特性（同C）およびフィルタ回路ＬＰＦ２の反射特性（同D）を示す図である。また、図７（ｃ）および（ｄ）は、フィルタ回路ＬＰＦ１とフィルタ回路ＬＰＦ２の分離特性（図中E,F,G,H）を示す図である。さらに、図７（ｅ）乃至（ｈ）は、フィルタ回路ＬＰＦ１およびＬＰＦ２の各端子における反射特性をスミスチャートで示した図である。

図７（ａ）のフィルタ回路ＬＰＦ１の設計周波数帯前後の通過特性Aに示されるように、フィルタ回路ＬＰＦ１では、フィルタ回路ＬＰＦ２の通過周波数帯である1.7GHz付近に大きな減衰点がある減衰特性が得られた。すなわち、フィルタ回路ＬＰＦ１は、フィルタ回路ＬＰＦ２の通過信号に対して十分な減衰特性が得られている。さらに、フィルタ回路ＬＰＦ１の反射特性Bに示されるように、フィルタ回路ＬＰＦ１の設計周波数（第１の周波数帯：900MHz帯）において反射は十分に抑えられている。また、図７（ｂ）のフィルタ回路ＬＰＦ１の設計周波数帯前後の通過特性Cに示されるように、フィルタ回路ＬＰＦ２では、3.7GHz付近に大きな減衰点がある減衰特性が得られた。これはフィルタ回路ＬＰＦ２の設計周波数帯（第２の周波数帯）である1.8GHz帯を通過させるには十分であり、２倍以上の高調波を十分に抑えられるものである。さらに、フィルタ回路ＬＰＦ２の反射特性Dに示されるように、フィルタ回路ＬＰＦ２の設計周波数帯において反射は十分に抑えられている。

図７（ｃ）に示す分離特性EおよびFは、フィルタ回路ＬＰＦ１の一方の端子とフィルタ回路ＬＰＦ２の各々の端子との間の減衰量を表している。また、図７（ｄ）に示す分離特性GおよびHは、フィルタ回路ＬＰＦ１の他方の端子とフィルタ回路ＬＰＦ２の各々の端子との間の減衰量を表している。図７（ｃ）および（ｄ）に示されるように、フィルタ回路ＬＰＦ１とフィルタ回路ＬＰＦ２との間では、6GHz以下の周波数において-30dB以上の減衰量が得られている。このように、フィルタ回路ＬＰＦ１およびＬＰＦ２相互間では、基板の垂直方向に積層して小型部品化したにもかかわらず十分な分離特性が得られた。

次に、図８を参照してこの実施例についての分離特性の改善の様子について説明する。図８（ａ）および（ｃ）は、図５（ａ）および（ｃ）に示した一方の機能素子の回路パターンと他方の機能素子の入出力端を結ぶ直線とが交差した従来の特性例を示す図であり、図８（ｂ）および（ｄ）は、図７に示したこの実施形態における特性例を示す図である。図８（ａ）乃至（ｄ）に示すように、この実施形態の積層型電子部品によれば、分離特性の最も悪化している周波数f1乃至f4において、概ね5dB程分離特性が改善していることが示されている。

次に、図９を参照して、本発明の他の実施の形態について詳細に説明する。図９は、本発明の第２の実施形態に係る無線装置の構成を示すブロック図である。

図９に示すように、この実施形態に係る無線装置２０１は、アンテナ２０２、ダイプレクサ２０３、本発明の第１の実施形態に係る積層型電子部品１、第１の送受信部２０４および第２の送受信部２０５からなる。ダイプレクサ２０３は、２つの周波数帯の信号を選択的に出力する作用をする。また、第１の送受信部２０４および第２の送受信部２０５は、それぞれ異なる第１の周波数帯および第２の周波数帯を使用する無線システムである。積層型電子部品１は、電極６ａおよび６ｂを入出力端子とし第１の周波数帯を通過させるフィルタ回路ＬＰＦ１と、電極６ｅおよび６ｆを入出力端子とし第２の周波数帯を通過させるフィルタ回路ＬＰＦ２とを具備している。

第１の送受信部２０４からの送信信号は、積層型電子部品１の電極６ｂに入力され、第１の周波数帯の信号を通過させるフィルタ回路を通過して高調波が除去される。高調波が除去された信号は電極６ａに出力され、ダイプレクサ２０３を介してアンテナ２０２に供給される。また、アンテナ２０２により受信された第１の周波数帯の信号は、ダイプレクサ２０３により積層型電子部品１の電極６ａに入力される。そして、当該信号は第１の周波数帯を通過させるフィルタ回路を通過して電極６ｂに出力され、第１の送受信部２０４に入力される。

第２の送受信部２０５からの送信信号は、第１の送受信部２０４からの送信信号と同様に、積層型電子部品１の電極６ｆおよび６ｅ、ダイプレクサ２０３を経てアンテナ２０２に供給される。また、アンテナ２０２により受信された第２の周波数帯の信号は、ダイプレクサ２０３、積層型電子部品１の電極６ｅおよび６ｆを介して第２の送受信部２０５に入力される。

このように、この無線装置２０１によれば、第１の周波数帯を通過させるフィルタ回路と、第２の周波数帯を通過させるフィルタ回路とを１つの積層型電子部品１により実現するので、基板上のスペースを節約することができ、無線装置のサイズを小さくすることができる。また、この無線装置２０１によれば、分離特性の優れた積層型電子部品１を備えるので、第１の周波数帯の第１の送受信部および第２の周波数帯の第２の送受信部相互間の影響を少なくすることができる。

なお、本発明は上記実施形態のみに限定されるものではない。
この実施形態に係る積層型電子部品では、２つの機能素子を実装しているが、３つ以上の機能素子を実装してもよい。また、この実施形態に係る積層型電子部品では、機能素子としてπ型のフィルタ回路としているが、他の形式のフィルタ回路、ＬＣ発振回路、共振回路その他のインダクタ素子および容量素子を組み合わせた回路であってもよい。

さらに、この実施形態に係る無線装置ではフロントエンド部におけるフィルタ部に本発明に係る積層型電子部品を配置しているが、これに限定されるものではなく、中間周波数処理部などに配置しても同様の効果を得ることができる。

本発明は、電子部品製造分野、電子機械器具製造分野において適用することができる。

本発明に係る一つの実施形態の積層型電子部品の外観を示す斜視図である。 この実施形態に係る積層型電子部品を構成する基板に形成される機能要素の形状を示す平面図である。 この実施形態に係る積層型電子部品の各基板を分離した状態の全体構成を示す斜視図である。 この実施形態に係る積層型電子部品の等価回路である。 この実施形態における基板上の機能要素の配置を示す図である。 この実施形態の積層型電子部品の変形例について各基板を分離した状態の全体構成を示す斜視図である。 この実施形態の積層型電子部品の特性例を示す図である。 この実施形態の積層型電子部品における分離特性の改善の様子を示す図である。 本発明に係る他の実施形態の無線装置の構成を示すブロック図である。

符号の説明

１…積層型電子部品、２…基板、３…切り欠き部、４…溝、５…導体部、６…電極、１１…第１の接地電極、２１…第１のコンデンサ電極、２２…第２のコンデンサ電極、３１…第３のインダクタ線路、３２…第４のインダクタ線路、４１…第３のインダクタ線路、４２…第４のインダクタ線路、５１…共通インダクタ線路、６１…第５のコンデンサ電極、７１…第６のコンデンサ電極、７２…第７のコンデンサ電極、７３…第８のコンデンサ電極、８１…第３の接地電極、９１…第２の接地電極、１０１…第１のコンデンサ電極、１０２…第２のコンデンサ電極、１０３…第３のコンデンサ電極、１１１…第４のコンデンサ電極、１２１…共通インダクタ線路、１３１…第１のインダクタ線路、１３２…第２のインダクタ線路、１４１…第１のインダクタ線路、１４２…第２のインダクタ線路、１５１…第１のインダクタ線路、１５２…第２のインダクタ線路、２０１…無線装置、２０２…アンテナ、２０３…ダイプレクサ、２０４…第１の送受信部、２０５…第２の送受信部。

Claims (4)

1. 複数枚の単位基板を積層して少なくとも２つの機能素子を構成し各機能素子の入出力端を該基板の対向する辺の対応位置に導出してそれぞれ各層に跨る共通端子に接続してなる積層型電子部品であって、
   前記各機能素子の配線領域を他の機能素子の共通端子から面方向に少なくとも基板厚だけ離間して形成したことを特徴とする積層型電子部品。
2. 複数枚の単位基板を積層して少なくとも２つの機能素子を構成し各機能素子の入出力端を該基板の対向する辺の対応位置に導出してそれぞれ各層に跨る共通端子に接続してなる積層型電子部品であって、
   前記各機能素子の配線領域は、他の機能素子の共通端子間を結ぶ直線と交差しないように形成されたことを特徴とする積層型電子部品。
3. 前記機能素子は、第１の特性を有する第１のフィルタおよび第２の特性を有する第２のフィルタであることを特徴とする請求項１または２記載の積層型電子部品。
4. 請求項１乃至３のいずれか１項に記載の積層型電子部品を備えることを特徴とする無線装置。

Images