JP2005160021A - 信号処理方法および信号処理装置 - Google Patents
信号処理方法および信号処理装置 Download PDFInfo
- Publication number
- JP2005160021A JP2005160021A JP2004200202A JP2004200202A JP2005160021A JP 2005160021 A JP2005160021 A JP 2005160021A JP 2004200202 A JP2004200202 A JP 2004200202A JP 2004200202 A JP2004200202 A JP 2004200202A JP 2005160021 A JP2005160021 A JP 2005160021A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- memory
- signal processing
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 n個のデータを記憶する記憶ユニット7をm個のメモリ(m≠n)で構成し、複数の読み出しスキャンの中からいずれの読み出しスキャンが選択された場合でも、n個のデータを並列に読み出すことができるように、n個のデータを各メモリに書き分けていくよう制御する。
【選択図】 図1
Description
まず、入力端子2,3から入力された2個の係数は入力選択器4,5へ入力される。第1の入力選択器4は、メモリ制御回路8より入力される選択信号S1に基づいて、入力端子2および入力端子3から並列に入力された係数のうち、第1のメモリ701に書き込むべき係数を選択し、第1のメモリ701への書き込みデータWD1として出力する。一方、第2の入力選択器5は、メモリ制御回路8より入力される選択信号S2に基づいて、入力端子2および入力端子3から並列に入力された係数のうち、第2のメモリ702に書き込むべき係数を選択し、第2のメモリ702への書き込みデータWD2として出力する。
次に、読み出しスキャン順に連続する量子化DCT係数を2係数ずつ並列に読み出す制御について説明する。
(式1)
if(|σA−σB|<|σB−σC|)
P=C
else
P=A
である。ここで、
σA:ブロックAのDC係数
σB:ブロックBのDC係数
σC:ブロックCのDC係数
|z|:zの絶対値
である。つまり、隣接するブロックA、B、CのDC係数の勾配を計算し、勾配の大きい方のブロックが符号化対象ブロックXの予測ブロックPとして選択される。
図1は、本発明の第1の実施形態に係る信号処理装置1の構成を示すブロック図、図2は、図1に示す信号処理装置1を用いた本発明の信号処理方法を示すフローチャートである。
次に、本発明の第2の実施形態に係る信号処理装置201について、図9および図10を参照して説明する。
図11は、本発明の第3の実施形態に係る信号処理装置301の構成を示すブロック図である。第1および第2の実施形態と大きく異なる点は、記憶ユニット7を構成するm個(ここではm=3)のメモリのクロックを制御するクロック制御回路30を新たに備えた点である。
図12は、本発明の第4の実施形態に係る信号処理装置401の構成を示すブロック図である。第1の実施形態と大きく異なる点は、記憶ユニット7を複数(m個)のメモリで構成するのではなく、1つのメモリ(第1のメモリ701)で構成している点である。また、第1の実施形態におけるm個のメモリは1つの読み出しポートを有するメモリであるのに対し、本実施形態における第1のメモリ701は、少なくとも1つの書き込みポートを有し、かつ互いに独立した読み出しが可能な読み出しポートを少なくとも2つ有しているという点で異なる。
図12において第1のメモリ701は、入力端子2および3から入力される第1のスキャン順に連続するn個(ここでは、n=2)のデータ(WDAU、WDAL)をペアにしてWDAとし、ポートAを通じて第1のメモリ701の1つのアドレスに順次書き込んでいく。ポートAにおける第1のメモリ701への書き込み制御は、メモリ制御回路8より供給される書き込みアドレスAAと、ライトイネーブル信号WEAとを用いて行われる(ステップ400)。ブロックのデータすべてを書き込むまでステップ400を繰り返し行う(ステップ101)。このようにして、すべてのデータを第1のメモリ701へ書き込んだ一例を図14(a)および図14(b)に示す。図14(a)は、第1のメモリ701のメモリマップを2次元イメージで示したものであり、1つのアドレスにn個(ここでは、n=2)のデータが一時的に記憶されている様子が伺える。また、図14(b)は第1のメモリ701の書き込みアドレスAAと書き込みデータWDA(WDAU、WDAL)とを示したものである。この場合のAA、WDAU、WDALの遷移を図15に示す。図15に示すように、書き込み制御は、例えば、書き込みスキャン(第1のスキャン)順に連続する2個のデータ0、8がアドレス0に、次のデータ16、24がアドレス8にといった具合に、順次記憶されていく。
第1の実施形態の説明で記載している判定方法を用いて読み出しスキャンの判定を行う(ステップ102)。読み出しスキャンが確定すれば、読み出しスキャン(第2のスキャンあるいは第3のスキャンあるいは第4のスキャン)順に連続するn個のデータがポートAおよびポートBを用いて読み出される。具体的には、読み出しスキャン順に連続する2個のデータのうち、早い方のデータをポートAから読み出し、遅い方のデータをポートBから並列に読み出す。その様子を図16〜図18に示す。図16は読み出しスキャンがジグザグスキャンの場合のポートAの読み出しアドレスAAと読み出しデータRDAおよびポートBの読み出しアドレスABと読み出しデータRDBを示しており、図17は読み出しスキャンが水平方向優先スキャンの場合のポートAの読み出しアドレスAAと読み出しデータRDAおよびポートBの読み出しアドレスABと読み出しデータRDBを示しており、図18は読み出しスキャンが垂直方向優先スキャンの場合のポートAの読み出しアドレスAAおよび読み出しデータRDAを示している。
図19は、本発明の第5の実施形態に係る信号処理方法を示すフローチャートである。信号処理装置としては、第1の実施形態と同様のもの(図1)を使用して行う。
まず、書き込みスキャンを選択するために必要となる復号化対象ブロックに隣接したブロック(A、B、C)のDC係数(σA、σB、σC)が予測係数入力端子13より入力され、DC予測符号化とDC/AC予測符号化とのモード切替えの設定が設定端子14より入力され、書き込みスキャン(第2のスキャンあるいは第3のスキャンあるいは第4のスキャン)の判定が行われる(ステップ500)。判定方法については、第1の実施形態の説明において記載した方法と同様である。
ステップ506において、すべてのデータの書き込みが完了したと判断されたら、第1のスキャン順に連続するn個の係数をm個のメモリ701,702,703から順次読み出し、出力選択器9,10において第1のスキャン順に連続するn個の係数を選択することにより、第1のスキャン順に連続するn個のデータが出力端子11,12に順次出力される(ステップ507)。読み出し制御において各メモリへ供給されるアドレスと読み出しデータは、図5と同様である。
図20は、本発明の第6の実施形態に係る信号処理方法を示すフローチャートである。本実施形態は、第1の実施形態に示すような信号処理装置1を符号化の場合と復号化の場合とで共用することにより、安価で、かつ高速なデータの並べ替えを実現しようとしたものである。
図21は、本発明の第7の実施形態における撮像システム501、例えばデジタルスチルカメラ(DSC)の構成を示すブロック図である。図21中の信号処理装置506は、上記本発明の第1〜第6の実施形態に係る信号処理装置のうちのいずれかである。
2,3 入力端子
4,5,6 入力選択器
9,10,209,210 出力選択器
7 記憶ユニット
8 メモリ制御回路
11,12,211,212 出力端子
13 予測係数入力端子
14 設定端子
30 クロック制御回路
501 撮像システム
502 光学系
503 センサ
504 アナログ・デジタル変換器(ADC)
505 画像処理回路
506 信号処理装置
507 記録転送回路
508 再生回路
509 タイミング制御回路
510 システム制御回路
701 第1のメモリ
702 第2のメモリ
703 第3のメモリ
Claims (17)
- 複数のデータで構成された2次元のブロックデータを処理する信号処理方法であって、
前記ブロックデータを記憶するように、第1のスキャン順に連続するn個(nは2以上の整数)のデータをm個のメモリ(mは3以上の整数、m≠n)へ順次書き分けるステップと、
データの並べ替えを実現するように、前記m個のメモリから複数のデータを読み出し、第2のスキャン、第3のスキャンあるいは第4のスキャンのうち選択された読み出しスキャン順に連続するn個のデータを順次選択するステップとを備えたことを特徴とする信号処理方法。 - 請求項1記載の信号処理方法において、
前記選択されたn個のデータに対して第1の処理を行うステップと、
前記第1の処理が完了した後に、前記m個のメモリから読み出された複数のデータから第1のスキャン順に連続するn個のデータを順次選択し、該選択したn個のデータに対して第2の処理を行うステップとをさらに備えたことを特徴とする信号処理方法。 - 請求項1記載の信号処理方法において、
前記m個のメモリの各々は、少なくとも1つの書き込みポートを有し、かつ互いに独立した読み出しが可能な読み出しポートを2つ以上有するメモリであり、
前記データの並べ替えのためのデータ読み出しを前記m個のメモリの各々のある読み出しポートから行って、前記第2のスキャン、第3のスキャンあるいは第4のスキャンのうち選択された読み出しスキャン順に連続するn個のデータに対して第1の処理を行うステップと、
前記第1の処理と並行して、前記m個のメモリの各々の他の1つの読み出しポートから読み出された複数のデータから第1のスキャン順に連続するn個のデータを順次選択し、該選択したn個のデータに対して第2の処理を行うステップとをさらに備えたことを特徴とする信号処理方法。 - 複数のデータで構成された2次元のブロックデータを処理する信号処理方法であって、
少なくとも1つの書き込みポートと、互いに独立した読み出しが可能なn個(nは2以上の整数)の読み出しポートとを備えたメモリに前記ブロックデータを記憶するように、第1のスキャン順に連続するn個のデータを前記書き込みポートから前記メモリに順次書き込むステップと、
データの並べ替えを実現するように、前記メモリのn個の読み出しポートから複数のデータを読み出し、第2のスキャン、第3のスキャンあるいは第4のスキャンのうち選択された読み出しスキャン順に連続するn個のデータを順次選択するステップとを備えたことを特徴とする信号処理方法。 - 請求項4記載の信号処理方法において、
前記選択されたn個のデータに対して第1の処理を行うステップと、
前記第1の処理が完了した後に、前記メモリのn個の読み出しポートから読み出された複数のデータから第1のスキャン順に連続するn個のデータを順次選択し、該選択したn個のデータに対して第2の処理を行うステップとをさらに備えたことを特徴とする信号処理方法。 - 複数のデータで構成された2次元のブロックデータを処理する信号処理方法であって、
前記ブロックデータを記憶するように、第2のスキャン、第3のスキャンあるいは第4のスキャンのうち選択された書き込みスキャン順に連続するn個(nは2以上の整数)のデータをm個のメモリ(mは3以上の整数、m≠n)へ順次書き分けるステップと、
データの並べ替えを実現するように、前記m個のメモリから複数のデータを読み出し、第1のスキャン順に連続するn個のデータを順次選択するステップとを備えたことを特徴とする信号処理方法。 - 請求項6記載の信号処理方法において、
前記選択されたn個のデータに対して復号処理を行うステップをさらに備えたことを特徴とする信号処理方法。 - 設定された動作モードに応じて、第1の動作モードにおいては請求項1〜3のいずれか1項に記載の信号処理方法を用いてデータの並べ替えを行い、第2の動作モードにおいては請求項6又は7記載の信号処理方法を用いてデータの並べ替えを行うことを特徴とする信号処理方法。
- 請求項1、4、6のうちいずれか1項に記載の信号処理方法において、
前記第1のスキャンは行方向あるいは列方向のラスタスキャンであり、前記第2のスキャンはジグザグスキャンであり、前記第3のスキャンは水平方向優先スキャンであり、前記第4のスキャンは垂直方向優先スキャンであることを特徴とする信号処理方法。 - 請求項2、3、5のうちいずれか1項に記載の信号処理方法において、
前記第1の処理は符号化処理であり、前記第2の処理は動画像符号化におけるフレーム間予測符号化時に必要となる参照画像を生成するための処理であることを特徴とする信号処理方法。 - 複数のデータで構成された2次元のブロックデータを処理する信号処理装置であって、
前記ブロックデータを記憶するためのm個(mは3以上の整数)のメモリで構成された記憶手段と、
書き込みスキャン順に連続するn個(nは2以上の整数、n≠m)のデータの中から前記m個のメモリへの書き込みデータを選択する複数の入力選択器と、
前記m個のメモリから読み出された複数のデータの中から、読み出しスキャン順に連続するn個のデータを選択する複数の出力選択器と、
前記記憶手段へのブロックデータの書き込みおよび読み出し制御を行うとともに、前記複数の入力選択器および前記複数の出力選択器に対して選択信号を供給するためのメモリ制御手段とを備えたことを特徴とする信号処理装置。 - 請求項11記載の信号処理装置において、
前記記憶手段を構成するm個のメモリの各々は、少なくとも1つの書き込みポートを有し、かつ互いに独立した読み出しが可能な読み出しポートを2つ以上有するメモリであることを特徴とする信号処理装置。 - 請求項11記載の信号処理装置において、
前記m個のメモリに対して供給されるクロックの制御を個別に行うためのクロック制御手段をさらに備えたことを特徴とする信号処理装置。 - 請求項13記載の信号処理装置において、
前記クロック制御手段は、第1のスキャン順に連続するn個のデータを前記m個のメモリへ書き分ける際に、書き込みが発生するメモリに対してはクロックを供給し、書き込みが発生しないメモリに対してはクロックを停止するよう制御するとともに、第2のスキャン、第3のスキャンあるいは第4のスキャンのうち選択された読み出しスキャン順に連続するn個のデータを選択するために、読み出しサイクルが発生するメモリに対してはクロックを供給し、読み出しサイクルが発生しないメモリに対してはクロックを停止するよう制御することを特徴とする信号処理装置。 - 複数のデータで構成された2次元のブロックデータを処理する信号処理装置であって、
前記ブロックデータを記憶するように、少なくとも1つの書き込みポートと、互いに独立した読み出しが可能なn個の読み出しポートとを備えたメモリで構成された記憶手段と、
前記メモリのn個の読み出しポートから読み出された複数のデータの中から、読み出しスキャン順に連続するn個のデータを選択する複数の出力選択器と、
前記記憶手段にブロックデータを書き込みスキャン順に書き込み、かつ前記記憶手段に記憶されたブロックデータを読み出しスキャン順に読み出す制御を行うとともに、前記複数の出力選択器に対して選択信号を供給するためのメモリ制御手段とを備えたことを特徴とする信号処理装置。 - 請求項11〜15のいずれか1項に記載の信号処理装置を含んで画像処理を行う画像処理回路と、
前記画像処理回路へ画像信号を出力するセンサと、
前記センサへ光を結像する光学系とを備えたことを特徴とする撮像システム。 - 請求項16記載の撮像システムにおいて、
前記センサから得た画像信号をデジタル信号に変換して前記画像処理回路へ供給する変換器をさらに備えたことを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200202A JP4559785B2 (ja) | 2003-11-06 | 2004-07-07 | 信号処理方法および信号処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003376962 | 2003-11-06 | ||
JP2004200202A JP4559785B2 (ja) | 2003-11-06 | 2004-07-07 | 信号処理方法および信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005160021A true JP2005160021A (ja) | 2005-06-16 |
JP4559785B2 JP4559785B2 (ja) | 2010-10-13 |
Family
ID=34741445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200202A Active JP4559785B2 (ja) | 2003-11-06 | 2004-07-07 | 信号処理方法および信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4559785B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048258A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 画像データ記憶装置、および記憶方法 |
JP2009514479A (ja) * | 2005-11-01 | 2009-04-02 | エヌエックスピー ビー ヴィ | データ処理システムおよびビデオデータの処理方法 |
WO2010095528A1 (en) * | 2009-02-17 | 2010-08-26 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and methods of controlling the same |
US8509547B2 (en) | 2009-05-14 | 2013-08-13 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and control method therefor |
US8644633B2 (en) | 2009-03-19 | 2014-02-04 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and methods of controlling them |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328332A (ja) * | 1992-05-14 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 高並列動き補償演算器 |
JPH0613913A (ja) * | 1991-05-23 | 1994-01-21 | Sony Corp | データ列並べ換え回路 |
JPH08167856A (ja) * | 1994-10-12 | 1996-06-25 | Matsushita Electric Ind Co Ltd | ランレングス符号の復号回路 |
JPH08265755A (ja) * | 1995-03-22 | 1996-10-11 | Canon Inc | 画像処理装置および画像処理方法 |
JPH11252338A (ja) * | 1998-03-05 | 1999-09-17 | Kanebo Ltd | データ処理装置 |
-
2004
- 2004-07-07 JP JP2004200202A patent/JP4559785B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613913A (ja) * | 1991-05-23 | 1994-01-21 | Sony Corp | データ列並べ換え回路 |
JPH05328332A (ja) * | 1992-05-14 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 高並列動き補償演算器 |
JPH08167856A (ja) * | 1994-10-12 | 1996-06-25 | Matsushita Electric Ind Co Ltd | ランレングス符号の復号回路 |
JPH08265755A (ja) * | 1995-03-22 | 1996-10-11 | Canon Inc | 画像処理装置および画像処理方法 |
JPH11252338A (ja) * | 1998-03-05 | 1999-09-17 | Kanebo Ltd | データ処理装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009514479A (ja) * | 2005-11-01 | 2009-04-02 | エヌエックスピー ビー ヴィ | データ処理システムおよびビデオデータの処理方法 |
US9432679B2 (en) | 2005-11-01 | 2016-08-30 | Entropic Communications, Llc | Data processing system |
JP2008048258A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 画像データ記憶装置、および記憶方法 |
WO2010095528A1 (en) * | 2009-02-17 | 2010-08-26 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and methods of controlling the same |
JP2010193097A (ja) * | 2009-02-17 | 2010-09-02 | Canon Inc | スキャン変換装置及び画像符号化装置、並びにそれらの制御方法 |
US8478079B2 (en) | 2009-02-17 | 2013-07-02 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and methods of controlling the same |
US8644633B2 (en) | 2009-03-19 | 2014-02-04 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and methods of controlling them |
US8509547B2 (en) | 2009-05-14 | 2013-08-13 | Canon Kabushiki Kaisha | Scan conversion apparatus, image encoding apparatus, and control method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP4559785B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909779B2 (ja) | 画像データ転送方法、画像処理装置、及び撮像システム | |
JP2018078645A (ja) | 画像復号化装置、画像符号化装置、画像復号化方法、画像符号化方法、プログラムおよび集積回路 | |
US8184700B2 (en) | Image decoder | |
JP2001275116A (ja) | 画像処理装置 | |
JPWO2008120434A1 (ja) | 復号化回路、復号化方法、符号化回路及び符号化方法 | |
KR100793286B1 (ko) | 버퍼 메모리의 사용량이 작은 디지털 영상 코덱 및 그 제어방법 | |
JP2010288166A (ja) | 動画像符号化装置、放送波記録装置及び、プログラム | |
JPH08289302A (ja) | 画像復号化装置 | |
US7929777B2 (en) | Variable length decoding device, variable length decoding method and image capturing system | |
US7844123B2 (en) | Orthogonal transformation apparatus and imaging system | |
JPH07226917A (ja) | 画像再生方式及び装置 | |
JP2008182527A (ja) | 画像符号化装置及び方法、並びに撮像システム | |
US7542612B2 (en) | Signal processing method and signal processing device | |
JP3990392B2 (ja) | 可変長復号化装置、可変長復号化方法および撮像システム | |
JP4675383B2 (ja) | 画像復号化装置および方法、画像符号化装置 | |
JP4559785B2 (ja) | 信号処理方法および信号処理装置 | |
JP4875008B2 (ja) | 動画像符号化方法、動画像復号化方法、動画像符号化装置及び動画像復号化装置 | |
JP5053774B2 (ja) | 動画像符号化装置 | |
JP2006166308A (ja) | 復号化装置及び復号化方法 | |
JPH07298264A (ja) | 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置 | |
JP2009071802A (ja) | 動画像符号化方法および装置、並びに撮像システム | |
JP3129279B2 (ja) | 符号化装置および符号化方法、並びに記録媒体 | |
JPH0955946A (ja) | 動画像信号復号装置 | |
KR100730689B1 (ko) | 동영상 데이터 인코더 및 그 제어 방법 | |
JPH11308620A (ja) | 画像復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4559785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |